JPH02121572A - 垂直自動同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機の特にビデオクロマ偏向
回路全デジタル処理化した垂直同期回路の自動同期回路
に関するものである。

従来の技術 近年テレビジョン受隊俵はその信号処Ｊ′１１回烙がデ
ジタル化さｎつつある。これは部品点数の削減や信頼性
の向丘が期待できるだけでなく、デジタル信号処理を行
うことによりアナログ信号処理では期待できなかった祈
念な機能が期待できるからである。

以下、図面を参照しながら、上述した従来の垂直自動同
期回路の一例について説明する。

第２図は従来の垂直自動同期回路のブロック図を示すも
のである。第２図において、２１はノイズインバータ、
２２は同期分離回路、２３は積分回路、２４は垂直発振
回路、２５はドライブ回路、２６は垂直偏向回路、２了
は水平ＡＦＧ回路、２８は水平発振回路、２９は分周回
路、３０は切換回路、３１は周波数比検出回路、３２は
周波数判別回路、３３はピーククランプ型の垂直同期分
離回路である。

以上のように構成した垂直自動同期回路について、以下
その動作について説明全行う。

まずノイズインバータ２１に入力した複合ビデオ信号は
ノイズを除去され、同期分離回路２２に入力する。同期
分離回路２２で分離された複合同期信号は積分回路２３
に入力し水平同期信号の抑圧とノイズの抑圧とを行う。

３３はピーククランプ型の垂直同期分離回路であり同期
信号小に対しても安定に垂直同期信号？分離する。２６
は垂直発振回路でありＮＴＳＧ信号の場合には無信号時
に約５６１して自由発振を行い、信号時にはピーククラ
ンプ型の垂直同期分離回路３３の出力により強制的にリ
セットがかかり垂直同期信号に引き込む。まｆ７：、２
７は水平同期回路、２８は水平同期回路であり、２　ｆ
Ｈすなわち約３１．５Ｋｌして発振させ分周回路２９、
周波数比検出回路３１、周波数判別回路３２のクロック
として使用する。周波数比検出回路３１及び周波数判別
回路３２でｆＨ／ｆＶ＝ｓ２ｓ／２ｉ検出すると、切換
回路３０を分周回路側に切り換える。

発明が解決しようとする課題 しかしながら上記のような構成では、非常にｆ’Ｈ／ｆ
Ｖ＝ｅｓ２６／２に近い信号が入力した場合に誤動作を
起こす可能性がある。またなんらかの原因で垂直同期信
号が一つ抜は次から復帰した場合にも安定に動作をして
欲しいが従来の回路ではそのような動作に対しての対策
がとられていない。

本発明は上記課題に鑑み、デジタル信号処理化された回
路に適した垂直自動開１υ］回路を提供するものである
。

課題を解決する之めの手段 上記課題全解決するために本発明の垂直自動同期回路は
、水平同期信号に同期したクロックでカウントされる第
１のカウンターと、同期分離され２値化された垂直同期
信号を入力しその立ち下がりエツジを検出する同期微分
回路と、第１のカウンターの出力したデータを入力し垂
直周１０１のクロック周期の公倍数より小さなある一定
の数値より大きい数値で真となる第１のデコーダと、第
１のカウンターの出力したデータを入力し上記第１のデ
コーダの数値より大きな数値でなおかつ垂直周期のクロ
ック周期の公倍数より大きな数値以下で真となる第２の
デコーダと、第１のカウンターの出力したデータを入力
し垂直周期のクロック周期の公倍数で真となる第３のデ
コーダと、第１のカウンターの出力したデータを入力し
垂直周期のクロック周期の公倍数の約１．１倍程度の数
値で真となる第４のデコーダと、入力値が真であればあ
る正数を加算し偽であればその正数より大きな負数を加
算し上限値および下限値を有する第１のアキュムレータ
と、第１のアキュムレータの出力したデータを入力しデ
ータの大小により３つの出力のいずれかが真となる第６
のデコーダと、第６のデコーダの出力データにより第１
のデコーダあるいは第２のデコーダあるいは第３のデコ
ーダを選択し選択したデータが真の時に同期微分回路の
出力が真であれば第１のカウンターをリセットしあるい
は無信号時に第４のデコーダの出力で第１のカウンター
をリセットすると同時に上記第１のアキュムレータに真
を出力するリセット回路と、第１のカウンターがリセッ
トされる直前の数値を記憶しあらかじめ定められた数値
との差をとりその値を積算する第２のアキュムレータと
、第２のアキュムレータの出力がある範囲内にある場合
に真となる第６のデコーダと、第１のカウンターの出力
がある範囲内にありなおかつ第６のデコーダｅ７出力に
よシ第３のデコーダが選択されている場合にある正数を
加算し他の場合にある負数を加算し第３のデコーダが選
択されていない場合は出方が。

となる第３のアキュムレータと、第６のデコーダの出力
が真でかつ第３のアキュムレータのデータか最大値の時
にセットされ第２のアキュムレータがオーバーフロウし
あるいは上記第３のアキュムレータのデータが０となる
場合にリセットされるラッチと、水平同期信号に同期し
たクロックでカウントし水平周期の半周期をカウントす
る第２のカウンターと、上記第２のカウンターの出方を
クロックとした垂直周期をカウントする第３のカウンタ
ーと、第１のカウンターの出力をデコードして得た垂直
パルスと第３のカウンターの出力をデコードして得た垂
直パルスをラッチで切り替えるマルチプレクサとを備え
ｔものである。

作用 本発明は、上記した構成によって、無信号時には安定な
６０）１ｚの垂直パルスを発生し、標準信号時には水平
同期信号に同期したクロックを分周した安定な垂直パル
ス全発生する。非標準信号時には直接同期動作となり、
それぞれの遷移は自動的に行われるものである。

実施例 以下、本発明の一実施例の垂直自動同期回路について、
図面を参照しながら説明を行う。

第１図は本発明の一実施例における垂直自動同期回路の
ブロック図を示すものである。第１図において、１は水
平同期信号に同期したクロックでカウントされる第１の
カウンター、２は同期分離され２値化され几垂直同期信
号？へカしその立ち下がりエッジを検出する同期微分回
路である。第１のカウンター１の出力したデータを第１
のデコーダ３に入力し垂直周期のクロック周期の公倍数
より小さなある一定の数値より大きい数値で真となるよ
うにする。また、第１のカウンターの出方したデータを
第２のデコーダ４に入力し、第１のデコーダ３の数値よ
り大きな数値でなおかつ垂直周期のクロック周期の公倍
数より大きな数値以下で真となるようにする。さらに、
第１のカウンター１の出力したデータを第３のデコーダ
に入力し垂直周期のクロック周期の公倍数で真となるよ
うにし、第１のカウンター１の出方しｔデータを第４の
デコーダ６に入力し、垂直周期のクロック周期の公倍数
の約１．１倍程度の数値で真となるようにする。

７は入力値が真であればある正数全加算し、偽であれば
その正数より大きな負数を加算し、上限値および下限値
を有する第１のアキュムレータ７で、第１のアキュムレ
ータ７の出力したデータを第６のデコーダ８に入力し、
データの大小により３つの出力のいずれがか真となるよ
うにする。まｔ、第６のデコーダ８の出方データにより
第１のデコーダ３あるいは第２のデコーダ４あるいは第
３のデコーダ６を選択し、選択したデータが真の時に同
期微分回路２の出力が真であれば第１のカウンター１を
リセットすると同時に第１のアキュムレータに真を出力
するリセット回路９を設ける。

１０は、第１のカウンター１がリセットされる直前の数
値を記憶し、あらかじめ定められた数値との差をとり、
その値を積算する第２のアキュムレータ、１１は第２の
アキュムレータ１０の出力がある範囲内にある場合に真
となる第６のデコーダである。

１２は、第１のカウンター１の出力がある範囲内にあり
、なおかつ第６のデコーダ８の出力により第３のデコー
ダ６が選択されている場合にある正数全加算し、他の場
合にある負数をガロ算し、第３のデコーダ５が選択され
ていない場合は出力が○となる第３のアキュムレータで
ある。

第６のデコーダ１１の出力が真でかつ第３のアキュムレ
ータのデータが最大値の時にラッチ１３がセットされ、
第２のアキュムレータがオーバーフロウしあるいは上記
第３のアキュムレータ１２のデータが○となる場合にリ
セットされるようにする。

さらに、水平間１功信号に同期したクロックでカウント
し、水東周期の半周期ヲカウントする第２のカウンター
１４と、第２のカウンター１４の出力全クロックとした
垂直周期全カウントする第３のカウンター１６と、第１
のカウンター１の出力全デコードして得た垂直パルスと
上記第３のカウンター１６の出力をデコードして得た垂
直パルスを上記ラッチ１３で切り替えるマルチプレクサ
１６を設けて構成をしている。

以上のように構成された垂直同期回路について、以下第
１図を用いてその動作全説明する。

水平同期信号に同期したクロックでカウントされる第１
のカウンター１により、垂直レートのノコギリ波をデジ
タル的に発生させる。同期分離され２値化された垂直同
期信号を入力し、その立ち下がりエツジを検出する同期
微分回路２により垂直同期信号の立ち下がりを検出する
。一方、第１のカウンター１の出力したデータを入力し
、垂直周期のクロック周期の公倍数より小さなある一定
の数値より大きい数値で真となる第１のデコーダ３、第
１のカウンターの出力したデータを入力し？ＪＳ１のデ
コーダ３の数値より大きな数値でなおかつ垂直周期のク
ロック周期の公倍数より大きな数値以下で真となる第２
のデコーダ４、第１のカウンター１の出力したデータを
入力し垂直周期のクロック周期の公倍数で真となる第３
のデコーダ６゜第１のカウンター１の出力したデータ全
入力し垂直周期のクロック周期の公倍数の約１．１倍程
度の数値で真となる第４のデコーダ６とを設け、第１の
カウンターのデータからウィンドウパルスを発生させる
。

また入力値が真であればある正数を加算し偽であればそ
の正数より大きな負数全加算し上限値卦よび下限値を有
する第１のアキュムレータ７を設ける。

第１のアキュムレータ７の出力したデータを入力しデー
タの大小により３つの出力のいずれがか真となる第６の
デコーダ８と、第６のデコーダ８の出力データにより第
１のデコーダ゛３あるいは第２のデコーダ４あるいは第
３のデコーダ６全選択し選択したデータが真の時に同期
微分回路２の出力が真であれば第１のカウンター１をリ
セットするリセット回路９を設け、生成したノコギリ波
のリセットを行う。

以上の動作により垂直同期信号が入力しその周期が信号
と一致していればリセット回路に入力するウィンドウ＠
全次第に狭くすることによりノイズ除去ｔｈう。また無
信号時には第４のデコーダ６から発生するパルスでリセ
ットがががり自由発振周波数が標準信号の１．１倍程度
に抑えられる。

また、第１のカウンター１がリセットされる直前の数値
を記憶しあらかじめ定められた数値との差をとりその値
を積算する第２のアキュムレータ１ｏと、第２のアキュ
ムレータ１０の出力がある範囲内にある場合に真となる
第６のデコーダ１１を設け、垂直同期信号の長期的な周
期変動を観測する。

また、第１のカウンター１の出力がある範囲内にありな
おかつ上記第６のデコーダ８の出力にょり第３のデコー
ダ５が選択されている場合にある正数を加算し他の場合
にある負数を加算し第３のデコーダ５が選択されていな
い場合は出力が０となる第３のアキュムレータ１２を設
け、一番せまいウィンドウが選択されている状況を第３
のアキュムレータ１２に記憶しておく。

仄に、第６のデコーダ１１の出力が真でかつ上記第３の
アキュムレータ１２のデータが最大値の時にセットされ
、第２のアキュムレータがオーバーフローしあるいは第
３のアキュムレータ１２のデータが０となる場合にリセ
ットされるラッチ１３を設け、出力垂直パルスのモード
を直接同期とするかカウントダウンとするかの判別を行
う。

また、水平同期信号に同期したクロックでカウントし水
平周期の半周期をカウントする第２のカウンター１４と
、第２のカウンター１４の出力全クロックとした垂直周
期をカウントする第３のカウンター１６を設け、水平同
期信号に同期したクロックでカウントダウンして得た垂
直パルスを生成する。入力ビデオ信号が標準信号であれ
ば非常に安定な垂直パルスが得られる。

第１のカウンター１の出力をデコードして得を直接同期
モードの垂直パルスと上記第３のカウンター１５の出力
をデコードして得たカウントダウンモードの垂直パルス
を上記ラッチ１３で切り替えるマルチプレクサ１６を設
け、入力した垂直同期（’４号の周期を観測することに
よりノイズ除去のためのウィンドウを切り換えると共に
安定になればカウントダウンモードとなり一層安定した
垂直パルスを生成する。

以上のように、本実施例によれば、ノイズ除去の之めの
ウィンドウ全設定する第６のデコーダと、垂直同期信号
の短期的変動を観測する第１のアキュムレータと、垂直
同期信号の長期的変動を覗６１１１する７ＪＳ２のアキ
ュムレータと、標準信号の到来全観測記憶する第３のア
キュムレータとを設け、それらの結果により標準信号で
あｎは水平同期信号に同期したクロックでカウントした
垂直パルス全出力することにより、弱電界ノイズや非標
準信号にも誤動作しない安定な垂直パルスを出力するこ
とができる。

発明の効果 以上のように本発明によれば、外来ノイズや非標準信号
に強くより安定な垂直パルスを得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における垂直自動同期回路の
ブロック図、第２図は従来の一実施例における垂直自動
同期回路のブロック図である。 １・・・・・・第１のカウンター、２・・・・・・同期
微分回路、３・・・・・・第１のデコーダ、４・・・・
・・第２のデコーダ、５・・・・・・第３のデコーダ、
６・・・・・・第４のデコーダ、７・・・・・・第１の
アキュムレータ、８・・・・・・第６　”　ｙ　コーグ
、９・・・・・・リセット回路、１０・川・・第２のア
キュムレータ、１１・・・・・・第６のデコーダ、１２
・・川・第３のアキュムレータ、１３・・・・・・ラッ
チ、１４・・・・・第２のカウンター、１６・・・・・
・第３のカウンター１６・・・・・・マルチプレクサ、
２１・旧・・ノイズインバータ、２２・・・・・・同期
分離回路、２３・・・・・・積分回路、２４・・・・・
・垂直発振回路、２５・・・・・・ドライブ回路、２６
・・・・・・垂直偏向回路、２７・・・・・・水平ＡＦ
Ｇ回路、２８・・・・・・水Ｖ発振回路、２９・・・・
・・分周回路、３０・・・・切喚回路、３１・・・・・
・周波数比検出回路、３２、・・・９・周波数判別回路
、３３・・・・ピーククランプ型の重置同期分離回路。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第 図 第 図

Claims (1)

【特許請求の範囲】
1. 水平同期信号に同期したクロックでカウントされる第１
   のカウンターと、同期分離され２値化された垂直同期信
   号を入力しその立ち下がりエッジを検出する同期微分回
   路と、上記第１のカウンターの出力したデータを入力し
   垂直周期のクロック周期の公倍数より小さなある一定の
   数値より大きい数値で真となる第１のデコーダと、上記
   第１のカウンターの出力したデータを入力し上記第１の
   デコーダの数値より大きな数値でなおかつ垂直周期のク
   ロック周期の公倍数より大きな数値以下で真となる第２
   のデコーダと、上記第１のカウンターの出力したデータ
   を入力し垂直周期のクロック周期の公倍数で真となる第
   ３のデコーダと、上記第１のカウンターの出力したデー
   タを入力し垂直周期のクロック周期の公倍数の約１．１
   倍程度の数値で真となる第４のデコーダと、入力値が真
   であればある正数を加算し偽であればその正数より大き
   な負数を加算し上限値および下限値を有する第１のアキ
   ュムレータと、上記第１のアキュムレータの出力したデ
   ータを入力しデータの大小により３つの出力のいずれか
   が真となる第６のデコーダと、上記第６のデコーダの出
   力データにより第１のデコーダあるいは第２のデコーダ
   あるいは第３のデコーダを選択し選択したデータが真の
   時に同期微分回路の出力が真であれば上記第１のカウン
   ターをリセットしあるいは無信号時に上記第４のデコー
   ダの出力で第１のカウンターをリセットすると同時に上
   記第１のアキュムレータに真を出力するリセット回路と
   、上記第１のカウンターがリセットされる直前の数値を
   記憶しあらかじめ定められた数値との差をとりその値を
   積算する第２のアキュムレータと、上記第２のアキュム
   レータの出力がある範囲内にある場合に真となる第６の
   デコーダと、上記第１のカウンターの出力がある範囲内
   にありなおかつ上記第６のデコーダの出力により第３の
   デコーダが選択されている場合にある正数を加算し他の
   場合にある負数を加算し第３のデコーダが選択されてい
   ない場合は出力が０となる第３のアキュムレータと、上
   記第６のデコーダの出力が真でかつ上記第３のアキュム
   レータのデータが最大値の時にセットされ上記第２のア
   キュムレータがオーバーフロウしあるいは上記第３のア
   キュムレータのデータが０となる場合にリセットされる
   ラッチと、水平同期信号に同期したクロックでカウント
   し水平周期の半周期をカウントする第２のカウンターと
   、上記第２のカウンターの出力をクロックとした垂直周
   期をカウントする第３のカウンターと、上記第１のカウ
   ンターの出力をデコードして得た垂直パルスと上記第３
   のカウンターの出力をデコードして得た垂直パルスを上
   記ラッチで切り替えるマルチプレクサとを備えたことを
   特徴とする垂直自動同期回路。