JPS643252Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はパソコン（パーソナルコンピユータ）
等の情報処理装置や画像表示装置内に使用される
画像表示処理用ICの外部同期回路に関する。

(ロ) 従来技術 最近のパソコンでは、パターン処理によつて作
成された動画等をCRT上に表示するために、装
置内に画像信号格納用のビデオRAMと画像信号
の表示処理用のVDP（ビデオ・デイスプレイ・プ
ロセツサ）ICを備えている。なかでもこの
VDP・ICには、パソコン内部で処理された画像
データ信号をTV（テレビジヨン）と同様の輝度
信号及び色差信号型式で出力できるようにしたも
のが既に販売されており、このようなVDP・IC
として米国のTI（テキサス・インスツルメンツ）
社製のTMS9928A及びTMS9929A等がある。

ところで、この両ICは何れも、NTSC方式の
色副搬送周波数s（約3.58MHz）の３倍の3s（約
10.74MHz）を基準クロツクとして使用するよう
になつているが、この基準クロツクを使用した場
合には、上記各IC内で作成される水平同期信号
（内部水平同期信号）の周波数hがNTSC方式の
水平同期信号の周波数hoと正確に一致していな
い。なぜなら、NTSC方式の水平周波数hoは、
ho１／227.5sに選定されているのに対して、上記 VDP・ICでは内部構成を簡単にするため、227.5
分周回路の代りに228分周回路を使用しているか
らである。

したがつて、例えばパソコンからの文字信号等
をTV映像信号に重畳して表示する等の目的で、
上記VDP・ICを外部同期モードで動作させる場
合には、TV受像機等からの水平、垂直同期信号
（外部同期信号）で上記IC内の分周回路にリセツ
トをかけて内部同期信号を同期させると共に、こ
のICの基準クロツクの位相を上記外部水平同期
信号と同期させる必要がある。なぜなら、このよ
うにしておかないと、VDP・ICから上記基準ク
ロツク及び内部水平同期信号に同期して出力され
る画像信号が外部水平同期信号と同期せず、この
ため、外部同期モードで表示した場合は、水平方
向にジツタが生じるからである。

そこで、前記VDP・ICの基準クロツク信号源
にVCOを使用し、このICから出力される輝度信
号中の水平同期信号成分と外部水平同期信号の位
相差に応じて上記VCOの発振周波数をPLL（位相
ロツク・ループ）制御することが考えられるが、
この方法は採用できない。なぜなら、このICの
外部同期モード（同期モード切換えはプログラム
処理によつて行なわれる）では、このICから出
力される輝度信号中の同期信号部が除去されてい
るからである。

(ハ) 考案の目的 本考案は前述のTMS9928A、9929Aの如き画
像表示処理用ICを外部同期信号によつて正確に
同期させ、これにより外部同期モードに於いてこ
のICからの画像信号をジツタの発生を伴わずに
明瞭に表示できるようにした外部同期回路を提案
することを目的とする。

(ニ) 考案の構成 本考案の外部同期回路は、外部同期モードにお
いては基準クロツク信号を分周して内部同期信号
を作成する分周回路から、外部同期信号に応答し
た内部同期信号を出力しない型式の画像表示処理
用ICに於いて、前記分周回路に外部同期信号に
よつてリセツトをかけると共に、その分周回路内
から取り出され前記外部同期信号よりも周波数の
高い一定周波数信号を受け、この信号の分周出力
と前記外部同期信号の位相差に応じて前記基準ク
ロツク信号作成用の発振器をPLL制御するよう
にした構成である。

(ホ) 実施例 図面は本考案の一実施例を示している。１は前
述したTI社製のVDP・IC：TMS9928Aであり、
このIC１はパソコン内等に備えるCPUやビデオ
RAM等に図中に示すように接続されるが、ここ
では特に〓〓ピンが外部同期兼リセツト端子とし
て、また、〓〓，〓〓が基準クロツク入力端子として
設けられている他に、〓〓ピンにこのIC内の水平
同期信号作成用の分周回路（即ち、カウンタ）の
一部をなす24分周回路の出力信号が導出されるよ
うになつている。なお、この〓〓ピンの出力信号は
パソコン内に特殊なROMを設けた場合に、その
ROMのクロツクとして使用するものである。

次に２は外部同期信号供給回路であり、この回
路はテレビジヨン受像機から供給されるVIF検波
後の複合映像信号を入力とする同期分離回路３
と、その出力の水平周波数成分及び垂直周波数成
分によつてそれぞれ同期発振される水平発振回路
４及び垂直発振回路５と、その各出力を混合する
同期混合回路６を備え、この混合回路からの複合
同期信号を前記IC１の〓〓ピンに印加する構成と
なつている。ここで、この〓〓ピンは0V，5V，
12Vの３値レベル入力を許容し、上記複合同期信
号は5Vを“Ｌ”、12Vを“Ｈ”とする正極性の同
期信号となつており、“Ｈ”レベルでIC１内の分
周回路をリセツトする。

一方、７は基準クロツク信号に対するPLL回
路であり、この回路は前記水平発振回路４からの
水平同期パルスに対する２分周回路８と、その出
力と前述の〓〓ピンからの出力信号に対する57分周
回路９の出力との位相差を検出する位相検波回路
９と、その出力を平滑にするローパスフイルタ１
０と、その出力によつて制御され中心周波数が略
3.58MHzの３倍に選定されたVCO１１とから構
成され、このVCOの出力が基準クロツク信号と
して前記IC１の〓〓ピンと〓〓ピンに入力されるよ
うになつている。

したがつて、斯る回路に依れば、57分周回路９
からの出力パルスの周波数p＝3.58MHz×３×
１／24×１／57≒7.85KHzとなり、これに対して
２分周回路８の出力パルスの周波数1/2hはh＝
15.75KHz×1/2≒7.87KHzとなつて、このpと1/2
hは前記位相検波回路９の検波範囲に充分入る。
従つて、このpと1/2hが一致するようにVCO１
１の発振周波数が制御され、その結果、IC１内
に入力される基準クロツクの位相が水平発振回路
４の出力即ち外部水平同期信号に同期することに
なる。

一方、前記IC１内の内部水平、垂直同期信号
作成用の分周回路が前述の如く〓〓ピンに印加され
る複合同期信号によつてリセツトされるので、上
記各内部同期信号は外部同期信号と位相が一致し
ている。従つて、内部水平同期信号及び基準クロ
ツクに同期してIC１から出力される輝度信号及
び色差信号は外部同期信号と同期することにな
り、従つて、この各信号を上記外部同期信号で走
査されるCRT上に映出してもジツタを生じない
訳である。

(ヘ) 考案の効果 本考案の外部同期信号に依れば、外部同期状態
では外部同期信号に応答した内部同期信号を出力
しない画像表示処理用ICに対して、外部同期を
正確にかけて外部同期信号と位相が一致した画像
信号を出力でき、従つて、上記処理用IC内で作
成される画像信号を外部画像信号と重ね合わせて
表示する場合に好適である。

【図面の簡単な説明】

図面は本考案の一実施例を示すブロツク図であ
る。 １：VDP・IC（画像表示処理用IC）。

Claims (1)

【実用新案登録請求の範囲】
1. 外部同期モードでは、基準クロツク信号を分周
   して内部同期信号を作成する分周回路から、外部
   同期信号に応答した内部同期信号を出力しない型
   式の画像表示処理用ICに於いて、前記分周回路
   に外部同期信号によつてリセツトをかけると共
   に、その分周回路内から取り出され前記外部同期
   信号よりも周波数の高い一定周波数信号を受け、
   この信号の分周出力と前記外部同期信号の位相差
   に応じて前記基準クロツク信号作成用の発振器を
   PLL制御するようにした画像表示処理用ICの外
   部同期回路。