JP3731510B2 - デジタルサンプリングクロック発生装置 - Google Patents
デジタルサンプリングクロック発生装置 Download PDFInfo
- Publication number
- JP3731510B2 JP3731510B2 JP2001254311A JP2001254311A JP3731510B2 JP 3731510 B2 JP3731510 B2 JP 3731510B2 JP 2001254311 A JP2001254311 A JP 2001254311A JP 2001254311 A JP2001254311 A JP 2001254311A JP 3731510 B2 JP3731510 B2 JP 3731510B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- horizontal
- composite
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力同期信号からデジタルサンプリングクロックを発生させる装置の改良に関するものである。
【０００２】
【従来の技術】
従来のディスプレイ装置等に使用されているデジタルサンプリングクロック発生装置の構成について図面を参照しながら説明する。
【０００３】
図２において、水平同期信号とホールド信号からＰＬＬ回路を利用してサンプリングクロックを発生させる部分では同様の手法である。また、ＰＬＬ回路の前段回路で、水平同期信号を水平同期マスクパルスで必要な水平同期パルスのみを抜き取る部分でも同様の手法である。
【０００４】
更に、入力同期信号で、水平同期信号と垂直同期信号のセパレート同期信号、複合同期信号、及び映像信号に重畳された複合同期信号を、同期分離並びに切り換えを行う部分でも同様の手法である。
【０００５】
この場合、従来例の動作について図面を参照しながら説明する。
まず、図２に示す従来のデジタルサンプリングクロック発生装置において、図３に示す標準的な波形をした水平同期信号２９、垂直同期信号３０を入力した場合は、特にホールドパルスを必要とせず、安定で確実なサンプリングクロックを発生することができる。
【０００６】
次に、図２に示す従来のデジタルサンプリングクロック発生装置において、図４に示す標準的な波形をした複合同期信号３１を入力した場合には、ホールドパルスを垂直同期部分の前後を覆うパルスに設定すれば、ごく少量のクロックジッタが増えるが問題ない程度のサンプリングクロックを発生することができる。
【０００７】
以上の通り、図２の従来例において、標準的な同期信号を入力した場合には、特に問題なくサンプリングクロックを発生することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図５及び図６に示す非標準的な波形をした複合同期信号３２、３３を入力した場合において、従来の装置では問題が発生する可能性がある。従来の装置における具体的な問題点について、以下に図面を参照しながら説明する。
【０００９】
図５の複合同期信号３２は、垂直同期期間にあるべき水平同期パルスがない波形であり、図６の複合同期信号３３は、ある特定の走査期間に多くの切り込みパルスを重畳した波形である。
【００１０】
図５、図６のような複合同期信号波形を、従来例図２の複合同期信号入力に入力した場合、以下の問題を対策する回路が余分に必要になるか、または対応しないで割り切る必要がある。具体的な問題として、図５及び図６の複合同期信号波形３２，３３において水平同期信号の不連続による水平同期周波数の誤判別のため水平同期信号から一定周期で連続した水平同期パルスのみを抜取る回路が正確に抜き取ることができなくなり、水平同期周波数の誤判別に伴い走査線数の計算を誤ることになる。
【００１１】
その結果正確なホールドパルスを発生することができなくなるという問題が起こり、更に垂直同期部分と図６の切り込みパルス部分を含めてホールドパルスを長く発生させるためクロックジッタが増大しサンプリングミスを引き起こす問題も起こり、加えて同期信号を切り換える場合において安定的にホールドパルスを発生させるために信号の切り換えタイミングやホールドパルスの設定タイミングを順に行う必要があり、切り換え時間が長くなる問題などを有していた。
【００１２】
従って、図５、図６のような非標準的な複合同期信号３２，３３に対応するためには、ホールドパルスを必要以上に長く設定したり、ホールドパルスを確実に発生させるために設定タイミングを工夫したりして特別の対策を行っていたが、この対策を盛り込んだ従来装置では、副作用として図３及び図４のような標準的な水平同期信号２９、垂直同期信号３０、及び複合同期信号３１を入力した場合、不要に長いホールドパルスを設定してしまうことによりクロックジッタが増大して性能が劣化してまうという問題が現れた。
【００１３】
本発明は上記課題を解決するものであり、標準的な同期信号、非標準的な同期信号のどのような同期信号に対しても、性能を劣化させず、副作用的な問題もなく、安定的にサンプリングクロックを発生することを目的としている。
【００１４】
【課題を解決するための手段】
上記問題を解決し、目的を達成するために、本発明のデジタルサンプリングクロック発生装置は、以下の二つの特徴を有する。
【００１５】
第１の特徴は、垂直同期パルスから遠く離れた走査線で、水平同期信号が垂直同期前後の不連続パルスや水平同期に不要な切り込みパルス等の影響を受けないある特定の走査線の水平同期周期時間を測定することが特徴であり、
どのような同期信号を入力しても確実に水平同期周期を測定し間違えることは無くなる。ここでは、水平同期の不連続パルスが、時間的に垂直同期付近に存在するという同期信号の特性を活かしている。
【００１６】
第２の特徴は、図６のような不連続切り込みパルスに対応するため、測定した前記水平同期周期時間を基に、水平同期に連続しない不要な切り込みパルスを除去し必要な水平同期パルスのみを抜き取る水平マスクパルス作成と抜取り回路を有し、一方、図５のような水平同期パルスがあるべき所に無い同期信号に対応するため、垂直同期パルス期間の前後を覆うようにホールドパルスを作成しＰＬＬ回路をホールドすることで、不必要にホールドパルスを長く設定しないことが特徴である。つまり、ホールドパルスを長く設定すればするほどサンプリングクロックのジッタが増大するという問題を極力押さえることができる。
【００１７】
以上のことから本発明は、標準的な同期信号、非標準的な同期信号のどのような同期信号に対しても対応しながらも、サンプリングクロックのジッタを増大させずに、安定的にサンプリングクロックを発生することができる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力される映像信号から映像信号に重畳される複合同期信号を分離し別途入力される複合または水平同期信号と切り換える回路を有し、切り換え後の複合同期信号から低帯域通過フィルタにより垂直同期を分離して垂直同期信号を作成し別途入力される垂直同期信号と切り換える回路を有し、垂直同期前後の不連続パルスや切り込みパルスが無く水平同期パルスの周期が安定している期間の水平同期周期時間を測定した結果を基に水平同期マスクパルスを作成して複合または水平同期信号から一定周期で連続した水平同期パルスのみを抜取る回路を有し、前記水平同期パルスと垂直同期信号から各々の周波数判別を基に走査線数を計算し、垂直同期信号の前後走査線をある一定期間ＰＬＬ回路をホールドするためのホールドパルスを作成し、前記水平同期パルスと前記ホールドパルスからサンプリングクロックを発生させるＰＬＬ回路を有することにより、入力同期信号から確実に安定したサンプリングクロックを発生することができる。
【００１９】
以下に、本発明の請求項１に記載された発明の実施例について図１を用いて説明する。
【００２０】
図１において、本発明のデジタルサンプリングクロック発生装置１に入力される同期信号の形態は、１つ目に水平同期信号と垂直同期信号、２つ目に複合同期信号、３つ目に複合同期信号が重畳された映像信号、以上の３種類存在するが、同期抜取り５、切換６、低帯域通過フィルタ９、切換１０の各ブロックの通過と切り換えを行って、複合／水平同期信号８と、垂直同期信号１１を得る。
【００２１】
具体的には、１つ目の水平同期信号３と垂直同期信号４を入力した場合、切換６と切換１０ともそれぞれ入力された信号に切り換え、水平同期信号８と垂直同期信号１１を得る。
【００２２】
また２つ目の複合同期信号３を入力した場合、切換６は入力された信号に切り換え複合同期信号８を得、この複合同期信号８が低帯域フィルタ９を通ることにより垂直同期信号を分離し、切換１０を通って垂直同期信号１１を得る。
【００２３】
また３つ目の複合同期信号が重畳された映像信号２を入力した場合、映像信号は同期抜取り５により複合同期信号のみに抜き取られ、切換６を通って複合同期信号８を得、この複合同期信号８が低帯域フィルタ９を通ることにより垂直同期信号を分離し、切換１０を通って垂直同期信号１１を得る。
【００２４】
以上で得た垂直同期信号１１のパルスを基準に、複合／水平同期信号８のパルスをカウントして行き、切り込みパルス等が無く水平同期パルスの周期が安定している期間、例えば２００本目から２０１本目までの時間を計測する。
【００２５】
この計測した時間を基に、連続した水平同期パルスのみを抜き取るための水平マスクパルス１５を作成する。この水平マスクパルス１５により、抜取り１６におて複合／水平同期信号８は連続した水平同期パルス１７のみに成形される。
【００２６】
なお、上記説明では２００本目から２０１本目の時間計測として説明したが、これは説明を判りやすくするためであって、水平同期周期が安定であれば何本目を計測しても構わない。また、水平マスクパルスによる複合／水平同期信号から連続した水平同期パルスのみを抜き取る波形の流れについて、図７を用いて以下に説明する。
【００２７】
図７において、入力される複合同期信号３４は通常の複合同期に加えて切り込みパルスが重畳されている非標準的な波形の場合を想定する。この場合、水平同期周期計算及び水平マスクパルス発生により、例えば水平マスクパルスを水平同期パルスの前後１０％を覆うように水平マスクパルスを発生させるようにすれば、水平マスクパルス波形は３５の通りとなり、水平マスクパルスがオンの期間のみ複合同期信号を通過させ、水平同期パルス波形３６が得られる。
【００２８】
なお、前記では水平マスクパルスを水平同期パルスの前後１０％を覆うように水平マスクパルスを発生させると説明したが、何％覆うかは信号の形態、種類によって何％の数値を設定しても構わない。従って、図１において水平同期パルス１７は不要な切り込みパルスを除去した必要な水平同期パルスに成形される。
【００２９】
図１において、前記水平同期パルス１７の水平周波数を判別し、前記垂直同期信号１１の垂直周波数を判別して走査線数計算２０により総走査線数２１を算出する。この総走査線数２１の情報を基に、前記水平同期パルス１７と前記垂直同期信号１１から時間的に垂直同期の前後を覆うようにホールドパルスを作成する。このホールドパルスを作成する波形の流れについて、図８を用いて以下に説明する。
【００３０】
図８において、入力される複合同期信号波形３７は、垂直同期期間に水平同期パルスが無い非標準的な波形の場合を想定する。この場合、低帯域通過フィルタにより垂直同期信号波形３８の通り分離され、前記水平周波数と垂直周波数から総走査線を計算し、ホールドパルスが時間的に垂直同期信号の前後を覆うようにホールドパルス波形３９の通り作成する。
【００３１】
なお前記波形では、ホールドパルスが垂直同期期間をギリギリに覆うように説明しているが、ここで重要なのはホールドパルスが垂直同期期間を時間的に覆うことが必要であって、クロックジッタなどの性能劣化が無視できる範囲であれば、ホールドパルスを時間的に前後長くパルスを伸ばしても構わない。
【００３２】
従って、図１においてホールドパルス２３は、水平同期パルスが不連続になる可能性のある垂直同期期間を時間的に覆うようにパルス発生する。
【００３３】
次に、水平同期パルス１７とホールドパルス２３からＰＬＬ回路２４によりサンプリングクロック２５が作成される動作について、図９を用いて説明する。
【００３４】
図９において、水平同期パルスが水平同期パルス波形４０の通り与えられたと想定し、ＰＬＬ回路の設定を説明しやすくする為に例えばサンプリングクロックが４個のパルスごとに水平同期パルスと位相比較を行うものとすると、サンプリングクロックは４個のパルスごと水平同期パルスと位相が合うように波形４２の通り作成される。
【００３５】
ただし、水平同期パルスが波形４０の通り不連続または無くなる場合は、この不連続の期間を波形４１の通りホールドパルスを与えることによって、ＰＬＬ回路は位相比較を止め、ホールドする直前のクロック発振を保持したままサンプリングクロックを作成し続ける。
【００３６】
そして再び水平同期パルスが安定して連続になったとき、ホールドパルスをオフしてサンプリングクロックを発振させる。以上の繰返しにより、水平同期パルスとホールドパルスからサンプリングクロックが得られる。
【００３７】
なお、上記の説明はサンプリングクロックのパルス４個ごとに水平同期パルスと位相比較する例で説明したが、サンプリングクロックのパルスが何個ごとに水平同期パルスと位相比較しても良い。また、水平同期パルスが連続したパルスであることが判っていれば、ホールドパルスはオフのままＰＬＬ回路を動作させても良い。
【００３８】
従って、図１において、水平同期パルス１７とホールドパルス２３からＰＬＬ回路２４により、ジッタを極力少なくし、確実に安定したサンプリングクロック２５を得ることができる。
【００３９】
【発明の効果】
以上のように、本発明のデジタルサンプリングクロック発生装置によれば、複合同期信号が重畳された映像信号、複合同期信号、水平同期信号と垂直同期信号のどのような同期入力形態にも対応が可能で、標準的な同期信号でも非標準的な同期信号でも、性能劣化させずにサンプリングクロックのジッタも増大させずに、確実に安定的なサンプリングクロックを発生することができる。
【図面の簡単な説明】
【図１】本発明のデジタルサンプリングクロック発生装置のブロック構成図
【図２】従来例のデジタルサンプリングクロック発生装置のブロック構成図
【図３】実施例における標準的な水平同期信号波形と垂直同期信号波形図
【図４】実施例における標準的な複合同期信号波形図
【図５】実施例における非標準的な複合同期信号波形の例１を示す図
【図６】実施例における非標準的な複合同期信号波形の例２を示す図
【図７】実施例における複合同期信号からマスクパルスを使用して水平同期パルスを作成する波形の流れ図
【図８】実施例における複合同期信号からホールドパルスを作成する波形の流れ図
【図９】実施例における水平同期パルスとホールドパルスからＰＬＬ回路を使用してサンプリングクロックを作成する波形の流れ図
【符号の説明】
１ デジタルサンプリングクロック発生装置
２ 複合同期信号が重畳された映像信号
３ 複合同期信号または水平同期信号
４ 垂直同期信号
５ 同期抜取り回路
６ 信号切換回路
７ 切換信号Ｂ
８ 複合同期信号または水平同期信号
９ 低帯域通過フィルタ
１０ 信号切換回路
１１ 垂直同期信号
１２ 切換信号Ａ
１３ ある特定走査線の水平同期時間の計測回路
１４ 水平マスクパルス発生回路
１５ 水平マスクパルス
１６ 水平同期パルス抜取り回路
１７ 水平同期パルス
１８ 水平同期周波数判別回路
１９ 垂直同期周波数判別回路
２０ 走査線数計算回路
２１ 走査線数データ
２２ ホールドパルス発生回路
２３ ホールドパルス
２４ ＰＬＬ回路
２５ サンプリングクロック
２６ 従来例のデジタルサンプリングクロック発生装置
２７ 従来例の水平周波数判別回路
２８ 従来例のホールドパルス発生回路
２９ 標準的な水平同期信号波形の例
３０ 標準的な垂直同期信号波形の例
３１ 標準的な複合同期信号波形の例
３２ 非標準的な複合同期信号波形の例
３３ 非標準的な複合同期信号波形の例
３４ 非標準的な複合同期信号波形の例
３５ 水平マスクパルス波形
３６ 水平同期パルス波形
３７ 非標準的な複合同期信号波形の例
３８ 垂直同期信号波形
３９ ホールドパルス波形
【発明の属する技術分野】
本発明は、入力同期信号からデジタルサンプリングクロックを発生させる装置の改良に関するものである。
【０００２】
【従来の技術】
従来のディスプレイ装置等に使用されているデジタルサンプリングクロック発生装置の構成について図面を参照しながら説明する。
【０００３】
図２において、水平同期信号とホールド信号からＰＬＬ回路を利用してサンプリングクロックを発生させる部分では同様の手法である。また、ＰＬＬ回路の前段回路で、水平同期信号を水平同期マスクパルスで必要な水平同期パルスのみを抜き取る部分でも同様の手法である。
【０００４】
更に、入力同期信号で、水平同期信号と垂直同期信号のセパレート同期信号、複合同期信号、及び映像信号に重畳された複合同期信号を、同期分離並びに切り換えを行う部分でも同様の手法である。
【０００５】
この場合、従来例の動作について図面を参照しながら説明する。
まず、図２に示す従来のデジタルサンプリングクロック発生装置において、図３に示す標準的な波形をした水平同期信号２９、垂直同期信号３０を入力した場合は、特にホールドパルスを必要とせず、安定で確実なサンプリングクロックを発生することができる。
【０００６】
次に、図２に示す従来のデジタルサンプリングクロック発生装置において、図４に示す標準的な波形をした複合同期信号３１を入力した場合には、ホールドパルスを垂直同期部分の前後を覆うパルスに設定すれば、ごく少量のクロックジッタが増えるが問題ない程度のサンプリングクロックを発生することができる。
【０００７】
以上の通り、図２の従来例において、標準的な同期信号を入力した場合には、特に問題なくサンプリングクロックを発生することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図５及び図６に示す非標準的な波形をした複合同期信号３２、３３を入力した場合において、従来の装置では問題が発生する可能性がある。従来の装置における具体的な問題点について、以下に図面を参照しながら説明する。
【０００９】
図５の複合同期信号３２は、垂直同期期間にあるべき水平同期パルスがない波形であり、図６の複合同期信号３３は、ある特定の走査期間に多くの切り込みパルスを重畳した波形である。
【００１０】
図５、図６のような複合同期信号波形を、従来例図２の複合同期信号入力に入力した場合、以下の問題を対策する回路が余分に必要になるか、または対応しないで割り切る必要がある。具体的な問題として、図５及び図６の複合同期信号波形３２，３３において水平同期信号の不連続による水平同期周波数の誤判別のため水平同期信号から一定周期で連続した水平同期パルスのみを抜取る回路が正確に抜き取ることができなくなり、水平同期周波数の誤判別に伴い走査線数の計算を誤ることになる。
【００１１】
その結果正確なホールドパルスを発生することができなくなるという問題が起こり、更に垂直同期部分と図６の切り込みパルス部分を含めてホールドパルスを長く発生させるためクロックジッタが増大しサンプリングミスを引き起こす問題も起こり、加えて同期信号を切り換える場合において安定的にホールドパルスを発生させるために信号の切り換えタイミングやホールドパルスの設定タイミングを順に行う必要があり、切り換え時間が長くなる問題などを有していた。
【００１２】
従って、図５、図６のような非標準的な複合同期信号３２，３３に対応するためには、ホールドパルスを必要以上に長く設定したり、ホールドパルスを確実に発生させるために設定タイミングを工夫したりして特別の対策を行っていたが、この対策を盛り込んだ従来装置では、副作用として図３及び図４のような標準的な水平同期信号２９、垂直同期信号３０、及び複合同期信号３１を入力した場合、不要に長いホールドパルスを設定してしまうことによりクロックジッタが増大して性能が劣化してまうという問題が現れた。
【００１３】
本発明は上記課題を解決するものであり、標準的な同期信号、非標準的な同期信号のどのような同期信号に対しても、性能を劣化させず、副作用的な問題もなく、安定的にサンプリングクロックを発生することを目的としている。
【００１４】
【課題を解決するための手段】
上記問題を解決し、目的を達成するために、本発明のデジタルサンプリングクロック発生装置は、以下の二つの特徴を有する。
【００１５】
第１の特徴は、垂直同期パルスから遠く離れた走査線で、水平同期信号が垂直同期前後の不連続パルスや水平同期に不要な切り込みパルス等の影響を受けないある特定の走査線の水平同期周期時間を測定することが特徴であり、
どのような同期信号を入力しても確実に水平同期周期を測定し間違えることは無くなる。ここでは、水平同期の不連続パルスが、時間的に垂直同期付近に存在するという同期信号の特性を活かしている。
【００１６】
第２の特徴は、図６のような不連続切り込みパルスに対応するため、測定した前記水平同期周期時間を基に、水平同期に連続しない不要な切り込みパルスを除去し必要な水平同期パルスのみを抜き取る水平マスクパルス作成と抜取り回路を有し、一方、図５のような水平同期パルスがあるべき所に無い同期信号に対応するため、垂直同期パルス期間の前後を覆うようにホールドパルスを作成しＰＬＬ回路をホールドすることで、不必要にホールドパルスを長く設定しないことが特徴である。つまり、ホールドパルスを長く設定すればするほどサンプリングクロックのジッタが増大するという問題を極力押さえることができる。
【００１７】
以上のことから本発明は、標準的な同期信号、非標準的な同期信号のどのような同期信号に対しても対応しながらも、サンプリングクロックのジッタを増大させずに、安定的にサンプリングクロックを発生することができる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力される映像信号から映像信号に重畳される複合同期信号を分離し別途入力される複合または水平同期信号と切り換える回路を有し、切り換え後の複合同期信号から低帯域通過フィルタにより垂直同期を分離して垂直同期信号を作成し別途入力される垂直同期信号と切り換える回路を有し、垂直同期前後の不連続パルスや切り込みパルスが無く水平同期パルスの周期が安定している期間の水平同期周期時間を測定した結果を基に水平同期マスクパルスを作成して複合または水平同期信号から一定周期で連続した水平同期パルスのみを抜取る回路を有し、前記水平同期パルスと垂直同期信号から各々の周波数判別を基に走査線数を計算し、垂直同期信号の前後走査線をある一定期間ＰＬＬ回路をホールドするためのホールドパルスを作成し、前記水平同期パルスと前記ホールドパルスからサンプリングクロックを発生させるＰＬＬ回路を有することにより、入力同期信号から確実に安定したサンプリングクロックを発生することができる。
【００１９】
以下に、本発明の請求項１に記載された発明の実施例について図１を用いて説明する。
【００２０】
図１において、本発明のデジタルサンプリングクロック発生装置１に入力される同期信号の形態は、１つ目に水平同期信号と垂直同期信号、２つ目に複合同期信号、３つ目に複合同期信号が重畳された映像信号、以上の３種類存在するが、同期抜取り５、切換６、低帯域通過フィルタ９、切換１０の各ブロックの通過と切り換えを行って、複合／水平同期信号８と、垂直同期信号１１を得る。
【００２１】
具体的には、１つ目の水平同期信号３と垂直同期信号４を入力した場合、切換６と切換１０ともそれぞれ入力された信号に切り換え、水平同期信号８と垂直同期信号１１を得る。
【００２２】
また２つ目の複合同期信号３を入力した場合、切換６は入力された信号に切り換え複合同期信号８を得、この複合同期信号８が低帯域フィルタ９を通ることにより垂直同期信号を分離し、切換１０を通って垂直同期信号１１を得る。
【００２３】
また３つ目の複合同期信号が重畳された映像信号２を入力した場合、映像信号は同期抜取り５により複合同期信号のみに抜き取られ、切換６を通って複合同期信号８を得、この複合同期信号８が低帯域フィルタ９を通ることにより垂直同期信号を分離し、切換１０を通って垂直同期信号１１を得る。
【００２４】
以上で得た垂直同期信号１１のパルスを基準に、複合／水平同期信号８のパルスをカウントして行き、切り込みパルス等が無く水平同期パルスの周期が安定している期間、例えば２００本目から２０１本目までの時間を計測する。
【００２５】
この計測した時間を基に、連続した水平同期パルスのみを抜き取るための水平マスクパルス１５を作成する。この水平マスクパルス１５により、抜取り１６におて複合／水平同期信号８は連続した水平同期パルス１７のみに成形される。
【００２６】
なお、上記説明では２００本目から２０１本目の時間計測として説明したが、これは説明を判りやすくするためであって、水平同期周期が安定であれば何本目を計測しても構わない。また、水平マスクパルスによる複合／水平同期信号から連続した水平同期パルスのみを抜き取る波形の流れについて、図７を用いて以下に説明する。
【００２７】
図７において、入力される複合同期信号３４は通常の複合同期に加えて切り込みパルスが重畳されている非標準的な波形の場合を想定する。この場合、水平同期周期計算及び水平マスクパルス発生により、例えば水平マスクパルスを水平同期パルスの前後１０％を覆うように水平マスクパルスを発生させるようにすれば、水平マスクパルス波形は３５の通りとなり、水平マスクパルスがオンの期間のみ複合同期信号を通過させ、水平同期パルス波形３６が得られる。
【００２８】
なお、前記では水平マスクパルスを水平同期パルスの前後１０％を覆うように水平マスクパルスを発生させると説明したが、何％覆うかは信号の形態、種類によって何％の数値を設定しても構わない。従って、図１において水平同期パルス１７は不要な切り込みパルスを除去した必要な水平同期パルスに成形される。
【００２９】
図１において、前記水平同期パルス１７の水平周波数を判別し、前記垂直同期信号１１の垂直周波数を判別して走査線数計算２０により総走査線数２１を算出する。この総走査線数２１の情報を基に、前記水平同期パルス１７と前記垂直同期信号１１から時間的に垂直同期の前後を覆うようにホールドパルスを作成する。このホールドパルスを作成する波形の流れについて、図８を用いて以下に説明する。
【００３０】
図８において、入力される複合同期信号波形３７は、垂直同期期間に水平同期パルスが無い非標準的な波形の場合を想定する。この場合、低帯域通過フィルタにより垂直同期信号波形３８の通り分離され、前記水平周波数と垂直周波数から総走査線を計算し、ホールドパルスが時間的に垂直同期信号の前後を覆うようにホールドパルス波形３９の通り作成する。
【００３１】
なお前記波形では、ホールドパルスが垂直同期期間をギリギリに覆うように説明しているが、ここで重要なのはホールドパルスが垂直同期期間を時間的に覆うことが必要であって、クロックジッタなどの性能劣化が無視できる範囲であれば、ホールドパルスを時間的に前後長くパルスを伸ばしても構わない。
【００３２】
従って、図１においてホールドパルス２３は、水平同期パルスが不連続になる可能性のある垂直同期期間を時間的に覆うようにパルス発生する。
【００３３】
次に、水平同期パルス１７とホールドパルス２３からＰＬＬ回路２４によりサンプリングクロック２５が作成される動作について、図９を用いて説明する。
【００３４】
図９において、水平同期パルスが水平同期パルス波形４０の通り与えられたと想定し、ＰＬＬ回路の設定を説明しやすくする為に例えばサンプリングクロックが４個のパルスごとに水平同期パルスと位相比較を行うものとすると、サンプリングクロックは４個のパルスごと水平同期パルスと位相が合うように波形４２の通り作成される。
【００３５】
ただし、水平同期パルスが波形４０の通り不連続または無くなる場合は、この不連続の期間を波形４１の通りホールドパルスを与えることによって、ＰＬＬ回路は位相比較を止め、ホールドする直前のクロック発振を保持したままサンプリングクロックを作成し続ける。
【００３６】
そして再び水平同期パルスが安定して連続になったとき、ホールドパルスをオフしてサンプリングクロックを発振させる。以上の繰返しにより、水平同期パルスとホールドパルスからサンプリングクロックが得られる。
【００３７】
なお、上記の説明はサンプリングクロックのパルス４個ごとに水平同期パルスと位相比較する例で説明したが、サンプリングクロックのパルスが何個ごとに水平同期パルスと位相比較しても良い。また、水平同期パルスが連続したパルスであることが判っていれば、ホールドパルスはオフのままＰＬＬ回路を動作させても良い。
【００３８】
従って、図１において、水平同期パルス１７とホールドパルス２３からＰＬＬ回路２４により、ジッタを極力少なくし、確実に安定したサンプリングクロック２５を得ることができる。
【００３９】
【発明の効果】
以上のように、本発明のデジタルサンプリングクロック発生装置によれば、複合同期信号が重畳された映像信号、複合同期信号、水平同期信号と垂直同期信号のどのような同期入力形態にも対応が可能で、標準的な同期信号でも非標準的な同期信号でも、性能劣化させずにサンプリングクロックのジッタも増大させずに、確実に安定的なサンプリングクロックを発生することができる。
【図面の簡単な説明】
【図１】本発明のデジタルサンプリングクロック発生装置のブロック構成図
【図２】従来例のデジタルサンプリングクロック発生装置のブロック構成図
【図３】実施例における標準的な水平同期信号波形と垂直同期信号波形図
【図４】実施例における標準的な複合同期信号波形図
【図５】実施例における非標準的な複合同期信号波形の例１を示す図
【図６】実施例における非標準的な複合同期信号波形の例２を示す図
【図７】実施例における複合同期信号からマスクパルスを使用して水平同期パルスを作成する波形の流れ図
【図８】実施例における複合同期信号からホールドパルスを作成する波形の流れ図
【図９】実施例における水平同期パルスとホールドパルスからＰＬＬ回路を使用してサンプリングクロックを作成する波形の流れ図
【符号の説明】
１ デジタルサンプリングクロック発生装置
２ 複合同期信号が重畳された映像信号
３ 複合同期信号または水平同期信号
４ 垂直同期信号
５ 同期抜取り回路
６ 信号切換回路
７ 切換信号Ｂ
８ 複合同期信号または水平同期信号
９ 低帯域通過フィルタ
１０ 信号切換回路
１１ 垂直同期信号
１２ 切換信号Ａ
１３ ある特定走査線の水平同期時間の計測回路
１４ 水平マスクパルス発生回路
１５ 水平マスクパルス
１６ 水平同期パルス抜取り回路
１７ 水平同期パルス
１８ 水平同期周波数判別回路
１９ 垂直同期周波数判別回路
２０ 走査線数計算回路
２１ 走査線数データ
２２ ホールドパルス発生回路
２３ ホールドパルス
２４ ＰＬＬ回路
２５ サンプリングクロック
２６ 従来例のデジタルサンプリングクロック発生装置
２７ 従来例の水平周波数判別回路
２８ 従来例のホールドパルス発生回路
２９ 標準的な水平同期信号波形の例
３０ 標準的な垂直同期信号波形の例
３１ 標準的な複合同期信号波形の例
３２ 非標準的な複合同期信号波形の例
３３ 非標準的な複合同期信号波形の例
３４ 非標準的な複合同期信号波形の例
３５ 水平マスクパルス波形
３６ 水平同期パルス波形
３７ 非標準的な複合同期信号波形の例
３８ 垂直同期信号波形
３９ ホールドパルス波形
Claims (1)
- 入力される映像信号から映像信号に重畳される複合同期信号を分離し別途入力される複合または水平同期信号と切り換える回路を有し、切り換え後の複合同期信号から低帯域通過フィルタにより垂直同期を分離して垂直同期信号を作成し別途入力される垂直同期信号と切り換える回路を有し、垂直同期前後の不連続パルスや切り込みパルスが無く水平同期パルスの周期が安定している期間の水平同期周期時間を測定した結果を基に水平同期マスクパルスを作成して複合または水平同期信号から一定周期で連続した水平同期パルスのみを抜取る回路を有し、前記水平同期パルスと垂直同期信号から各々の周波数判別を基に走査線数を計算し、垂直同期信号の前後走査線をある一定期間ＰＬＬ(Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ)回路をホールドするためのホールドパルスを作成し、前記水平同期パルスと前記ホールドパルスからサンプリングクロックを発生させるＰＬＬ回路を有することを特徴とするデジタルサンプリングクロック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254311A JP3731510B2 (ja) | 2001-08-24 | 2001-08-24 | デジタルサンプリングクロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254311A JP3731510B2 (ja) | 2001-08-24 | 2001-08-24 | デジタルサンプリングクロック発生装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003069854A JP2003069854A (ja) | 2003-03-07 |
| JP2003069854A5 JP2003069854A5 (ja) | 2004-10-14 |
| JP3731510B2 true JP3731510B2 (ja) | 2006-01-05 |
Family
ID=19082488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254311A Expired - Fee Related JP3731510B2 (ja) | 2001-08-24 | 2001-08-24 | デジタルサンプリングクロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731510B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5242320B2 (ja) | 2008-09-29 | 2013-07-24 | 富士通テン株式会社 | 発振回路、及び映像表示装置 |
-
2001
- 2001-08-24 JP JP2001254311A patent/JP3731510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069854A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731510B2 (ja) | デジタルサンプリングクロック発生装置 | |
| KR920000581B1 (ko) | 복합 영상 신호의 sc/h 위상측정장치 | |
| US7777813B2 (en) | Color burst automatic detection device | |
| JP3997914B2 (ja) | 水平同期信号分離回路及び水平同期信号分離装置 | |
| JP4487356B2 (ja) | 制御信号マスク方法および制御信号マスク回路 | |
| JP2004266710A (ja) | 同期分離回路 | |
| JP2556125B2 (ja) | データ復調装置 | |
| JP4200227B2 (ja) | 同期信号処理回路 | |
| JP4309034B2 (ja) | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 | |
| JP2982512B2 (ja) | クロック発生回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP4032540B2 (ja) | テレビジョン受像機のタイミング信号発生装置 | |
| JPH0731656Y2 (ja) | テレビジョン信号種別の自動判定回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JP3629651B2 (ja) | フィールド判別回路 | |
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JPH09154082A (ja) | 垂直同期検出装置 | |
| JPH0218636B2 (ja) | ||
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JPH09130753A (ja) | 水平同期信号検出装置 | |
| JP2003069854A5 (ja) | ||
| JPS60248088A (ja) | サンプリングクロツク再生回路 | |
| JP2003134355A (ja) | テレビジョン信号の標準／非標準判別装置 | |
| JPS60112382A (ja) | テレビジョン信号伝送方式 | |
| JPH07321646A (ja) | 位相判定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |