JP4309034B2 - 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 - Google Patents
周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 Download PDFInfo
- Publication number
- JP4309034B2 JP4309034B2 JP2000275024A JP2000275024A JP4309034B2 JP 4309034 B2 JP4309034 B2 JP 4309034B2 JP 2000275024 A JP2000275024 A JP 2000275024A JP 2000275024 A JP2000275024 A JP 2000275024A JP 4309034 B2 JP4309034 B2 JP 4309034B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- pulse
- output
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
Description
【発明の属する技術分野】
この発明は、例えば放送局内のスタジオ機器に適用され、映像信号の水平・垂直周期の揺らぎを検出し、この揺らぎに応じた処理を行なうための周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置に関する。
【0002】
【従来の技術】
周知のように、例えば放送局にあっては、放送すべき映像信号の編集を行なうVTR(Video Tape Recorder)等のスタジオ機器が必要不可欠となっている。ところで、このようなスタジオ機器では、記録された映像信号を例えば回転式ヘッドを用いて再生するため、要求される映像精度に合致した回転速度を保つことができず、再生映像信号の水平・垂直周期が揺らぐことになる。この水平・垂直周期の揺らぎを解決するためには、映像信号をメモリに書き込み安定したクロックで読み出すタイムベースコレクト機能が必要となっている。
【0003】
しかしながら、このタイムベースコレクト機能を備えたフレームシンクロナイザ等のスタジオ機器では、常にタイムベースコレクト処理を実行していると画質劣化を起こしてしまうことになる。このため、従来では、切替装置を用いてタイムベースコレクト機能に対する処理の実行・停止を制御することも考えられるが、この場合、操作者側で映像信号をモニタし水平・垂直周期の揺らぎや画質劣化を視認して、切替装置を切替制御しなければならない。よって、ユーザ負担を増大させてしまうことになる。
【0004】
【発明が解決しようとする課題】
以上述べたように、従来では、映像信号に対し水平・垂直周期の揺らぎを解消するために、常にタイムベースコレクト機能を動作させていると、画質劣化が問題となり、また、タイムベースコレクト機能に対する処理の実行・停止の切替制御を行なう場合、操作者側で水平・垂直周期の揺らぎや画質劣化を視認して切替操作を行なわなければならず、ユーザ負担が増大するという不都合を有している。
【0005】
この発明の目的は、情報信号に対する揺らぎの発生、揺らぎが無くなったことを短時間で検出し得る周波数同期検出回路を提供することにある。また、情報信号で発生する周波数ずれを抑制するために、操作者側で処理の実行・停止制御のための操作を考慮しなくても自動的に周波数ずれ抑制機能に対する処理の実行・停止制御を行ない得る周波数同期検出回路を備えた信号処理装置を提供することにある。
【0006】
【課題を解決するための手段】
この発明に係る周波数同期検出回路は、互いに周波数が異なる第1信号成分及び第2信号成分を含む情報信号を取り扱う周波数同期検出回路であって、情報信号から第1信号成分を抽出する第1信号成分抽出手段と、発振子による局部発振信号を発生する第1の局部発振手段と、この第1の局部発振手段から出力される局部発振信号を分周して第1信号成分抽出手段の出力信号に合わせる第1の分周手段と、この第1の分周手段の出力信号と第1信号成分抽出手段の出力信号とを位相比較し、この位相比較結果に基づいて第1の局部発振手段の発振周波数を制御する第1の局部発振制御手段と、情報信号から第2信号成分を抽出する第2信号成分抽出手段と、第1の局部発振手段から出力される局部発振信号と略一致する局部発振信号を発生する第2の局部発振手段と、この第2の局部発振手段から出力される局部発振信号を分周して第2信号成分抽出手段の出力信号に合わせる第2の分周手段と、この第2の分周手段の出力信号と前記第2信号成分抽出手段の出力信号とを位相比較し、この位相比較結果に基づいて前記第2の局部発振手段の発振周波数を制御する第2の局部発振制御手段と、第1の局部発振制御手段により発振周波数を制御された第1の局部発振手段の出力信号を入力し、任意の周期を有するパルス信号に生成する第1のパルス信号生成手段と、第2の局部発振制御手段により発振周波数を制御された第2の局部発振手段の出力信号を入力し、第1のパルス信号生成手段の入力信号と同期をとった上で、第1のパルス信号生成手段の出力信号と等しい周期を有するパルス信号に生成する第2のパルス信号生成手段と、第1のパルス信号生成手段の出力信号と第2のパルス信号生成手段の出力信号とを比較してパルスの不一致回数を検出する不一致パルス検出手段とを備えるようにしたものである。
【0007】
なお、第1及び第2のパルス信号生成手段は、第1及び第2の局部発振手段の出力信号を入力した時点で、互いにリセットをかけ、任意の周期長をカウントしてパルス信号を出力するカウンタ回路であることを特徴とする。
【0008】
すなわち、この発明では、互いに同一の局部発振信号を発生する第1及び第2の局部発振手段を利用し、第1の局部発振手段について、まず、情報信号に含まれる第1信号成分を抽出し、この第1信号成分に第1の局部発振手段の出力信号を合わせた上で、両者の位相比較を行ない、この位相ずれに応じて発振周波数を制御する。また、第2の局部発振手段について、まず、情報信号に含まれ第1信号成分とは周波数が異なる第2信号成分を抽出し、この第2信号成分に第2の局部発振手段の出力信号を合わせた上で、両者の位相比較を行ない、この位相ずれに応じて発振周波数を制御する。そして、第1及び第2の局部発振手段の発振周波数が制御された状態で、第1の局部発振手段の出力信号及び第2の局部発振手段の出力信号を各カウンタ回路に入力し、各カウンタ回路にて両入力信号の同期をとった上で、両信号を任意の周期を有するパルス信号に生成し、両パルス信号を比較してパルスの不一致回数を検出する。
【0009】
従ってこの発明によれば、パルスの不一致回数から情報信号に与えられる揺らぎを短時間で検出することができ、また、揺らぎが無くなる時点も短時間で検出することができる。また、カウンタ回路のカウント数も調整できるので、カウント数に応じて検出精度を高めることもできる。
【0010】
また、上記構成において、情報信号は、水平同期信号及びバースト信号を有する映像信号であり、第1信号成分抽出手段は映像信号から水平同期信号を抽出し、第2同期抽出手段は映像信号からバースト信号を抽出することを特徴とする。
【0011】
この構成では、映像信号に水平・垂直周期の揺らぎが発生したことを検出する場合に、同期信号の中で周期が短い水平同期信号とバースト信号とから第1及び第2の局部発振手段を用いてサブキャリアクロックを抽出した上で、カウンタ回路により任意の周期を有するパルス信号に変換し、両パルス信号を比較することにより水平同期信号がバースト信号に対しどのくらい周期が揺らいでいるかを判断することができるようになる。
【0012】
また、この発明に係る信号処理装置は、上記周波数同期検出回路を備えるとともに、互いに周波数が異なる第1信号成分及び第2信号成分を含む情報信号に対し第1信号成分と第2信号成分との周波数ずれを抑制するための周波数ずれ抑制機能を有する信号処理装置であって、周波数同期検出回路の不一致パルス検出手段の検出結果に基づいて第1信号成分と第2信号成分との周波数ずれを判断し、その周波数ずれの度合いに応じて、周波数ずれ抑制機能に対して処理の実行・停止を制御する実行・停止制御手段を備えるようにしたものである。
【0013】
すなわち、この発明では、情報信号に揺らぎが発生した場合に、周波数ずれ抑制機能を動作させる必要がある。そこで、周波数同期検出回路によるパルスの不一致回数を検出することで情報信号に揺らぎが発生しているか否かを判断し、揺らいでいる場合に周波数ずれ抑制機能の処理を実行し、揺らいでいない場合に周波数ずれ抑制機能の処理を停止するようにしている。
【0014】
従ってこの発明によれば、操作者側で周波数ずれ抑制機能に対する処理の実行・停止制御のための操作を考慮する必要がなく、ユーザ負担を軽くすることができるとともに情報信号の品質精度を高めることができる。
【0015】
また、上記構成において、実行・停止制御手段は、不一致パルス検出手段の検出結果からパルスの不一致回数が規定時間内に所定回数以上発生した場合に、周波数ずれ抑制機能に対し実行制御を行なうことを特徴とする。
【0016】
すなわち、この構成では、周波数同期検出回路からパルスの不一致回数が規定時間内に所定回数以上検出されると情報信号に揺らぎが発生している状況にあるので、この場合、周波数ずれ抑制機能の実行制御を行なうようにしている。
【0017】
また、上記構成において、実行・停止制御手段は、周波数ずれ抑制機能の動作時に、不一致パルス検出手段の検出結果からパルスの不一致回数が規定時間内に所定回数以下となった場合に、周波数ずれ抑制機能に対し停止制御を行なうことを特徴とする。
【0018】
すなわち、この構成では、周波数ずれ抑制機能が動作中に、周波数同期検出回路からパルスの不一致回数が規定時間内に所定回数以下となると情報信号に揺らぎが無くなった状況なので、この場合、周波数ずれ抑制機能の停止制御を行なうようにしている。
【0019】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【0020】
図1は、この発明に係る周波数同期検出回路が適用されるフレームシンクロナイザの一実施形態の構成を示すブロック図である。
【0021】
図1において、放送すべき映像信号は、タイムベースコレクタ(TBC)1により処理が加えられた後、切替スイッチ2に供給される。また、切替スイッチ2には、タイムベースコレクタ1で処理されない映像信号が供給される。
【0022】
一方、映像信号は、本発明に係る周波数同期検出回路3に供給される。この周波数同期検出回路3の出力信号は、切替制御回路4に供給される。切替制御回路4は、切替スイッチ2に対し、周波数同期検出回路3からの出力信号に従って、タイムベースコレクタ1による処理前後の映像信号を選択的に導出するように切替制御を行なう。
【0023】
図2は、上記周波数同期検出回路3の構成を示すブロック図である。
【0024】
この周波数同期検出回路3は、入力された映像信号に含まれる水平同期信号とバースト信号とに着目し、両信号の周波数ずれを検出するようにしている。ここで、水平同期信号処理系統として、入力された映像信号から水平同期信号を抽出する水平同期抽出回路301と、4倍の副搬送波周波数を有する局部発振信号を発生する水晶発振子302と、この水晶発振子302から出力される局部発振信号を分周する分周器(910カウンタ)303と、分周器303の出力信号と水平同期抽出回路301の出力信号とを位相比較し、この位相比較結果に基づいて水晶発振子302の発振周波数を制御するPLL(フェイズ・ロックド・ループ)回路304と、この水晶発振子302の出力信号を入力し、任意の周期を有するパルス信号を生成するN倍カウンタ305とを備えている。なお、N倍カウンタ305においては、カウント数を任意に調整可能である。
【0025】
また、バースト信号処理系統として、入力された映像信号からバースト信号を抽出するバースト抽出回路306と、4倍の副搬送波周波数を有する局部発振信号を発生する水晶発振子307と、この水晶発振子307から出力される局部発振信号を分周する分周器308と、この分周器308の出力信号とバースト抽出回路306の出力信号とを位相比較し、この位相比較結果に基づいて水晶発振子307の発振周波数を制御するPLL回路309と、水晶発振子307の出力信号を入力し、任意の周期を有するパルス信号を生成するN倍カウンタ310とを備えている。なお、N倍カウンタ305においては、カウント数を任意に調整可能である。
【0026】
N倍カウンタ305、310の各出力信号は、比較器311に供給される。比較器311は、両入力信号を比較し、この比較結果によりパルスが不一致の場合にのみ出力信号を発生する。この出力信号は、判定回路312に入力され、パルスの不一致回数がカウントされる。
【0027】
次に上記構成における処理動作について説明する。
すなわち、上記構成による周波数同期検出回路3では、互いに同一の局部発振信号(14.32MHz)を発生する水晶発振子302、307を利用し、水晶発振子302について、まず、映像信号に含まれる水平同期信号(15.7kHz)を水平同期抽出回路301で抽出し、水晶発振子302の出力信号を分周器303で分周し、14.32/910=15.7kHzの周波数を有する出力信号に変換した上で、PLL回路304にて両信号の位相比較を行ない、この位相ずれに応じて発振周波数を制御する。
【0028】
また、水晶発振子307について、まず、映像信号に含まれるバースト信号(3.58MHz)をバースト抽出回路306で抽出し、水晶発振子307の出力信号を分周器308で分周し、14.32/4=3.58MHzの周波数を有する出力信号に変換した上で、PLL回路309にて位相比較を行ない、この位相ずれに応じて発振周波数を制御する。
【0029】
そして、水晶発振子302、307の発振周波数が制御された状態で、水晶発振子302の出力信号つまりサブキャリアクロックはN倍カウンタ305に入力され、水晶発振子307の出力信号つまりサブキャリアクロックはN倍カウンタ310に入力される。各N倍カウンタ305、310は、入力信号が入力された時点で、N倍カウンタ310からN倍カウンタ305に対しリセットをかけ、両入力信号の同期をとった上で、予め決められたNサンプル分カウントし、Nサンプル周期のパルス信号を生成する。以後、比較器311でN倍カウンタ305、310の両出力パルス信号を比較し、判定回路312でパルスの不一致回数を検出する。
【0030】
以上の動作により、映像信号に水平・垂直周期の揺らぎが発生したことを検出する場合に、同期信号中で比較的周期が短い水平同期信号とバースト信号とから水晶発振子302、307を用いて互いに周波数が同じサブキャリアクロックを抽出した上で、N倍カウンタ305、310により任意の周期を有するパルス信号に変換し、比較器311で両パルス信号を比較することにより水平同期信号がバースト信号に対しどのくらい周期が揺らいでいるか、つまり輝度が色に対してどのくらいのずれがあるかを判断することができるようになる。
【0031】
したがって、上記構成によれば、パルスの不一致回数から映像信号に対する揺らぎの発生を短時間で検出することができ、また、揺らぎが無くなる時点も短時間で検出することができる。また、N倍カウンタ305、310のカウント数も調整できることにより、カウント数を少なくすればその分検出精度も向上する。
【0032】
次に、上記切替制御回路4の処理動作について説明する。
切替制御回路4は、周波数同期検出回路3の判定回路312で検出されるパルスの不一致回数に基づいて切替スイッチ2の切替制御を行なう。ここで、映像信号に揺らぎが発生した場合に、タイムベースコレクタ1を動作させる必要がある。このとき、常にタイムベースコレクタ1を動作させていると、映像信号の画質劣化が発生してしまうことになる。そこで、本実施形態では、切替制御回路4にて周波数同期検出回路3の判定回路312でカウントされたパルスの不一致回数を検出することで映像信号に揺らぎが発生しているか否かを判断し、揺らいでいる場合に切替スイッチ2をタイムベースコレクタ1側に切り替え、揺らいでいない場合に切替スイッチ2をタイムベースコレクタ1のバイパス経路側に切り替えるようにしている。
【0033】
すなわち、切替制御回路4は、周波数同期検出回路3でカウントされたパルスの不一致回数が規定時間内に決められた回数以上連続すると映像信号に揺らぎが発生している状況であると判断し、切替スイッチ2をタイムベースコレクタ1側に切り替える。
【0034】
また、切替制御回路4は、切替スイッチ2をタイムベースコレクタ1側に切り替えている状態で、周波数同期検出回路3でカウントされたパルスの不一致回数が規定時間内に所定回数以下もしくは全く発生しない場合に映像信号の揺らぎが無くなったと判断し、切替スイッチ2をタイムベースコレクタ1のバイパス経路側に切り替える。
【0035】
以上述べたように上記実施形態によれば、操作者側でタイムベースコレクタ1に対する処理の実行・停止制御のための操作を考慮する必要がなく、その分ユーザ負担を軽くすることができ、さらに、映像信号に発生する水平・垂直周期の揺らぎの有無を周波数同期検出回路3で自動的に判定することができ、この揺らぎの有無に応じてタイムベースコレクタ1の処理の実行・停止を制御できるので、放送すべき映像信号の品質精度を向上させることができる。
【0036】
なお、上記実施形態はフレームシンクロナイザに適用した場合であるが、本発明はこれに限定されるものではなく、互いに周波数が異なる第1信号成分及び第2信号成分を有する情報信号を取り扱う信号処理装置における情報信号に対する揺らぎの検出についても適用可能であることはいうまでもない。この場合、タイムベースコレクタに代えて第1信号成分と第2信号成分との周波数ずれを抑制するための周波数ずれ抑制機能が使用されることになる。
【0037】
【発明の効果】
以上詳述したようにこの発明によれば、情報信号に対する揺らぎの発生、揺らぎが無くなったことを短時間で検出し得る周波数同期検出回路を提供することができる。また、情報信号で発生する周波数ずれを抑制するために、操作者側で処理の実行・停止制御のための操作を考慮しなくても自動的に周波数ずれ抑制機能に対する処理の実行・停止制御を行ない得る周波数同期検出回路を備えた信号処理装置を提供することができる。
【図面の簡単な説明】
【図1】この発明に係る周波数同期検出回路が適用されるフレームシンクロナイザの一実施形態の構成を示すブロック図。
【図2】図1に示した周波数同期検出回路の構成を示すブロック図。
【符号の説明】
1…タイムベースコレクタ、
2…切替スイッチ、
3…周波数同期検出回路、
4…切替制御回路、
301…水平同期抽出回路、
302、307…水晶発振子、
303…分周器(910カウンタ)、
304、309…PLL回路、
305、310…N倍カウンタ、
306…バースト抽出回路、
308…分周器(4カウンタ)、
311…比較器、
312…判定回路。
Claims (6)
- 水平同期信号及びバースト信号を有する映像信号を取り扱う周波数同期検出回路であって、
前記映像信号から前記水平同期信号を抽出する第1信号成分抽出手段と、
発振子による局部発振信号を発生する第1の局部発振手段と、
この第1の局部発振手段から出力される局部発振信号を分周して前記第1信号成分抽出手段の出力信号に合わせる第1の分周手段と、
この第1の分周手段の出力信号と前記第1信号成分抽出手段の出力信号とを位相比較し、この位相比較結果に基づいて前記第1の局部発振手段の発振周波数を制御する第1の局部発振制御手段と、
前記映像信号から前記バースト信号を抽出する第2信号成分抽出手段と、
前記第1の局部発振手段から出力される局部発振信号と略一致する局部発振信号を発生する第2の局部発振手段と、
この第2の局部発振手段から出力される局部発振信号を分周して前記第2信号成分抽出手段の出力信号に合わせる第2の分周手段と、
この第2の分周手段の出力信号と前記第2信号成分抽出手段の出力信号とを位相比較し、この位相比較結果に基づいて前記第2の局部発振手段の発振周波数を制御する第2の局部発振制御手段と、
前記第1の局部発振制御手段により発振周波数を制御された前記第1の局部発振手段の出力信号を入力し、任意の周期を有するパルス信号に生成する第1のパルス信号生成手段と、
前記第2の局部発振制御手段により発振周波数を制御された前記第2の局部発振手段の出力信号を入力し、前記第1のパルス信号生成手段の入力信号と同期をとった上で、前記第1のパルス信号生成手段の出力信号と等しい周期を有するパルス信号に生成する第2のパルス信号生成手段と、
前記第1のパルス信号生成手段の出力信号と前記第2のパルス信号生成手段の出力信号とを比較してパルスの不一致回数を検出する不一致パルス検出手段とを具備することを特徴とする周波数同期検出回路。 - 前記第1及び第2のパルス信号生成手段は、前記第1及び第2の局部発振手段の出力信号を入力した時点で、互いにリセットをかけ、任意の周期長をカウントしてパルス信号を出力するカウンタ回路であることを特徴とする請求項1記載の周波数同期検出回路。
- 前記請求項1記載の周波数同期検出回路を備えるとともに、水平同期信号及びバースト信号を有する映像信号に対し前記水平同期信号と前記バースト信号との周波数ずれを抑制するための周波数ずれ抑制機能を有する信号処理装置であって、
前記周波数同期検出回路の不一致パルス検出手段の検出結果に基づいて前記水平同期信号と前記バースト信号との周波数ずれを判断し、その周波数ずれの度合いに応じて、前記周波数ずれ抑制機能に対して処理の実行・停止を制御する実行・停止制御手段を備えることを特徴とする信号処理装置。 - 前記実行・停止制御手段は、前記不一致パルス検出手段の検出結果からパルスの不一致回数が規定時間内に所定回数以上発生した場合に、周波数ずれ抑制機能に対し実行制御を行なうことを特徴とする請求項3記載の信号処理装置。
- 前記実行・停止制御手段は、前記周波数ずれ抑制機能の動作時に、前記不一致パルス検出手段の検出結果からパルスの不一致回数が規定時間内に所定回数以下となった場合に、前記周波数ずれ抑制機能に対し停止制御を行なうことを特徴とする請求項3記載の信号処理装置。
- 前記周波数ずれ抑制機能は、前記映像信号をメモリに書き込み安定したクロックで読み出すタイムベースコレクト機能であることを特徴とする請求項3記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275024A JP4309034B2 (ja) | 2000-09-11 | 2000-09-11 | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275024A JP4309034B2 (ja) | 2000-09-11 | 2000-09-11 | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002084509A JP2002084509A (ja) | 2002-03-22 |
JP4309034B2 true JP4309034B2 (ja) | 2009-08-05 |
Family
ID=18760705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000275024A Expired - Fee Related JP4309034B2 (ja) | 2000-09-11 | 2000-09-11 | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4309034B2 (ja) |
-
2000
- 2000-09-11 JP JP2000275024A patent/JP4309034B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002084509A (ja) | 2002-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4769704A (en) | Synchronization signal generator | |
US4974081A (en) | Clock pulse generating circuit | |
JPH088738A (ja) | Pll回路装置 | |
JP4309034B2 (ja) | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 | |
US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
US4318119A (en) | Continuous carrier wave generating circuit | |
US20060008011A1 (en) | Method for synchronizing video signals | |
US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
JP3353372B2 (ja) | 液晶表示装置 | |
KR100363098B1 (ko) | 비디오 카세트 레코더(vcr) 신호 검출장치 및 방법 | |
JP2884643B2 (ja) | 位相同期クロック生成装置 | |
JP3731510B2 (ja) | デジタルサンプリングクロック発生装置 | |
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
KR100189877B1 (ko) | 시간축 보정장치 | |
JPH03245679A (ja) | 水平同期信号のゲート方法 | |
JP2766094B2 (ja) | 位相ロックループ | |
JP2502742B2 (ja) | 水平同期信号検出装置 | |
JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
JPS61182375A (ja) | 水平同期信号抽出回路 | |
JPH0322773A (ja) | 位相同期型発振回路 | |
JPH09321812A (ja) | デジタルデータ復調装置 | |
JPH06319091A (ja) | Am復調器 | |
JPH0435183A (ja) | 水平同期信号検出装置 | |
JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090507 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |