JP4200227B2 - 同期信号処理回路 - Google Patents
同期信号処理回路 Download PDFInfo
- Publication number
- JP4200227B2 JP4200227B2 JP14798799A JP14798799A JP4200227B2 JP 4200227 B2 JP4200227 B2 JP 4200227B2 JP 14798799 A JP14798799 A JP 14798799A JP 14798799 A JP14798799 A JP 14798799A JP 4200227 B2 JP4200227 B2 JP 4200227B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- phase
- synchronization signal
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビデオ信号のカラーバースト信号に同期したシステムクロックを利用してビデオ信号の水平同期信号に同期させた内部水平同期信号を発生するための同期信号処理回路に関し、特に位相差検出回路に関する。
【０００２】
【従来の技術】
一般に、車載用の液晶テレビなどでは、ビデオ信号から分離した水平同期信号に基づいて内部水平同期信号を生成し、この内部水平同期信号に同期して画像表示を行うことで、外来ノイズなどの影響を低減するようにしている。
【０００３】
ところで、上記の内部水平同期信号は、ビデオ信号から分離した水平同期信号に対して位相を一致させる必要があるが、その前提として、ビデオ信号から分離した水平同期信号に対する内部水平同期信号の位相差を検出する必要がある。
【０００４】
そのために、従来、ビデオ信号のカラーバースト信号に同期したシステムクロックを利用する同期信号処理回路では、Ａ／Ｄ変換された後の水平同期信号のデータと所定の同期分離レベルとを比較して、同期分離レベルより低いレベルの水平同期の面積を２つの制御パルスを用いて加算・減算処理を行い、さらに所定の演算処理をして位相補正を行うとともに、１クロック以下の位相差を検出している。
【０００５】
【発明が解決しようとする課題】
上記のように、従来の同期信号処理回路は、入力されるビデオ信号を一旦全てＡ／Ｄ変換処理した後に、面積計算を行って位相差データを算出するようにしている。したがって、Ａ／Ｄ変換器が不可欠であり、かつ、位相差データを算出するまでの過程も全てデジタルデータとしての取り扱いが必要となるため、全体的な回路規模が大きなものとなっていた。
【０００６】
本発明は、入力されるビデオ信号を従来のように一旦全てＡ／Ｄ変換処理しなくても、ビデオ信号に含まれる水平同期信号、およびビデオ信号に含まれるカラーバースト信号に同期した内部クロック信号を利用して水平同期信号と内部水平同期信号との位相差を確実に検出できるようにして、従来よりも同期信号処理回路の回路規模を削減できるようにすることを課題とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明の同期信号処理回路では、次のようにしている。
【０００８】
すなわち、請求項１記載の同期信号処理回路は、ビデオ信号に含まれるカラーバースト信号の位相に同期させた内部クロック信号に基づいて内部水平同期信号を発生するとともに、前記ビデオ信号から分離した水平同期信号と前記内部水平同期信号との位相差を検出して両同期信号の位相差がなくなるように位相制御を行う同期信号処理回路において、前記水平同期信号、内部水平同期信号、内部クロック信号、この内部クロック信号をレベル反転させた逆位相クロック信号、および前記内部水平同期信号の前エッジを基準にして所定時間位相が遅れた所定パルス幅を有する位相比較用基準信号に基づいて、水平同期信号と内部水平同期信号との位相差を求める位相差検出回路を備え、前記位相差検出回路は、水平同期信号の前エッジから位相比較用基準信号の立ち上がりエッジまでの期間と、位相比較用基準信号の立ち上がりエッジから水平同期信号の後エッジまでの期間とを前記内部クロック信号を用いてそれぞれ検出することで、水平同期信号と内部水平同期信号とのクロック単位の位相差を求め、かつ、水平同期信号の前後のエッジを前記内部クロック信号と逆位相クロック信号とを用いて検出することにより、水平同期信号と内部水平同期信号との１クロック以下の位相差を求めるものである。
【００１１】
請求項２記載の同期信号処理回路は、請求項１に記載の構成において、前記位相差検出回路は、検出した位相差の程度に応じて内部水平同期信号に対する位相制御量を変更するようにしている。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１３】
図１において、１は同期分離回路、２は水平同期抜き取り部、３は同期信号エッジ検出回路、４は位相差検出回路、５は内部同期発生回路、６は位相差検出フラグ作成回路、７はジッタ補正回路、８はクロック位相補正回路、９は割り算回路である。
【００１４】
同期分離回路１は、ビデオ信号から複合同期信号を分離して取り出し、これを次段の水平同期抜き取り部２に与える。
【００１５】
水平同期抜き取り部２は、この複合同期信号から水平同期信号Ｈsyncのみを分離し、この水平同期信号Ｈsyncが同期信号エッジ検出回路３、位相差検出回路４および位相差検出フラグ作成回路６にそれぞれ入力される。
【００１６】
一方、クロック位相補正回路８は、入力されるビデオ信号に含まれるカラーバースト信号の位相に同期させた内部クロック信号ＣＬＫ１およびこの信号ＣＬＫ１をレベル反転させた逆位相クロック信号ＣＬＫ２を共に作成する。そして、これらの各クロック信号ＣＬＫ１，ＣＬＫ２が共に同期信号エッジ検出回路３および位相差検出回路４に入力され、さらに、内部クロック信号ＣＬＫ１が内部同期発生回路５に与えられる。
【００１７】
ここで、水平同期信号Ｈsyncのローレベル期間の前後の各エッジは、内部水平同期信号ＨＤとの位相差を調べる上での基準位置となる部分で、この位置を予め精度良く検出しておく必要がある。そこで、この実施の形態では、同期信号エッジ検出回路３において、クロック位相補正回路８から出力される２つのクロック信号ＣＬＫ１，ＣＬＫ２を用いて、水平同期信号Ｈsyncの前エッジ(ハイレベルからローレベルへの立ち下がりエッジ)および後エッジ(ローレベルからハイレベルへの立ち上がりエッジ)を検出することで、内部クロック信号ＣＬＫ１単独でエッジ検出を行う場合よりも検出精度を２倍に高めている。
【００１８】
すなわち、同期信号エッジ検出回路３は、図２(a)，(b)に示すように、水平同期信号Ｈsyncの前エッジが内部クロック信号ＣＬＫ１および逆位相クロック信号ＣＬＫ２のどちらで先に認識されるかを検出する。また、同期信号エッジ検出回路３は、図３(a)，(b)に示すように、水平同期信号Ｈsyncの後エッジが内部クロック信号ＣＬＫ１および逆位相クロック信号ＣＬＫ２のどちらで先に認識されるかを検出する。そして、その水平同期信号Ｈsyncの前後のエッジを検出するたびに、これに応じてそれぞれ検出信号Ｓf，Ｓbを出力する。
【００１９】
たとえば、図２(a)のように、水平同期信号Ｈsyncの前エッジが内部クロック信号ＣＬＫ１により検出される場合には、検出信号Ｓfとしてハイレベルが出力され、また、図２(b)のように、水平同期信号Ｈsyncの前エッジが逆位相クロック信号ＣＬＫ２により検出される場合には、検出信号Ｓfとしてローレベルが出力される。さらに、図３(a)のように、水平同期信号Ｈsyncの後エッジが内部クロック信号ＣＬＫ１により検出される場合には、検出信号Ｓbとしてハイレベルが出力され、また、図３(b)のように、水平同期信号Ｈsyncの後エッジが逆位相クロック信号ＣＬＫ２により検出される場合には、検出信号Ｓbとしてローレベルが出力される。
【００２０】
一方、位相差検出フラグ作成回路６は、図４に示すように、水平同期抜き取り部２で抽出された水平同期信号Ｈsyncに基づいて、これに同期した一定のパルス幅Ｔ0を有する位相差検出フラグＦを作成する。このパルス幅Ｔ0は、水平同期信号Ｈsyncのローレベルの期間を十分にカバーするだけの時間を有するように設定される。そして、この位相差検出フラグＦが位相差検出回路４に与えられる。
【００２１】
内部同期発生回路５は、クロック位相補正回路８から出力される内部クロック信号ＣＬＫ１を入力し、この内部クロック信号ＣＬＫ１に基づいて、図４に示すように、この信号ＣＬＫ１に同期した内部水平同期信号ＨＤを発生する。そして、この内部水平同期信号ＨＤが図外の映像信号処理回路に与えられる。さらに、この内部同期発生回路５は、この内部水平同期信号ＨＤの前エッジ(立ち下がりエッジ)を基準にしてこれから所定時間Ｔ1(たとえば２.７μs)だけ位相が遅れた所定のパルス幅Ｔ2(たとえば３０μs幅)を有する位相比較用基準信号Ｂを作成する。
【００２２】
上記の位相遅延の時間Ｔ1は、位相比較用基準信号Ｂの立ち上がりエッジが、内部水平同期信号ＨＤのローレベルの期間の丁度中央に位置するように予め設定される。また、この位相比較用基準信号Ｂのパルス幅Ｔ2は、水平同期信号Ｈsyncの１周期が６３.５μm程度あるので、その半分程度の期間に設定している。
【００２３】
位相差検出回路４には、上記のように、クロック位相補正回路８から出力される両クロック信号ＣＬＫ１，ＣＬＫ２、水平同期抜き取り部２により分離された水平同期信号Ｈsync、同期信号エッジ検出回路３において検出した２種類の検出信号Ｓf，Ｓb、内部同期発生回路５で発生された位相比較用基準信号Ｂ、および位相差検出フラグ作成回路６で作成した位相差検出フラグＦがいずれも入力される。
【００２４】
次に、位相差検出回路４において、水平同期信号Ｈsyncと内部水平同期信号ＨＤとの間のクロック単位の位相差(つまり、内部クロック信号ＣＬＫ１の１周期を単位とした位相差)、および１クロック以下の位相差を検出する場合の動作について説明する。
【００２５】
位相差検出回路４は、同期信号エッジ検出回路３で水平同期信号Ｈsyncの前エッジを検出した際の検出信号Ｓfがハイレベルのとき、つまり図２(a)に示す状態であれば、前エッジの１クロック以下の位相差データ(評価値)としてＤf１＝０.２５に設定し、検出信号Ｓfがローレベルのとき、つまり図２(b)の状態であれば、前エッジの１クロック以下の位相差データ(評価値)としてＤf１＝０.７５に設定する。
【００２６】
その理由は、水平同期信号Ｈsyncの前エッジが内部クロック信号ＣＬＫ１によって検出されるときには、その内部クロック信号ＣＬＫ１の半周期前の立ち下がりエッジから現在の立ち上がりエッジまでの間、つまり内部クロック信号ＣＬＫ１のクロック数で表現すると、０〜０.５クロックの位相差の範囲で水平同期信号Ｈsyncのエッジがあると推定されるので、その中間の値である０.２５を位相差として評価できるからである。また、水平同期信号Ｈsyncの前エッジが逆位相クロック信号ＣＬＫ２によって検出されるときには、その逆位相クロック信号ＣＬＫ２の半周期前の立ち下がりエッジから現在の立ち上がりエッジまでの間、これを内部クロック信号ＣＬＫ１に置き換えて考えると、内部クロック信号ＣＬＫ１の１周期前の立ち上がりエッジから現在の立ち下がりエッジまでの間、したがって、これを内部クロック信号ＣＬＫ１のクロック数で表現すると、１.０〜０.５クロックの位相差の範囲で水平同期信号Ｈsyncのエッジがあると推定されるので、その中間の値である０.７５を位相差として評価できるからである。
【００２７】
同様に、水平同期信号の後エッジを検出した際の検出信号Ｓbがハイレベルのとき、つまり図３(a)に示す状態であれば後エッジのクロック以下の位相差データ(評価値)としてＤb１＝０.２５に設定し、検出信号Ｓbがローレベルのとき、つまり図３(b)に示す状態であれば後エッジのクロック以下の位相差データ(評価値)としてＤb１＝０.７５に設定する。
【００２８】
ところで、上述のように、位相比較用基準信号Ｂは、内部水平同期信号ＨＤの前エッジを基準にして作成されるため、水平同期信号Ｈsyncに対して内部水平同期信号ＨＤの位相がΔ分ずれると、その位相ずれが生じたΔ分だけ位相比較用基準信号Ｂの立ち上がりエッジもずれる。
【００２９】
したがって、図４から分かるように、水平同期信号Ｈsyncと内部水平同期信号ＨＤとの位相が一致しているときには、位相比較用基準信号Ｂの立ち上がりエッジは、両信号Ｈsync，ＨＤのいずれに対してもそのローレベル期間の中央に位置するが、両信号Ｈsync，ＨＤの位相がずれているときには、位相比較用基準信号Ｂの立ち上がりエッジは、内部水平同期信号ＨＤのローレベル期間の中央に位置するものの、水平同期信号Ｈsyncに対してはそのローレベル期間の中央に位置しなくなる。
【００３０】
そこで、内部クロック信号ＣＬＫ１を用いて、水平同期信号Ｈsyncの前エッジを検出してから位相比較用基準信号Ｂの立ち上がりエッジに達するまでの期間Ｔfと、位相比較用基準信号Ｂの立ち上がりエッジから水平同期信号Ｈsyncの後エッジまでの期間Ｔbとを共に計測すれば、水平同期信号Ｈsyncと内部水平同期信号ＨＤとのクロック単位の位相差を検出することができる。
【００３１】
そこで、位相差検出回路４は、水平同期信号Ｈsync内における位相比較用基準信号Ｂがローレベルの期間Ｔf、およびハイレベルの期間Ｔbにそれぞれ含まれる内部クロック信号ＣＬＫ１のクロック数をそれぞれカウントする。ここでは、Ｔfの期間でのカウント値をＤf２、Ｔbの期間でのカウント値をＤb２とする。なお、この場合、位相差検出回路４は、位相差検出フラグＦがハイレベルの期間内でのみクロック単位の位相比較を行なう。
【００３２】
続いて、位相差検出回路４は、位相比較用基準信号Ｂのローレベルの期間Ｔfのカウント値Ｄf２に、水平同期信号Ｈsyncの前エッジの検出信号Ｓfに基づいて設定した位相差データ(評価値)Ｄf１を加算した値Ｄfを求める。したがって、Ｄf＝Ｄf２＋Ｄf１となる。さらに、位相比較用基準信号Ｂのハイレベルの期間Ｔbのカウント値Ｄb２から水平同期信号Ｈsyncの後エッジの検出信号Ｓbに基づいて設定した値Ｄb１を減算した値Ｄbを求める。したがって、Ｄb＝Ｄb２−Ｄb１となる。引き続いて、位相差検出回路４は、両者Ｄf，Ｄbを差し引いた値Ｄを求めて出力する。したがって、Ｄ＝Ｄf−Ｄb＝(Ｄf２＋Ｄf１)−(Ｄb２−Ｄb１)となる。
【００３３】
このようにして位相差検出回路４で算出される位相差データであるＤの値は、実際の位相差の２倍となっているため、次段の割り算回路９でこの値Ｄをさらに１／２倍してＤ／２を算出する。ここで、このＤ／２の値の内の整数値がクロック単位の位相差であり、小数点以下の値が１クロック以下の位相差を示すことになる。
【００３４】
こうして、割り算回路９で得られるＤ／２の値の内、整数部分(つまり、クロック単位の位相差のデータ)は、内部同期発生回路５に入力されて、内部水平同期信号ＨＤに対してクロック単位の位相調整が行われる。一方、Ｄ／２の値の内、小数点以下の部分(つまり、クロック以下の位相差のデータ)は、ジッタ補正回路７に入力されて、図外の映像信号処理部で映像信号を処理する場合のジッタ補正のためのデータとして利用される。
【００３５】
このように、位相差検出回路４において検出した位相差の状態によって内部水平同期信号ＨＤの位相を制御することができる。
【００３６】
ところで、上記の実施の形態の説明では、水平同期信号Ｈsyncに対する内部水平同期信号ＨＤの位相差が比較的小さくて、位相比較用基準信号Ｂの立ち上がりエッジが常に位相差検出フラグＦのハイレベル期間Ｔ0内に収まる場合(図４参照)であったが、水平同期信号Ｈsyncに対する内部水平同期信号ＨＤの位相差が大きくなった場合には、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベル期間Ｔ0内に収まらなくなる場合が発生する。このような場合、位相差検出回路４は、次の処理動作を行う。
【００３７】
図５には、位相差検出フラグ作成回路６で作成した位相差検出フラグＦと内部同期発生回路５で発生させた位相比較用基準信号Ｂとの位相関係を示している。同図(a)では、上記の実施の形態の説明と同じく、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在する状態であり、この場合の位相差検出回路４は、前述の通り、Ｄ＝Ｄf−Ｄbを出力する。
【００３８】
同図(b)では、内部水平同期信号ＨＤの位相が遅れていて、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在しない状態であり、この場合の位相差検出回路４は、Ｄ＝Ｄf−０＝Ｄfを出力する。
【００３９】
同図(c)では、内部水平同期信号ＨＤの位相が進んでいて、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在しない状態であり、この場合の位相差検出回路４は、Ｄ＝０−Ｄb＝−Ｄbを出力する。
【００４０】
同図(d)では、内部水平同期信号ＨＤの位相ずれが極めて大きくなっていて、位相比較用基準信号Ｂの立ち下がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在する状態であり、この場合の位相差検出回路４は、Ｄ＝最大値(８ビットの場合には＋２５５)を出力する。
【００４１】
同図(e)に示すように、位相差検出フラグＦについてハイレベルの期間が存在しない状態であれば、外部から水平同期信号Ｈsyncが入力されていないと考えられるため、この場合の位相差検出回路４は、Ｄ＝０を出力する。
【００４２】
このように、図５に示したような検出した位相差の程度に応じて内部水平同期信号ＨＤに対する位相制御量を変更するようにすれば、位相の引き込み速度が向上する。
【００４３】
【発明の効果】
本発明に係る同期信号処理回路によれば、次の効果を奏する。
【００４４】
(１) 従来のようにビデオ信号を一旦全てＡ／Ｄ変換した上で位相差を求めなくても、クロック処理を行うことで水平同期信号と内部水平同期信号とのクロック単位の位相差と１クロック以下の位相差を正確に検出することができる。このため、同期信号処理回路の回路規模を従来よりも削減することができる。
【００４５】
(２) また、特に、内部クロック信号とこの信号をレベル反転した逆位相クロック信号とを用いて水平同期信号の前後のエッジを検出することで、水平同期信号に対する内部水平同期信号の位相差を一層正確に検出することが可能となる。
【００４６】
(３) さらに、検出した位相差の程度に応じて内部水平同期信号に対する位相制御量を変更するようにすれば、位相の引き込み速度が上がり、また入力される水平同期信号が欠落している時の位相の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る同期信号処理回路の全体構成を示すブロック図
【図２】本発明の実施の形態において、水平同期信号の前エッジが内部クロック信号およびその逆位相クロック信号によって検出される場合の動作を示すタイミングチャート
【図３】本発明の実施の形態において、水平同期信号の後エッジが内部クロック信号およびその逆位相クロック信号によって検出される場合の動作を示すタイミングチャート
【図４】本発明の実施の形態において、位相差検出回路に入力される内部クロック信号、位相差検出フラグ、水平同期信号、内部水平同期信号、および位相比較用基準信号の各関係を示すタイミングチャート
【図５】本発明の実施の形態において、位相差検出回路に入力された位相比較用基準信号と位相差検出フラグとの関係を示すタイミングチャート
【符号の説明】
１…同期分離回路、２…水平同期抜き取り部、３…同期信号エッジ検出回路、
４…位相差検出回路、５…内部同期発生回路、６…位相差検出フラグ作成回路、
７…ジッタ補正回路、８…クロック位相補正回路、９…割り算回路。
【発明の属する技術分野】
本発明は、ビデオ信号のカラーバースト信号に同期したシステムクロックを利用してビデオ信号の水平同期信号に同期させた内部水平同期信号を発生するための同期信号処理回路に関し、特に位相差検出回路に関する。
【０００２】
【従来の技術】
一般に、車載用の液晶テレビなどでは、ビデオ信号から分離した水平同期信号に基づいて内部水平同期信号を生成し、この内部水平同期信号に同期して画像表示を行うことで、外来ノイズなどの影響を低減するようにしている。
【０００３】
ところで、上記の内部水平同期信号は、ビデオ信号から分離した水平同期信号に対して位相を一致させる必要があるが、その前提として、ビデオ信号から分離した水平同期信号に対する内部水平同期信号の位相差を検出する必要がある。
【０００４】
そのために、従来、ビデオ信号のカラーバースト信号に同期したシステムクロックを利用する同期信号処理回路では、Ａ／Ｄ変換された後の水平同期信号のデータと所定の同期分離レベルとを比較して、同期分離レベルより低いレベルの水平同期の面積を２つの制御パルスを用いて加算・減算処理を行い、さらに所定の演算処理をして位相補正を行うとともに、１クロック以下の位相差を検出している。
【０００５】
【発明が解決しようとする課題】
上記のように、従来の同期信号処理回路は、入力されるビデオ信号を一旦全てＡ／Ｄ変換処理した後に、面積計算を行って位相差データを算出するようにしている。したがって、Ａ／Ｄ変換器が不可欠であり、かつ、位相差データを算出するまでの過程も全てデジタルデータとしての取り扱いが必要となるため、全体的な回路規模が大きなものとなっていた。
【０００６】
本発明は、入力されるビデオ信号を従来のように一旦全てＡ／Ｄ変換処理しなくても、ビデオ信号に含まれる水平同期信号、およびビデオ信号に含まれるカラーバースト信号に同期した内部クロック信号を利用して水平同期信号と内部水平同期信号との位相差を確実に検出できるようにして、従来よりも同期信号処理回路の回路規模を削減できるようにすることを課題とする。
【０００７】
【課題を解決するための手段】
前記課題を解決するために、本発明の同期信号処理回路では、次のようにしている。
【０００８】
すなわち、請求項１記載の同期信号処理回路は、ビデオ信号に含まれるカラーバースト信号の位相に同期させた内部クロック信号に基づいて内部水平同期信号を発生するとともに、前記ビデオ信号から分離した水平同期信号と前記内部水平同期信号との位相差を検出して両同期信号の位相差がなくなるように位相制御を行う同期信号処理回路において、前記水平同期信号、内部水平同期信号、内部クロック信号、この内部クロック信号をレベル反転させた逆位相クロック信号、および前記内部水平同期信号の前エッジを基準にして所定時間位相が遅れた所定パルス幅を有する位相比較用基準信号に基づいて、水平同期信号と内部水平同期信号との位相差を求める位相差検出回路を備え、前記位相差検出回路は、水平同期信号の前エッジから位相比較用基準信号の立ち上がりエッジまでの期間と、位相比較用基準信号の立ち上がりエッジから水平同期信号の後エッジまでの期間とを前記内部クロック信号を用いてそれぞれ検出することで、水平同期信号と内部水平同期信号とのクロック単位の位相差を求め、かつ、水平同期信号の前後のエッジを前記内部クロック信号と逆位相クロック信号とを用いて検出することにより、水平同期信号と内部水平同期信号との１クロック以下の位相差を求めるものである。
【００１１】
請求項２記載の同期信号処理回路は、請求項１に記載の構成において、前記位相差検出回路は、検出した位相差の程度に応じて内部水平同期信号に対する位相制御量を変更するようにしている。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１３】
図１において、１は同期分離回路、２は水平同期抜き取り部、３は同期信号エッジ検出回路、４は位相差検出回路、５は内部同期発生回路、６は位相差検出フラグ作成回路、７はジッタ補正回路、８はクロック位相補正回路、９は割り算回路である。
【００１４】
同期分離回路１は、ビデオ信号から複合同期信号を分離して取り出し、これを次段の水平同期抜き取り部２に与える。
【００１５】
水平同期抜き取り部２は、この複合同期信号から水平同期信号Ｈsyncのみを分離し、この水平同期信号Ｈsyncが同期信号エッジ検出回路３、位相差検出回路４および位相差検出フラグ作成回路６にそれぞれ入力される。
【００１６】
一方、クロック位相補正回路８は、入力されるビデオ信号に含まれるカラーバースト信号の位相に同期させた内部クロック信号ＣＬＫ１およびこの信号ＣＬＫ１をレベル反転させた逆位相クロック信号ＣＬＫ２を共に作成する。そして、これらの各クロック信号ＣＬＫ１，ＣＬＫ２が共に同期信号エッジ検出回路３および位相差検出回路４に入力され、さらに、内部クロック信号ＣＬＫ１が内部同期発生回路５に与えられる。
【００１７】
ここで、水平同期信号Ｈsyncのローレベル期間の前後の各エッジは、内部水平同期信号ＨＤとの位相差を調べる上での基準位置となる部分で、この位置を予め精度良く検出しておく必要がある。そこで、この実施の形態では、同期信号エッジ検出回路３において、クロック位相補正回路８から出力される２つのクロック信号ＣＬＫ１，ＣＬＫ２を用いて、水平同期信号Ｈsyncの前エッジ(ハイレベルからローレベルへの立ち下がりエッジ)および後エッジ(ローレベルからハイレベルへの立ち上がりエッジ)を検出することで、内部クロック信号ＣＬＫ１単独でエッジ検出を行う場合よりも検出精度を２倍に高めている。
【００１８】
すなわち、同期信号エッジ検出回路３は、図２(a)，(b)に示すように、水平同期信号Ｈsyncの前エッジが内部クロック信号ＣＬＫ１および逆位相クロック信号ＣＬＫ２のどちらで先に認識されるかを検出する。また、同期信号エッジ検出回路３は、図３(a)，(b)に示すように、水平同期信号Ｈsyncの後エッジが内部クロック信号ＣＬＫ１および逆位相クロック信号ＣＬＫ２のどちらで先に認識されるかを検出する。そして、その水平同期信号Ｈsyncの前後のエッジを検出するたびに、これに応じてそれぞれ検出信号Ｓf，Ｓbを出力する。
【００１９】
たとえば、図２(a)のように、水平同期信号Ｈsyncの前エッジが内部クロック信号ＣＬＫ１により検出される場合には、検出信号Ｓfとしてハイレベルが出力され、また、図２(b)のように、水平同期信号Ｈsyncの前エッジが逆位相クロック信号ＣＬＫ２により検出される場合には、検出信号Ｓfとしてローレベルが出力される。さらに、図３(a)のように、水平同期信号Ｈsyncの後エッジが内部クロック信号ＣＬＫ１により検出される場合には、検出信号Ｓbとしてハイレベルが出力され、また、図３(b)のように、水平同期信号Ｈsyncの後エッジが逆位相クロック信号ＣＬＫ２により検出される場合には、検出信号Ｓbとしてローレベルが出力される。
【００２０】
一方、位相差検出フラグ作成回路６は、図４に示すように、水平同期抜き取り部２で抽出された水平同期信号Ｈsyncに基づいて、これに同期した一定のパルス幅Ｔ0を有する位相差検出フラグＦを作成する。このパルス幅Ｔ0は、水平同期信号Ｈsyncのローレベルの期間を十分にカバーするだけの時間を有するように設定される。そして、この位相差検出フラグＦが位相差検出回路４に与えられる。
【００２１】
内部同期発生回路５は、クロック位相補正回路８から出力される内部クロック信号ＣＬＫ１を入力し、この内部クロック信号ＣＬＫ１に基づいて、図４に示すように、この信号ＣＬＫ１に同期した内部水平同期信号ＨＤを発生する。そして、この内部水平同期信号ＨＤが図外の映像信号処理回路に与えられる。さらに、この内部同期発生回路５は、この内部水平同期信号ＨＤの前エッジ(立ち下がりエッジ)を基準にしてこれから所定時間Ｔ1(たとえば２.７μs)だけ位相が遅れた所定のパルス幅Ｔ2(たとえば３０μs幅)を有する位相比較用基準信号Ｂを作成する。
【００２２】
上記の位相遅延の時間Ｔ1は、位相比較用基準信号Ｂの立ち上がりエッジが、内部水平同期信号ＨＤのローレベルの期間の丁度中央に位置するように予め設定される。また、この位相比較用基準信号Ｂのパルス幅Ｔ2は、水平同期信号Ｈsyncの１周期が６３.５μm程度あるので、その半分程度の期間に設定している。
【００２３】
位相差検出回路４には、上記のように、クロック位相補正回路８から出力される両クロック信号ＣＬＫ１，ＣＬＫ２、水平同期抜き取り部２により分離された水平同期信号Ｈsync、同期信号エッジ検出回路３において検出した２種類の検出信号Ｓf，Ｓb、内部同期発生回路５で発生された位相比較用基準信号Ｂ、および位相差検出フラグ作成回路６で作成した位相差検出フラグＦがいずれも入力される。
【００２４】
次に、位相差検出回路４において、水平同期信号Ｈsyncと内部水平同期信号ＨＤとの間のクロック単位の位相差(つまり、内部クロック信号ＣＬＫ１の１周期を単位とした位相差)、および１クロック以下の位相差を検出する場合の動作について説明する。
【００２５】
位相差検出回路４は、同期信号エッジ検出回路３で水平同期信号Ｈsyncの前エッジを検出した際の検出信号Ｓfがハイレベルのとき、つまり図２(a)に示す状態であれば、前エッジの１クロック以下の位相差データ(評価値)としてＤf１＝０.２５に設定し、検出信号Ｓfがローレベルのとき、つまり図２(b)の状態であれば、前エッジの１クロック以下の位相差データ(評価値)としてＤf１＝０.７５に設定する。
【００２６】
その理由は、水平同期信号Ｈsyncの前エッジが内部クロック信号ＣＬＫ１によって検出されるときには、その内部クロック信号ＣＬＫ１の半周期前の立ち下がりエッジから現在の立ち上がりエッジまでの間、つまり内部クロック信号ＣＬＫ１のクロック数で表現すると、０〜０.５クロックの位相差の範囲で水平同期信号Ｈsyncのエッジがあると推定されるので、その中間の値である０.２５を位相差として評価できるからである。また、水平同期信号Ｈsyncの前エッジが逆位相クロック信号ＣＬＫ２によって検出されるときには、その逆位相クロック信号ＣＬＫ２の半周期前の立ち下がりエッジから現在の立ち上がりエッジまでの間、これを内部クロック信号ＣＬＫ１に置き換えて考えると、内部クロック信号ＣＬＫ１の１周期前の立ち上がりエッジから現在の立ち下がりエッジまでの間、したがって、これを内部クロック信号ＣＬＫ１のクロック数で表現すると、１.０〜０.５クロックの位相差の範囲で水平同期信号Ｈsyncのエッジがあると推定されるので、その中間の値である０.７５を位相差として評価できるからである。
【００２７】
同様に、水平同期信号の後エッジを検出した際の検出信号Ｓbがハイレベルのとき、つまり図３(a)に示す状態であれば後エッジのクロック以下の位相差データ(評価値)としてＤb１＝０.２５に設定し、検出信号Ｓbがローレベルのとき、つまり図３(b)に示す状態であれば後エッジのクロック以下の位相差データ(評価値)としてＤb１＝０.７５に設定する。
【００２８】
ところで、上述のように、位相比較用基準信号Ｂは、内部水平同期信号ＨＤの前エッジを基準にして作成されるため、水平同期信号Ｈsyncに対して内部水平同期信号ＨＤの位相がΔ分ずれると、その位相ずれが生じたΔ分だけ位相比較用基準信号Ｂの立ち上がりエッジもずれる。
【００２９】
したがって、図４から分かるように、水平同期信号Ｈsyncと内部水平同期信号ＨＤとの位相が一致しているときには、位相比較用基準信号Ｂの立ち上がりエッジは、両信号Ｈsync，ＨＤのいずれに対してもそのローレベル期間の中央に位置するが、両信号Ｈsync，ＨＤの位相がずれているときには、位相比較用基準信号Ｂの立ち上がりエッジは、内部水平同期信号ＨＤのローレベル期間の中央に位置するものの、水平同期信号Ｈsyncに対してはそのローレベル期間の中央に位置しなくなる。
【００３０】
そこで、内部クロック信号ＣＬＫ１を用いて、水平同期信号Ｈsyncの前エッジを検出してから位相比較用基準信号Ｂの立ち上がりエッジに達するまでの期間Ｔfと、位相比較用基準信号Ｂの立ち上がりエッジから水平同期信号Ｈsyncの後エッジまでの期間Ｔbとを共に計測すれば、水平同期信号Ｈsyncと内部水平同期信号ＨＤとのクロック単位の位相差を検出することができる。
【００３１】
そこで、位相差検出回路４は、水平同期信号Ｈsync内における位相比較用基準信号Ｂがローレベルの期間Ｔf、およびハイレベルの期間Ｔbにそれぞれ含まれる内部クロック信号ＣＬＫ１のクロック数をそれぞれカウントする。ここでは、Ｔfの期間でのカウント値をＤf２、Ｔbの期間でのカウント値をＤb２とする。なお、この場合、位相差検出回路４は、位相差検出フラグＦがハイレベルの期間内でのみクロック単位の位相比較を行なう。
【００３２】
続いて、位相差検出回路４は、位相比較用基準信号Ｂのローレベルの期間Ｔfのカウント値Ｄf２に、水平同期信号Ｈsyncの前エッジの検出信号Ｓfに基づいて設定した位相差データ(評価値)Ｄf１を加算した値Ｄfを求める。したがって、Ｄf＝Ｄf２＋Ｄf１となる。さらに、位相比較用基準信号Ｂのハイレベルの期間Ｔbのカウント値Ｄb２から水平同期信号Ｈsyncの後エッジの検出信号Ｓbに基づいて設定した値Ｄb１を減算した値Ｄbを求める。したがって、Ｄb＝Ｄb２−Ｄb１となる。引き続いて、位相差検出回路４は、両者Ｄf，Ｄbを差し引いた値Ｄを求めて出力する。したがって、Ｄ＝Ｄf−Ｄb＝(Ｄf２＋Ｄf１)−(Ｄb２−Ｄb１)となる。
【００３３】
このようにして位相差検出回路４で算出される位相差データであるＤの値は、実際の位相差の２倍となっているため、次段の割り算回路９でこの値Ｄをさらに１／２倍してＤ／２を算出する。ここで、このＤ／２の値の内の整数値がクロック単位の位相差であり、小数点以下の値が１クロック以下の位相差を示すことになる。
【００３４】
こうして、割り算回路９で得られるＤ／２の値の内、整数部分(つまり、クロック単位の位相差のデータ)は、内部同期発生回路５に入力されて、内部水平同期信号ＨＤに対してクロック単位の位相調整が行われる。一方、Ｄ／２の値の内、小数点以下の部分(つまり、クロック以下の位相差のデータ)は、ジッタ補正回路７に入力されて、図外の映像信号処理部で映像信号を処理する場合のジッタ補正のためのデータとして利用される。
【００３５】
このように、位相差検出回路４において検出した位相差の状態によって内部水平同期信号ＨＤの位相を制御することができる。
【００３６】
ところで、上記の実施の形態の説明では、水平同期信号Ｈsyncに対する内部水平同期信号ＨＤの位相差が比較的小さくて、位相比較用基準信号Ｂの立ち上がりエッジが常に位相差検出フラグＦのハイレベル期間Ｔ0内に収まる場合(図４参照)であったが、水平同期信号Ｈsyncに対する内部水平同期信号ＨＤの位相差が大きくなった場合には、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベル期間Ｔ0内に収まらなくなる場合が発生する。このような場合、位相差検出回路４は、次の処理動作を行う。
【００３７】
図５には、位相差検出フラグ作成回路６で作成した位相差検出フラグＦと内部同期発生回路５で発生させた位相比較用基準信号Ｂとの位相関係を示している。同図(a)では、上記の実施の形態の説明と同じく、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在する状態であり、この場合の位相差検出回路４は、前述の通り、Ｄ＝Ｄf−Ｄbを出力する。
【００３８】
同図(b)では、内部水平同期信号ＨＤの位相が遅れていて、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在しない状態であり、この場合の位相差検出回路４は、Ｄ＝Ｄf−０＝Ｄfを出力する。
【００３９】
同図(c)では、内部水平同期信号ＨＤの位相が進んでいて、位相比較用基準信号Ｂの立ち上がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在しない状態であり、この場合の位相差検出回路４は、Ｄ＝０−Ｄb＝−Ｄbを出力する。
【００４０】
同図(d)では、内部水平同期信号ＨＤの位相ずれが極めて大きくなっていて、位相比較用基準信号Ｂの立ち下がりエッジが位相差検出フラグＦのハイレベルの期間Ｔ0内に存在する状態であり、この場合の位相差検出回路４は、Ｄ＝最大値(８ビットの場合には＋２５５)を出力する。
【００４１】
同図(e)に示すように、位相差検出フラグＦについてハイレベルの期間が存在しない状態であれば、外部から水平同期信号Ｈsyncが入力されていないと考えられるため、この場合の位相差検出回路４は、Ｄ＝０を出力する。
【００４２】
このように、図５に示したような検出した位相差の程度に応じて内部水平同期信号ＨＤに対する位相制御量を変更するようにすれば、位相の引き込み速度が向上する。
【００４３】
【発明の効果】
本発明に係る同期信号処理回路によれば、次の効果を奏する。
【００４４】
(１) 従来のようにビデオ信号を一旦全てＡ／Ｄ変換した上で位相差を求めなくても、クロック処理を行うことで水平同期信号と内部水平同期信号とのクロック単位の位相差と１クロック以下の位相差を正確に検出することができる。このため、同期信号処理回路の回路規模を従来よりも削減することができる。
【００４５】
(２) また、特に、内部クロック信号とこの信号をレベル反転した逆位相クロック信号とを用いて水平同期信号の前後のエッジを検出することで、水平同期信号に対する内部水平同期信号の位相差を一層正確に検出することが可能となる。
【００４６】
(３) さらに、検出した位相差の程度に応じて内部水平同期信号に対する位相制御量を変更するようにすれば、位相の引き込み速度が上がり、また入力される水平同期信号が欠落している時の位相の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る同期信号処理回路の全体構成を示すブロック図
【図２】本発明の実施の形態において、水平同期信号の前エッジが内部クロック信号およびその逆位相クロック信号によって検出される場合の動作を示すタイミングチャート
【図３】本発明の実施の形態において、水平同期信号の後エッジが内部クロック信号およびその逆位相クロック信号によって検出される場合の動作を示すタイミングチャート
【図４】本発明の実施の形態において、位相差検出回路に入力される内部クロック信号、位相差検出フラグ、水平同期信号、内部水平同期信号、および位相比較用基準信号の各関係を示すタイミングチャート
【図５】本発明の実施の形態において、位相差検出回路に入力された位相比較用基準信号と位相差検出フラグとの関係を示すタイミングチャート
【符号の説明】
１…同期分離回路、２…水平同期抜き取り部、３…同期信号エッジ検出回路、
４…位相差検出回路、５…内部同期発生回路、６…位相差検出フラグ作成回路、
７…ジッタ補正回路、８…クロック位相補正回路、９…割り算回路。
Claims (2)
- ビデオ信号に含まれるカラーバースト信号の位相に同期させた内部クロック信号に基づいて内部水平同期信号を発生するとともに、前記ビデオ信号から分離した水平同期信号と前記内部水平同期信号との位相差を検出して両同期信号の位相差がなくなるように位相制御を行う同期信号処理回路において、
前記水平同期信号、内部水平同期信号、内部クロック信号、この内部クロック信号をレベル反転させた逆位相クロック信号、および前記内部水平同期信号の前エッジを基準にして所定時間位相が遅れた所定パルス幅を有する位相比較用基準信号に基づいて、水平同期信号と内部水平同期信号との位相差を求める位相差検出回路を備え、
前記位相差検出回路は、水平同期信号の前エッジから位相比較用基準信号の立ち上がりエッジまでの期間と、位相比較用基準信号の立ち上がりエッジから水平同期信号の後エッジまでの期間とを前記内部クロック信号を用いてそれぞれ検出することで、水平同期信号と内部水平同期信号とのクロック単位の位相差を求め、
かつ、水平同期信号の前後のエッジを前記内部クロック信号と逆位相クロック信号とを用いて検出することにより、水平同期信号と内部水平同期信号との１クロック以下の位相差を求めるものである同期信号処理回路。 - 前記位相差検出回路は、検出した位相差の程度に応じて内部水平同期信号に対する位相制御量を変更するものである請求項１に記載の同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14798799A JP4200227B2 (ja) | 1999-05-27 | 1999-05-27 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14798799A JP4200227B2 (ja) | 1999-05-27 | 1999-05-27 | 同期信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000341554A JP2000341554A (ja) | 2000-12-08 |
| JP4200227B2 true JP4200227B2 (ja) | 2008-12-24 |
Family
ID=15442610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14798799A Expired - Fee Related JP4200227B2 (ja) | 1999-05-27 | 1999-05-27 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4200227B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148557A (ja) | 2003-11-18 | 2005-06-09 | Sony Corp | 表示装置および投射型表示装置 |
-
1999
- 1999-05-27 JP JP14798799A patent/JP4200227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000341554A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4468196B2 (ja) | デジタルｐｌｌ回路 | |
| JPS6231289A (ja) | テレビジヨン表示方式 | |
| KR970001636B1 (ko) | 영상신호의 시간축 보정 장치 | |
| JP4200227B2 (ja) | 同期信号処理回路 | |
| JP2008055750A (ja) | タイミング検出回路 | |
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| JP2953549B2 (ja) | 映像信号のジッタ補正回路 | |
| US7295248B2 (en) | External synchronous signal generating circuit and phase difference measuring circuit | |
| JP2968730B2 (ja) | スキュー補正回路 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JP4032540B2 (ja) | テレビジョン受像機のタイミング信号発生装置 | |
| JP3050179B2 (ja) | 垂直タイミング信号生成回路 | |
| JPH09172561A (ja) | 垂直水平同期信号の位相調整回路 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JPH114359A (ja) | テレビジョン受像機 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP3827970B2 (ja) | ビット同期回路 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| US7085654B2 (en) | Phase based system and method for determining signal consistency | |
| JPH02306775A (ja) | 輪郭補正回路 | |
| JP2000224550A (ja) | テレビジョン受像機 | |
| JPH11317731A (ja) | 受信装置 | |
| JP2004064202A (ja) | デジタル色復調回路およびそれに用いる色復調方法 | |
| JPH09275575A (ja) | 映像信号処理装置 | |
| JPH0984039A (ja) | 標本化クロック生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |