CN1853413B - 数字广播接收器中的显示同步信号发生器 - Google Patents
数字广播接收器中的显示同步信号发生器 Download PDFInfo
- Publication number
- CN1853413B CN1853413B CN2004800267144A CN200480026714A CN1853413B CN 1853413 B CN1853413 B CN 1853413B CN 2004800267144 A CN2004800267144 A CN 2004800267144A CN 200480026714 A CN200480026714 A CN 200480026714A CN 1853413 B CN1853413 B CN 1853413B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- signal generator
- vertical
- pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种显示同步信号发生器,能够无视在数字广播接收器中的所接收的数字广播信号的传输速度的变化而显示稳定的图像。该显示同步信号发生器包括速度差检测器、垂直周期变化量检测器、垂直同步信号发生器、像素时钟信号发生器以及水平同步信号发生器。所述垂直周期变化量检测器基于所检测的速度差检测要被显示的图像的垂直周期的变化量。所述垂直同步信号发生单元产生具有基于由垂直周期变化量检测器所检测的变化量而变化的周期的垂直同步信号。所述像素时钟信号发生器基于基本时钟信号产生像素时钟信号。所述水平同步信号发生器响应于像素时钟信号而产生水平同步信号。
Description
技术领域
本发明涉及一种数字广播接收器中的显示同步信号发生器,尤其涉及一种无论数字广播接收器中接收的广播信号的传输速度如何都能显示稳定图像的同步信号发生器。
背景技术
数字广播的主要目的是向用户提供比模拟广播更高质量的视频和音频以及通过支持与用户的双向通信而向用户提供更多功能。数字广播以运动图像专家组(MPEG)传送流(TS)的形式通过地面波、卫星、或电缆被传递至数字广播接收器。
MPEG-TS包括用于多个程序的视频和音频以及广播所需的附加信息。当传统的数字广播接收器接收MPEG-TS时,它通过执行MPEG解码来选择信道和程序,从所选的程序中划分视频和音频信号、并且将所划分的视频和音频信号输出。这时,MPEG-TS的传输速度和用于MPEG解码的系统时钟信号被彼此链接起来。
因而,当MPEG-TS的传输速度改变时,用于MPEG解码的系统时钟信号的频率也改变。换句话说,当MPEG-TS的传输速度降低时,用于MPEG解码的系统时钟信号的频率也降低,并且当MPEG-TS的传输速度升高时,用于MPEG解码的系统时钟信号的频率也升高。MPEG-TS的传输速度可以随广播站、程序、或照相机的特性而改变。
在数字广播接收器中,图形处理器管理要被输出至显示设备的视频数据。像素时钟信号是图形处理器的参考时钟信号。像素时钟信号被连接至用于MPEG解码的系统时钟信号。因而,当MPEG-TS的传输速度改变时,用于MPEG解码的系统时钟信号的频率和像素时钟信号也改变。如果像素时钟信号的频率改变,则被用于从图形处理器中输出视频数据的水平同步信号和垂直同步信号的频率也改变。
图形处理器使用水平同步信号和垂直同步信号读取存储在存储器中的视频数据并将该视频数据输出至显示设备。因而,如果水平同步信号和垂直同步信号的频率发生改变,则从图形处理器输出至显示设备的视频数据的水平同步信号和垂直同步信号的频率也改变。
发明内容
然而,传统的平板显示设备被设计为与以固定频率的水平同步信号一起操作。因而,如果水平同步信号的频率改变的视频数据被提供给显示设备,则在显示屏幕上出现诸如水平纹、背光输出(backlight out)、或色彩闪烁的异常状态。结果,不能显示稳定图像。
提供了一种用于无论数字广播接收器中所接收的广播信息的传输速度如何都能显示稳定图像的显示同步信号发生器。
提供了一种用于在数字广播接收器中通过产生固定频率的像素时钟信号和响应于所接收的数字广播信号而改变的垂直同步信号来显示稳定图像的显示同步信号发生器。
提供了一种用于在数字广播接收器中通过产生固定频率的水平同步信号和响应于所接收的数字广播信号的传输速度而改变的垂直同步信号来显示稳定图像的显示同步信号发生器。
当用于MPEG解码的系统时钟信号的频率由于数字广播信号的传输速度的改变而被改变时,通过固定像素时钟信号的频率而固定用于显示图像的水平同步信号的频率。因而,无论数字广播信号的传输速度的改变如何都可以防止诸如水平纹、背光输出、或色彩闪烁的显示屏幕的异常状态,并且输出稳定图像。
并且,生成其频率随着数字广播信号的传输速度而改变的用于显示图像的垂直同步信号。因而可以防止图像跳跃和重复,并且无论数字广播信号的传输速度的改变如何都可以输出稳定的图像。
当根据本发明的示例实施例的显示同步信号发生器被置于包括在数字广播接收器中的MPEG解码集成芯片中时,当接收到数字广播时能显示最佳质量的图像。
根据本发明的示例实施例,提供了一种显示同步信号发生器,包括:像素时钟信号发生器,其基于与系统时钟信号无关的基本时钟信号产生像素时钟信号;以及水平同步信号发生器,其响应于像素时钟信号而产生要被显示的图像的水平同步信号。
根据本发明的另一示例实施例,提供了一种显示同步信号发生器,包括速度差检测器、垂直周期变化量检测器、垂直同步信号发生器、像素时钟信号生成单元、以及水平同步信号发生器。速度差检测器检测所接收的广播信号的传输速度与所接收的广播信号的解码速度之间的速度差。垂直周期变化量检测器基于速度差检测要被显示的图像的垂直周期中的变化量。垂直同步信号发生器产生具有基于垂直周期中的变化量而改变的周期的垂直同步信号。像素时钟信号生成单元基于基本时钟信号产生像素时钟信号。水平同步信号发生器响应于像素时钟信号产生要被显示的图像的水平同步信号。
根据本发明的另一示例实施例,提供了一种数字广播接收器中的显示同步信号发生器,包括用于解码所接收的广播信号的解码单元和显示设备。显示同步信号发生器被包括在解码单元中,并且包括速度差检测器、垂直周期变化量检测器、垂直同步信号发生器、像素时钟信号发生器、和水平同步信号发生器。速度差检测器检测所接收的广播信号的传输速度和所接收的广播信号的解码速度之间的速度差异。垂直周期变化量检测器基于速度差检测要被显示在显示设备上的图像的垂直周期内的变化量。垂直同步信号发生器产生具有基于垂直周期内的变化量而改变的周期的垂直同步信号,并且将所产生的垂直同步信号输出至显示设备。像素时钟信号发生器基于基本时钟信号产生像素时钟信号。水平同步信号发生器响应于像素时钟信号产生水平同步信号并且将所产生的水平同步信号输出至显示设备。
附图说明
图1是根据本发明的示例实施例的显示同步信号发生器的框图;
图2是图1的速度差检测器的详细框图;
图3是图1的垂直周期变化量检测器的详细框图;
图4是图1的像素时钟信号发生器的详细框图;以及
图5是图1的包括显示同步信号发生器的数字广播接收器的框图。
具体实施方式
根据本发明的示例实施例,提供了一种显示同步信号发生器,包括:像素时钟信号发生器,其基于基本时钟信号产生像素时钟信号;以及水平同步信号发生器,其响应于像素时钟信号而产生要被显示的图像的水平同步信号。
根据本发明的另一示例实施例,提供了一种显示同步信号发生器,包括速度差检测器、垂直周期变化量检测器、垂直同步信号发生器、像素时钟信号生成单元、以及水平同步信号发生器。速度差检测器检测所接收的广播信号的传输速度与所接收的广播信号的解码速度之间的速度差。垂直周期变化量检测器基于速度差检测要被显示的图像的垂直周期中的变化量。垂直同步信号发生器产生具有基于垂直周期中的变化量而改变的周期的垂直同步信号。像素时钟信号生成单元基于基本时钟信号产生像素时钟信号。水平同步信号发生器响应于像素时钟信号产生要被显示的图像的水平同步信号。
根据本发明的另一示例实施例,提供了一种数字广播接收器中的显示同步信号发生器,包括用于解码所接收的广播信号的解码单元和显示设备。显示同步信号发生器被包括在解码单元中,并且包括速度差检测器、垂直周期变化量检测器、垂直同步信号发生器、像素时钟信号发生器、和水平同步信号发生器。速度差检测器检测所接收的广播信号的传输速度和所接收的广播信号的解码速度之间的速度差异。垂直周期变化量检测器基于速度差检测要被显示在显示设备上的图像的垂直周期内的变化量。垂直同步信号发生器产生具有基于垂直周期内的变化量而改变的周期的垂直同步信号,并且将所产生的垂直同步信号输出至显示设备。像素时钟信号发生器基于基本时钟信号产生像素时钟信号。水平同步信号发生器响应于像素时钟信号产生水平同步信号并且将所产生的水平同步信号输出至显示设备。
现在参考附图将更充分地描述本发明的示例实施例。所有的图中,同样的参考数字被用于指代同样的元件。
图1是根据本发明的示例实施例的显示同步信号发生器的框图。
参考图1,显示同步信号发生器包括速度差检测器100、垂直周期变化量检测器110、垂直同步信号发生器120、像素时钟信号发生器130、和水平同步信号发生器140。
速度差检测器100使用所接收的TS的程序时钟信号参考(PCR)数据和PCR捕获控制信号检测所接收的广播信号的传输速度和所接收的广播信号的解码速度之间的差。
结果,速度差检测器100包括PCR寄存器201、系统时间时钟信号(STC)寄存器202、和减法器203,如图2所示。
PCR寄存器201根据PCR捕获控制信号提取所接收的TS的PCR数据,并且存储所述PCR数据。PCR数据包含指示所选择的程序中的分组已被传送多少次的信息。该信息被周期性地合并到PCR数据中。例如,如果该信息每0.5秒被合并到PCR数据中,则PCR捕获控制信号每0.5秒被输入到寄存器201中。
在选择所接收的广播信号的信道和程序之后,STC寄存器202存储第一接收分组的PCR数据PCR1,并且根据用于解码所接收的广播信号中的系统时钟信号通过将所存储的数据加1而更新所存储的数据。在图1中,用于解码所接收的广播信号的系统时钟信号是具有27MHZ频率的压控晶体振荡器(VCXO)。
减法器203检测存储在PCR寄存器201中的数据和存储在STC寄存器202中的数据之间的差,并且输出该差作为所接收的广播信号的传输速度和所接收的广播信号的解码速度之间的速度差。
垂直周期变化量检测器110基于由速度差检测器100检测的速度差而检测要被显示的图像的垂直周期的变化量。结果,垂直周期变化量检测器110使用速度差、用于解码所接收的广播信号的系统时钟信号VCXO、PCR捕获控制信号和垂直同步信号。
垂直周期变化量检测器110包括VCXO周期检测器301、多个乘法器302、308和310、PCR捕获周期检测器304、垂直同步信号周期检测器307、和除法器305,如图3中所示。
参考图3,VCXO周期检测器301包括定时器,并且检测系统时钟信号VCXO的周期。系统时钟信号VCXO的周期等于所接收的广播信号的解码周期。乘法器302将速度差乘以系统时钟信号VCXO的周期,并且输出乘法结果。因而,被转化成时间值的速度差通过线303被发送。
PCR捕获周期检测器304包括定时器,并且检测PCR捕获周期。除法器30将经由线303输入的速度差除以PCR捕获周期,并且输出除法结果。因而,被转化成时间每秒的速度差通过线306被发送。
因此,VCXO周期检测器301、乘法器302、PCR捕获周期检测器304、和除法器305将速度差转化成时间。
垂直同步信号周期检测器307包括定时器,并且检测输入的垂直同步信号的周期。乘法器308将经由线306输入的速度差乘以垂直同步信号的周期。因而,被转化成时间的每帧的速度差通过线309被发送。因此,垂直同步信号周期检测器307和乘法器308将速度差转化成每帧的速度差异。
乘法器310将经由线309输入的每帧的速度差乘以由像素时钟信号发生器130所生成的像素时钟信号。因而,被转化成像素单元的垂直周期的变化量经由线311被发送。因此,乘法器310将每帧的速度差转化成像素单元中的垂直周期的变化量。
垂直同步信号发生器120生成具有依据作为要被显示的图像的垂直同步信号被垂直周期变化量检测器110所检测的垂直周期中的变化量的周期的垂直同步信号。结果,垂直同步信号生成单元120包括计算器121、总像素数发生器122、和垂直同步信号发生器123。
计算器121通过从垂直周期变化量检测器110输出的垂直周期中的变化量改变从总像素数目发生器122输出的每帧像素的总数,并且输出重新计算的每帧像素的总数。在图1中,计算器121是减法器。然而,因为根据从垂直周期变化量检测器110输出的垂直周期变化量,从计算器121输出的重新计算的像素总数可能小于或大于从总像素数目发生器122输出的总像素数目,所以计算器121可以是加法器。
总像素数目发生器122存储和生成每帧像素的总数。总像素数目发生器122初始化地生成根据预设垂直模式所确定的每帧像素的总数。当重新计算的每帧像素的总数从计算器121被输出时,所存储的每帧像素的总数被更新为从计算器121输出的重新计算的每帧像素的总数,并且生成重新计算的每帧像素的总数。垂直模式可以使用V_total被设置或可以是由用户可编程的。V_total是包括分配有V可寻址、V底框、V奇数场、V同步、V偶数场、和V上边框的线的每帧的线的总数。
垂直同步信号发生器123基于从计算器121输出的重新计算的每帧像素的总数为要被显示的图像生成垂直同步信号V_sync。
像素时钟信号发生器130基于预设基本时钟信号生成像素时钟信号。所产生的像素时钟信号具有满足显示设备(未示出)的操作条件的频率。
像素时钟信号发生器130执行预设基本时钟信号的多个定标以生成所希望的频率的像素时钟信号。参考图4,像素时钟信号发生器130包括前定标器(pre-scaler)401、锁相环410和后定标器(post-scaler)420。
前定标器401通过使用第一定标系数P定标输入的基本时钟信号。前定标器401可以被实现为除法器。
锁相环410维持在从前定标器401输出的所定标的基本时钟信号和使用第二定标系数M衡定标的输出信号之间的锁相。
锁相环410包括相位检测器411、循环滤波器412、压控振荡器(VCO)413、和定标器414。相位检测器411检测在由前定标器401输出的定标的基本时钟信号和由定标器414使用第二定标系数M定标的输出信号之间的相位差。循环滤波器412输出其中输入相位差的频率分量有限的控制电压。VCO 413产生以与从循环滤波器412输出的控制电压相应的频率振荡的输出信号。输出信号被锁相到从前定标器401输出的信号。由VCO 413产生的输出信号的频率被提供给定标器414。定标器414使用第二定标系数M定标输出信号并且输出所定标的输出信号。
后定标器420使用第三定标系数S定标从锁相环410的VCO 413输出的输出信号,并且输出定标的结果作为像素时钟信号。
基本时钟信号、第一定标系数P、第二定标系数M、和第三定标系数S是可被编程的。并且为了准确地产生具有满足显示设备的操作条件的频率的像素时钟信号,基本时钟信号、第一定标系数P、第二定标系数M、和第三定标系数S可以基于显示设备的操作条件而被设置。
从后定标器输出的像素时钟信号被发送至垂直周期变化量检测器110和水平同步信号发生器140。
基于预设的水平模式,水平同步信号生成单元140产生依据输入的像素时钟信号的水平同步信号H_sync,作为要被显示的图像的水平同步信号。可以使用H-total设置水平模式。H-total是包括分配有H可寻址、H右边框、H前沿、H同步、H后沿、和H左边框的像素的每帧像素的总数。
图5是包括图1的显示同步信号发生器的数字广播接收器的框图。当垂直同步信号V_sync和水平同步信号H_sync由同步信号发生器501产生时,图像输出单元502使用由系统控制单元503提供的水平和垂直定时信号V_back porch(后沿)、V_sync width(同步宽度)、V_front porch(前沿)、H_backporch、H_sync width和H_front porch以及水平同步信号H_sync与垂直同步信号V_sync,读取存储在存储器504中的视频数据,并且将所读取的视频数据输出至显示设备505。
同步信号发生器501可以被置于包括在数字广播接收器中的MPEG解码集成电路芯片中。
如上面所描述的,根据本发明的示例实施例,当用于MPEG解码中的系统时钟信号的频率由于数字广播信号的传输速度的改变而被改变时,通过固定像素时钟信号的频率而固定用于显示图像的水平同步信号的频率。因而,可以防止诸如水平纹、背光输出、或色彩闪烁的显示屏幕异常状态,并且无视数字广播信号的传输速度的改变而可以输出稳定的图像。
而且,用于显示图像的垂直同步信号被产生为具有随数字广播信号的传输速度而改变的频率。因而,能够防止图像跳跃和重复,并且无视数字广播信号的传输速度中的改变而输出稳定的图像。
当根据本发明的示例实施例的显示同步信号发生器被置于包括在数字广播接收器中的MPEG解码集成芯片中时,当接收到数字广播时能显示最佳质量的图像。
虽然参考其示例实施例具体示出和描述了本发明,但是本领域内的普通技术人员将能理解,在不背离由所附权利要求及其等价物所定义的本发明的精神和范围的情况下,可以对本发明做出各种形式和细节上的变化。
Claims (17)
1.一种显示同步信号发生器,包括:
像素时钟信号发生器,基于与系统时钟信号无关的基本时钟信号产生像素时钟信号;以及
水平同步信号发生器,响应于像素时钟信号产生要被显示的图像的水平同步信号。
2.根据权利要求1的显示同步信号发生器,其中,所述像素时钟信号的频率满足下述显示设备的操作条件:其中,所述要被显示的图像被输出到该显示设备。
3.根据权利要求2的显示同步信号发生器,其中,所述像素时钟信号发生器被配置为执行多个定标。
4.根据权利要求2的显示同步信号发生器,其中,所述像素时钟信号发生器包括:
前定标器,使用第一定标系数定标基本时钟信号,以生成定标的基本时钟信号;
锁相环,保持在所述定标的基本时钟信号和使用第二定标系数定标的输出信号之间的锁相;以及
后定标器,使用第三定标系数定标从所述锁相环输出的信号,并输出所述像素时钟信号。
5.根据权利要求4的显示同步信号发生器,其中,所述基本时钟信号、第一定标系数、第二定标系数和第三定标系数是可编程的。
6.一种显示同步信号发生器,包括:
速度差检测器,检测在被接收的广播信号的传输速度和所接收的广播信号的解码速度之间的速度差;
垂直周期变化量检测器,基于所述速度差检测要被显示的图像的垂直周期变化量;
垂直同步信号发生器,产生具有基于所述垂直周期内的变化量而改变的周期的垂直同步信号;
像素时钟信号生成单元,基于基本时钟信号产生像素时钟信号;以及
水平同步信号发生器,响应于所述像素时钟信号产生所述要被显示的图像的水平同步信号。
7.根据权利要求6的显示同步信号发生器,其中,所述像素时钟信号的频率满足下述显示设备的操作条件:所述要被显示的图像被输出到该显示设备。
8.根据权利要求6的显示同步信号发生器,其中,所接收的广播信号是传输流,并且所述速度差检测器通过使用传输流的程序时钟信号参考数据而检测所述速度差。
9.根据权利要求8的显示同步信号发生器,其中,所述速度差检测器包括:
系统时间时钟信号寄存器,其在选择所接收的广播信号的信道和程序后存储第一接收的分组的程序时钟信号参考数据,并且基于所接收的广播信号的解码周期而更新所存储的数据;
程序时钟信号参考寄存器,根据程序时钟信号参考捕获控制信号捕获并输出所接收的传输流的程序时钟信号参考数据;以及
减法器,检测存储在系统时间时钟信号寄存器中的数据与存储在所述程序时钟信号参考寄存器中的数据之间的差,并且输出该差作为所述速度差。
10.根据权利要求9的显示同步信号发生器,其中,所述系统时间时钟信号寄存器基于所接收的广播信号的解码周期将所存储的数据增加1。
11.根据权利要求6的显示同步信号发生器,其中,所述垂直周期变化量检测器使用像素时钟信号将所述垂直周期内的变化量转化成像素单元。
12.根据权利要求6的显示同步信号发生器,其中,所述垂直周期变化量检测器包括:
第一转换器,将所述速度差转化成时间;
第二转换器,基于所述垂直同步信号的周期,将被转化成时间的所述速度差转化成每帧的速度差;以及
第三转换器,将从第二转换器输出的每帧的速度差转化成通过使用所述像素时钟信号被转化为像素单元的所述垂直周期内的变化量。
13.根据权利要求12的显示同步信号发生器,其中,第一转换器基于所接收的广播信号的解码周期将速度差转化成时间,并且基于程序时钟信号参考数据的捕获周期将被转化成时间的所述速度差转化为每秒的时间。
14.根据权利要求6的显示同步信号发生器,其中,所述垂直同步信号发生器包括:
计算器,基于由所述垂直周期变化量检测器所检测的变化量计算每帧像素的总数,并且输出所计算的每帧像素的总数;
总像素数目发生器,根据预设垂直模式初始化地产生每帧像素的总数,将每帧像素的总数更新为每帧输出的像素的计算总数,并且产生所计算的每帧像素的总数;以及
垂直同步信号发生器,基于所计算的像素的总数产生要被显示的图像的垂直同步信号。
15.根据权利要求6的显示同步信号发生器,其中,所述像素时钟信号生成单元包括:
前定标器,使用第一定标系数定标基本时钟信号;
锁相环,保持在所定标的基本时钟信号和使用第二定标系数定标的输出信号之间的锁相;
后定标器,使用第三定标系数定标从锁相环输出的信号;以及
其中所述像素时钟信号生成单元,基于从后定标器输出的信号产生像素时钟信号。
16.根据权利要求15的显示同步信号发生器,其中,基本时钟信号、第一定标系数、第二定标系数和第三定标系数是可根据下述显示设备的操作条件而编程的:所述要被显示的图像被输出到该显示设备。
17.一种包括在数字广播接收器的解码单元中的显示同步信号发生器,其中,所述解码单元解码所接收的广播信号,并且所述广播接收器包括显示设备,该显示同步信号发生器包括:
速度差检测器,检测在所接收的广播信号的传输速度和所接收的广播信号的解码速度之间的速度差;
垂直周期变化量检测器,基于所述速度差检测要被显示在所述显示设备上的图像的垂直周期变化量;
垂直同步信号发生器,产生具有基于垂直周期的变化量而改变的周期的垂直同步信号,并将该垂直同步信号输出到显示设备;
像素时钟信号生成单元,基于基本时钟信号产生像素时钟信号;以及
水平同步信号发生器,响应于像素时钟信号产生水平同步信号,并将水平同步信号输出到显示设备。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030064571A KR100580176B1 (ko) | 2003-09-17 | 2003-09-17 | 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성장치 |
KR10-2003-0064571 | 2003-09-17 | ||
KR1020030064571 | 2003-09-17 | ||
PCT/KR2004/002345 WO2005027515A1 (en) | 2003-09-17 | 2004-09-15 | Display synchronization signal generator in digital broadcast receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1853413A CN1853413A (zh) | 2006-10-25 |
CN1853413B true CN1853413B (zh) | 2010-05-26 |
Family
ID=36242169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2004800267144A Expired - Fee Related CN1853413B (zh) | 2003-09-17 | 2004-09-15 | 数字广播接收器中的显示同步信号发生器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7450178B2 (zh) |
EP (1) | EP1665786A4 (zh) |
KR (1) | KR100580176B1 (zh) |
CN (1) | CN1853413B (zh) |
WO (1) | WO2005027515A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7773153B2 (en) * | 2005-01-28 | 2010-08-10 | Mstar Semiconductor, Inc. | Frame-based phase-locked display controller and method thereof |
TW200630852A (en) * | 2005-02-24 | 2006-09-01 | Sonix Technology Co Ltd | Image output and input systems |
JP4612517B2 (ja) * | 2005-09-29 | 2011-01-12 | Necディスプレイソリューションズ株式会社 | 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法 |
KR100747668B1 (ko) * | 2005-10-31 | 2007-08-08 | 삼성전자주식회사 | 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법 |
KR20110024642A (ko) * | 2009-09-02 | 2011-03-09 | 삼성전자주식회사 | 디스플레이장치 및 그 제어 방법 |
CN103959198B (zh) * | 2011-11-30 | 2017-09-12 | 英特尔公司 | 降低3d工作负荷的功率 |
KR101667886B1 (ko) | 2015-07-28 | 2016-10-28 | 엘에스산전 주식회사 | 데이터 제어 시스템 |
FR3042827B1 (fr) * | 2015-10-27 | 2017-10-20 | Hispano - Suiza | Dispositif et procede de frettage de restricteurs dans les circuits de secours d'un palier lisse |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1165970A (zh) * | 1995-09-22 | 1997-11-26 | 株式会社东芝 | 液晶显示装置 |
US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
US6477204B1 (en) * | 1997-12-19 | 2002-11-05 | Kabushiki Kaisha Toshiba | Video image decoding method and apparatus |
CN1392532A (zh) * | 2001-06-14 | 2003-01-22 | 三星电子株式会社 | 显示装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04188960A (ja) | 1990-11-21 | 1992-07-07 | Matsushita Electric Ind Co Ltd | 垂直同期信号切換装置 |
JP3307750B2 (ja) | 1993-12-28 | 2002-07-24 | キヤノン株式会社 | 表示制御装置 |
US5600379A (en) | 1994-10-13 | 1997-02-04 | Yves C. Faroudia | Television digital signal processing apparatus employing time-base correction |
US5668594A (en) * | 1995-01-03 | 1997-09-16 | Intel Corporation | Method and apparatus for aligning and synchronizing a remote video signal and a local video signal |
US5767917A (en) * | 1996-04-30 | 1998-06-16 | U.S. Philips Corporation | Method and apparatus for multi-standard digital television synchronization |
FR2749470B1 (fr) | 1996-05-29 | 1998-08-14 | Sgs Thomson Microelectronics | Regulation de flux de signaux de television numeriques |
KR100194184B1 (ko) | 1996-12-31 | 1999-06-15 | 이계철 | Mpeg-2 시스템클럭 복원을 위한 디지탈 pll 회로 |
US5936968A (en) * | 1997-05-28 | 1999-08-10 | Sarnoff Corporation | Method and apparatus for multiplexing complete MPEG transport streams from multiple sources using a PLL coupled to both the PCR and the transport encoder clock |
US6356567B2 (en) * | 1997-09-26 | 2002-03-12 | International Business Machines Corporation | Embedded clock recovery and difference filtering for an MPEG-2 compliant transport stream |
JP3314700B2 (ja) | 1997-12-09 | 2002-08-12 | 日本電気株式会社 | Mpegデータ転送制御回路 |
KR100277993B1 (ko) | 1998-12-24 | 2001-01-15 | 구자홍 | 디지털 텔레비젼 수신기의 동기신호 발생장치 |
US6493034B1 (en) * | 1999-08-23 | 2002-12-10 | Elbex Video Ltd. | Method and apparatus for remote adjustment of a time delay circuit of externally synchronized video transmitters |
US6538656B1 (en) * | 1999-11-09 | 2003-03-25 | Broadcom Corporation | Video and graphics system with a data transport processor |
US6356212B1 (en) * | 2000-02-18 | 2002-03-12 | Sarnoff Corporation | Single clock reference for compressed domain processing systems |
JP2001257664A (ja) | 2000-03-14 | 2001-09-21 | Nec Corp | ディジタル放送受信機におけるクロック周波数同期制御回路 |
KR100677202B1 (ko) | 2000-04-03 | 2007-02-05 | 엘지전자 주식회사 | 고화질 디지털 티브이의 적응형 클럭 발생장치 |
JP4257478B2 (ja) | 2000-06-27 | 2009-04-22 | ソニー株式会社 | 記録再生装置 |
US6316974B1 (en) * | 2000-08-26 | 2001-11-13 | Rgb Systems, Inc. | Method and apparatus for vertically locking input and output signals |
US6573946B1 (en) * | 2000-08-31 | 2003-06-03 | Intel Corporation | Synchronizing video streams with different pixel clock rates |
US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
WO2003043341A1 (en) | 2001-11-14 | 2003-05-22 | Matsushita Electric Industrial Co., Ltd. | Method for correcting clock frequency, receiving apparatus, reproducing apparatus, and program |
-
2003
- 2003-09-17 KR KR1020030064571A patent/KR100580176B1/ko not_active IP Right Cessation
-
2004
- 2004-09-03 US US10/933,394 patent/US7450178B2/en not_active Expired - Fee Related
- 2004-09-15 EP EP04774604A patent/EP1665786A4/en not_active Withdrawn
- 2004-09-15 WO PCT/KR2004/002345 patent/WO2005027515A1/en active Search and Examination
- 2004-09-15 CN CN2004800267144A patent/CN1853413B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1165970A (zh) * | 1995-09-22 | 1997-11-26 | 株式会社东芝 | 液晶显示装置 |
US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
US6477204B1 (en) * | 1997-12-19 | 2002-11-05 | Kabushiki Kaisha Toshiba | Video image decoding method and apparatus |
CN1392532A (zh) * | 2001-06-14 | 2003-01-22 | 三星电子株式会社 | 显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1853413A (zh) | 2006-10-25 |
KR20050028389A (ko) | 2005-03-23 |
EP1665786A1 (en) | 2006-06-07 |
WO2005027515A1 (en) | 2005-03-24 |
US7450178B2 (en) | 2008-11-11 |
US20050057690A1 (en) | 2005-03-17 |
EP1665786A4 (en) | 2007-05-30 |
KR100580176B1 (ko) | 2006-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910003279B1 (ko) | 멀티화면에 의한 채널선국장치 | |
US8384707B2 (en) | Method for synchronizing display of images in a multi-display computer system | |
US20120026156A1 (en) | Display Timing Control Circuit and Method Thereof | |
CN1853413B (zh) | 数字广播接收器中的显示同步信号发生器 | |
CN101431602B (zh) | 信号处理设备 | |
US20100061406A1 (en) | Clock synchronization method for use in communication system for transmitting at least one of video data and audio data | |
CN100527785C (zh) | 数字广播接收机中的显示同步信号产生装置和解码器 | |
CN100421065C (zh) | 提高影像播放顺畅度的显示卡 | |
CN100413315C (zh) | 模拟视频信号接收机中的显示同步信号生成设备和方法 | |
JP2001320680A (ja) | 信号処理装置および方法 | |
CN101453595B (zh) | 显示控制装置及其方法 | |
CN101448074B (zh) | 多切割的水平同步讯号的产生装置与方法 | |
US8345161B2 (en) | Signal processing device, and image output device | |
EP1205065B1 (en) | Method and apparatus for providing a clock signal with high frequency accuracy | |
US20230336808A1 (en) | Control integrated circuit for maintaining video output to conditional access module with aid of reference clock regeneration, associated television receiver and associated method | |
JP3353372B2 (ja) | 液晶表示装置 | |
US9082199B1 (en) | Video processing architecture | |
JP3199933B2 (ja) | 選局回路 | |
JPH1165511A (ja) | 垂直タイミング信号生成回路 | |
JPH08322001A (ja) | 映像データ取り込み回路 | |
MXPA96006433A (en) | A method and apparatus for generating variable speed synchronization signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20190915 |
|
CF01 | Termination of patent right due to non-payment of annual fee |