JP2001257664A

JP2001257664A - ディジタル放送受信機におけるクロック周波数同期制御回路

Info

Publication number: JP2001257664A
Application number: JP2000069826A
Authority: JP
Inventors: Susumu Sakamoto; 進坂本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-14
Filing date: 2000-03-14
Publication date: 2001-09-21

Abstract

(57)【要約】【課題】精度の低い様々な周波数変動範囲のＶＣＸＯ
は使用できず、周波数変動範囲の精度の高いＶＣＸＯの
みしか利用できず、また、精度ばらつきに対処するため
に、発振回路の抵抗やコンデンサ等の値を調整する必要
がある。【解決手段】ＶＣＸＯ制御部２８は、ＰＣＲレジスタ
２１からの受信ＴＳ中のＰＣＲとＳＴＣレジスタ２６か
らのＶＣＸＯ３１の出力クロックのカウント値との減算
結果を減算器２７より受け、ＶＣＸＯ３１の出力クロッ
クの周波数が使用周波数変動範囲内となるように、上限
値と下限値とで制限されて差分情報を生成する。この差
分情報は、ＤＡＣ２９に入力されてアナログ信号に変換
された後、ＬＰＦ３０によりその高周波成分が除去さ
れ、ＶＣＸＯ３１に制御電圧として入力される。ＶＣＸ
Ｏ３１は、入力されたアナログの制御電圧から、出力発
振信号の周波数が可変制御され、符号化クロック周波数
に同期したクロックを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル放送受信
機におけるクロック周波数同期制御回路に係り、特に電
圧制御型水晶発振器（ＶＣＸＯ）を用いて、放送局側の
符号化クロック周波数に同期した復号化クロックをディ
ジタル放送受信機内で生成するディジタル放送受信機に
おけるクロック周波数同期制御回路に関する。

【０００２】

【従来の技術】通信衛星（ＣＳ）を用いたＣＳディジタ
ル放送や、放送衛星（ＢＳ）を用いたＢＳディジタル放
送に代表されるディジタル放送では、映像・音声の圧縮
にＭＰＥＧ２（Moving Picture Experts Group phase
2）という圧縮符号化方式を用いている。伝送には、Ｍ
ＰＥＧ２のＴＳ（Transport Stream）というパケット形
式の伝送方式が採用されており、一つの中継器（トラン
スポンダ）内で、周波数帯域の効率的な利用をするため
に、映像・音声・データを圧縮し、パケット形式で多重
化することで、複数のチャンネルを１つの周波数帯域で
伝送している。

【０００３】このようなディジタル放送を受信する場
合、多重化されたＴＳから、目的のチャンネルのＴＳの
みを抜き取り、そのＴＳからＭＰＥＧ２の映像・音声圧
縮情報を抜き出し、ＭＰＥＧ２のデコーダで復号化する
ことにより、映像・音声が復号される。ＭＰＥＧ２は、
圧縮時にある程度の劣化を認め、指定された符号化速度
（ビットレート）で圧縮することが可能であり、これに
より一つの中継器を、複数のチャンネルで共用すること
が可能となっている。

【０００４】そこで、放送局側では、複数のコンテンツ
業者が、それぞれクロック周波数の規格範囲内の符号化
クロックを用いて、ＭＰＥＧ２符号化器で、放送しよう
とする映像信号と音声信号をＭＰＥＧ２方式に基づき圧
縮符号化したＴＳをパケット形式で多重化する。このと
き用いられる符号化クロックの周波数の規格は、２７Ｍ
Ｈｚ±３０ｐｐｍ（２６．９９９１９ＭＨｚ〜２７．０
００８１ＭＨｚ）となっており、この規格の範囲内でコ
ンテンツ業者各々で、符号化クロックの周波数にばらつ
きがある。

【０００５】このようにして生成された多重化信号は、
放送局から所定の変調方式で変調されて人工衛星を介し
て放送され、ディジタル放送受信機で受信され、受信信
号から符号化クロック周波数に同期した復号化クロック
を周波数同期制御回路で生成し、この復号化クロックを
用いて復号される。

【０００６】図１０は従来のディジタル放送受信機にお
けるクロック周波数同期制御回路の一例のブロック図を
示す。同図中、ディジタル放送受信機で受信復調された
ディジタル放送信号はＭＰＥＧ２のＴＳであり、ＴＳ分
離部４０に入力されて、ＴＳ中の周波数同期に必要な情
報が分離されてクロック周波数同期制御回路４１内のＰ
ＣＲレジスタ４２及び内部カウンタ４３にそれぞれ供給
され、ＴＳ中の映像・音声の符号化データはＴＳ分離部
４０で分離されてＭＰＥＧ２復号器４９に入力される。

【０００７】ここで、ＭＰＥＧ２のＴＳは、よく知られ
ているように、図１１（Ａ）に示すように、１８８バイ
トのパケットで時系列的に合成されて送受信され、ＴＳ
分離部４０に入力される。このＴＳパケットは、図１１
（Ｂ）に示すように、８ビットの同期バイトから４ビッ
トの巡回カウンタまでの計４バイトがパケットヘッダを
構成しており、そのパケットヘッダに続いてアダプテー
ションフィールド、ポインターフィールド及びペイロー
ド（情報）が合成された構成である。

【０００８】更に、上記のアダプテーションフィールド
は、図１１（Ｃ）に示すように、８ビットのアダプテー
ションフィールド長から５ビットのフラグまでの計２バ
イトに続いて、コンディショナル・コーディング又はオ
プショナル・コーディングとスタッフィングバイトが時
系列的に合成された構成である。

【０００９】更に、上記のコンディショナル・コーディ
ング又はオプショナル・コーディングは、図１１（Ｄ）
に示すように、４８バイトの番組基準クロック(PCR:Pro
gramClock Reference)と、４８バイトのオリジナルの番
組基準クロック(OPCR:Original Program Clock Referen
ce)と、８ビットのスプライスカウントダウンに続い
て、可変長のトランスポートプライベート長、トランス
ポートプライベートデータ及びアダプテーションフィル
ード拡張が時系列的に合成された構成である。

【００１０】ところで、ディジタル放送受信機では、Ｔ
Ｓの中に多重化されている圧縮データを、符号化速度な
みの、平均した速度でＭＰＥＧ２復号器４９に与えるた
めに、図１２のように様々な平滑化バッファが用意され
ている（ISO/IEC13818-1を引用）。同図中、復調器５１
で復調されたＴＳは、ＴＳ分離部４０の一部を構成して
いる回路５２内の分離化部５５及びスイッチ５６を通し
て各種バッファに入力され、それらの出力がＭＰＥＧ２
復号器４９の一部の回路５３内の各種バッファ及びシス
テム制御部５４内のバッファに入力される。

【００１１】ディジタル放送受信機は、符号化クロック
周波数に同期したクロックを用いて復号化を行わなけれ
ばならない。なぜなら、符号化速度と同じ速度で復号化
しなければ、図１２の各バッファが一杯になったり（オ
ーバーフロー）、空になったり（アンダーフロー）する
ことにより、正常に映像が再生できないからである。符
号化クロックは、規格で２７ＭＨｚ±３０ｐｐｍの許容
範囲が許されているため、ディジタル放送受信機側で、
固定の２７ＭＨｚの水晶発振器の出力信号を復号化クロ
ックとして用いて復号化すると、図１２で示す様々なバ
ッファが、オーバーフローやアンダーフローを発生して
しまう。

【００１２】そこで、符号化クロックの周波数に同期し
たクロックを作るために、放送局側では、符号化に使っ
たクロックを、３００カウント毎に１カウントアップす
る３３ビットのカウンタ値を作り、図１１（Ｄ）に示し
たＰＣＲ部分に格納し、定期的に送信することが規格化
されている。そこで、ディジタル放送受信機のクロック
周波数同期制御回路４１では符号化クロック周波数に同
期した復号化クロックを作るために、図１１で示したＴ
Ｓの中に入ってくるＰＣＲ情報と、ＶＣＸＯと呼ばれる
電圧制御型水晶発振器を用いて、以下説明するようにし
て、符号化クロック周波数に同期した復号化クロックを
生成する。

【００１３】すなわち、図１０のＴＳ分離部４０は、上
記のＴＳパケット中から図１１（Ｂ）に示したパケット
ヘッダ中の１３ビットのＰＩＤ（Packet Identificatio
n）というパケットの識別子を利用して必要なパケット
だけを抜き取り、また、周波数同期に必要な情報として
図１１（Ｄ）に示したＰＣＲをＰＣＲレジスタ４２に供
給すると共に、カウンタの初期化制御及び退避制御信号
を内部カウンタ４３に供給する。

【００１４】ＰＣＲレジスタ４２は、ＴＳ分離部４０か
ら最初に受け取ったＰＣＲ情報の値を内部カウンタ４３
に設定する。それ以降、ＴＳ分離部４０は、ＰＣＲ情報
を検出する毎に、内部カウンタ４３に対してカウント値
をＳＴＣレジスタ４４に退避する制御信号を出力すると
共に、ＰＣＲレジスタ４２に検出したＰＣＲ情報を入力
する。内部カウンタ４３は、ＰＣＲレジスタ４２から受
け取ったＰＣＲの値を初期値として、ＶＣＸＯ４８が出
力している符号化クロック周波数に同期した復号化クロ
ックを、３００クロックで１カウントアップするカウン
トを行い、ＴＳ分離部４０からの退避制御信号が入力さ
れたときに、そのときのカウント値をＳＴＣレジスタ４
４に入力する。

【００１５】減算器４５は、ＰＣＲレジスタ４２からの
ＰＣＲとＳＴＣレジスタ４４からのカウント値との減算
を行う、その減算結果をＤＡ変換器（ＤＡＣ）４６に供
給してアナログ信号に変換させる。ＤＡＣ４６の出力ア
ナログ信号は、低域フィルタ（ＬＰＦ）４７により高周
波数成分が除去された後、ＶＣＸＯ４８に制御電圧とし
て印加され、その出力クロックの周波数を可変制御する。
ＶＣＸＯ４８の発振周波数と制御電圧の関係は、例えば
図１３に示すように、制御電圧のレンジが０〜５Ｖで、
周波数変動範囲が±１００ｐｐｍで、制御電圧中央値で
基本発振周波数２７ＭＨｚで発振する構成である。ＶＣ
ＸＯ４８は、規格の変動範囲内のＶＣＸＯのみが使用さ
れる。

【００１６】このようにして、符号化クロック周波数に
同期された周波数のクロックがＶＣＸＯ４８から復号化
クロックとして取り出され、ＭＰＥＧ２復号器４９に供
給されて、ここで受信ＴＳパケット中の映像・音声情報
を復号させる。

【００１７】

【発明が解決しようとする課題】しかるに、上記の従来
のクロック周波数同期制御回路４１で用いられるＶＣＸ
Ｏ４８は、製造される際に、基本発振周波数の誤差偏差
（制御電圧が中央電圧の場合の２７ＭＨｚに対する誤
差）を抑えようとすると、変動範囲が狭くなってしま
い、変動範囲を広げようとすると、今度は基本発振周波
数の誤差偏差が大きくなってしまう。

【００１８】基本発振周波数の誤差を抑えて、変動範囲
が狭くなると、放送局側の符号化クロック周波数に同期
することが難しくなり、変動範囲を広げて、基本発振周
波数の誤差を大きくしてしまうと、テレビ受像器など
で、映像から色が出なくなったり、色差情報がずれて、
全体的に色が赤っぽくなったり青っぽくなったりする
「色が回る」という現象が発生してしまう。

【００１９】また、水晶発振子や周辺回路（抵抗やコン
デンサ）等の精度のばらつきにより、図１４に示すよう
にＶＣＸＯの出力発振周波数が規格範囲Iに対して、Ｖ
ＣＸＯによって、II、III、IVあるいはVで示す発振周波
数の変動範囲が非対称のような状態になってしまう。従
来は、このような精度の低いさまざまな周波数変動範囲
のＶＣＸＯは使用できず、周波数変動範囲の精度の高い
高価なＶＣＸＯのみしか利用できないという問題があ
る。

【００２０】また、従来は、ＶＣＸＯの製造時期が変わっ
た場合や、抵抗・コンデンサ等の部品の製造時期が変わ
った場合に、ＶＣＸＯの周波数変動範囲の精度のばらつ
きが発生する可能性があるため、この精度ばらつきに対
処するために、発振回路の抵抗やコンデンサ等の値を調
整する必要がある。

【００２１】本発明は、以上の点に鑑みなされたもの
で、周波数変動範囲の精度の低いＶＣＸＯも使用し得る
ディジタル放送受信機におけるクロック周波数同期制御
回路を提供することを目的とする。

【００２２】また、本発明の他の目的は、ＶＣＸＯの周波
数変動範囲の精度のばらつきに対する調整を不要にし得
るディジタル放送受信機におけるクロック周波数同期制
御回路を提供することにある。

【００２３】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、符号化クロックを用いて情報を符号化し
て得られた符号化データが、周波数同期情報と共に多重
されたディジタル放送波を受信復調し、復調信号中の周
波数同期情報に基づいて符号化クロックに周波数同期し
た復号化クロックを可変周波数発振器から出力して、受
信した符号化データを復号化させるディジタル放送受信
機のクロック周波数同期制御回路において、ディジタル
放送波受信時は、可変周波数発振器の出力復号化クロッ
クをカウントして得たカウント値と、復調信号中の周波
数同期情報との差分値を演算する演算手段と、差分値が
上限レジスタに設定された上限値と下限レジスタに設定
された下限値の範囲内にあるときは該差分値を出力値と
し、差分値が上限値より大きいときは該上限値を出力値
とし、差分値が下限値よりも小さいときは該下限値を出
力値として、可変周波数発振器に制御信号として供給し、
該可変周波数発振器から出力される復号化クロックの周
波数を出力値に対応した周波数に制御する制御手段とを
有する構成としたものである。

【００２４】この発明では、可変周波数発振器の出力復
号化クロックの周波数を可変制御する制御信号が、復号
化クロックをカウントして得たカウント値と復調信号中
の周波数同期情報との差分値に基づき、かつ、設定された
上限値と下限値の範囲内の値に基づいて生成されるた
め、符号化クロックに周波数同期させる復号化クロック
の周波数を、上記の上限値に対応した上限周波数と上記
の下限値に対応した下限周波数との間に制御することが
できる。

【００２５】また、本発明は上記の目的を達成するため、
上記の制御手段を、出力値を入力値として受けると共
に、変動制限レジスタに設定された変動制限値と、前回
出力したデータ値を前出力値として保持する前出力値レ
ジスタからの前出力値とを入力として受ける変動クラン
プ部を更に有し、変動クランプ部により、入力値と前出力
値の差が変動制限値を越えるときは前出力値に変動制限
値を加算又は減算したデータ値を可変周波数発振器に制
御信号として供給し、入力値と前出力値の差が変動制限
値を越えないときは入力値に等しいデータ値を可変周波
数発振器に制御信号として供給して可変周波数発振器か
ら出力される復号化クロックの周波数を制御することを
特徴とする。

【００２６】この発明では、変動クランプ部により、入
力値と前出力値の差が変動制限値を越えるときは前出力
値に変動制限値を加算又は減算したデータ値を可変周波
数発振器に制御信号として供給するようにしたため、符
号化クロックに周波数同期させる復号化クロックの周波
数を、上記の変動制限値に対応した大きな周波数変化を
行わないように制御することができる。

【００２７】また、本発明は上記の目的を達成するため、
少なくともディジタル放送波の受信前に、予め設定した
時間、可変周波数発振器を予め設定してある上限値と下
限値で発振させたときの可変周波数発振器の出力信号周
波数を、それぞれ上限周波数と下限周波数として計測す
る計測手段と、計測手段により計測された上限周波数及
び下限周波数と可変周波数発振器の特性とから、使用周
波数変動範囲の上限周波数と下限周波数に対応した上限
値と下限値を計算し、その計算した上限値を上限レジス
タに設定し、かつ、計算した下限値を下限レジスタに設定
する設定手段とを有することを特徴とする。

【００２８】この発明では、計測した周波数結果に基づ
き計算した上限値と下限値をレジスタに設定するように
したため、可変周波数発振器の出力信号周波数にばらつ
きがあったとしても、可変周波数発振器から出力される
復号化クロックの周波数を、使用周波数変動範囲の上限
周波数と下限周波数の範囲内に制御することができる。
ここで、以上の可変周波数発振器としては、電圧制御型
水晶発振器が用いられる。

【００２９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるディジタル
放送受信機におけるクロック周波数同期制御回路を使用
したディジタル放送システムの一例のシステム構成図を
示す。同図に示すように、ディジタル放送システムは、送
信システムＡから送信されたディジタル放送波を、人工
衛星１０を中継局としてディジタル放送受信機Ｂが受信
する構成である。

【００３０】放送システムＡはコンテンツ業者ａが、放
送するための映像情報１と音声情報２を、符号化クロッ
ク３を用いてＭＰＥＧ２の方式に従って圧縮符号化を行
うＭＰＥＧ２符号化器４を持ち、符号化した情報をＴＳ
多重化部６に送る。コンテンツ業者ａは、同時に符号化
クロック３をＰＣＲカウンタ５でカウントし、カウント
した情報を周波数同期情報（ＰＣＲ情報）としてＴＳ多
重化部６へ送る。同様に、他のコンテンツ業者ｂ〜ｘ
も、それぞれ放送する映像情報及び音声情報を、互いに
独立して圧縮符号化した信号とＰＣＲ情報とをＴＳ多重
化部６へ供給する。

【００３１】ＴＳ多重化部６は、複数のコンテンツ業者
ａ〜ｘからの圧縮符号化信号とＰＣＲ情報を多重化して
ＴＳを作り、変調器７に供給する。ＴＳは変調器７によ
り誤り訂正用の符号が付加された後、所定の変調方式で
変調され、更にアップリンク８で電気信号から電波に変
換されてアンテナ９から人工衛星１０にディジタル放送
波として送信される。

【００３２】アンテナ１１は、人工衛星１０からのディ
ジタル放送波を受信し、電気信号に変換してチューナ１
２に送る。チューナ１２で選択受信された信号は、復調
器１３で復調され、誤り訂正された後ＴＳとして出力さ
れる。ＴＳ分離部１４は、ユーザが選択した番組に必要
な情報だけＴＳから抜き出す。周波数同期制御回路１６
に対しては、ＴＳ分離部１４からＰＣＲ情報を送り、Ｍ
ＰＥＧ２復号器１７には、符号化された映像・音声情報
を送る。周波数同期制御回路１６は、ＰＣＲ情報をもと
に、符号化に使用したクロックの周波数に同期したクロ
ックを生成し、それをＭＰＥＧ２復号器１７の復号化ク
ロックとして用いる。ＭＰＥＧ２復号器１７は、ＴＳ分
離部１４から受け取った映像・音声の符号化情報を上記
の復号化クロックに基づいて復号し、映像情報１８と音
声情報１９を取り出す。システム制御部１５は、ディジ
タル放送受信機Ｂの各部を制御する。

【００３３】図２は本発明になるディジタル放送受信機
のクロック周波数同期制御回路の一実施の形態のブロッ
ク図を示す。同図中、クロック周波数同期制御回路は、
図１に示した周波数同期制御回路１６として用いられる
回路で、図１のＴＳ分離部１４からＰＣＲ情報と内部カ
ウンタの初期化及び退避制御信号を入力として受け、ま
たシステム制御部１５から必要な制御信号を入力として
受ける。

【００３４】周波数同期制御回路１６は、ＰＣＲレジス
タ２１、セレクタ２２、タイマ２３、制御信号レジスタ
２４、内部カウンタ２５、ＳＴＣレジスタ２６、減算器２
７、ＶＣＸＯ制御部２８、ＤＡ変換器（ＤＡＣ）２９、
低域フィルタ（ＬＰＦ）３０及びＶＣＸＯ３１からな
る。ＰＣＲレジスタ２１、内部カウンタ２５、ＳＴＣレ
ジスタ２６、減算器２７、ＤＡＣ２９、ＬＰＦ３０は、
従来のＰＣＲレジスタ４２、内部カウンタ４３、ＳＴＣ
レジスタ４４、減算器４５、ＤＡＣ４６、ＬＰＦ４７と
同様の動作を行う。

【００３５】ＰＣＲレジスタ２１は、初期化後にＴＳ分
離部１４から受信する最初のＰＣＲ情報を内部カウンタ
２５に対して出力し、それ以降のＰＣＲ情報は、減算器
２７に対して出力する。内部カウンタ２５は、セレクタ
２２を経由して、ＴＳ分離部１４もしくはタイマ２３か
ら、カウンタの初期化及びカウント値の待避制御を受
け、待避制御を受けた時に、ＳＴＣレジスタ２６に対し
てカウント値を出力する。

【００３６】内部カウンタ２５は、制御信号選択レジス
タ２４で制御されるセレクタ２２により、ＴＳ分離部１
４からの制御信号と、タイマ２３の制御信号のいずれか
の制御信号が入力される。制御信号選択レジスタ２４
は、システム制御部１５が設定する。ＳＴＣレジスタ２
６の出力は、減算器２７に送られると同時に、システム
制御部１５にも送られる。減算器２７は、ＰＣＲレジス
タ２１とＳＴＣレジスタ２６に新しい値が格納された時
に減算処理を行い、減算結果をＶＣＸＯ制御部２８に送
る。

【００３７】ＶＣＸＯ制御部２８は、減算器２７から出
力された減算結果から、ＶＣＸＯ３１を制御するのに最
も適した差分情報に変換してＤＡＣ２９に入力する。Ｄ
ＡＣ２９は、受け取ったデータをアナログ信号に変換
し、ＬＰＦ３０に入力する。ＶＣＸＯ３１は、ＤＡＣ２
９でアナログ信号に変換された差分情報を、ＬＰＦ３０
を通した後の電圧により発振周波数が可変制御され、そ
の出力発振周波数信号を、ＭＰＥＧ２復号器１７と内部
カウンタ２５に復号化クロックとして供給する。

【００３８】図３はＶＣＸＯ制御部２８の第１の実施の
形態のブロック図を示す。同図に示すように、ＶＣＸＯ
制御部２８は、減算器２７の減算結果と、制御上限レジ
スタ３４及び制御下限レジスタ３５からの値とを入力と
して受ける上限・下限クランプ部３３により、減算器２
７の減算結果を適切な差分情報に変換し、セレクタ３９
に入力する。制御上限レジスタ３４と制御下限レジスタ
３５がそれぞれ保持する上限値と下限値は、システム制
御部１５が設定する。上限・下限クランプ部３３の出力
信号は、出力モニタレジスタ３６にも入力され、システ
ム制御部１５から読み出すことができる。

【００３９】セレクタ３９は、出力選択レジスタ３８に
より制御され、上限・下限クランプ部３３の出力信号と
出力値レジスタ３７の出力信号のいずれか一方を選択し
てＤＡＣ２９に入力する。出力値レジスタ３７は、シス
テム制御部１５により出力値が設定され、ＤＡＣ２９に
出力する値を直接設定できるレジスタである。出力選択
レジスタ３８は、システム制御部１５により値が設定さ
れ、セレクタ３９を制御する。以上の構成により、ディ
ジタル放送受信機における符号化クロックと復号化クロ
ックの周波数同期制御回路を実現する。

【００４０】次に、本実施の形態の動作について説明す
る。まず、図１のディジタル放送システムについて説明
するに、コンテンツ業者ａ〜ｘが、クロック周波数の規
格（２７ＭＨｚ±３０ｐｐｍ）の符号化クロック３を用
いて、ＭＰＥＧ２符号化器４で映像情報１と音声情報２
をＭＰＥＧ２の方式により圧縮符号化し、得られた符号
化データをＴＳ多重化部６に出力する。また、ＰＣＲカ
ウンタ５は、各々のコンテンツ業者が符号化に用いた符
号化クロック３を３００カウントで１カウントアップす
る３３ビットのカウンタで、符号化クロック周波数に同
期したクロックを作るための情報（ＰＣＲ情報）とし
て、ＴＳ多重化部６に出力される。

【００４１】ＴＳ多重化部６は、入力された映像と音声
の符号化データとＰＣＲ情報とを一緒に、図１１に示し
たＭＰＥＧ２のＴＳのパケット形式で多重化し、１つの
ＴＳを構成する。ＴＳ多重化部６で生成されたＴＳは、
変調器７において誤り訂正符号が付加された後、所定の
変調方式で変調され、アップリンク８で電気信号から電
波に変換され、アンテナ９から静止衛星である人工衛星
１０にディジタル放送波として送信される。

【００４２】人工衛星１０は、送信されてきたディジタ
ル放送波を中継して地上へ送信する。ディジタル放送受
信機Ｂのアンテナ１１は、人工衛星１０よりのディジタ
ル放送波を受信して電気信号に変換し、チューナ１２に
送る。チューナ１２は、ユーザが選択した番組が放送さ
れている周波数を選択し、復調器１３で、復調し誤り訂
正をしてＴＳを復元する。復元された情報は、図１１に
示したＭＰＥＧ２のＴＳというパケット形式になってお
り、複数の番組が多重化されている。

【００４３】ＴＳからユーザが選択した番組の情報を取
り出すために、ＴＳ分離部１４は、図１１（Ｂ）に示し
たＰＩＤというパケットのＩＤ識別子を利用して、必要
なＴＳのパケットだけを抜き出す。必要な情報のＰＩＤ
の指定は、システム制御部１５によって行われる。番組
情報の分析に必要な情報は、ＴＳ分離部１４からシステ
ム制御部１５に供給され、周波数同期に必要な情報（Ｐ
ＣＲ情報）は、周波数同期制御回路１６に供給される。
システム制御部１５は、受け取った情報を基に、ユーザ
が選択した番組を受信するために必要な制御を、周波数
同期制御回路１６の各部に対して行う。ＭＰＥＧ２復号
器１７は、ＴＳ分離部１４から受け取った映像・音声の
符号化データを、周波数同期制御回路１６から出力され
る復号化クロックを用いて復号し、ユーザが選択した番
組の映像情報１８と音声情報１９を出力する。

【００４４】次に、図１及び図２に示した本実施の形態
の周波数同期制御回路１６の動作について詳細に説明す
る。周波数同期制御回路１６は、ＴＳ分離部１４から入
力されたＰＣＲ情報を用いて、図１で示した符号化クロ
ック３の中で、ユーザが選択した番組を提供するコンテ
ンツ業者の符号化クロック周波数に同期した復号化クロ
ックを作る。

【００４５】すなわち、まず、システム制御部１５は、
図２の制御信号選択レジスタ２４に対して、ＴＳ分離部
１４からのカウンタの初期化制御及び待避制御信号を、
内部カウンタ２５に入力するように設定する。セレクタ
２２は、制御信号選択レジスタ２４の設定に従って、Ｔ
Ｓ分離部１４からのカウンタの初期化制御及び待避制御
信号を選択し、内部カウンタ２５に入力する。これによ
り、内部カウンタ２５は、ＴＳ分離部１４を経由してシ
ステム制御部１５から初期化される。

【００４６】次に、ユーザが番組を選択すると、システ
ム制御部１５がＴＳ分離部１４に対して番組の受信に必
要な情報を抜き出すように設定する。ＴＳ分離部１４
は、システム制御部１５の設定により、ＰＩＤを利用し
て、必要なＴＳのパケットだけを抜き出し、番組の受信
に必要な情報を出力する。ＰＣＲレジスタ２１は、ＴＳ
分離部１４から最初に受け取ったＰＣＲ情報の値を内部
カウンタ２５に設定する。

【００４７】それ以降、ＴＳ分離部１４がＰＣＲ情報を
検出するたびに、ＴＳ分離部１４は、内部カウンタ２５
に対して、カウント値をＳＴＣレジスタ２６に待避する
制御信号を出すと同時に、検出したＰＣＲ情報をＰＣＲ
レジスタ２１に入力する。従来回路と同様に、内部カウ
ンタ２５は、ＰＣＲレジスタ２１から受け取ったＰＣＲ
の値を初期値として、ＶＣＸＯ３１が出力している符号
化クロック周波数に同期した復号化クロックを、３００
クロックで１カウントアップするカウントを行う。

【００４８】内部カウンタ２５は、ＴＳ分離部１４から
カウント値待避制御を受けると、ＳＴＣレジスタ２６
に、その時のカウント値を入力する。減算器２７は、Ｐ
ＣＲレジスタ２１とＳＴＣレジスタ２６に新しい値が入
力されると、減算処理を行い、減算結果をＶＣＸＯ制御
部２８に入力する。

【００４９】ＶＣＸＯ制御部２８は、減算結果からＤＡ
Ｃ２９に入力する差分情報を生成するが、後述するよう
に上限値と下限値が設定されており、ＶＣＸＯ３１の出
力クロックの周波数が設定した上限値と下限値に対応し
た使用周波数変動範囲内となるように差分情報を生成す
る。この差分情報は、ＤＡＣ２９に入力されてアナログ信
号に変換された後、ＬＰＦ３０によりその高周波成分が
除去され、ＶＣＸＯ３１に制御電圧として入力される。

【００５０】ＶＣＸＯ３１は、入力されたアナログの差
分情報（制御電圧）に基づいて、周波数が可変制御さ
れ、かつ、符号化クロック周波数に同期したクロックを
出力する。ＶＣＸＯ３１から取り出された周波数同期制
御されたクロックは、復号化クロックとしてＭＰＥＧ２
復号器１７に送られると同時に、内部カウンタ２５にも
送られる。

【００５１】次に、ＶＣＸＯ制御部２８の動作につい
て、図３と共に更に詳細に説明するに、システム制御部
１５は、出力選択レジスタ３８に対して、ＤＡＣ２９へ
の出力信号が、上限・下限クランプ部３３の出力値が入
力される設定を行う。セレクタ３９は、出力選択レジス
タ３８の設定により、上限・下限クランプ部３３の出力
値をＤＡＣ２９に入力する。上限・下限クランプ部３３
は、減算器２７から入力された減算結果を受け取ると、
制御上限レジスタ３０の設定値（上限値）を上回った
り、制御下限レジスタ３１の設定値（下限値）を下回っ
たりしないように、図４のフローチャートに従って減算
結果を修正する。

【００５２】すなわち、上限・下限クランプ部３３は、
減算器２７から入力された減算結果を受け取ると（ステ
ップ１０１）、その減算結果がＤＡＣ２９の制御レンジ
内であるかどうか判定し（ステップ１０２）、制御レン
ジ内であれば減算結果がプラスかどうか判定する（ステ
ップ１０３）。減算結果がプラスであれば、制御上限レ
ジスタ３０の設定上限値より大きいかどうか判定し（ス
テップ１０４）、上限値よりも小さければその減算結果
を出力値として採用し（ステップ１０５）、上限値より
も大きければ出力値として上限値を採用する（ステップ
１０６）。

【００５３】また、ステップ１０３で減算結果がプラス
ではないと判定されたときには、その減算結果が制御下
限レジスタ３１の設定下限値より小さいかどうか判定し
（ステップ１０７）、下限値よりも大きければ、その減
算結果を出力値として採用し（ステップ１０８）、下限
値よりも小さければ、下限値を出力値として採用する
（ステップ１０９）。また、ステップ１０２において、
減算結果がＤＡＣ制御レンジを越えるような過大な値又
は過小な値であると判定したときは、減算結果がプラス
かどうか判定し（ステップ１１０）、プラスであれば出
力値として上限値を採用し（ステップ１０６）、プラス
でなければ出力値として下限値を採用する（ステップ１
０９）。

【００５４】このようにして、ステップ１０５、１０
６、１０８又は１０９で出力値が得られると、上限・下
限クランプ部３３はその出力値をセレクタ３９へ出力す
る（ステップ１１１）。なお、制御上限レジスタ３０と
制御下限レジスタ３１が保持する上限値と下限値は、シ
ステム制御部１５が製品出荷前のシステムの起動時、あ
るいは電源オンの直後のディジタル放送波の受信前に、
後述するＶＣＸＯ３１の周波数変動範囲を認識した上で
設定する。出力値モニタレジスタ３６は、上限・下限ク
ランプ部３３が出力する出力値を一時保持してシステム
制御部１５に供給し、システム制御部１５により出力値
を監視させる。

【００５５】次に、ＶＣＸＯ３１の周波数変動範囲を認
識するときの、本実施の形態の動作について説明する。
まず、図２において、システム制御部１５は、内部カウ
ンタ２５のカウンタの初期化制御及び待避制御に関し
て、制御信号選択レジスタ２４に対して、タイマ２３か
ら出力された制御信号の方を選択するように設定する。
これにより、セレクタ２２は、制御信号選択レジスタ２
４からの設定により、タイマ２３から出力された制御信
号を選択して内部カウンタ２５に入力して内部カウンタ
２５を初期化する。

【００５６】次に、システム制御部１５から、例えば１
秒という時間をタイマ２３に設定する。次に、システム
制御部１５は、図３の出力選択レジスタ３８に対して、
セレクタ３９が、出力値レジスタ３７の出力データを選
択させるように設定する。これにより、セレクタ３９
は、出力選択レジスタ３８の設定により、出力値レジス
タ３７の出力データを選択してＤＡＣ２９に入力する。
なお、出力値レジスタ３７には、ＤＡＣ２９への出力値
の上限値が設定されている。

【００５７】次に、システム制御部１５は、タイマ２３
を起動すると同時に、内部カウンタ２５のカウントを開
始させる。このとき、ＶＣＸＯ３１は、出力値レジスタ
３７から出力された上限値に基づき、規格で定められた
許容範囲内の上限値付近の周波数のクロックを発振出力
しており、このクロックを内部カウンタ２５がカウント
する。

【００５８】その後、タイマ２３に設定された時間後
に、タイマ２３は、内部カウンタ２５に対して、カウン
ト値の待避制御信号を出力する。すると、内部カウンタ
２５は、その時点のカウント値をＳＴＣレジスタ２６に
入力する。ＳＴＣレジスタ２６は、入力されたカウント
値を保持すると共に、システム制御部１５へ出力する。
システム制御部１５は、ＳＴＣレジスタ２６から入力さ
れたカウント値と、タイマ２３の設定時間とからＶＣＸ
Ｏ３１の出力信号周波数を計測し、計測した周波数が出
力値レジスタ３７に設定した上限値に対応したＶＣＸＯ
３１の周波数変動範囲の上限値であるとみなす。

【００５９】続いて、システム制御部１５は出力値レジ
スタ３７に、ＤＡＣ２９への出力値の下限値を設定し、
同様の制御を行うことで、ＶＣＸＯ３１の出力信号周波
数を計測し、計測した周波数が出力値レジスタ３７に設
定した下限値に対応したＶＣＸＯ３１の周波数変動範囲
の下限値として認識する。

【００６０】システム制御部１５は上記のようにして認
識したＶＣＸＯ３１の周波数変動範囲の上限値及び下限
値と、出力値レジスタ３７に設定した上限値及び下限値
と、図１３に示したＶＣＸＯの特性との関係から基本周
波数２７ＭＨｚ±５０ｐｐｍの許容使用周波数範囲の上
限周波数と下限周波数が得られる出力値レジスタ３７に
設定する上限値と下限値を計算し、計算した上限値を制
御上限レジスタ３４に設定し、計算した下限値を制御下
限レジスタ３５に設定する。

【００６１】これにより、以後のディジタル放送受信機
Ｂの実際の使用時においては、ＶＣＸＯ３１は、ＶＣＸ
Ｏ制御部２８により基本周波数２７ＭＨｚ±５０ｐｐｍ
の許容使用周波数範囲で発振するように制御されること
となる。このため、ＶＣＸＯ３１が前記図１４にIIIあ
るいはVで示した許容周波数範囲の上限を超えるような
周波数変動範囲を有するＶＣＸＯであったとしても、同
図にVIで示す周波数となる上限値が設定されるため、Ｖ
ＣＸＯ３１から出力される復号化クロックは、図５に実
線の丸で示すように、２７ＭＨｚ＋５０ｐｐｍの上限周
波数を越えることはない。

【００６２】同様に、ＶＣＸＯ３１が前記図１４にIVあ
るいはVで示した許容周波数範囲の下限を超えるような
周波数変動範囲を有するＶＣＸＯであったとしても、同
図にVIIで示す周波数となる下限値が設定されるため、Ｖ
ＣＸＯ３１から出力される復号化クロックは、図６に実
線の丸で示すように、２７ＭＨｚ−５０ｐｐｍの下限周
波数以下になることはない。

【００６３】従って、本実施の形態によれば、回路素子の
ばらつきに対する調整を行わなくても、図１４に示した
精度の低い様々な周波数変動範囲のＶＣＸＯを使用する
ことができ、また、各ディジタル放送受信機のそれぞれに
ついて個別にＶＣＸＯの周波数変動範囲の誤差を認識す
ることができ、ＶＣＸＯの動作範囲を個別に設定するこ
とができる。

【００６４】次に、本発明の第２の実施の形態について
説明する。図７は本発明になるディジタル放送受信機の
クロック周波数同期制御回路の第２の実施の形態の要部
のブロック図を示す。同図中、図３と同一構成部分には
同一符号を付し、その説明を省略する。図７において、Ｖ
ＣＸＯ制御部２８’内の上限・下限クランプ部３３の出
力信号は、変動クランプ部６０に入力される。システム
制御部１５は、変動制限レジスタ６１に制限値を設定す
る。変動制限レジスタ６１からの制限値も、変動クラン
プ部６０に入力される。

【００６５】また、前出力値レジスタ６２は、変動クラ
ンプ部６０の出力信号を入力として受け、変動クランプ
部６０が、前回セレクタ３９に出力したデータ値を保持
し、変動クランプ部６０に出力する。出力モニタレジス
タ３６は、変動クランプ部６０の出力値を、システム制
御部１５が監視するためのレジスタである。変動クラン
プ部６０は、前出力値レジスタ６２の値と、変動制限レ
ジスタ６１の値と、上限・下限クランプ部３３の出力値
を受けて比較・減算処理を行い、これらの処理結果を用
いて、上限・下限クランプ部３３の出力値の変動が、変
動制限レジスタ６１の設定値を超えないように、セレク
タ３９への出力値の変動に制限をかける。

【００６６】次に、上記の構成のＶＣＸＯ制御部２８’
の動作について、図８のフローチャートを併せ参照して
説明する。セレクタ３９は、システム制御レジスタ１５
の制御により、変動クランプ部６０の出力値をＤＡＣ２
９に入力するように設定されている。まず、変動クラン
プ部６０は、上限・下限クランプ部３３から出力された
値を受け（ステップ２０１）、この入力値が変動制限レ
ジスタ６１から入力された値（制限値というものとす
る）よりも大きいかどうか比較する（ステップ２０
２）。

【００６７】入力値が制限値よりも大きいときには、入
力値から前出力値レジスタ６２の出力値（前出力値とい
うものとする）を差し引く減算処理を行い（ステップ２
０３）、その減算値が制限値よりも大きいかどうか判定
し（ステップ２０４）、減算値の方が大きければ前出力
値と制限値の加算値を計算し（ステップ２０５）、減算
値が制限値以下であれば、変動が小さいので入力値その
ものを得る（ステップ２０６）。

【００６８】一方、ステップ２０２で入力値が制限値以
下であると判定されたときは、前出力値から入力値を差
し引く減算処理を行い（ステップ２０７）、その減算値
が制限値よりも大きいかどうか判定し（ステップ２０
８）、減算値の方が大きければ前出力値から制限値を差
し引いた差分値を計算し（ステップ２０９）、減算値が
制限値以下であれば、変動が小さいので入力値そのもの
を得る（ステップ２０６）。このようにして、変動クラ
ンプ部６０は、ステップ２０５、２０６又は２０７で得
られた値をセレクタ３９へ出力する（ステップ２１
０）。

【００６９】図９は本実施の形態の変動制限レジスタ６
１の設定により、ＶＣＸＯ３１が出力するクロックの周
波数変動の変化について示した図であり、変動制限レジ
スタ６１を設けることにより、実線の丸印で示すように、
ＶＣＸＯ３１から出力される復号化クロックの急激な周
波数の変化が起きなくなることが読み取れる。このこと
から、本実施の形態によれば、図２におけるＬＰＦ３０
を削除することができる。

【００７０】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばＶＣＸＯの代わりに、ＶＣＯ
その他の可変周波数発振器を用いることもできる。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
符号化クロックに周波数同期させる復号化クロックの周
波数を、上限値に対応した上限周波数と下限値に対応し
た下限周波数との間に制御するようにしたため、精度の
低い様々な周波数変動範囲を持つ可変周波数発振器（電
圧制御型水晶発振器）を使用しても、復号化クロックの
周波数を所望の使用周波数変動範囲内にすることができ
る。

【００７２】また、本発明によれば、変動クランプ部によ
り、入力値と前出力値の差が変動制限値を越えるときは
前出力値に変動制限値を加算又は減算したデータ値を可
変周波数発振器に制御信号として供給することにより、
符号化クロックに周波数同期させる復号化クロックの周
波数を、上記の変動制限値に対応した大きな周波数変化
を行わないように制御するようにしたため、変動クラン
プ部から出力されるデータ値を可変周波数発振器の制御
信号に変換する信号系に、低域フィルタを設けなくても
制御信号を生成することができる。

【００７３】更に、本発明によれば、計測した周波数結果
に基づき計算した上限値と下限値をレジスタに設定する
ことにより、可変周波数発振器の出力信号周波数にばら
つきがあったとしても、可変周波数発振器から出力され
る復号化クロックの周波数を、使用周波数変動範囲の上
限周波数と下限周波数の範囲内に制御するようにしたた
め、ディジタル放送受信機毎にある可変周波数発振器の
周波数変動範囲の誤差を認識して、ディジタル放送受信
機毎に常に使用周波数変動範囲で周波数が変化する復号
化クロックを調整無しに得ることができる。

【図面の簡単な説明】

【図１】本発明になるディジタル放送受信機におけるク
ロック周波数同期制御回路を使用したディジタル放送シ
ステムの一例のシステム構成図である。

【図２】本発明の一実施の形態のブロック図である。

【図３】図２中のＶＣＸＯ制御部の第１の実施の形態の
ブロック図である。

【図４】図３中の上限・下限クランプ部の動作を説明す
るフローチャートである。

【図５】図３中の制御上限レジスタの設定値によるＶＣ
ＸＯのクロック周波数の変動効果を示す図である。

【図６】図３中の制御下限レジスタの設定値によるＶＣ
ＸＯのクロック周波数の変動効果を示す図である。

【図７】図２中のＶＣＸＯ制御部の第２の実施の形態の
ブロック図である。

【図８】図７中の変動クランプ部の動作を説明するフロ
ーチャートである。

【図９】図７中の変動制限レジスタの設定により、ＶＣ
ＸＯが出力するクロックの周波数変動の変化を示す図で
ある。

【図１０】従来のクロック周波数同期制御回路の一例の
ブロック図である。

【図１１】ＴＳパケットの構成図である。

【図１２】ＴＳの中に多重化されている圧縮データを、
符号化速度なみの、平均した速度でＭＰＥＧ２復号器に
与えるために、様々な平滑化バッファが用意されている
受信機の一部分の図である。

【図１３】ＶＣＸＯの発振周波数と制御電圧の関係の一
例を示す図である。

【図１４】ＶＣＸＯの様々な周波数変動範囲を示す図で
ある。

【符号の説明】

４ＭＰＥＧ２符号化器５ＰＣＲカウンタ６ＴＳ多重化部１０人工衛星１２チューナ１３復調器１４ＴＳ分離部１５システム制御部１６周波数同期制御回路１７ＭＰＥＧ２復号器２１ＰＣＲレジスタ２２、３９セレクタ２３タイマ２４制御信号選択レジスタ２５内部カウンタ２６ＳＴＣレジスタ２７減算器２８、２８’ ＶＣＸＯ制御部２９ＤＡ変換器（ＤＡＣ）３０低域フィルタ（ＬＰＦ）３１電圧制御型水晶発振器（ＶＣＸＯ）３３上限・下限クランプ部３４制御上限レジスタ３５制御下限レジスタ３６出力モニタレジスタ３７出力値レジスタ３８出力選択レジスタ６０変動クランプ部６１変動制限レジスタ６２前出力値レジスタ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5C025 BA01 BA11 BA18 BA27 DA01 DA04 5J106 AA04 BB04 BB09 CC01 CC21 CC38 CC41 DD04 DD13 DD17 DD38 FF02 FF06 KK29 KK32 5K028 AA07 BB05 EE03 KK01 KK03 MM12 MM16 NN31 NN32 SS05 SS15 5K047 AA16 CC02 CC08 GG10 GG11 GG16 GG22 HH01 HH12 HH43 HH55 MM12 MM27 MM50 MM56

Claims

【特許請求の範囲】

【請求項１】符号化クロックを用いて情報を符号化し
て得られた符号化データが、周波数同期情報と共に多重
されたディジタル放送波を受信復調し、復調信号中の前
記周波数同期情報に基づいて前記符号化クロックに周波
数同期した復号化クロックを可変周波数発振器から出力
して、受信した前記符号化データを復号化させるディジ
タル放送受信機のクロック周波数同期制御回路におい
て、前記ディジタル放送波受信時は、前記可変周波数発振器
の出力復号化クロックをカウントして得たカウント値
と、前記復調信号中の前記周波数同期情報との差分値を
演算する演算手段と、前記差分値が上限レジスタに設定された上限値と下限レ
ジスタに設定された下限値の範囲内にあるときは該差分
値を出力値とし、前記差分値が前記上限値より大きいと
きは該上限値を出力値とし、前記差分値が前記下限値よ
りも小さいときは該下限値を出力値として、前記可変周
波数発振器に制御信号として供給し、該可変周波数発振
器から出力される前記復号化クロックの周波数を前記出
力値に対応した周波数に制御する制御手段とを有するこ
とを特徴とするディジタル放送受信機におけるクロック
周波数同期制御回路。
【請求項２】前記制御手段は、前記出力値を入力値と
して受けると共に、変動制限レジスタに設定された変動
制限値と、前回出力したデータ値を前出力値として保持
する前出力値レジスタからの前出力値とを入力として受
ける変動クランプ部を更に有し、該変動クランプ部によ
り、前記入力値と前記前出力値の差が前記変動制限値を
越えるときは前記前出力値に前記変動制限値を加算又は
減算したデータ値を前記可変周波数発振器に制御信号と
して供給し、前記入力値と前記前出力値の差が前記変動
制限値を越えないときは前記入力値に等しいデータ値を
前記可変周波数発振器に制御信号として供給して該可変
周波数発振器から出力される前記復号化クロックの周波
数を制御することを特徴とする請求項１記載のディジタ
ル放送受信機におけるクロック周波数同期制御回路。
【請求項３】少なくとも前記ディジタル放送波の受信
前に、予め設定した時間、前記可変周波数発振器を予め
設定してある上限値と下限値で発振させたときの前記可
変周波数発振器の出力信号周波数を、それぞれ上限周波
数と下限周波数として計測する計測手段と、前記計測手
段により計測された前記上限周波数及び下限周波数と前
記可変周波数発振器の特性とから、使用周波数変動範囲
の上限周波数と下限周波数に対応した上限値と下限値を
計算し、その計算した上限値を前記上限レジスタに設定
し、かつ、計算した下限値を前記下限レジスタに設定する
設定手段とを有することを特徴とする請求項１又は２記
載のディジタル放送受信機におけるクロック周波数同期
制御回路。
【請求項４】前記可変周波数発振器は、電圧制御型水
晶発振器であることを特徴とする請求項１記載のディジ
タル放送受信機におけるクロック周波数同期制御回路。
【請求項５】前記制御手段は、上限値を保持している
上限レジスタと、下限値を保持している下限レジスタ
と、前記差分値が前記上限レジスタに設定された上限値
と前記下限レジスタに設定された下限値の範囲内にある
ときは該差分値を出力値とし、前記差分値が前記上限値
より大きいときは該上限値を出力値とし、前記差分値が
前記下限値よりも小さいときは該下限値を出力値とする
上限・下限クランプ部と、前記上限・下限クランプの出
力値をモニタするための出力モニタレジスタと、外部か
ら上限値又は下限値が設定される出力値レジスタと、デ
ィジタル放送波受信時は前記上限・下限クランプ部から
の出力値を選択し、前記ディジタル放送波受信前には前
記出力値レジスタからの値を選択する選択手段と、前記
選択手段により選択された値を前記制御信号に変換して
前記可変周波数発振器に供給する変換手段とを有するこ
とを特徴とする請求項２記載のディジタル放送受信機に
おけるクロック周波数同期制御回路。
【請求項６】前記制御手段は、上限値を保持している
上限レジスタと、下限値を保持している下限レジスタ
と、前記差分値が前記上限レジスタに設定された上限値
と前記下限レジスタに設定された下限値の範囲内にある
ときは該差分値を出力値とし、前記差分値が前記上限値
より大きいときは該上限値を出力値とし、前記差分値が
前記下限値よりも小さいときは該下限値を出力値とする
上限・下限クランプ部と、変動制限値を保持している変
動制限レジスタと、前回の出力データ値を前出力値とし
て保持している前出力値レジスタと、前記入力値と前記
前出力値の差が前記変動制限値を越えるときは前記前出
力値に前記変動制限値を加算又は減算したデータ値を出
力し、前記入力値と前記前出力値の差が前記変動制限値
を越えないときは前記入力値に等しいデータ値を出力す
る変動クランプ部と、前記変動クランプの出力データ値
をモニタするための出力モニタレジスタと、外部から上
限値又は下限値が設定される出力値レジスタと、ディジ
タル放送波受信時は前記変動クランプ部からの出力デー
タ値を選択し、前記ディジタル放送波受信前には前記出
力値レジスタからの値を選択する選択手段と、前記選択
手段により選択された値を前記制御信号に変換して前記
可変周波数発振器に供給する変換手段とを有することを
特徴とする請求項２記載のディジタル放送受信機におけ
るクロック周波数同期制御回路。