JPH11112982A

JPH11112982A - Ｍｐｅｇデータ受信装置

Info

Publication number: JPH11112982A
Application number: JP27579497A
Authority: JP
Inventors: Hideaki Shirai; 秀明白井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-10-08
Filing date: 1997-10-08
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】本発明は、ストリームに含まれるＰＣＲによ
って、デコーダ側のバッファメモリがオーバーフローあ
るいはアンダーフロー状態となることを防止し、放送波
を良好に信号処理してテレビ受像機へ出力することがで
きるＭＰＥＧデータ受信装置を提供することを課題とす
る。【解決手段】ＰＬＬは、ＴＳから抽出されたＰＣＲと
カウンタ部６から出力されるＳＴＣとの引き算処理を行
う引き算部１と、ＰＣＲとＳＴＣとの差分とバッファメ
モリのデータ量に基づいて、制御値を生成するクロック
調整部２と、制御値を電圧信号に変換して、制御電圧と
してＶＣＯ５へ印加するＤ／Ａ変換部３及びＬＰＦ４
と、制御電圧に基づいて発振するクロック信号の位相及
び周波数を制御するＶＣＯ５と、クロック信号に基づい
てＳＴＣを生成するカウンタ部６と、を有して構成され
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＰＥＧデータの
受信装置に関し、特に、放送衛星や地上波を利用するデ
ジタル放送や、ケーブルを利用するケーブルテレビ（以
下、ＣＡＴＶと記す）放送等で用いられる受信装置に関
するものである。近年、一般家庭へのデジタル衛星放送
やＣＡＴＶの普及が著しい。通常、これらの放送形態に
おいては、受信した信号を所定の映像信号、音声信号等
に変換してテレビ受像機に出力するＳＴＢ（ＣＡＴＶ用
セットトップボックス）あるいはＩＲＤ（デジタル衛星
放送用受信機）と呼ばれる専用の受信装置を必要とす
る。

【０００２】

【従来の技術】一般に使用されている受信装置のうち、
デジタル衛星放送に用いられている受信機について、図
９を参照して説明する。図９に示すように、受信機は大
別して、チューナ・モジュールａ、デスクランブラｂ、
ＭＰＥＧトランスポートデコーダｃ、ＭＰＥＧ２ビデオ
デコーダｄ、ＭＰＥＧ１オーディオデコーダｅ、ＮＴＳ
Ｃエンコーダｆ、Ｄ／Ａコンバータｇ、制御用ＣＰＵｈ
から構成される。ここで、ＭＰＥＧトランネポートデコ
ーダｃは、システムデコーダあるいはトランスポートデ
マルチプレクサ（ＤＭＵＸ）などとも呼ばれる。

【０００３】受信機における信号処理を説明すると、ま
ず、衛星放送受信アンテナで受信した衛星波が、チュー
ナ・モジュールａに入力される。チューナ・モジュール
ａは、受信トランスポンダの切換え、復調、誤り訂正の
復号などを行い、個別のデータ列（ストリーム）が多重
化されたＭＰＥＧ２トランスポート・ストリームを抽出
する。このトランスポート・ストリーム（Transport St
ream：以下、ＴＳと記す）は、デスクランブラｂに入力
されて、図示を省略したＩＣカード等から供給されるデ
スクランブル用の鍵データを用いてデスクランブル（暗
号解除）され、ＭＰＥＧトランスポートデコーダｃに転
送される。ＭＰＥＧトランスポートデコーダｃは、視聴
者の選局操作に基づくプログラム仕様情報（Program Sp
ecific Information：以下、ＰＳＩと記す）を受信し、
ＴＳから必要な映像データと音声データを抽出し、ＭＰ
ＥＧ２ビデオデコーダｄ及びＭＰＥＧ１オーディオデコ
ーダｅに送出する。ＭＰＥＧ２ビデオデコーダｄは、映
像データの圧縮を解除し、ＮＴＳＣエンコーダｆにより
ＮＴＳＣ信号に変換してテレビ受像機へ出力する。ＭＰ
ＥＧ１オーディオデコーダｅは、音声データの圧縮を解
除し、Ｄ／Ａコンバータｇによりアナログ信号に変換し
てテレビ受像機へ出力する。制御用ＣＰＵｈは、これら
一連の処理を制御する。

【０００４】なお、ＣＡＴＶにおいても、ケーブルを介
して受信したデジタル信号が上記と同様の処理をされて
テレビ受像機へ出力される。このように、ＭＰＥＧトラ
ンスポートデコーダｃは、受信した衛星波に含まれるＭ
ＰＥＧ２のＴＳを映像データ、オーディオデータ、その
他の制御データに分解する機能を有している。また、一
方で、ＭＰＥＧトランスポートデコーダｃ、ＭＰＥＧ２
ビデオデコーダｄ、ＭＰＥＧ１オーディオデコーダｅ、
ＮＴＳＣエンコーダｆで使用するクロック信号の再生処
理を行う機能も有している。

【０００５】このクロック信号の再生処理とは、放送事
業者側で衛星波等の放送波を符号化して圧縮するＭＰＥ
Ｇエンコーダ（符号化装置）と、視聴者側で映像データ
や音声データの圧縮を解除するＭＰＥＧデコーダ（復号
化装置）との間で共通の時間管理、すなわち同期をとる
処理である。次に、クロック信号の再生処理について、
図１０を参照して説明する。

【０００６】図１０は、クロック信号の再生処理に用い
られる位相ロックループ（Phase Locked Loop：以下、
ＰＬＬと記す）の概略構成を示すブロック図である。図
１０に示すように、ＰＬＬは、引き算部（位相比較部）
１、デジタル／アナログ変換部（以下、Ｄ／Ａ変換部と
記す）３、ローパスフィルタ（以下、ＬＰＦと記す）
４、電圧制御発振部（Voltage Control Oscillator：以
下、ＶＣＯと記す）５、カウンタ部６からなる帰還閉回
路により構成される。

【０００７】ＰＬＬにおけるクロック信号の再生処理に
は、ＴＳから抽出、分離されたビデオストリーム、オー
ディオストリーム毎に指定されたプログラム時刻基準参
照値（Program Clock Reference：以下、ＰＣＲと記
す）情報が用いられる。このＰＣＲは、ビデオデコーダ
ｄ及びオーディオデコーダｅを含む受信機のデコーダに
おいて、時刻標準となる同期信号（System Time Cloc
k：以下、ＳＴＣと記す）の値を放送業者側のＭＰＥＧ
エンコーダ側で意図した値、すなわち、ＭＰＥＧ２の場
合では２７ＭＨｚのクロック周波数に設定、補正するた
めの情報であり、特定のストリームの中に４２ビットの
長さで含まれている。

【０００８】クロック信号ＣＬＫの再生処理について説
明すると、まず、特定のストリームから抽出したＰＣＲ
の値を、そのままカウンタ部６に書き込み（設定し）、
カウンタ部６から出力されるＳＴＣとＰＣＲとを同期状
態として初期化する。次のＰＣＲが入力されると、引き
算部１においてＰＣＲを受信した時のカウンタ部６から
のＳＴＣとの引き算処理を行う。ＰＣＲ及びＳＴＣ両者
のクロック信号の位相が完全に一致している場合には、
引き算部の出力は０となり、両者の位相が相違する場合
には、その差分をＤ／Ａ変換部３及びＬＰＦ４を介して
電圧信号に変換してＶＣＯ５に印加する。この電圧信号
によりＶＣＯ５から出力されるクロック信号ＣＬＫの位
相を補正して出力するとともに、カウンタ部６に書き込
みを行う。カウンタ部６は、ＶＣＯ５から出力されるク
ロック信号ＣＬＫによりカウントアップするように構成
されており、ＶＣＯ５の出力変化に応じてカウント値、
すなわち、ＳＴＣの位相が制御される。

【０００９】このように、ＰＣＲに基づいてクロック信
号を再生処理することにより、ＭＰＥＧデコーダ側のク
ロック信号ＣＬＫの位相を、ＭＰＥＧエンコーダ側と正
確に一致させることができる。そのため、ビデオデコー
ダｄ及びオーディオデコーダｅに付属して設けられるバ
ッファメモリのデータ量がオーバフロー、アンダーフロ
ー状態となることを防止することができるとともに、再
生出力の時刻管理情報（Presentation Time Stamp：以
下、ＰＴＳと記す）を用いた映像データと音声データの
同期をとることができる。

【００１０】このようなＰＬＬによるクロック信号の再
生処理は、ストリーム中のＰＣＲが正確に生成されてい
ることを前提としている。

【００１１】

【発明が解決しようとする課題】ところで、多数の個別
のストリームを時分割多重化したパケット（トランスポ
ート・ストリームパケット：以下、ＴＳパケットと記
す）の構造は、図１１に示すように、ビデオエレメンタ
リーストリーム、オーディオエレメンタリーストリーム
を含んだパケットエレメンタリー・ストリーム（Packet
ized Elementary Stream：以下、ＰＥＳと記す）パケッ
トや、ＰＥＳパケットとは異なる階層でＰＳＩ、ＰＣＲ
等から含まれる多重階層構造を有している。

【００１２】そのため、ＭＰＥＧエンコーダ側におい
て、入力されたデータから直接ＴＳパケットを生成する
場合、ＰＣＲを作成して挿入することは容易に行うこと
ができるが、エレメンタリーストリーム又はＰＥＳパケ
ットのデータのみを合成して、ＴＳパケットを生成しよ
うとすると、ＰＣＲがＴＳパケットのレベルで含まれて
いるため、エレメンタリストリームが作成された時のク
ロックの位相が反映されず、正確なＰＣＲを作成して挿
入することができないという問題がある。

【００１３】この場合、パケットの伝送速度から２７Ｍ
Ｈｚのクロック周波数を換算して、ＴＳパケットにＰＣ
Ｒを挿入することにより、ＭＰＥＧデコーダ側で一見正
常に圧縮解除を行うことができるが、クロック信号ＣＬ
Ｋのわずかな位相のずれにより数十分から数時間という
比較的長い時間の経過に伴って、バッファメモリのデー
タ量がオーバーフローあるいはアンダーフローを生じる
という問題を有している。

【００１４】このような問題を解決するためには、正確
なＰＣＲが挿入されていないストリームを使わない等の
対策が考えられるが、従来においては特に考慮されては
いなかった。また、このような現象は、比較的長い時間
経過しないと発生しないものであるが、有料放送の場合
等では、視聴者から「途中で画面が消える」、「異常な
音がする」といった苦情の対象となる問題があった。

【００１５】そこで、本発明は、ストリームに含まれる
ＰＣＲの精度によってクロック信号の位相にずれが生
じ、デコーダ側のバッファメモリがオーバーフローある
いはアンダーフロー状態となることを防止し、放送波を
良好に信号処理してテレビ受像機へ出力することができ
るＭＰＥＧデータ受信装置を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、ＭＰＥＧ規格で圧縮された
デジタルデータから、映像データ及び音声データを分
離、抽出するとともに、動作クロックの再生処理を行う
トランスポートデコーダと、再生された前記動作クロッ
クに基づいて、前記映像データをビデオバッファメモリ
に保持した後、復号化するビデオデコーダと、再生され
た前記動作クロックに基づいて、前記音声データをオー
ディオバッファメモリに保持した後、復号化するオーデ
ィオデコーダと、を備えたＭＰＥＧデータ受信装置にお
いて、前記ビデオバッファメモリ及び前記オーディオバ
ッファメモリのデータ量に基づいて、前記動作クロック
の速度を調整することにより、前記映像データ及び前記
音声データの処理速度を制御することを特徴とする。

【００１７】また、請求項２記載の発明は、請求項１記
載のＭＰＥＧデータ受信装置において、前記トランスポ
ートデコーダは、前記ビデオバッファメモリ及び前記オ
ーディオバッファメモリの各々のデータ量を抽出し、該
データ量が予め設定した許容範囲内にあるか否かを監視
し、前記データ量が該許容範囲外となったとき、前記動
作クロックの速度を調整することにより、前記映像デー
タ及び前記音声データの処理速度を変更することを特徴
とする。

【００１８】また、請求項３記載の発明は、請求項１記
載のＭＰＥＧデータ受信装置において、前記トランスポ
ートデコーダは、所定時間毎に前記ビデオバッファメモ
リ及び前記オーディオバッファメモリの各々のデータ量
の平均値を算出し、該平均値が予め設定した許容範囲内
にあるか否かを監視し、前記平均値が該許容範囲外とな
ったとき、前記動作クロックの速度を調整することによ
り、前記映像データ及び前記音声データの処理速度を変
更することを特徴とする。

【００１９】さらに、請求項４記載の発明は、請求項
１、２又は３記載のＭＰＥＧデータ受信装置において、
前記トランスポートデコーダは、前記デジタルデータに
含まれるプログラム時刻基準参照値と前記動作クロック
に基づく同期信号との同期状態を監視し、該同期状態
と、前記ビデオバッファメモリ及び前記オーディオバッ
ファメモリのデータ量に基づいて、前記動作クロックの
調整を行うことを特徴とする。

【００２０】本発明のＭＰＥＧデータ受信装置によれ
ば、バッファメモリに対して予め上限及び下限のデータ
量となるしきい値を設け、この上限及び下限しきい値に
より設定される許容範囲内に、データ量あるいはデータ
量の平均値があるか否かを監視することにより、バッフ
ァメモリのデータ量の増減傾向を判別し、データ量が上
側しきい値以上の場合には、アップ・ダウンカウンタに
加算信号を送出し、データ量が下側しきい値以下の場合
には、減算信号を送出する。この加減算信号に基づいて
アップ・ダウンカウンタに設定されたカウント値をＤ／
Ａ変換部及びＬＰＦを介して電圧信号に変換してＶＣＯ
に印加する。

【００２１】このように、バッファメモリのデータ量、
あるいは所定のサンプリング期間内のデータ量の平均値
を監視し、所定の許容範囲を越えた場合に、ＶＣＯへの
制御電圧を制御して、発振されるクロック信号（動作ク
ロック）の周波数を調整することにより、データ処理速
度を変化させ、バッファメモリのデータ量を許容範囲内
に収束させることができるため、アンダーフローあるい
はオーバーフロー状態の発生を防止することができる。

【００２２】したがって、バッファメモリのアンダーフ
ローあるいはオーバーフローに伴う画像の途切れや異常
音等の発生を防止することができ、視聴者に対する良好
な放送番組の提供を実現することができる。また、デー
タ量の平均値を監視対象とすることにより、圧縮率の異
なるデータ等によりデータ量の急激な変化が生じた場合
においても、クロック信号の急激な変化を防止すること
ができ、データ量の変化傾向に合致したクロック信号の
調整処理を実現することができる。

【００２３】さらに、ＴＳパケットに挿入されたＰＣＲ
と動作クロックに基づくＳＴＣとの同期状態を引き算部
により監視して、クロック信号の位相の一致を図る通常
のクロック信号再生処理（ＰＣＲ制御処理）と、上述し
たバッファメモリのデータ量あるいはその平均値と所定
のしきい値との比較によるクロック信号の調整処理とを
併用することにより、クロック信号の同期をとりつつ、
正確でないＰＣＲによるバッファメモリのアンダーフロ
ーあるいはオーバーフローを防止することができる。

【００２４】

【発明の実施の形態】本発明に係るＭＰＥＧデータ受信
装置に適用される位相ロックループの概略構成を図１に
示して説明する。図１において、ＰＬＬは、引き算部１
と、クロック調整部２と、Ｄ／Ａ変換部３と、ＬＰＦ４
と、ＶＣＯ５と、カウンタ部６と、を有して構成されて
いる。

【００２５】引き算部１は、ＴＳから抽出、分離された
ビデオストリーム、オーディオストリーム毎に指定され
たＰＣＲと、カウンタ部６から出力されるＳＴＣとの引
き算処理を行う。ＰＣＲ及びＳＴＣ両者のクロック信号
の位相が完全に一致している場合には、引き算部１の出
力は０となり、両者の位相が相違する場合には、その差
分がクロック調整部２に出力される。

【００２６】クロック調整部２は、引き算部１からのＰ
ＣＲとＳＴＣとの差分と、バッファメモリのデータ量に
基づいて、Ｄ／Ａ変換部３及びＬＰＦ４に書き込み設定
する制御値を生成する。Ｄ／Ａ変換部３及びＬＰＦ４
は、クロック調整部２からの制御値を電圧信号に変換し
て、制御電圧としてＶＣＯへ印加する。

【００２７】ＶＣＯは、制御電圧に基づいて発振するク
ロック信号の位相及び周波数を制御する。次に、クロッ
ク調整部の第１の実施例について、図２を参照して説明
する。図２において、クロック調整部２は、上側比較部
２ａ及び下側比較部２ｂと、アップ・ダウンカウンタ２
ｃと、スイッチ２ｄと、を有して構成されている。

【００２８】上側比較部２ａ及び下側比較部２ｂには、
バッファメモリがオーバーフローあるいはアンダーフロ
ー状態となる前にそのデータ量の変化を検知することが
できる上側及び下側しきい値がそれぞれ設定され、これ
らのしきい値とバッファメモリの実際のデータ量とが比
較される。アップ・ダウンカウンタ２ｃは、上側比較部
２ａ及び下側比較部２ｂによる比較結果に応じてカウン
ト値を増減する。例えば、バッファメモリのデータ量が
上側しきい値を上回っていた場合には、カウント値を加
算し、データ量が下側しきい値を下回っていた場合に
は、カウント値を減算する。なお、アップ・ダウンカウ
ンタ２ｃは、初期状態において初期値０が設定される。

【００２９】スイッチ２ｄは、アップ・ダウンカウンタ
２ｃのカウント値と、上述した引き算部１からのＰＣＲ
とＳＴＣの差分の何れかを、切換信号により選択的に切
換え、Ｄ／Ａ変換部３及びＬＰＦ４に出力する。ＰＣＲ
が受信され、引き算部１から差分が出力された場合に
は、その差分に応じた電圧信号をＤ／Ａ変換部及びＬＰ
Ｆを介してＶＣＯに印加し、通常のクロック信号再生処
理を実行する。一方、バッファメモリのデータ量が上側
及び下側しきい値により設定される許容範囲外となった
ときには、アップ・ダウンカウンタ２ｃのカウント値に
切り換えられ、そのカウント値に応じた電圧信号がＶＣ
Ｏに印加される。

【００３０】なお、上側比較部２ａ及び下側比較部２ｂ
に設定される上側及び下側しきい値、アップ・ダウンカ
ウンタ２ｃに設定される初期値、スイッチ２ｄを制御す
る切換信号は、制御ＣＰＵにより出力されるものであっ
てもよいし、クロック制御部２が予め保持しているデー
タであってもよい。次に、第１の実施例のクロック調整
部２の処理動作について、図３を参照して説明する。

【００３１】まず、クロック信号の調整処理が開始され
ると、アップ・ダウンカウンタ２ｃには初期値０が設定
される（Ａ＝０：Ｓ１１）。そして、制御ＣＰＵにより
バッファメモリのデータ量が抽出され（Ｓ１２）、クロ
ック調整部２に入力されると、上側比較部２ａ及び下側
比較部２ｂにおいて、予め設定された上側及び下側しき
い値と、データ量とが比較される。具体的には、まず、
上側比較部２ａにおいて上側しきい値とデータ量との比
較処理が行われ、大小関係が判定される（Ｓ１３）。デ
ータ量が上側しきい値よりも小さい場合には、下側比較
部２ｂにおいて下側しきい値とデータ量との比較処理が
行われ、大小関係が判定される（Ｓ１５）。

【００３２】データ量が、上側しきい値よりも大きい場
合には、アップ・ダウンカウンタ２ｃに加算信号を送出
して、そのカウント値Ａを所定値αだけ増加させる（Ａ
´＝Ａ＋α：Ｓ１４）。データ量が、下側しきい値より
も小さい場合には、アップ・ダウンカウンタに減算信号
を送出してカウント値Ａを所定値αだけ減少させる（Ａ
´＝Ａ−α：Ｓ１６）。また、データ量が、上側しきい
値よりも小さく、下側しきい値よりも大きい場合、すな
わち、上側及び下側しきい値により設定される許容範囲
にある場合には、アップ・ダウンカウンタへの加減算信
号を送出せず、カウント値Ａは初期値０のままに設定さ
れる（Ａ´＝Ａ）。

【００３３】ここでカウント値Ａを増減させる所定値α
は、引き算部１におけるＰＣＲとＳＴＣの差分や、Ｄ／
Ａ変換部３及びＬＰＦ４の出力電圧特性等に応じて適宜
設定する。次いで、アップ・ダウンカウンタ２ｃのカウ
ント値Ａ´はスイッチ２ｄを介してＤ／Ａ変換部３及び
ＬＰＦ４に書き込み設定され、所定の電圧信号に変換さ
れ、ＶＣＯ５に印加される。ＶＣＯ５は、この電圧信号
を制御電圧として、生成するクロック信号ＣＬＫの周波
数を制御する。

【００３４】上述した一連のクロック信号の調整処理
は、ＰＣＲが受信されたとき、あるいは所定の時間間隔
で繰り返し実行される。また、スイッチ２ｄに入力され
る切換信号により、バッファメモリのデータ量を監視
し、その監視結果に応じてクロック信号の調整処理を行
う場合と、引き算部１からの差分に応じてクロック信号
の再生処理を行う場合とを切り換える。この切換信号
は、ＰＣＲが受信されたときには引き算部１の出力を選
択し、それ以外の場合にはデータ量の監視結果を選択す
るものであってもよいし、通常は引き算部１からの出力
を選択し、バッファメモリのデータ量が許容範囲を越え
て、アップ・ダウンカウンタ２ｃのカウンタ値Ａが変化
ことを検出してスイッチ２ｄを切り換えるものであって
もよい。

【００３５】次に、スイッチ部２ｄにより選択され、Ｄ
／Ａ変換部３及びＬＰＦ４に書き込み設定された制御値
（スイッチ部２ｄの出力）と出力電圧との関係につい
て、図４を参照して説明する。図４に示すように、制御
値と出力電圧の関係は略比例関係を有し、制御値が０の
とき、Ｄ／Ａ変換部３及びＬＰＦ４の出力電圧は２．５
Ｖとなるように設定されている。

【００３６】そのため、アップ・ダウンカウンタ２ｃの
カウント値Ａが初期値０の場合、Ｄ／Ａ変換部３及びＬ
ＰＦ４により出力される電圧は２．５Ｖとなり、ＶＣＯ
５の動作特性により制御電圧２．５Ｖのとき、出力され
るクロック信号ＣＬＫの周波数が２７ＭＨｚとなるよう
に設定されている。また、カウント値Ａが初期値以外の
ときには、ＶＣＯ５に印加される制御電圧を２．５Ｖか
ら変化させることができるため、生成されるクロック信
号の周波数を調整することができる。

【００３７】したがって、上述した一連のクロック信号
の調整処理により、バッファメモリのデータ量が上側し
きい値を上回ってオーバーフロー状態となる傾向が高ま
ってきた場合には、Ｄ／Ａ変換部３及びＬＰＦ４に入力
される制御値を増加させて、その出力電圧を上昇させ
て、２．５Ｖ以上の制御電圧としてＶＣＯに印加するこ
とができるため、クロック信号の周波数を２７ＭＨｚ以
上として、デコーダ等の動作速度を早くして、バッファ
メモリのデータ量を減少させることができる。

【００３８】一方、バッファメモリのデータ量が下側し
きい値を下回ってアンダーフロー状態となる傾向が高ま
ってきた場合には、制御値を減少させて、その出力電圧
を下降させて、２．５Ｖ以下の制御電圧としてＶＣＯに
印加することができるため、クロック信号の周波数を２
７ＭＨｚ以下として、デコーダ等の動作速度を遅くし
て、バッファメモリのデータ量を増加させることができ
る。

【００３９】次に、クロック調整部２の第２の実施例に
ついて、図５を参照して説明する。なお、第１の実施例
と同等の構成については、同一の符号を付して、その説
明を省略する。本実施例は、上側比較部２ａ及び下側比
較部２ｂにおいて、上側及び下側しきい値とを比較する
比較対象を、バッファメモリのデータ量の平均値とした
ことを特徴とする。

【００４０】図５において、クロック調整部２は、平均
値算出部２ｅと、上側比較部２ａ及び下側比較部２ｂ
と、アップ・ダウンカウンタ２ｃと、スイッチ２ｄと、
を有して構成されている。平均値算出部２ｅは、バッフ
ァメモリのデータ量を所定のサンプリング期間抽出し
て、単位時間における平均値を算出し、上述した上側比
較部２ａ及び下側比較部２ｂに出力する。なお、この平
均値算出部２ｅは、本実施例のようにクロック調整部２
内に設けてもよいし、外部の演算手段により算出した結
果を供給するものであってもよい。

【００４１】次に、第２の実施例のクロック調整部２の
処理動作について、図６を参照して説明する。なお、上
述した第１の実施例と同等の処理については、その詳細
説明を省略する。まず、クロック調整処理が開始される
と、アップ・ダウンカウンタには初期値０が設定される
（Ａ＝０：Ｓ２１）。そして、制御ＣＰＵによりバッフ
ァメモリのデータ量が所定のサンプリング期間の間抽出
されて（Ｓ２２）、クロック調整部２に入力され、平均
値算出部２ｅにおいて、単位時間における平均値が算出
される（Ｓ２３）。次いで、上側比較部２ａ及び下側比
較部２ｂにおいて、予め設定された上側及び下側しきい
値と、この平均値とが比較される（Ｓ２４、Ｓ２６）。

【００４２】平均値が、上側しきい値よりも大きい場合
には、アップ・ダウンカウンタ２ｃに加算信号を送出し
てカウント値Ａを所定値αだけ増加させる（Ａ´＝Ａ＋
α：Ｓ２５）。平均値が、下側しきい値よりも小さい場
合には、アップ・ダウンカウンタ２ｃに減算信号を送出
してカウント値Ａを所定値αだけ減少させる（Ａ´＝Ａ
−α：Ｓ２７）。また、平均値が、上側及び下側しきい
値により設定される許容範囲にある場合には、アップ・
ダウンカウンタ２ｃへの加減算信号を送出せず、カウン
ト値Ａは初期値０のままに設定される（Ａ´＝Ａ）。

【００４３】次いで、アップ・ダウンカウンタ２ｃから
出力されるカウント値Ａ´は、スイッチ２ｄを介してＤ
／Ａ変換部３及びＬＰＦ４に書き込まれ（Ｓ２８）、図
４に示したような出力電圧特性により所定の電圧信号に
変換され、ＶＣＯ５に印加される。このようにして、ア
ップ・ダウンカウンタ２ｃによりカウントされるカウン
ト値Ａ´に応じてＶＣＯ５に印加される制御電圧を調整
することができるため、ＶＣＯ５により生成されるクロ
ック信号ＣＬＫの周波数をバッファメモリのデータ量に
応じて調整することができる。

【００４４】すなわち、上述した一連のクロック信号の
調整処理により、バッファメモリのデータ量の平均値が
上側しきい値を上回ってオーバーフロー状態となる傾向
が高まってきた場合には、ＶＣＯ５に印加する制御電圧
を上昇させることができるため、クロック信号の周波数
を上げ、デコーダ等の動作速度を早くして、バッファメ
モリのデータ量を減少させることができる。

【００４５】一方、バッファメモリのデータ量の平均値
が下側しきい値を下回ってアンダーフロー状態となる傾
向が高まってきた場合には、ＶＣＯ５に印加する制御電
圧を下降させることができるため、クロック信号の周波
数を下げ、デコーダ等の動作速度を遅くして、バッファ
メモリのデータ量を増加させることができる。次に、ク
ロック調整部２の第３の実施例について、図７を参照し
て説明する。なお、第１の実施例と同等の構成について
は、同一の符号を付して、その説明を省略する。

【００４６】本実施例は、上述した実施例において、ス
イッチ２ｄを制御することにより、引き算部１から出力
されるＰＣＲとＳＴＣの差分と、アップ・ダウンカウン
タ２ｃのカウント値Ａ´の何れか一方を選択的に切換
え、Ｄ／Ａ変換部３及びＬＰＦ４に書き込み設定してい
た構成に代えて、上記差分及びカウント値の双方を合成
して書き込み設定することを特徴とする。

【００４７】図７において、クロック調整部２は、上側
比較部２ａ及び下側比較部２ｂと、アップ・ダウンカウ
ンタ２ｃと、加算器２ｆと、を有して構成されている。
加算器２ｆは、引き算部１から出力されるＰＣＲとＳＴ
Ｃの差分と、上側比較部２ａ及び下側比較部２ｂにおけ
る比較判別により設定されたアップ・ダウンカウンタ２
ｃのカウント値Ａ´の双方を加算し、この数値を制御値
としてＤ／Ａ変換部３及びＬＰＦ４に書き込み設定す
る。

【００４８】次に、第３の実施例のクロック調整部２の
処理動作について、図８を参照して説明する。なお、上
述した第１の実施例と同等の処理については、その詳細
説明を省略する。まず、クロック調整処理が開始される
と、アップ・ダウンカウンタには初期値０が設定される
（Ａ＝０：Ｓ３１）。そして、制御ＣＰＵによりバッフ
ァメモリのデータ量が抽出され（Ｓ３２）、クロック調
整部２に入力される。次いで、上側比較部２ａ及び下側
比較部２ｂにおいて、予め設定された上側及び下側しき
い値と、データ量とが比較される（Ｓ３３、Ｓ３５）。

【００４９】データ量が、上側しきい値よりも大きい場
合には、アップ・ダウンカウンタ２ｃに加算信号を送出
してカウント値Ａを所定値αだけ増加させる（Ａ´＝Ａ
＋α：Ｓ３４）。データ量が、下側しきい値よりも小さ
い場合には、アップ・ダウンカウンタ２ｃに減算信号を
送出してカウント値Ａを所定値αだけ減少させる（Ａ´
＝Ａ−α：Ｓ３６）。また、データ量が、上側及び下側
しきい値により設定される許容範囲にある場合には、ア
ップ・ダウンカウンタへの加減算信号を送出せず、カウ
ント値Ａは初期値０のままに設定される（Ａ´＝Ａ）。

【００５０】一方、ＰＣＲを受信することにより、引き
算部１からはＰＣＲとＳＴＣの差分（ＳＴＣ−ＰＣＲ）
が算出される。次いで、アップ・ダウンカウンタ２ｃの
カウント値Ａ´及び引き算部１からの差分（ＳＴＣ−Ｐ
ＣＲ）が加算器２ｆにおいて加算処理され、その算出値
Ｂ＝（ＳＴＣ−ＰＣＲ）＋Ａ´が、Ｄ／Ａ変換部３及び
ＬＰＦ４に書き込み設定され、図４に示したような出力
電圧特性により所定の電圧信号に変換され、ＶＣＯ５に
印加される。

【００５１】このようにして、バッファメモリのデータ
量の増減と、ＰＣＲとＳＴＣの同期状態に応じた制御電
圧がＶＣＯ５に印加されるため、ＶＣＯ５により生成さ
れるクロック信号ＣＬＫの位相を一致させるクロック信
号再生処理に加え、バッファメモリのデータ量を許容範
囲内に収束させるように、クロック信号ＣＬＫの周波数
を制御してデータ処理速度を調整することができる。

【００５２】なお、本実施例では、第１の実施例と同様
に、上側比較部２ａ及び下側比較部２ｂにおいて、バッ
ファメモリのデータ量と、上側及び下側しきい値を直接
比較判別する構成及び処理を示したが、本発明はこれに
限定されるものではなく、第２の実施例に示したよう
に、バッファメモリのデータ量の平均値と、上側及び下
側しきい値を比較判別する構成及び処理であってもよい
ことはいうまでもない。

【００５３】

【発明の効果】本発明のＭＰＥＧデータ受信装置によれ
ば、バッファメモリのデータ量、あるいは所定のサンプ
リング期間内のデータ量の平均値を監視し、所定の許容
範囲を越えた場合に、ＶＣＯへの制御電圧を制御して、
発振されるクロック信号の周波数を調整することによ
り、データ処理速度を変化させ、バッファメモリのデー
タ量を許容範囲内に収束させることができるため、アン
ダーフローあるいはオーバーフロー状態の発生を防止す
ることができる。

【００５４】したがって、バッファメモリのアンダーフ
ローあるいはオーバーフローに伴う画像の途切れや異常
音等の発生を防止することができ、視聴者に対する良好
な放送番組の提供を実現することができる。また、デー
タ量の平均値を監視対象とすることにより、圧縮率の異
なるデータ等によりデータ量の急激な変化が生じた場合
においても、クロック信号の急激な変化を防止すること
ができ、データ量の変化傾向に合致したクロック信号の
調整処理を実現することができる。

【００５５】さらに、ＴＳパケットに挿入されたＰＣＲ
と動作クロックに基づくＳＴＣとの同期状態を引き算部
により監視して、クロック信号の位相の一致を図る通常
のクロック信号再生処理（ＰＣＲ制御処理）と、上述し
たバッファメモリのデータ量あるいはその平均値と所定
のしきい値との比較によるクロック信号の調整処理とを
併用することにより、クロック信号の同期をとりつつ、
正確でないＰＣＲによるバッファメモリのアンダーフロ
ーあるいはオーバーフローを防止することができる。

【図面の簡単な説明】

【図１】本発明に係るＭＰＥＧデータ受信装置に適用さ
れるＰＬＬの概略構成を示すブロック図である。

【図２】第１の実施例のクロック調整部の概略構成を示
すブロック図である。

【図３】第１の実施例のクロック調整処理を示すフロー
チャートである。

【図４】Ｄ／Ａ変換部及びＬＰＦの出力電圧特性を示す
図である。

【図５】第２の実施例のクロック調整部の概略構成を示
すブロック図である。

【図６】第２の実施例のクロック調整処理を示すフロー
チャートである。

【図７】第３の実施例のクロック調整部の概略構成を示
すブロック図である。

【図８】第３の実施例のクロック調整処理を示すフロー
チャートである。

【図９】デジタル衛星放送用受信機の概略構成を示すブ
ロック図である。

【図１０】従来のＰＬＬの概略構成を示すブロック図で
ある。

【図１１】ＴＳパケットの概略構成を示す図である。

【符号の説明】

ａチューナ・モジュールｂデスクランブラｃＭＰＥＧトランスポートデコーダｄＭＰＥＧ２ビデオデコーダｅＭＰＥＧ１オーディオデコーダｆＮＴＳＣエンコーダｇＤ／Ａコンバータ１引き算部２クロック調整部２ａ上側比較部２ｂ下側比較部２ｃアップ・ダウンカウンタ２ｄスイッチ２ｅ平均値算出部２ｆ加算器３Ｄ／Ａ変換部４ＬＰＦ５ＶＣＯ６カウンタ部

Claims

【特許請求の範囲】

【請求項１】ＭＰＥＧ規格で圧縮されたデジタルデータ
から、映像データ及び音声データを分離、抽出するとと
もに、動作クロックの再生処理を行うトランスポートデ
コーダと、再生された前記動作クロックに基づいて、前
記映像データをビデオバッファメモリに保持した後、復
号化するビデオデコーダと、再生された前記動作クロッ
クに基づいて、前記音声データをオーディオバッファメ
モリに保持した後、復号化するオーディオデコーダと、
を備えたＭＰＥＧデータ受信装置において、前記ビデオバッファメモリ及び前記オーディオバッファ
メモリのデータ量に基づいて、前記動作クロックの速度
を調整することにより、前記映像データ及び前記音声デ
ータの処理速度を制御することを特徴とするＭＰＥＧデ
ータ受信装置。
【請求項２】前記トランスポートデコーダは、前記ビデ
オバッファメモリ及び前記オーディオバッファメモリの
各々のデータ量を抽出し、該データ量が予め設定した許
容範囲内にあるか否かを監視し、前記データ量が該許容
範囲外となったとき、前記動作クロックの速度を調整す
ることにより、前記映像データ及び前記音声データの処
理速度を変更することを特徴とする請求項１記載のＭＰ
ＥＧデータ受信装置。
【請求項３】前記トランスポートデコーダは、所定時間
毎に前記ビデオバッファメモリ及び前記オーディオバッ
ファメモリの各々のデータ量の平均値を算出し、該平均
値が予め設定した許容範囲内にあるか否かを監視し、前
記平均値が該許容範囲外となったとき、前記動作クロッ
クの速度を調整することにより、前記映像データ及び前
記音声データの処理速度を変更することを特徴とする請
求項１記載のＭＰＥＧデータ受信装置。
【請求項４】前記トランスポートデコーダは、前記デジ
タルデータに含まれるプログラム時刻基準参照値と前記
動作クロックに基づく同期信号との同期状態を監視し、
該同期状態と、前記ビデオバッファメモリ及び前記オー
ディオバッファメモリのデータ量に基づいて、前記動作
クロックの調整を行うことを特徴とする請求項１、２又
は３記載のＭＰＥＧデータ受信装置。