JPH09312634A - デジタル放送受信機用システムクロック再生回路 - Google Patents
デジタル放送受信機用システムクロック再生回路Info
- Publication number
- JPH09312634A JPH09312634A JP12675496A JP12675496A JPH09312634A JP H09312634 A JPH09312634 A JP H09312634A JP 12675496 A JP12675496 A JP 12675496A JP 12675496 A JP12675496 A JP 12675496A JP H09312634 A JPH09312634 A JP H09312634A
- Authority
- JP
- Japan
- Prior art keywords
- system clock
- value
- clock reference
- pcr
- program clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 ＰＣＲ受信異常時に生じる不正システムクロ
ック再生を防止する低廉な構成のシステムクロック再生
装置を実現する。 【解決手段】 ＰＣＲ受信正常時のＶＣＸＯ１１４０の
制御電圧の集束値を、固定値発生装置２１４０により、
計算，保持し、ＰＣＲ異常検出装置２１００でＰＣＲ受
信異常を検出した際に、直ちに前記ＶＣＸＯ１１４０の
制御電圧を前記固定値発生装置２１４０の出力へと、切
り換えることにより、正規のシステムクロック再生を続
ける。
ック再生を防止する低廉な構成のシステムクロック再生
装置を実現する。 【解決手段】 ＰＣＲ受信正常時のＶＣＸＯ１１４０の
制御電圧の集束値を、固定値発生装置２１４０により、
計算，保持し、ＰＣＲ異常検出装置２１００でＰＣＲ受
信異常を検出した際に、直ちに前記ＶＣＸＯ１１４０の
制御電圧を前記固定値発生装置２１４０の出力へと、切
り換えることにより、正規のシステムクロック再生を続
ける。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル放送受信
機に関するものである。
機に関するものである。
【０００２】
【従来の技術】近年発達してきた画像のデジタル圧縮符
号化技術を用いて、デジタル放送，ＤＳＭ（Ｄｉｇｉｔ
ａｌ Ｓｔｏｒａｇｅ Ｍｅｄｉａ）においてデジタル
圧縮画像復元装置を用いた各種機器が実用化され始めて
いる。
号化技術を用いて、デジタル放送，ＤＳＭ（Ｄｉｇｉｔ
ａｌ Ｓｔｏｒａｇｅ Ｍｅｄｉａ）においてデジタル
圧縮画像復元装置を用いた各種機器が実用化され始めて
いる。
【０００３】デジタル放送では、米国でのデジタル衛星
放送開始に続き、欧州や、日本を含むアジアなどでも、
デジタル衛星放送計画が進んでいる。
放送開始に続き、欧州や、日本を含むアジアなどでも、
デジタル衛星放送計画が進んでいる。
【０００４】従来、デジタル放送受信機は一般的に、図
３の様に構成される。図３は、デジタル放送受信機の一
例である標準的なデジタル衛星放送受信機の構成を示す
ブロック図である。
３の様に構成される。図３は、デジタル放送受信機の一
例である標準的なデジタル衛星放送受信機の構成を示す
ブロック図である。
【０００５】図３において、１００は、チューナ部で、
ＢＳ，ＣＳ等のＬＮＢからの中間周波から所望の物理チ
ャンネルを選択する。
ＢＳ，ＣＳ等のＬＮＢからの中間周波から所望の物理チ
ャンネルを選択する。
【０００６】１１０は復調装置、１２０は誤り訂正装置
で、選択された物理チャンネルからデジタル信号を再現
する。１３０は番組抽出分離装置で、多重されている複
数の番組から、所望の番組や番組情報を抽出するととも
に、圧縮信号デコードのためのシステムクロックの再生
を行う。１４０は圧縮画像復元装置（以下Ｖデコーダと
称す）で、符号化され圧縮された映像信号を復元する。
で、選択された物理チャンネルからデジタル信号を再現
する。１３０は番組抽出分離装置で、多重されている複
数の番組から、所望の番組や番組情報を抽出するととも
に、圧縮信号デコードのためのシステムクロックの再生
を行う。１４０は圧縮画像復元装置（以下Ｖデコーダと
称す）で、符号化され圧縮された映像信号を復元する。
【０００７】１５０はオンスクリーン合成装置で番組の
映像信号に、所望のオンスクリーン情報を多重する。
映像信号に、所望のオンスクリーン情報を多重する。
【０００８】１７０は圧縮音声信号復元装置（以下Ａデ
コーダと称す）で、符号化され圧縮された音声信号を復
元する。１６０は、映像信号エンコード装置で、映像信
号を所望の信号形式ＮＴＳＣ／ＰＡＬ等形式のベースバ
ンド信号にエンコードし、２１０のテレビモニタに接続
できるようにする。１８０は、マイコンで全体各部のシ
ステム制御を行う。１９０はオンスクリーン情報発生装
置で、マイコン１８０からの制御により電子番組ガイド
等、オンスクリーン情報を出力する。
コーダと称す）で、符号化され圧縮された音声信号を復
元する。１６０は、映像信号エンコード装置で、映像信
号を所望の信号形式ＮＴＳＣ／ＰＡＬ等形式のベースバ
ンド信号にエンコードし、２１０のテレビモニタに接続
できるようにする。１８０は、マイコンで全体各部のシ
ステム制御を行う。１９０はオンスクリーン情報発生装
置で、マイコン１８０からの制御により電子番組ガイド
等、オンスクリーン情報を出力する。
【０００９】２００は、ＩＣカードで、番組のスクラン
ブルを解くための暗号鍵複合や、視聴料金の管理等を行
う。以上のような構成により、番組は、テレビモニタ２
１０に表示されることとなる。
ブルを解くための暗号鍵複合や、視聴料金の管理等を行
う。以上のような構成により、番組は、テレビモニタ２
１０に表示されることとなる。
【００１０】さらに、番組抽出分離装置１３０に入力さ
れるトランスポートストリームについて図５を用いて説
明する。図５は番組抽出分離装置１３０へ入力されるト
ランスポートストリームの構成図である。
れるトランスポートストリームについて図５を用いて説
明する。図５は番組抽出分離装置１３０へ入力されるト
ランスポートストリームの構成図である。
【００１１】図５に示す様にトランスポートストリーム
は１８８バイト固定長からなるパケットの連続で構成さ
れる。システムクロック再生の基になる情報のプログラ
ムクロックリファレンス（Ｐｒｏｇｒａｍ Ｃｌｏｃｋ
Ｒｅｆｅｒｅｎｃｅ：以下、ＰＣＲと記す）は、この
トランスポートストリーム内のヘッダ部１０１０に位置
し、図５に示すように、４２ビット長で構成され、この
プログラムクロックリファレンス送出間隔に関する規定
は通常１００ｍｓｅｃ以内である。
は１８８バイト固定長からなるパケットの連続で構成さ
れる。システムクロック再生の基になる情報のプログラ
ムクロックリファレンス（Ｐｒｏｇｒａｍ Ｃｌｏｃｋ
Ｒｅｆｅｒｅｎｃｅ：以下、ＰＣＲと記す）は、この
トランスポートストリーム内のヘッダ部１０１０に位置
し、図５に示すように、４２ビット長で構成され、この
プログラムクロックリファレンス送出間隔に関する規定
は通常１００ｍｓｅｃ以内である。
【００１２】次に、このＰＣＲを用いた従来のシステム
クロック再生動作の一例について図４，図６を用いて説
明する。
クロック再生動作の一例について図４，図６を用いて説
明する。
【００１３】図４は従来の番組抽出分離装置１３０内の
システムクロック再生部の動作を示すブロック図、図６
は、図４の動作を説明するための信号波形図である。
システムクロック再生部の動作を示すブロック図、図６
は、図４の動作を説明するための信号波形図である。
【００１４】図４において、１０００はトランスポート
ストリームからＰＣＲを検出するＰＣＲ検出装置、１１
１０はデジタルフィルタ、１１２０はデジタル信号をア
ナログ電圧に変換するＤ／Ａ変換器、１１３０はアナロ
グのローパスフィルタ（ＬｏｗＰａｓｓＦｉｌｔｅ
ｒ）、１１４０は制御電圧により、発振周波数を可変可
能な電圧制御水晶発振器（ｖｏｌｔａｇｅ ｃｏｎｔｒ
ｏｌ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ：以下、
ＶＣＸＯと記す）、１１５０はクロック入力をカウント
するシステムクロックカウンタであり、このカウンタ値
を図ではＳＴＣで示している。１１００は前記ＰＣＲ値
と前記ＳＴＣ値との差を出力する周波数比較装置であ
る。
ストリームからＰＣＲを検出するＰＣＲ検出装置、１１
１０はデジタルフィルタ、１１２０はデジタル信号をア
ナログ電圧に変換するＤ／Ａ変換器、１１３０はアナロ
グのローパスフィルタ（ＬｏｗＰａｓｓＦｉｌｔｅ
ｒ）、１１４０は制御電圧により、発振周波数を可変可
能な電圧制御水晶発振器（ｖｏｌｔａｇｅ ｃｏｎｔｒ
ｏｌ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ：以下、
ＶＣＸＯと記す）、１１５０はクロック入力をカウント
するシステムクロックカウンタであり、このカウンタ値
を図ではＳＴＣで示している。１１００は前記ＰＣＲ値
と前記ＳＴＣ値との差を出力する周波数比較装置であ
る。
【００１５】まず、最初のＰＣＲすなわちＰＣＲ0を検
出するとシステムクロックカウンタ１１５０の初期値を
ＰＣＲ0に設定する。このとき、図６の様にＳＴＣ0とＰ
ＣＲ0は一致する。そして、周波数比較装置１１００は
「０」を出力し、デジタルフィルタ１１１０ではＶＣＸ
Ｏ１１４０の制御電圧を可変範囲の中心値にするための
デジタル値を出力し、Ｄ／Ａ１１２０の出力電圧とＬＰ
Ｆ１１３０の出力電圧は時刻０から１までの間、図６の
ように出力される。
出するとシステムクロックカウンタ１１５０の初期値を
ＰＣＲ0に設定する。このとき、図６の様にＳＴＣ0とＰ
ＣＲ0は一致する。そして、周波数比較装置１１００は
「０」を出力し、デジタルフィルタ１１１０ではＶＣＸ
Ｏ１１４０の制御電圧を可変範囲の中心値にするための
デジタル値を出力し、Ｄ／Ａ１１２０の出力電圧とＬＰ
Ｆ１１３０の出力電圧は時刻０から１までの間、図６の
ように出力される。
【００１６】次にＰＣＲ「1」を検出すると、このタイ
ミングでデジタルフィルタ１１１０では、周波数比較装
置１１００から出力されるシステムクロックカウンタ１
１５０のＳＴＣ1とＰＣＲ「1」の差から、制御電圧を計
算し出力する。この例では、ＳＴＣ1＞ＰＣＲ1であるた
め、デジタルフィルタ１１１０では制御電圧を可変範囲
のＭＩＮ値近くまで下げ時刻１から時刻２までの間、シ
ステムクロック発振周波数を低く制御する。このとき、
ＬＰＦ１１３０では一定の時定数を持っているため、Ｌ
ＰＦ出力電圧は、図６の様に徐々にＤ／Ａ出力に追従す
る。
ミングでデジタルフィルタ１１１０では、周波数比較装
置１１００から出力されるシステムクロックカウンタ１
１５０のＳＴＣ1とＰＣＲ「1」の差から、制御電圧を計
算し出力する。この例では、ＳＴＣ1＞ＰＣＲ1であるた
め、デジタルフィルタ１１１０では制御電圧を可変範囲
のＭＩＮ値近くまで下げ時刻１から時刻２までの間、シ
ステムクロック発振周波数を低く制御する。このとき、
ＬＰＦ１１３０では一定の時定数を持っているため、Ｌ
ＰＦ出力電圧は、図６の様に徐々にＤ／Ａ出力に追従す
る。
【００１７】さらに、ＰＣＲ2を検出すると、このタイ
ミングでデジタルフィルタ１１１０では、先の時と同様
にシステムクロックカウンタ１１５０のＳＴＣ2とＰＣ
Ｒ2の差から制御電圧を計算し出力する。この例では、
このときもＳＴＣ2＞ＰＣＲ2であるため、デジタルフィ
ルタ１１１０では制御電圧を可変範囲のＭＩＮ値近くま
で下げシステムクロック発振周波数を低く制御し続け
る。
ミングでデジタルフィルタ１１１０では、先の時と同様
にシステムクロックカウンタ１１５０のＳＴＣ2とＰＣ
Ｒ2の差から制御電圧を計算し出力する。この例では、
このときもＳＴＣ2＞ＰＣＲ2であるため、デジタルフィ
ルタ１１１０では制御電圧を可変範囲のＭＩＮ値近くま
で下げシステムクロック発振周波数を低く制御し続け
る。
【００１８】次に、ＰＣＲ3を検出すると、デジタルフ
ィルタ１１１０では、ＳＴＣ3とＰＣＲ3の差から制御電
圧を計算し出力するが、今度は、ＳＴＣ3＜ＰＣＲ3であ
るため、デジタルフィルタ１１１０では制御電圧を可変
範囲のＭＡＸ値近くまで上げシステムクロック発振周波
数を高く制御する。
ィルタ１１１０では、ＳＴＣ3とＰＣＲ3の差から制御電
圧を計算し出力するが、今度は、ＳＴＣ3＜ＰＣＲ3であ
るため、デジタルフィルタ１１１０では制御電圧を可変
範囲のＭＡＸ値近くまで上げシステムクロック発振周波
数を高く制御する。
【００１９】以上の様にしてフィードバック制御を続け
ることによりシステムクロックカウンタ値ＳＴＣはＰＣ
Ｒ値を追従し、ＶＣＸＯ制御電圧が正しく集束すること
でシステムクロック再生が行われることとなる。
ることによりシステムクロックカウンタ値ＳＴＣはＰＣ
Ｒ値を追従し、ＶＣＸＯ制御電圧が正しく集束すること
でシステムクロック再生が行われることとなる。
【００２０】なお、この例ではデジタルフィルタ１１１
０が比例制御を行わずに実際上、ＳＴＣとＰＣＲの大小
関係によりリレー制御を行っているが、これは、ＬＰＦ
１１３０の時定数がＰＣＲ伝送間隔に比して十分に大き
い系の制御方法の一例を示している。もちろんＬＰＦ１
１３０の時定数を小さくし、デジタルフィルタによる比
例制御系を構成することも可能ではあるが、ＣＰＵによ
るデジタル計算量が増大する特徴がある。
０が比例制御を行わずに実際上、ＳＴＣとＰＣＲの大小
関係によりリレー制御を行っているが、これは、ＬＰＦ
１１３０の時定数がＰＣＲ伝送間隔に比して十分に大き
い系の制御方法の一例を示している。もちろんＬＰＦ１
１３０の時定数を小さくし、デジタルフィルタによる比
例制御系を構成することも可能ではあるが、ＣＰＵによ
るデジタル計算量が増大する特徴がある。
【００２１】
【発明が解決しようとする課題】しかしながら、上記構
成によれば、例えばＰＣＲが正常に受信されないとき、
デジタルフィルタ１１１０では先のＰＣＲ受信結果に基
づく制御電圧を出力し続けることとなる。この時の従来
のシステムクロック再生回路の動作の一例を図７を用い
て説明する。図７は、図４のシステムクロック再生部の
ＰＣＲ非到着期間における動作を説明するための信号波
形図である。
成によれば、例えばＰＣＲが正常に受信されないとき、
デジタルフィルタ１１１０では先のＰＣＲ受信結果に基
づく制御電圧を出力し続けることとなる。この時の従来
のシステムクロック再生回路の動作の一例を図７を用い
て説明する。図７は、図４のシステムクロック再生部の
ＰＣＲ非到着期間における動作を説明するための信号波
形図である。
【００２２】いま、時刻（ｉ＋１）までは、ＰＣＲを正
常に受信し、それ以降はＰＣＲが非到着であるとする
と、デジタルフィルタ１１１０では、この、時刻（ｉ＋
１）の時のＶＣＸＯ制御電圧をそれ以降も図７のように
Ｄ／Ａ１１２０へと出力し続ける。この結果ＬＰＦ１１
３０の出力も、この例ではＭＩＮ電圧へと集束し、通常
のシステムクロック周波数からずれたシステムクロック
再生を行ってしまうこととなり、システムクロックを用
いて色副搬送波等を生成しているデジタルビデオエンコ
ーダ等が正常に機能しなくなる等の問題点を有してい
た。
常に受信し、それ以降はＰＣＲが非到着であるとする
と、デジタルフィルタ１１１０では、この、時刻（ｉ＋
１）の時のＶＣＸＯ制御電圧をそれ以降も図７のように
Ｄ／Ａ１１２０へと出力し続ける。この結果ＬＰＦ１１
３０の出力も、この例ではＭＩＮ電圧へと集束し、通常
のシステムクロック周波数からずれたシステムクロック
再生を行ってしまうこととなり、システムクロックを用
いて色副搬送波等を生成しているデジタルビデオエンコ
ーダ等が正常に機能しなくなる等の問題点を有してい
た。
【００２３】
【課題を解決するための手段】上記課題に対し、本発明
のデジタル放送受信装置は、トランスポートストリーム
中のＰＣＲ（＝Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅ
ｒｅｎｃｅ）フィールドからＰＣＲ値を検出するＰＣＲ
検出手段と、外部からの電圧制御によりクロック発振周
波数を制御し、システムクロック再生を行うＶＣＸＯ手
段（電圧制御発振手段）と、前記ＶＣＸＯ手段から出力
されるシステムクロックをクロック入力としカウント動
作を行うカウント手段と、前記ＰＣＲ検出手段がＰＣＲ
値を検出したタイミングに同期して前記カウント手段の
カウント値を読み出し、検出したＰＣＲ値との差を出力
する周波数比較手段と、前記周波数比較手段の出力を加
工するデジタルフィルタと、前記ＶＣＸＯ手段の発振周
波数制御電圧をデジタル信号から生成するＤ／Ａ変換手
段と、前記Ｄ／Ａ出力を平滑するＬＰＦ（＝ＬｏｗＰａ
ｓｓ Ｆｉｌｔｅｒ）と、ＰＣＲの一定期間以上の非検
出あるいはＰＣＲ値の不連続等の異常を検出するＰＣＲ
異常検出手段と、前記Ｄ／Ａ変換手段に固定値を出力可
能な固定値発生手段と、前記Ｄ／Ａ変換装置へ入力する
デジタル信号を前記周波数比較手段出力と前記固定値発
生手段出力とを、前記ＰＣＲ異常検出手段出力により切
り換える切換手段とを備えた構成を有する。
のデジタル放送受信装置は、トランスポートストリーム
中のＰＣＲ（＝Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅ
ｒｅｎｃｅ）フィールドからＰＣＲ値を検出するＰＣＲ
検出手段と、外部からの電圧制御によりクロック発振周
波数を制御し、システムクロック再生を行うＶＣＸＯ手
段（電圧制御発振手段）と、前記ＶＣＸＯ手段から出力
されるシステムクロックをクロック入力としカウント動
作を行うカウント手段と、前記ＰＣＲ検出手段がＰＣＲ
値を検出したタイミングに同期して前記カウント手段の
カウント値を読み出し、検出したＰＣＲ値との差を出力
する周波数比較手段と、前記周波数比較手段の出力を加
工するデジタルフィルタと、前記ＶＣＸＯ手段の発振周
波数制御電圧をデジタル信号から生成するＤ／Ａ変換手
段と、前記Ｄ／Ａ出力を平滑するＬＰＦ（＝ＬｏｗＰａ
ｓｓ Ｆｉｌｔｅｒ）と、ＰＣＲの一定期間以上の非検
出あるいはＰＣＲ値の不連続等の異常を検出するＰＣＲ
異常検出手段と、前記Ｄ／Ａ変換手段に固定値を出力可
能な固定値発生手段と、前記Ｄ／Ａ変換装置へ入力する
デジタル信号を前記周波数比較手段出力と前記固定値発
生手段出力とを、前記ＰＣＲ異常検出手段出力により切
り換える切換手段とを備えた構成を有する。
【００２４】本発明のシステムクロック再生回路によれ
ば、ＰＣＲ非到着期間にも最適なシステムクロック再生
を行うことが可能となり、デジタルビデオエンコーダ等
においても正常な色副搬送波の再生を続けることが可能
となる。
ば、ＰＣＲ非到着期間にも最適なシステムクロック再生
を行うことが可能となり、デジタルビデオエンコーダ等
においても正常な色副搬送波の再生を続けることが可能
となる。
【００２５】
【発明の実施の形態】本発明のデジタル放送受信機用シ
ステムクロック再生装置は、トランスポートストリーム
中のＰＣＲ（＝Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅ
ｒｅｎｃｅ）フィールドからＰＣＲ値を検出するＰＣＲ
検出装置と、外部からの電圧制御によりクロック発振周
波数を制御し、システムクロック再生を行うＶＣＸＯ装
置と、前記ＶＣＸＯ装置から出力されるシステムクロッ
クをクロック入力としカウント動作を行うカウント装置
と、前記ＰＣＲ検出装置がＰＣＲ値を検出したタイミン
グに同期して前記カウント装置のカウント値を読み出
し、検出したＰＣＲ値との差を出力する周波数比較装置
と、前記周波数比較装置出力を加工するデジタルフィル
タと、前記ＶＣＸＯ装置の発振周波数制御電圧をデジタ
ル信号から生成するＤ／Ａ変換装置と、前記Ｄ／Ａ出力
を平滑するＬＰＦ（＝Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅ
ｒ）と、ＰＣＲの一定期間以上の非検出あるいはＰＣＲ
値の不連続等の異常を検出するＰＣＲ異常検出装置と、
前記Ｄ／Ａ変換装置に固定値を出力可能な固定値発生装
置と、前記Ｄ／Ａ変換装置へ入力するデジタル信号を前
記周波数比較装置出力と前記固定値発生装置出力とを、
前記ＰＣＲ異常検出装置出力により切り換える切換手段
とを備えている。
ステムクロック再生装置は、トランスポートストリーム
中のＰＣＲ（＝Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅ
ｒｅｎｃｅ）フィールドからＰＣＲ値を検出するＰＣＲ
検出装置と、外部からの電圧制御によりクロック発振周
波数を制御し、システムクロック再生を行うＶＣＸＯ装
置と、前記ＶＣＸＯ装置から出力されるシステムクロッ
クをクロック入力としカウント動作を行うカウント装置
と、前記ＰＣＲ検出装置がＰＣＲ値を検出したタイミン
グに同期して前記カウント装置のカウント値を読み出
し、検出したＰＣＲ値との差を出力する周波数比較装置
と、前記周波数比較装置出力を加工するデジタルフィル
タと、前記ＶＣＸＯ装置の発振周波数制御電圧をデジタ
ル信号から生成するＤ／Ａ変換装置と、前記Ｄ／Ａ出力
を平滑するＬＰＦ（＝Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅ
ｒ）と、ＰＣＲの一定期間以上の非検出あるいはＰＣＲ
値の不連続等の異常を検出するＰＣＲ異常検出装置と、
前記Ｄ／Ａ変換装置に固定値を出力可能な固定値発生装
置と、前記Ｄ／Ａ変換装置へ入力するデジタル信号を前
記周波数比較装置出力と前記固定値発生装置出力とを、
前記ＰＣＲ異常検出装置出力により切り換える切換手段
とを備えている。
【００２６】そして、ＰＣＲ受信正常時のＶＣＸＯ制御
電圧の集束値を前記固定値とし、ＰＣＲ異常受信検出時
には直ちにＶＣＸＯ制御電圧を、前記周波数比較装置出
力から前記固定値に切り換えることにより、ＰＣＲ受信
異常時にも正規のシステムクロックの再生を続けるとい
う作用を有する。
電圧の集束値を前記固定値とし、ＰＣＲ異常受信検出時
には直ちにＶＣＸＯ制御電圧を、前記周波数比較装置出
力から前記固定値に切り換えることにより、ＰＣＲ受信
異常時にも正規のシステムクロックの再生を続けるとい
う作用を有する。
【００２７】（実施の形態１）以下、本発明の実施の形
態の一例を図１を参照しながら説明する。
態の一例を図１を参照しながら説明する。
【００２８】図１は本実施例におけるデジタル放送受信
機用システムクロック再生装置の要部の構成を示すブロ
ック図である。
機用システムクロック再生装置の要部の構成を示すブロ
ック図である。
【００２９】前述の図４、図６に示した従来装置の構成
と共通部については同符号を符しておりここでは説明を
省略する。
と共通部については同符号を符しておりここでは説明を
省略する。
【００３０】図１において、２１５０は切換スイッチ
で、デジタルフィルタ１１１０出力と固定値発生装置２
１４０出力から、Ｄ／Ａ変換器１１２０への信号を選択
出力する。
で、デジタルフィルタ１１１０出力と固定値発生装置２
１４０出力から、Ｄ／Ａ変換器１１２０への信号を選択
出力する。
【００３１】２１１０はＰＣＲの不連続を検出するため
の論理式の一例でここではＰＣＲとＳＴＣの差が一定量
α以上によりＰＣＲの不連続を検出する。
の論理式の一例でここではＰＣＲとＳＴＣの差が一定量
α以上によりＰＣＲの不連続を検出する。
【００３２】２１２０はＰＣＲの到着が規定時間以内に
行われなかったことを検出するための論理式の一例で先
に受信されたＰＣＲ値と現在のシステムクロックカウン
タ１１５０のカウンタ値ＳＴＣ（ｃ）との差が一定量β
以上によりＰＣＲ到着期間異常を検出する。
行われなかったことを検出するための論理式の一例で先
に受信されたＰＣＲ値と現在のシステムクロックカウン
タ１１５０のカウンタ値ＳＴＣ（ｃ）との差が一定量β
以上によりＰＣＲ到着期間異常を検出する。
【００３３】２１３０は論理和装置で、前記２つの論理
式の論理和をとることで、ＰＣＲ検出異常を出力する。
以上のようにして、ＰＣＲ異常検出装置２１００が構成
される。
式の論理和をとることで、ＰＣＲ検出異常を出力する。
以上のようにして、ＰＣＲ異常検出装置２１００が構成
される。
【００３４】次に２１４０は固定値発生回路で、ＰＣＲ
正常受信時のＰＣＲ値とＳＴＣ値の差の正負の符号比率
により、ＶＣＸＯ制御電圧を設定する。図中の式は０か
らＮ番目までのＰＣＲが正常に受信できたときの計算式
の一例を示している。
正常受信時のＰＣＲ値とＳＴＣ値の差の正負の符号比率
により、ＶＣＸＯ制御電圧を設定する。図中の式は０か
らＮ番目までのＰＣＲが正常に受信できたときの計算式
の一例を示している。
【００３５】以上のように構成されたデジタル放送受信
機用システムクロック再生装置について、以下、図２を
用いてその動作を説明する。
機用システムクロック再生装置について、以下、図２を
用いてその動作を説明する。
【００３６】図２は図１の動作を説明するための信号波
形図である。ＰＣＲを正常に検出しているとき、すなわ
ち図２に示す時刻（ｉ＋１）までについては、切換スイ
ッチ２１５０は図１の実線側にあり、従来例の時と同様
の動作であるためここでは説明を省略する。次に、ＰＣ
ＲがＰＣＲ検出装置１０００で検出されなくなり、一定
時間が過ぎると（図２に示す縦の一点鎖線の位置）、Ｐ
ＣＲ異常検出装置２１００は切換スイッチ２１５０を図
１の点線の位置に切り換え、Ｄ／Ａ変換機１１２０へは
固定値発生装置２１４０の出力を接続する。このとき、
固定値発生装置２１４０では、例えば図１に示す演算式
すなわちＰＣＲ値とＳＴＣ値の差の符号比率により、正
常時のＶＣＸＯ１１４０の制御電圧の集束値を保持して
いるため、再生されるシステムクロックの発振周波数
は、正常に維持できる。結果、ＰＣＲ非到着期間にも最
適なシステムクロック再生を行うことが可能となり、デ
ジタルビデオエンコーダ等においても正常な色副搬送波
の再生を続けることが可能となる。
形図である。ＰＣＲを正常に検出しているとき、すなわ
ち図２に示す時刻（ｉ＋１）までについては、切換スイ
ッチ２１５０は図１の実線側にあり、従来例の時と同様
の動作であるためここでは説明を省略する。次に、ＰＣ
ＲがＰＣＲ検出装置１０００で検出されなくなり、一定
時間が過ぎると（図２に示す縦の一点鎖線の位置）、Ｐ
ＣＲ異常検出装置２１００は切換スイッチ２１５０を図
１の点線の位置に切り換え、Ｄ／Ａ変換機１１２０へは
固定値発生装置２１４０の出力を接続する。このとき、
固定値発生装置２１４０では、例えば図１に示す演算式
すなわちＰＣＲ値とＳＴＣ値の差の符号比率により、正
常時のＶＣＸＯ１１４０の制御電圧の集束値を保持して
いるため、再生されるシステムクロックの発振周波数
は、正常に維持できる。結果、ＰＣＲ非到着期間にも最
適なシステムクロック再生を行うことが可能となり、デ
ジタルビデオエンコーダ等においても正常な色副搬送波
の再生を続けることが可能となる。
【００３７】
【発明の効果】以上のように本発明によれば、システム
クロック再生の基になる情報ＰＣＲが正常に受信されな
い際にも、システムクロック再生を行うＶＣＸＯの電圧
をＰＣＲ正常受信時の集束値へと維持することができる
ため、低廉な構成により安定したシステムクロック再生
を行うことが可能となり、デジタルビデオエンコーダ等
においても正常な色副搬送波の再生を続けることが可能
となる。
クロック再生の基になる情報ＰＣＲが正常に受信されな
い際にも、システムクロック再生を行うＶＣＸＯの電圧
をＰＣＲ正常受信時の集束値へと維持することができる
ため、低廉な構成により安定したシステムクロック再生
を行うことが可能となり、デジタルビデオエンコーダ等
においても正常な色副搬送波の再生を続けることが可能
となる。
【図１】本発明の第１の実施例におけるデジタル放送受
信機用システムクロック再生装置の要部の構成を示すブ
ロック図
信機用システムクロック再生装置の要部の構成を示すブ
ロック図
【図２】本発明の第１の実施例におけるデジタル放送受
信機用システムクロック再生装置の動作を説明するため
の信号波形図
信機用システムクロック再生装置の動作を説明するため
の信号波形図
【図３】従来のデジタル放送受信機の構成を示すブロッ
ク図
ク図
【図４】従来のデジタル放送受信機用システムクロック
再生装置の要部の構成を示すブロック図
再生装置の要部の構成を示すブロック図
【図５】トランスポートストリームパケットの構成を示
すパケット構成図
すパケット構成図
【図６】従来のデジタル放送受信機用システムクロック
再生装置の動作を説明するための信号波形図
再生装置の動作を説明するための信号波形図
【図７】従来のデジタル放送受信機用システムクロック
再生装置の問題点の動作を説明するための信号波形図
再生装置の問題点の動作を説明するための信号波形図
１０００ ＰＣＲ検出装置 １１００ 周波数比較装置 １１１０ デジタルフィルタ ２１５０ 切換手段 １１２０ Ｄ／Ａ変換機 １１３０ ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ） １１４０ ＶＣＸＯ １１５０ カウント装置 ２１４０ 固定値発生装置 ２１００ ＰＣＲ異常検出装置
Claims (3)
- 【請求項１】 トランスポートストリーム中のプログラ
ムクロックリファレンスを正常に受信している際には受
信したプログラムクロックリファレンスを基に通常のシ
ステムクロック再生を行い、受信異常の際には、過去に
正常に受信したプログラムクロックリファレンス値とシ
ステムクロックのカウント値の履歴を基に電圧制御手段
の電圧値を一定値に設定してシステムクロック再生を行
うことを特徴とするデジタル放送受信機用システムクロ
ック再生回路。 - 【請求項２】 トランスポートストリーム中のプログラ
ムクロックリファレンス値を検出するプログラムクロッ
クリファレンス検出手段と、外部からの電圧制御により
クロック発振周波数を制御してシステムクロック再生を
行う電圧制御発振手段と、前記電圧制御発振手段から出
力されるシステムクロックをクロック入力としカウント
動作を行うカウント手段と、前記プログラムクロックリ
ファレンス検出手段がプログラムクロックリファレンス
値を検出したタイミングに同期して前記カウント手段の
カウント値を、読み出したプログラムクロックリファレ
ンス値との差を出力する周波数比較手段と、前記周波数
比較手段の出力を加工するデジタルフィルタと、前記電
圧制御発振手段の発振周波数制御電圧をデジタル信号か
ら生成するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出
力を平滑化するローパスフィルタと、プログラムクロッ
クリファレンスの一定期間以上の非検出あるいはプログ
ラムクロックリファレンス値の不連続等の異常を検出す
るプログラムクロックリファレンス異常検出手段と、前
記Ｄ／Ａ変換手段に固定値を出力可能な固定値発生手段
と、前記Ｄ／Ａ変換手段へ入力するデジタル信号を前記
周波数比較手段の出力と前記固定値発生手段の出力と
を、前記プログラムクロックリファレンス異常検出手段
の出力により切り換える切換手段とを備えるデジタル放
送受信機用システムクロック再生回路。 - 【請求項３】 プログラムクロックリファレンス受信異
常の際の電圧制御発振手段の制御電圧値を、過去のプロ
グラムクロックリファレンス正常受信時のプログラムク
ロックリファレンス値とカウント手段のカウンタ値の差
の正、負の検出回数比により設定し、システムクロック
再生を行うことを特徴とする請求項２記載のデジタル放
送受信機用システムクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12675496A JPH09312634A (ja) | 1996-05-22 | 1996-05-22 | デジタル放送受信機用システムクロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12675496A JPH09312634A (ja) | 1996-05-22 | 1996-05-22 | デジタル放送受信機用システムクロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312634A true JPH09312634A (ja) | 1997-12-02 |
Family
ID=14943099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12675496A Pending JPH09312634A (ja) | 1996-05-22 | 1996-05-22 | デジタル放送受信機用システムクロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312634A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710814B1 (en) | 1998-11-04 | 2004-03-23 | Sharp Kabushiki Kaisha | Digital broadcast receiving system for detecting short-breaks and holding information based on same |
| EP1758288A1 (en) * | 2004-05-28 | 2007-02-28 | Matsushita Electric Industrial Co., Ltd. | Transport stream processing device and transport stream processing method |
| EP1936625A2 (en) | 2006-12-18 | 2008-06-25 | Hitachi, Ltd. | Recording device, recording method and reproducing device |
-
1996
- 1996-05-22 JP JP12675496A patent/JPH09312634A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710814B1 (en) | 1998-11-04 | 2004-03-23 | Sharp Kabushiki Kaisha | Digital broadcast receiving system for detecting short-breaks and holding information based on same |
| EP1758288A1 (en) * | 2004-05-28 | 2007-02-28 | Matsushita Electric Industrial Co., Ltd. | Transport stream processing device and transport stream processing method |
| EP1758288A4 (en) * | 2004-05-28 | 2008-04-16 | Matsushita Electric Ind Co Ltd | TRANSPORT CURRENT PROCESSING DEVICE AND TRANSPORT CURRENT PROCESSING METHOD |
| US7706400B2 (en) | 2004-05-28 | 2010-04-27 | Panasonic Corporation | Transport stream processing device and transport stream processing method |
| EP1936625A2 (en) | 2006-12-18 | 2008-06-25 | Hitachi, Ltd. | Recording device, recording method and reproducing device |
| US8346054B2 (en) | 2006-12-18 | 2013-01-01 | Hitachi, Ltd. | Recording device, recording method and reproducing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512884B1 (en) | Method and apparatus for synchronized play back of audio-video signals | |
| US6021168A (en) | Clock recovery circuit and method for MPEG-2 system decoder | |
| JPH11317768A (ja) | 伝送システム、送信装置、記録再生装置、および記録装置 | |
| JPH10334615A (ja) | 基準クロック再生装置および記録装置 | |
| JP4257478B2 (ja) | 記録再生装置 | |
| JPH1155626A (ja) | テレビジョン信号符号化装置およびテレビジョン信号記録装置 | |
| JPH11112982A (ja) | Ｍｐｅｇデータ受信装置 | |
| JPH09312634A (ja) | デジタル放送受信機用システムクロック再生回路 | |
| JP3233850B2 (ja) | デジタル放送受信システム | |
| US20030018983A1 (en) | Data broadcasting service system of storage type | |
| JP2001309273A (ja) | ディジタル放送受信装置 | |
| JP3128959B2 (ja) | ディジタル記録再生装置 | |
| JP3969083B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP2002010217A (ja) | ビデオ信号処理装置 | |
| JPH06181580A (ja) | ディジタルｖｔｒ | |
| JP3539116B2 (ja) | トランスポートストリーム発生装置 | |
| JP3465218B2 (ja) | 符号化装置及び復号化装置 | |
| JP3534710B2 (ja) | デジタル放送受信システム | |
| JP3557874B2 (ja) | デジタル放送受信機 | |
| JP2718374B2 (ja) | Ｅｄ２受信機 | |
| JP4288804B2 (ja) | データ復号装置及びデータ復号方法 | |
| JPH11191759A (ja) | 標本化クロック再生回路 | |
| JPH0877708A (ja) | 記録装置と再生装置 | |
| JP2001069414A (ja) | デジタル放送受信機 | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 |