JPH10334615A - 基準クロック再生装置および記録装置 - Google Patents

基準クロック再生装置および記録装置

Info

Publication number
JPH10334615A
JPH10334615A JP13642897A JP13642897A JPH10334615A JP H10334615 A JPH10334615 A JP H10334615A JP 13642897 A JP13642897 A JP 13642897A JP 13642897 A JP13642897 A JP 13642897A JP H10334615 A JPH10334615 A JP H10334615A
Authority
JP
Japan
Prior art keywords
time information
packet
identification number
adaptation field
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13642897A
Other languages
English (en)
Inventor
Manabu Sasamoto
学 佐々本
Takanori Eda
隆則 江田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13642897A priority Critical patent/JPH10334615A/ja
Publication of JPH10334615A publication Critical patent/JPH10334615A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】ディジタルVTRがディジタル放送受信機から
の圧縮映像、音声信号を記録する場合、時間情報をもと
に圧縮時に用いられた基準クロックを再生して、記録動
作を行う必要がある。 【解決手段】ディジタルインターフェース回路からの複
数編成チャンネルの映像、音声、PCR等のパケット列
から、アダプテーションフィールドコントロール検出回
路、PCRフラグ検出回路によりアダプテーションフィ
ールド内のPCRフラグを検出し、そのパケットのPI
DをPID記憶回路に記憶する。次にPCRが到達した
ときには、PID比較回路によりPIDを比較し、一致
した場合にPCRの記憶を行うことでその編成チャンネ
ルのPCRを抜き出す。すなわち、伝送されてきた複数
編成チャンネルのパケット列からそのPCRを獲得する
ために、PSIテーブルからのPIDの参照を行う必要
がなく、簡単な回路構成でPCRが獲得できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基準クロック再生
装置に関し、特に、ディジタルインターフェースを介し
て伝送された、処理の基準となる時間情報を含み所定の
パケット形式のディジタル映像、音声信号のパケットデ
ータから、前記時間情報を抽出してその時間情報を基に
基準クロックを再生する基準クロック再生装置および記
録装置に関する。
【0002】
【従来の技術】近年、ディジタル技術を用いた画像、音
声等のデータ圧縮の研究が進み、これらデータの蓄積、
伝送が容易にできるようになった。これに伴い、放送の
分野においてもディジタル化が急速に進められている。
【0003】例えば、アナログ映像、音声信号をMPE
G(Moving Picture Experts Group)規格を用いて高能
率にディジタル圧縮符号化し、衛星や同軸ケーブルを通
して放送するシステムが知られている。このディジタル
放送を受信するための装置として、セットトップボック
スと呼ばれるディジタル放送受信機がある。
【0004】また、家庭用の映像、音声信号記録再生機
器としては、磁気テープを用い、ディジタルTV放送な
どのディジタル圧縮符号化された映像及び音声信号をデ
ィジタル信号のまま記録し再生できるディジタルVTR
の開発が進められている。
【0005】このディジタル放送受信機とディジタルV
TRは、ディジタルインターフェースで接続され、受信
したディジタル放送を高品質で保存可能となる。
【0006】複数の情報が多重されて伝送されてくるデ
ィジタル信号を受信して所望の番組を選択する技術が、
特開平8−56350に述べられている。また、回転磁
気ヘッドを用いたディジタルVTRについては、例え
ば、特開平5−174496号に記載されている。
【0007】さらに、ディジタル放送受信機とディジタ
ルVTRをディジタルインターフェースで接続したディ
ジタル放送記録システムについて、アイイーイーイー
トランザクションス オン コンシューマー エレクト
ロニクス、第42巻3号、1996年8月、617〜6
22頁(IEEE Transactions on Consumer Electronics,
Vol. 42, No.3, August 1996,p617~622 「Newly Develo
ped D-VHS Digital Tape Recording System for the M
ultimedia Era」)に詳しく述べらている。
【0008】
【発明が解決しようとする課題】ディジタル放送をディ
ジタルVTRで記録する場合、到来するデータの集まり
であるパケット列の時間間隔を再生時にも再現しなけれ
ばならない。そこで、このようなデータを記録するディ
ジタルVTRでは、記録するパケット列中に格納されて
いる圧縮符号化の際の時間情報を抜き出して、圧縮符号
化に用いられた基準クロックを再生して、その基準クロ
ックを基に、記録動作を行う必要がある。本発明の目的
は、複雑な処理を経ることなく、簡単な回路構成で、パ
ケットデータから、基準クロックを得る基準クロック再
生装置および記録装置を提供することにある。
【0009】
【課題を解決するための手段】上記課題を達成するた
め、処理の基準となる時間情報をプログラム毎に含み、
所定のパケット形式で伝送される複数のプログラムが多
重化されたパケット列のうち、複数プログラムのパケッ
ト列を入力し、前記パケット列から、処理の基準となる
時間情報を抽出して、その時間情報を基に基準クロック
を再生する基準クロック再生装置において、パケット識
別番号検出手段と、パケット識別番号記憶手段と、パケ
ット識別番号比較手段と、時間情報抽出手段と、クロッ
ク発生手段とを備え、入力されるパケットから、前記時
間情報検出手段により、時間情報を検出した場合、最初
に到達した時間情報を格納しているパケットのパケット
識別番号を記憶するとともに、前記パケットの時間情報
を前記時間情報抽出手段により抽出し、次に到達するパ
ケットからは、そのパケット識別番号と前記パケット識
別番号記憶手段で記憶している前記パケット識別番号と
を前記パケット識別番号比較手段により比較して、一致
した場合に、前記パケットの時間情報を前記時間情報抽
出手段により抽出して、その時間情報を基に前記クロッ
ク発生手段により、基準クロックを再生することにより
実現する。
【0010】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
【0011】なお、以下の説明において、本実施例で扱
うディジタル信号として、国際標準である、MPEG2
方式を用いた例を示す。
【0012】図1は、本発明における記録再生装置のブ
ロック構成を示す図である。
【0013】同図中、100は記録再生装置、200は
ディジタル放送受信装置、101はディジタル放送信号
等の入出力端子、102はディジタルインターフェース
回路、103は基準クロック再生回路、1041はタイ
ムスタンプ回路、1042は記録信号処理回路、105
1は記録アンプ、1052は再生アンプ、1053は回
転ドラム、1054は磁気ヘッド、106は磁気テー
プ、107はサーボ回路、1081は再生信号処理回
路、1082はタイムスタンプ除去回路、109は発振
器、201は、ディジタル放送波を入力する入力端子、
202はチューナ、203は復調および誤り訂正回路、
204は選択回路、205は基準クロック再生回路、2
06はMPEGデコーダ、207は、映像・音声出力端
子、208は、ディジタルインターフェース回路、20
9はディジタル放送信号等の入出力端子である。
【0014】放送局より放送されたディジタル放送波
は、入力端子201からディジタル放送受信装置200
に入力される。放送波は、例えば、衛星を用いたディジ
タル衛星放送、地上波あるいはケーブルを介したディジ
タル放送等である。ここで、映像および音声信号は、M
PEG方式により、放送局側において圧縮、パケット化
されているとする。
【0015】チューナ202は、入力された放送波を受
信し、制御回路(図示せず)によって指定された周波数
の放送波に同調、検波を行う。検波された受信信号は、
例えば4相位相変調(QPSK)のような変調方式で変
調されており、次の、復調および誤り訂正回路203に
おいて、復調、さらに誤り訂正処理が施される。ここで
得られたディジタル信号は、図2(a)に示すように、
複数のチャンネルの圧縮映像、音声信号等のパケットが
多重化された多重化信号(Transport Stream、以下TS
と表記)形式となっている。パケットの大きさとして
は、MPEG2規格の場合188バイトに規定されてい
る。
【0016】選択回路204は、復調されたTSの中か
ら、制御回路(図示せず)によって指定されたチャンネ
ルの映像信号および音声信号を復号するのに必要なパケ
ットのみを選択して取り出す(図2(b))。選択回路
204の動作フローを図3に示す。まず、利用者は、視
聴したい番組の編成チャンネルを入力する。編成チャン
ネルとは、一つの番組を構成する映像、音声等をまとめ
た呼び方であり、従来のアナログ放送でいうテレビのチ
ャンネルに相当する。また、ディジタル放送において
は、一般的に複数の番組が多重された一つの周波数を物
理チャンネルと呼ぶ。すなわち、物理チャンネルは、複
数の編成チャンネルで構成される。
【0017】次に、現在受信しているTSに含まれるP
AT(Program Association Table)を受信する。PA
Tは、MPEG2規格で規定されているPSI(Progra
m Specific Information)の中のテーブルの一つであ
る。PATを受信したら、指定された編成チャンネルを
構成する映像、音声等のパケットの識別番号であるPI
D(Packet ID)が記述されているPMT(Program Map
Table)のPIDをPATから取得し、前記PIDを有
するPMTを受信する。PIDは各パケットのヘッダの
部分に格納されている。また、PMTはPSIのテーブ
ルの一つである。このPMTには受信中のTSに含まれ
る各編成チャンネルを構成する映像、音声および、映
像、音声信号の圧縮の際に用いた基準クロックによって
計時された時間情報を示すPCR(Program Clock Refe
rence)等のパケットのPIDが記述されており、所望
の番組の映像、音声、PCR等のPIDを取得する。も
し、現在受信している物理チャンネルに所望の編成チャ
ンネルがない場合は、PSIの一つであり、編成チャン
ネルと物理チャンネルの関係が記述されているNIT
(Network Information Table)を受信し、所望の編成
チャンネルが含まれる物理チャンネルを取得し、その物
理チャンネルに移行する。物理チャンネルの移行は、チ
ューナ202の同調周波数を変更することで行われる。
【0018】ここで、選択回路204は映像、音声を格
納しているPIDを持つパケット列をMPEGデコーダ
206に供給するとともに、PCRを格納しているPI
Dを持つパケット列を基準クロック再生回路205に供
給する。基準クロック再生回路205は、パケット内の
時間情報を基に、圧縮の際に用いられた基準クロックの
周波数を再生し、MPEGデコーダ206は、その再生
した基準クロックを基準にして、圧縮されたディジタル
映像、音声信号の伸長を行い、映像および音声を復元す
る。復元された映像、音声信号は、出力端子206から
出力され、利用者は、モニターテレビ等を通して、映
像、音声信号を視聴することができる。
【0019】次に、記録再生装置100の記録動作につ
いて説明する。
【0020】選択回路204は、複数の編成チャンネル
で構成される、ある物理チャンネルのうち、全ての編成
チャンネルあるいは、選択されたいくつかの編成チャン
ネルの映像、音声、PCR等のパケット列をディジタル
インターフェース回路208に供給する。このディジタ
ルインターフェース回路208は、例えばIEEE13
94のような高速ディジタルバスインターフェース等の
プロトコルを実現するものであり、入力されたパケット
列の時間間隔を維持しながら、高速にデータを伝送する
機能を持つ。入出力端子209、101を介し、伝送さ
れたデータは、ディジタルインターフェース回路102
により、選択回路204から出力された複数編成チャン
ネルの映像、音声、PCR等のパケット列の時間間隔を
再現しながら、基準クロック再生回路103および、タ
イムスタンプ回路1041に供給される。
【0021】ここで、TSのパケットの構成について、
図2を用いて説明する。同図(a)に示すように、一つ
の物理チャンネルには、複数の編成チャンネルが存在す
る。この中から、同図(c)に示すように、この例で
は、93チャンネルと115チャンネルの編成チャンネ
ルがディジタルインターフェース回路208に供給され
る。TSのパケットは同図(d)に示すように、主にヘ
ッダ11(a)およびデータ11(b)により構成され
ている。さらに同図(c)示すように、ヘッダ11
(a)には、アダプテーションフィールドコントロール
111と呼ばれる領域があり、このヘッダにアダプテー
ションフィールドと呼ばれる領域が存在するか否かを示
す。また、パケットの識別番号であるPID113が格
納されている。前述のように、各パケットに、編成チャ
ンネルを構成する映像、音声、PCRなど、どの情報が
格納されているかを識別するためには、このPIDを獲
得する必要がある。アダプテーションフィールドコント
ロール111がアダプテーションフィールドの存在を示
す場合、同図(f)に示すアダプテーションフィールド
112が定義される。さらに、このアダプテーションフ
ィールドには、PCRフラグ1121があり、アダプテ
ーションフィールド112にPCRが格納されているか
どうかを示す。このPCRフラグ1121がPCRの存
在を示す場合、PCR1122には、前述の、映像、音
声信号の圧縮の際に用いた基準クロックによって計時さ
れた時間情報を示すPCRが格納されている。すなわ
ち、PCRは、パケットのアダプテーションフィールド
内に格納されている。
【0022】図4は、基準クロック再生回路103のブ
ロック構成の一例を示す図である。301は入力端子、
302はアダプテーションフィールドコントロール検出
回路、303はPCRフラグ検出回路、304はPCR
記憶回路、305はカウンタ、306は減算器、307
は差分記憶回路、308はPWM発生回路、309はロ
ーパスフィルタ(LPF)、310は電圧制御水晶発振
器、311は出力端子、312はPID検出回路、31
3はPID記憶回路、314はPID比較回路である。
【0023】入力端子301には、前述のディジタルイ
ンターフェース回路102から複数の編成チャンネルの
映像、音声、PCR等のパケット列が入力される。アダ
プテーションフィールドコントロール検出回路302
は、入力されたパケット列の中からアダプテーションフ
ィールドコントロールがアダプテーションフィールドの
存在を示している場合、それを検出する。次に、アダプ
テーションフィールドコントロール検出回路302がア
ダプテーションフィールドの存在を検出すると、PCR
フラグ検出回路303は、さらに、そのアダプテーショ
ンフィールドの中のPCRフラグを参照し、そのアダプ
テーションフィールドがPCRを格納しているかどうか
を検出する。PCRフラグ検出回路303がPCRの存
在を検出すると、その旨をPCR記憶回路304と、カ
ウンタ305、さらにPID記憶回路に伝達する。それ
に従って、PCR記憶回路304は、検出したPCRの
値を記憶する。また、カウンタ305は最初にそのPC
Rの値を初期値として設定する。さらに、PID検出回
路312は、到来するパケットのPIDを検出してお
り、最初のPCR検出回路303からのPCR検出の信
号を受け、PID記憶回路313に、そのパケットすな
わち、複数の編成チャンネルのパケット列のうち、最初
に到来したPCRを格納しているパケットのPIDを記
憶させる。
【0024】減算器306はカウンタ305の値からP
CR記憶回路304の値を減算し、誤差値として出力す
る。差分記憶回路307はPCRフラグ検出回路303
からの指示で減算器306の演算結果値を記憶する。最
初にPCRが到達したとき、この差分記憶回路307の
値はゼロになる。差分記憶回路307の値は、PWM発
生回路308に供給される。PWM発生回路308は、
誤差値に応じて、その出力パルスのデューティ比を変化
させる。その出力パルスは、LPF309により平滑さ
れ、電圧制御水晶発振器310に入力される。電圧制御
水晶発振器310は、その制御電圧であるLPF309
からの入力によりその発振周波数を変化させ、クロック
信号としてカウンタ305、および出力端子311に出
力する。カウンタ305は、電圧制御水晶発振器310
からのクロック信号をもとに、初期値から計数してい
く。次にPCRが到来した時には、カウンタ305は初
期値の設定は行わずに、計数を続行する。
【0025】ここで、次に到来するPCRの獲得は、P
ID記憶回路313に記憶されているPIDの値を、P
ID比較回路314が、到来してくるパケットのPID
と比較し、一致したところでPCR記憶回路304にそ
の旨を伝え、PCR記憶回路304がそのパケットから
PCRの情報を記録する。到来してくるパケットは、複
数の編成チャンネルを含んでおり、各々の編成チャンネ
ルで、個別のPCRを格納している。従って、アダプテ
ーションフィールドおよびPCRフラグは、PCRを格
納しているパケット全てで検出されるが、PIDの判別
を加えることで、一つの編成チャンネルのPCRを獲得
することができ、PCRの連続性が失われない。
【0026】このように、基準クロック再生回路301
は、いわゆるPLL(Phase Lock Loop)構成となって
おり、結果として、この電圧制御水晶発振器310のク
ロック信号は、映像、音声信号の圧縮の際に放送局側で
用いた基準クロックに同期することになる。なお、電圧
制御水晶発振器310は、通常その中心発振周波数とし
て27MHzが選ばれる。
【0027】図5に、基準クロック再生回路301の動
作タイミングを示す。入力されるTSのパケットには、
前述のPCRが各編成チャンネル毎に、全パケットでは
なく、いくつかのパケットにちりばめられ格納されてい
る。MPEG2規格では、PCRを格納しているパケッ
トの時間間隔として100ms以内と定められている。
最初に、前述のように、アダプテーションフィールドコ
ントロールおよびPCRフラグによりPCRの存在を確
認すると、PCR記憶回路304とカウンタ305に、
到来したPCRの値が格納および設定されるとともに、
PID記憶回路313にPIDが記憶される。このと
き、差分記憶回路307にも減算器306の結果が格納
される。例えば、最初に到来したパケットのPCRの値
が16でPIDが32とすると、そのPCR値16がP
CR記憶回路304に記憶され、またカウンタ305の
初期値として設定され、また、PID記憶回路に32が
記憶される。減算器306での減算の結果はゼロである
ので、PWM発生回路308はデューティ50%のパル
スを出力する。このとき、LPF309の出力は、ある
一定の電位を保つ。従って、電圧制御水晶発振器310
の発振周波数は一定である。次のPCRが到来した時
に、最初に記憶したPIDと同一のPIDを持つパケッ
トが到来したときに、PCR記憶回路にそのPCR値が
記憶され、再び、カウンタ値との減算および結果の記憶
が行われる。図では、PIDが16のパケットがPCR
を格納しているが、このパケットは無視する。次のPI
Dが32のパケットのPCRを獲得する。このとき、カ
ウンタ値には初期値の設定は行われない。例えば、到来
したPCRの値が115、カウンタ値が110とする
と、減算結果はマイナス5となる。この場合、PWM発
生回路308はハイレベルの比率が高いパルスを出力す
る。この比率は、例えばルックアップテーブルを用意
し、演算結果と照らし合せて、比率を決定する。そのた
め、LPF309の出力電圧は徐々に上昇し、それによ
り電圧制御水晶発振器310の発振周波数が高くなる
と、到来したPCR値とカウンタ305の計数値の差が
縮まる方向に作用する。同様に、減算器306の結果が
正の場合、PWM発生回路308の出力パルスはローレ
ベルの比率の高いパルスとなり、LPF309の出力電
圧は減少し、電圧制御水晶発振器310の発振周波数が
低くなる。以上のような制御により、電圧制御水晶発振
器310のクロック信号の発振周波数は、映像、音声信
号の圧縮の際に放送局側で用いた基準クロックの発振周
波数と一致することになり、この基準クロック再生回路
103により、基準クロック信号を復元することができ
る。
【0028】すなわち、ディジタルインターフェース回
路102を介して伝送されてきた複数編成チャンネルの
パケット列からそのPCRを獲得するために、前述のP
SIテーブルからのPIDの参照を行う必要がない。従
って、簡単な回路構成でPCRの獲得が可能である。
【0029】再び図1に戻って説明する。基準クロック
再生回路103で復元された基準クロックは、タイムス
タンプ回路1041および記録信号処理回路1042に
供給される。タイムスタンプ回路1041では、ディジ
タルインターフェース回路102からの各パケットに、
基準クロック再生回路103からの基準クロックをもと
に、各パケットの到来時刻をタイムスタンプとして付加
する。タイムスタンプとしては、例えば4バイトとし、
パケットデータと合わせて192バイトのパケットとし
て記録信号処理回路1042に渡す。記録信号処理回路
1042では、所定の制御符号、誤り訂正符号等を付加
し、記録信号として、記録アンプ1051に供給する。
また、サーボ回路107は基準クロック再生回路103
からの基準クロックを基に動作する記録信号処理回路1
042からの基準信号により、回転ドラム1053の回
転位相を制御し、回転ドラム1053に搭載された磁気
ヘッド1054により、磁気テープ106上に、所定の
記録トラックを形成し、記録される。以上のような処理
により、利用者が選択した番組を磁気テープ上に記録す
ることが可能となる。
【0030】次に、再生動作について説明する。
【0031】再生時には、発振器109が27MHzの
周波数で発振する水晶発振器等により基準クロックを発
生する。その基準クロックは、再生信号処理回路108
1、タイムスタンプ除去回路1082に供給され、サー
ボ回路107には、再生信号処理回路1081からの基
準信号が入力される。サーボ回路107は、回転ドラム
1053の回転位相を制御し、磁気テープ106上の記
録トラックを走査する磁気ヘッド1054により記録ト
ラックから再生信号が得られ、再生アンプ1052によ
り増幅されて、再生信号処理回路1081に再生信号が
入力される。再生信号処理回路1081では、誤り訂正
処理等を行い、192バイトのパケットを再生する。タ
イムスタンプ除去回路1082は、発振器109の基準
クロックで動作する時間情報を発生する計時機能をも
ち、記録時にパケットに付加されたタイムスタンプと、
タイムスタンプ除去回路1082で得られた時間情報と
が一致した時点で、タイムスタンプを取り除き、188
バイトのパケットをディジタルインターフェース回路1
02に出力する。以上のような動作により、記録時に入
力されたパケット列の各パケットの時間間隔を保ったま
ま、そのパケット列を再生することが可能となる。
【0032】再生されたパケット列は、ディジタルイン
ターフェース回路102、208を経て各パケットの時
間間隔を維持しながら、選択回路204に供給され、放
送波の受信時と同様の動作により、利用者は、磁気テー
プ上の情報を視聴することができる。
【0033】以上の実施例では、扱うディジタル信号と
して、MPEG2規格のパケットを例に示したが、これ
に限定するものではない。また、扱う情報は、映像、音
声信号のみならず、コンピュータプログラム等のディジ
タルデータでもかまわない。さらに、基準クロック再生
回路として、PLL構成の例を示したが、これに限定す
るものではなく、例えば、入力データにより発振周波数
を設定可能な発振器を用い、差分記憶回路の出力を入力
して発振周波数を制御してもよい。また、本実施例で
は、回転ヘッド型磁気記録装置を例に示したが、これら
に限定するものではなく、例えば記録媒体として、光デ
ィスク、半導体メモリを利用したものでもよい。さら
に、ディジタルインターフェースの例として、IEEE
1394高速ディジタルバスインターフェースの例を示
したがこれに限定するものではない。
【0034】
【発明の効果】以上、説明したように、伝送されたパケ
ット列に含まれる時間情報を簡単な回路構成で獲得し、
基準クロックを再生することが可能となる。
【図面の簡単な説明】
【図1】本発明による記録再生装置の一実施例を示すブ
ロック図である。
【図2】パケットの多重方式およびパケットの構造を示
す図である。
【図3】ディジタル放送受信装置の基準クロック再生回
路の動作フローチャート図である。
【図4】本発明による記録再生装置の基準クロック再生
回路の一実施例を示すブロック図である。
【図5】本発明による記録再生装置の基準クロック再生
回路の動作タイミングを示す図である。
【符号の説明】
100…記録再生装置、102…ディジタルインターフ
ェース回路、103…基準クロック再生回路、1041
…タイムスタンプ回路、1042…記録信号処理回路、
1053…回転ドラム、106…磁気テープ、107…
サーボ回路、1081…再生信号処理回路、1082…
タイムスタンプ除去回路、200…ディジタル放送受信
装置、202…チューナ、203…復調および誤り訂正
回路、204…選択回路、205…基準クロック再生回
路、206…MPEGデコーダ、208…ディジタルイ
ンターフェース回路、302…アダプテーションフィー
ルドコントロール検出回路、303…PCRフラグ検出
回路、304…PCR記憶回路、305…カウンタ、3
06…減算器、307…差分記憶回路、308…PWM
発生回路、309…ローパスフィルタ、310…電圧制
御水晶発振器、312…PID検出回路、313…PI
D記憶回路、314…PID比較回路。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】一つのパケットが、ヘッダ部とデータ部で
    構成され、 前記ヘッダ部は、そのヘッダ部を拡張するアダプテーシ
    ョンフィールドが格納されているかどうかを示すアダプ
    テーションフィールドフラグと、そのアダプテーション
    フィールドフラグが前記アダプテーションフィールドの
    格納を示す場合には前記アダプテーションフィールドと
    を含み、 前記アダプテーションフィールドは、処理の基準となる
    時間情報が格納されているかどうかを示す時間情報フラ
    グと、その時間情報フラグが前記時間情報の格納を示す
    場合には前記時間情報とを含み、 さらに、前記ヘッダ部は、前記パケットが少なくとも前
    記時間情報を格納していることを識別するため割り当て
    られたパケット識別番号を含み、 前記時間情報は、各プログラム毎に一連の時間情報とし
    て与えられ、 前記時間情報を格納している前記パケットには、各プロ
    グラム毎に固有の前記パケット識別番号が割り当てられ
    て格納されており、 前記パケット形式で伝送される一つのプログラムあるい
    は複数のプログラムが多重化されたパケット列のうち、
    一プログラムあるいは複数プログラムのパケット列が入
    力され、そのパケット列から、前記時間情報を抽出し
    て、その時間情報を基に基準クロックを再生する基準ク
    ロック再生装置であって、 アダプテーションフィールドフラグ判別手段と、 時間情報フラグ判別手段と、 時間情報抽出手段と、 パケット識別番号検出手段と、 パケット識別番号記憶手段と、 パケット識別番号比較手段と、 クロック発生手段とを備え、 入力される前記パケットから、 最初に到来する前記時間情報は、前記アダプテーション
    フィールドフラグ判別手段により、前記アダプテーショ
    ンフィールドが格納されていると判別され、かつ、 前記時間情報フラグ判別手段により、前記時間情報が格
    納されていると判別された場合、 前記パケットの前記パケット識別番号を前記パケット識
    別番号記憶手段により記憶するとともに、 前記パケットの前記アダプテーションフィールド内の前
    記時間情報を前記時間情報抽出手段により抽出し、 次から到来する前記時間情報は、入力されるパケットか
    ら前記パケット識別番号検出手段で検出した前記パケッ
    ト識別番号と、前記パケット識別番号記憶手段で記憶し
    ているパケット識別番号とを前記パケット識別番号比較
    手段により比較して、一致した場合に、そのパケットの
    アダプテーションフィールド内の時間情報を前記前記時
    間情報抽出手段により抽出して、その時間情報を基に前
    記クロック発生手段により、基準クロックを再生するこ
    とを特徴とする基準クロック再生装置。
  2. 【請求項2】一つのパケットが、ヘッダ部とデータ部で
    構成され、 前記ヘッダ部は、そのヘッダ部を拡張するアダプテーシ
    ョンフィールドが格納されているかどうかを示すアダプ
    テーションフィールドフラグと、そのアダプテーション
    フィールドフラグが前記アダプテーションフィールドの
    格納を示す場合には前記アダプテーションフィールドと
    を含み、 前記アダプテーションフィールドは、処理の基準となる
    時間情報が格納されているかどうかを示す時間情報フラ
    グと、その時間情報フラグが前記時間情報の格納を示す
    場合には前記時間情報とを含み、 さらに、前記ヘッダ部は、前記パケットが少なくとも前
    記時間情報を格納していることを識別するため割り当て
    られたパケット識別番号を含み、 前記時間情報は、各プログラム毎に一連の時間情報とし
    て与えられ、 前記時間情報を格納している前記パケットには、各プロ
    グラム毎に固有の前記パケット識別番号が割り当てられ
    て格納されており、 前記パケット形式で伝送される一つのプログラムあるい
    は複数のプログラムが多重化されたパケット列のうち、
    一プログラムあるいは複数プログラムのパケット列が入
    力され、そのパケット列から、前記時間情報を抽出し
    て、その時間情報を基に基準クロックを再生する基準ク
    ロック再生装置を備え、その基準クロックを基に記録処
    理を行い、前記パケット列を記録媒体に記録する記録装
    置であって、 前記基準クロック再生装置は、 アダプテーションフィールドフラグ判別手段と、 時間情報フラグ判別手段と、 時間情報抽出手段と、 パケット識別番号検出手段と、 パケット識別番号記憶手段と、 パケット識別番号比較手段と、 クロック発生手段とを備え、 入力される前記パケットから、 最初に到来する前記時間情報は、 前記アダプテーションフィールドフラグ判別手段によ
    り、前記アダプテーションフィールドが格納されている
    と判別され、かつ、 前記時間情報フラグ判別手段により、前記時間情報が格
    納されていると判別された場合、 前記パケットの前記パケット識別番号を前記パケット識
    別番号記憶手段により記憶するとともに、 前記パケットの前記アダプテーションフィールド内の前
    記時間情報を前記時間情報抽出手段により抽出し、 次から到来する前記時間情報は、 入力されるパケットから前記パケット識別番号検出手段
    で検出した前記パケット識別番号と、前記パケット識別
    番号記憶手段で記憶しているパケット識別番号とを前記
    パケット識別番号比較手段により比較して、一致した場
    合に、そのパケットのアダプテーションフィールド内の
    時間情報を前記前記時間情報抽出手段により抽出して、
    その時間情報を基に前記クロック発生手段により、基準
    クロックを再生することを特徴とする記録装置。
  3. 【請求項3】一つのパケットが、ヘッダ部とデータ部で
    構成され、 前記ヘッダ部は、そのヘッダ部を拡張するアダプテーシ
    ョンフィールドが格納されているかどうかを示すアダプ
    テーションフィールドフラグと、そのアダプテーション
    フィールドフラグが前記アダプテーションフィールドの
    格納を示す場合には前記アダプテーションフィールドと
    を含み、 前記アダプテーションフィールドは、処理の基準となる
    時間情報が格納されているかどうかを示す時間情報フラ
    グと、その時間情報フラグが前記時間情報の格納を示す
    場合には前記時間情報とを含み、 さらに、前記ヘッダ部は、前記パケットが少なくとも前
    記時間情報を格納していることを識別するため割り当て
    られたパケット識別番号を含み、 前記時間情報は、各プログラム毎に一連の時間情報とし
    て与えられ、 前記時間情報を格納している前記パケットには、各プロ
    グラム毎に固有の前記パケット識別番号が割り当てられ
    て格納されており、 前記パケット形式で伝送される一つのプログラムあるい
    は複数のプログラムが多重化されたパケット列のうち、
    一プログラムあるいは複数プログラムのパケット列が入
    力され、そのパケット列から、前記時間情報を抽出し
    て、その時間情報を基に基準クロックを再生する基準ク
    ロック再生装置を備え、その基準クロックを基に記録処
    理を行うとともに回転ヘッドを回転させ、前記パケット
    列を前記回転ヘッドを用いて磁気テープに記録する記録
    装置であって、 前記基準クロック再生装置は、 アダプテーションフィールドフラグ判別手段と、 時間情報フラグ判別手段と、 時間情報抽出手段と、 パケット識別番号検出手段と、 パケット識別番号記憶手段と、 パケット識別番号比較手段と、 クロック発生手段とを備え、 入力される前記パケットから、 最初に到来する前記時間情報は、 前記アダプテーションフィールドフラグ判別手段によ
    り、前記アダプテーションフィールドが格納されている
    と判別され、かつ、 前記時間情報フラグ判別手段により、前記時間情報が格
    納されていると判別された場合、 前記パケットの前記パケット識別番号を前記パケット識
    別番号記憶手段により記憶するとともに、 前記パケットの前記アダプテーションフィールド内の前
    記時間情報を前記時間情報抽出手段により抽出し、 次から到来する前記時間情報は、 入力されるパケットから前記パケット識別番号検出手段
    で検出した前記パケット識別番号と、前記パケット識別
    番号記憶手段で記憶しているパケット識別番号とを前記
    パケット識別番号比較手段により比較して、一致した場
    合に、そのパケットのアダプテーションフィールド内の
    時間情報を前記前記時間情報抽出手段により抽出して、
    その時間情報を基に前記クロック発生手段により、基準
    クロックを再生することを特徴とする記録装置。
JP13642897A 1997-05-27 1997-05-27 基準クロック再生装置および記録装置 Pending JPH10334615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13642897A JPH10334615A (ja) 1997-05-27 1997-05-27 基準クロック再生装置および記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13642897A JPH10334615A (ja) 1997-05-27 1997-05-27 基準クロック再生装置および記録装置

Publications (1)

Publication Number Publication Date
JPH10334615A true JPH10334615A (ja) 1998-12-18

Family

ID=15174924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13642897A Pending JPH10334615A (ja) 1997-05-27 1997-05-27 基準クロック再生装置および記録装置

Country Status (1)

Country Link
JP (1) JPH10334615A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006757B2 (en) 1999-03-17 2006-02-28 Kabushiki Kaisha Toshiba Recording method of stream data and data structure thereof
US7068919B2 (en) 1999-01-14 2006-06-27 Kabushiki Kaisha Toshiba Digital video recording system and its recording medium
KR100601603B1 (ko) * 1999-04-13 2006-07-14 삼성전자주식회사 Mpeg 데이터 재생량 표시 방법 및 그 장치
US7418194B2 (en) 1999-05-07 2008-08-26 Kabushiki Kaisha Toshiba Data structure of stream data, and recording and playback method thereof
US8290348B2 (en) 1999-07-07 2012-10-16 Panasonic Corporation AV data recording apparatus and method, disk recorded with the AV data recording apparatus or method, and AV data reproducing apparatus and method
JP2013540398A (ja) * 2010-09-29 2013-10-31 クゥアルコム・インコーポレイテッド 制御フィールド及び変調コーディング方式情報を決定するためのシステム、方法及び装置
US9077498B2 (en) 2010-09-29 2015-07-07 Qualcomm Incorporated Systems and methods for communication of channel state information
US9374193B2 (en) 2010-09-29 2016-06-21 Qualcomm Incorporated Systems and methods for communication of channel state information
US9602298B2 (en) 2010-09-29 2017-03-21 Qualcomm Incorporated Methods and apparatuses for determining a type of control field
US9686578B2 (en) 2005-06-27 2017-06-20 Hitachi Maxell, Ltd. Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals
US9806848B2 (en) 2010-09-29 2017-10-31 Qualcomm Incorporated Systems, methods and apparatus for determining control field and modulation coding scheme information
US9813135B2 (en) 2010-09-29 2017-11-07 Qualcomm, Incorporated Systems and methods for communication of channel state information
US9825683B2 (en) 2010-09-29 2017-11-21 Qualcomm, Incorporated Systems and methods for communication of channel state information
EP3376773A4 (en) * 2015-11-10 2018-09-19 Sony Corporation Information processing device, information processing method, and program
US10090982B2 (en) 2010-09-29 2018-10-02 Qualcomm Incorporated Systems and methods for communication of channel state information

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068919B2 (en) 1999-01-14 2006-06-27 Kabushiki Kaisha Toshiba Digital video recording system and its recording medium
US7076153B2 (en) 1999-01-14 2006-07-11 Kabushiki Kaisha Toshiba Digital video recording system and its recording medium
US7006757B2 (en) 1999-03-17 2006-02-28 Kabushiki Kaisha Toshiba Recording method of stream data and data structure thereof
US7373075B1 (en) 1999-03-17 2008-05-13 Kabushiki Kaisha Toshiba Recording method of stream data and data structure thereof
KR100601603B1 (ko) * 1999-04-13 2006-07-14 삼성전자주식회사 Mpeg 데이터 재생량 표시 방법 및 그 장치
US7418194B2 (en) 1999-05-07 2008-08-26 Kabushiki Kaisha Toshiba Data structure of stream data, and recording and playback method thereof
US8290348B2 (en) 1999-07-07 2012-10-16 Panasonic Corporation AV data recording apparatus and method, disk recorded with the AV data recording apparatus or method, and AV data reproducing apparatus and method
US9942596B2 (en) 2005-06-27 2018-04-10 Hitachi Maxell, Ltd. Video processing system for demultiplexing received compressed and non- compressed video signals and transmitting demultiplexed signals
US9906828B2 (en) 2005-06-27 2018-02-27 Hitachi Maxell, Ltd. Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals
US11863812B2 (en) 2005-06-27 2024-01-02 Maxell, Ltd. Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals
US11297375B2 (en) 2005-06-27 2022-04-05 Maxell, Ltd. Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals
US9686578B2 (en) 2005-06-27 2017-06-20 Hitachi Maxell, Ltd. Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals
US10750227B2 (en) 2005-06-27 2020-08-18 Maxell, Ltd. Video processing system for demultiplexing received compressed and non-compressed video signals and transmitting demultiplexed signals
US9882624B2 (en) 2010-09-29 2018-01-30 Qualcomm, Incorporated Systems and methods for communication of channel state information
US9825683B2 (en) 2010-09-29 2017-11-21 Qualcomm, Incorporated Systems and methods for communication of channel state information
US9831983B2 (en) 2010-09-29 2017-11-28 Qualcomm Incorporated Systems, methods and apparatus for determining control field and modulation coding scheme information
US9077498B2 (en) 2010-09-29 2015-07-07 Qualcomm Incorporated Systems and methods for communication of channel state information
US9813135B2 (en) 2010-09-29 2017-11-07 Qualcomm, Incorporated Systems and methods for communication of channel state information
JP2013540398A (ja) * 2010-09-29 2013-10-31 クゥアルコム・インコーポレイテッド 制御フィールド及び変調コーディング方式情報を決定するためのシステム、方法及び装置
US10090982B2 (en) 2010-09-29 2018-10-02 Qualcomm Incorporated Systems and methods for communication of channel state information
US9806848B2 (en) 2010-09-29 2017-10-31 Qualcomm Incorporated Systems, methods and apparatus for determining control field and modulation coding scheme information
US9602298B2 (en) 2010-09-29 2017-03-21 Qualcomm Incorporated Methods and apparatuses for determining a type of control field
US9374193B2 (en) 2010-09-29 2016-06-21 Qualcomm Incorporated Systems and methods for communication of channel state information
EP3376773A4 (en) * 2015-11-10 2018-09-19 Sony Corporation Information processing device, information processing method, and program
US10425217B2 (en) 2015-11-10 2019-09-24 Sony Corporation Information processing apparatus, information processing method, and program

Similar Documents

Publication Publication Date Title
US6697432B2 (en) Processing of packets in MPEG encoded transport streams using additional data attached to each packet
US8346054B2 (en) Recording device, recording method and reproducing device
JP3159041B2 (ja) ディジタル信号記録再生装置および再生装置
JP2003500948A (ja) 情報信号のパケット化されたストリームをタイムスタンプを持つ情報信号のストリームへ及びその逆へ変換する方法
JPH10334615A (ja) 基準クロック再生装置および記録装置
US7865064B2 (en) Recording/output apparatus and recording/output method
US6493291B2 (en) Data receiving apparatus
US20020064376A1 (en) Content supply method and content data recording/reproducing method and apparatus
JP3045715B2 (ja) 伝送システム、送信装置、記録再生装置、および記録装置
JPH08336131A (ja) ディジタル映像信号の出力回路、記録装置及び再生装置
US6912352B2 (en) Digital data recording and reproducing system capable of detecting discontinuity of data
JP3243990B2 (ja) ディジタル放送受信端末装置とそのパケットデータ記録装置
JPH1023370A (ja) ディジタルビデオレコーダ
JP3617171B2 (ja) エンコーダ装置及び方法、デコーダ装置及び方法、並びに信号伝送方法
JP4649900B2 (ja) 番組表示装置
JPH10320916A (ja) 基準クロック再生装置および記録装置
JP3258911B2 (ja) ディジタルビデオレコーダ
KR100305729B1 (ko) 디지털 데이터 스트림의 기록방법 및 그 장치
JP2001268518A (ja) データ記録再生装置
JP4197078B2 (ja) 蓄積型デジタル放送における映像音声の部分再生方法及び受信装置
JP2000187940A (ja) 記録再生装置、および記録装置
KR100539731B1 (ko) 전송스트림저장장치및방법
JP3742688B2 (ja) 圧縮映像音声データデコード装置及び圧縮映像音声データデコード方法
JP3341647B2 (ja) ディジタル情報記録方法および記録再生方法
JP3539116B2 (ja) トランスポートストリーム発生装置