CN105207673A - 一种用于fpga芯片的高精度同步模块 - Google Patents

一种用于fpga芯片的高精度同步模块 Download PDF

Info

Publication number
CN105207673A
CN105207673A CN201510701524.8A CN201510701524A CN105207673A CN 105207673 A CN105207673 A CN 105207673A CN 201510701524 A CN201510701524 A CN 201510701524A CN 105207673 A CN105207673 A CN 105207673A
Authority
CN
China
Prior art keywords
module
signal extraction
control module
reverse
phase demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510701524.8A
Other languages
English (en)
Other versions
CN105207673B (zh
Inventor
尹莅文
吴燕
张云金
张多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANCHENG RUIHE CHEMICAL FIBER Co.,Ltd.
Original Assignee
Chengdu Chenlai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Chenlai Technology Co Ltd filed Critical Chengdu Chenlai Technology Co Ltd
Priority to CN201510701524.8A priority Critical patent/CN105207673B/zh
Publication of CN105207673A publication Critical patent/CN105207673A/zh
Application granted granted Critical
Publication of CN105207673B publication Critical patent/CN105207673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种用于FPGA芯片的高精度同步模块，包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。本发明的有益效果：通过两次校对对比控制使得信号输入和输出时钟保持同步状态。

Description

一种用于FPGA芯片的高精度同步模块
技术领域
本发明属于FPGA芯片领域，特别是一种用于FPGA芯片的高精度同步模块。
背景技术
FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA应用中，常常需要产生一些源同步接口信号传输给外设芯片，这对FPGA内部产生时钟或数据的逻辑和时序都有较严格的要求。而对于一些FPGA采集信号的应用中，常常也有时钟和数据均来自外设芯片的情况，此时对数据和时钟的采集也同样需要关注FPGA内部的逻辑和时序。当然，无论何种情况，目的只有一个，保证信号稳定可靠的被传送或接收。
目前FPGA芯片基本没有高精度的同步能力。
发明内容
本发明目的是解决上述问题，提供一种通过两次校对对比控制的方式保持信号同步的用于FPGA芯片的高精度同步模块。
本发明的用于FPGA芯片的高精度同步模块，包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。
优选地，所述鉴相控制模块一和鉴相控制模块二都是由一个信号仿真波形电路、一个相差控制电路和导线组成。
优选地，所述信号提取模块一和信号提取模块二都是由一个滤波器、一个振荡器和一个分频器组成。
优选地，所述滤波器为环路滤波器。
优选地，所述振荡器为压控振荡器。
本发明的有益效果：通过两次校对对比控制使得信号输入和输出时钟保持同步状态。
附图说明
图1为本发明的逻辑结构图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
如图1所示，本发明的用于FPGA芯片的高精度同步模块，包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。所述鉴相控制模块一和鉴相控制模块二都是由一个信号仿真波形电路、一个相差控制电路和导线组成。所述信号提取模块一和信号提取模块二都是由一个滤波器、一个振荡器和一个分频器组成。所述滤波器为环路滤波器。所述振荡器为压控振荡器。
信号输入到鉴相控制模块一，然后直透通过，然后直透通过鉴相控制模块二，通过信号提取模块一时，信号提取模块通过分频器分出一路信号，然后分出的信号通过反相模块一进行反向，然后传输到鉴相控制模块二，在鉴相控制模块二中和正向信号进行对比，如果结果不为0，就通过鉴相控制模块二进行信号控制达到同步要求；信号通过信号提取模块二时，分出一路信号，然后分出的信号通过反相模块二反向，最后传输到鉴相控制模块一种，在鉴相控制模块一中和正向信号进行对比，如果结果不为0，就通过鉴相控制模块一进行信号控制达到同步要求。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.一种用于FPGA芯片的高精度同步模块，其特征在于：包括鉴相控制模块一、鉴相控制模块二、信号提取模块一、信号提取模块二，反向模块一和反向模块二组成；鉴相控制模块一与鉴相控制模块二，剑向控制模块二与信号提取模块一相连，信号提取模块一与信号提取模块二相连，信号提取模块一同时与反向模块一相连，信号提取模块二同时与反向模块二相连，反向模块一同时与鉴相控制模块一相连，反相模块二同时与鉴相控制模块一相连。
2.如权利要求1所述的用于FPGA芯片的高精度同步模块，其特征在于：所述鉴相控制模块一和鉴相控制模块二都是由一个信号仿真波形电路、一个相差控制电路和导线组成。
3.如权利要求2所述的用于FPGA芯片的高精度同步模块，其特征在于：所述信号提取模块一和信号提取模块二都是由一个滤波器、一个振荡器和一个分频器组成。
4.如权利要求3所述的用于FPGA芯片的高精度同步模块，其特征在于：所述滤波器为环路滤波器。
5.如权利要求4所述的用于FPGA芯片的高精度同步模块，其特征在于：所述振荡器为压控振荡器。
CN201510701524.8A 2015-10-26 2015-10-26 一种用于fpga芯片的高精度同步模块 Active CN105207673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510701524.8A CN105207673B (zh) 2015-10-26 2015-10-26 一种用于fpga芯片的高精度同步模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510701524.8A CN105207673B (zh) 2015-10-26 2015-10-26 一种用于fpga芯片的高精度同步模块

Publications (2)

Publication Number Publication Date
CN105207673A true CN105207673A (zh) 2015-12-30
CN105207673B CN105207673B (zh) 2018-02-06

Family

ID=54955152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510701524.8A Active CN105207673B (zh) 2015-10-26 2015-10-26 一种用于fpga芯片的高精度同步模块

Country Status (1)

Country Link
CN (1) CN105207673B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129374A (zh) * 1994-09-29 1996-08-21 摩托罗拉公司 嵌套式数字锁相环路
US20110175652A1 (en) * 2010-01-20 2011-07-21 Himax Technologies Limited Fractional-n phase-locked loop
CN102611441A (zh) * 2012-03-07 2012-07-25 北京无线电计量测试研究所 一种用于频率合成器的超低相位噪声基准信号产生装置
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
CN203313155U (zh) * 2013-05-09 2013-11-27 英特格灵芯片(天津)有限公司 一种锁相环及其时钟产生电路
CN205029645U (zh) * 2015-10-26 2016-02-10 成都辰来科技有限公司 一种用于fpga芯片的高精度同步模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1129374A (zh) * 1994-09-29 1996-08-21 摩托罗拉公司 嵌套式数字锁相环路
US20110175652A1 (en) * 2010-01-20 2011-07-21 Himax Technologies Limited Fractional-n phase-locked loop
CN102611441A (zh) * 2012-03-07 2012-07-25 北京无线电计量测试研究所 一种用于频率合成器的超低相位噪声基准信号产生装置
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
CN203313155U (zh) * 2013-05-09 2013-11-27 英特格灵芯片(天津)有限公司 一种锁相环及其时钟产生电路
CN205029645U (zh) * 2015-10-26 2016-02-10 成都辰来科技有限公司 一种用于fpga芯片的高精度同步模块

Also Published As

Publication number Publication date
CN105207673B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
KR102222622B1 (ko) 지연 고정 루프 회로
PH12017502159A1 (en) Frequency divider, phase-locked loop, transceiver, radio station and method of frequency dividing
US10116433B2 (en) Circuit arrangement and method for clock and data recovery
TWI687055B (zh) 無突波之數位控制振盪器碼更新技術
CN205029645U (zh) 一种用于fpga芯片的高精度同步模块
US9160520B1 (en) Serializer and serializing apparatus using the same
GB2547609A (en) Synchronizing downhole subs
CN105207673A (zh) 一种用于fpga芯片的高精度同步模块
CN109088633B (zh) 一种脉冲产生器、脉冲产生方法及电子设备
EP2727246B1 (en) Jitter suppression in type i delay-locked loops
US9246497B1 (en) Integrated circuit (IC) clocking techniques
CN204089732U (zh) 一种八通道正弦信号发生器
GB2500754A (en) Gate circuit provides improved timing alignment among 25% duty-cycle non-overlapping local oscillator signals for a quadrature mixer
US10021491B2 (en) Frequency modulated microphone system
US8729944B2 (en) Clock generator with integrated phase offset programmability
CN102055469A (zh) 鉴相器及锁相环电路
CN104283550A (zh) 一种延迟锁相环和占空比矫正电路
CN104518784A (zh) 锁相环电路
CN106209071B (zh) 可任意编程的双模分频器
CN207490978U (zh) 一种具有相位控制功能的fsk调制器
CN106685412B8 (zh) 分频器、分频器系统及分频处理方法
EP2866348A1 (en) System and method of clock generation in high speed serial communication
CN108832914A (zh) 一种用于SerDes通信的时钟数据同步电路
KR101710825B1 (ko) 위상 정렬된 출력 데이터를 제공하기 위한 동기식 데이터 시스템 및 방법
KR101454296B1 (ko) Ｐｌｌ 회로에 이용되는 ｆｐｇａ 위상 비교 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201218

Address after: 224000 southeast Industrial Park, Yandong Town, Tinghu District, Yancheng City, Jiangsu Province (19)

Patentee after: YANCHENG RUIHE CHEMICAL FIBER Co.,Ltd.

Address before: No.4 xinhaifeng, Gaoxin West Park, Chengdu, Sichuan 610041

Patentee before: CHENGDU CHENLAI TECHNOLOGY Co.,Ltd.