CN102449912B - 具有多相振荡器的锁相回路 - Google Patents

具有多相振荡器的锁相回路 Download PDF

Info

Publication number
CN102449912B
CN102449912B CN201080021326.2A CN201080021326A CN102449912B CN 102449912 B CN102449912 B CN 102449912B CN 201080021326 A CN201080021326 A CN 201080021326A CN 102449912 B CN102449912 B CN 102449912B
Authority
CN
China
Prior art keywords
signal
phase
oscillator
frequency
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080021326.2A
Other languages
English (en)
Other versions
CN102449912A (zh
Inventor
梁正柏
滝波浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 12 LLC
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to CN201310741381.4A priority Critical patent/CN103780254B/zh
Publication of CN102449912A publication Critical patent/CN102449912A/zh
Application granted granted Critical
Publication of CN102449912B publication Critical patent/CN102449912B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
    • H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
    • H03B5/1852—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种采用多相振荡器的锁相回路，该多相振荡器具有多个数字输入。在时间上相互补偿的多个DQ触发器生成多个控制信号，从而以数字形式取出来自振荡器的控制相位信息。连接在振荡器的任意两个数字输入之间的DQ触发器确定行波的方向。方向及相位信息相关地保存在查询表中，以确定振荡器当前的分数相位。N分频电路用于降低振荡器的频率。通过使用该当前分数相位，来确定用于振荡器的总相位指示信号。该总相位与基准相位比较而生成用来对振荡器进行调节的控制信号。在前馈路径，分频器将来自振荡器的高频信号分离为所期的低频信号，从而提高相位分辨率。

Description

具有多相振荡器的锁相回路
技术领域
本发明涉及锁相回路，特别是采用了多相振荡器的锁相回路。
背景技术
现有技术中，锁相回路中的相位确定往往比较困难，既占用资源又不够准确。专利文献1中公开了一种这样的系统，其通过从2.4GHz的压控振荡器经由逆变器链传送时钟信号，来确定数字分数相位（fractional phase）。每一个逆变器所生成的时钟脉冲稍微滞后于其前面的相邻逆变器的时钟脉冲。由此而产生交错的这些时钟脉冲由基准时钟进行采样。然而，逆变器间的延迟对进程和温度变化较为敏感，基于现有技术的现状，时间分辨率局限于20ps。由于相位分辨率取决于时间分辨率，所以相位分辨率也受到限制。
因而，提供具有精确度更高的相位分辨率的锁相回路是一个尚待解决的问题。
【专利文献1】：美国专利第6326851号
发明内容
本发明的锁相回路包括例如环形（rotary）行波振荡器(以下，也称RTWO)这样的多相振荡器，该环形行波振荡器具有多个数字输入，不是用一个DQ触发器，而是用多个DQ触发器来对这些数字输入进行时间控制。该多个DQ触发器在时间上相互补偿，并驱动振荡器生成多个多相信号。该多个DQ触发器在行波的零交叉点激活振荡器中的多个数字输入，从而可消除来自振荡器的相位信号中的扰动。与振荡器相连接的DQ触发器确定行波的传播方向(即，是顺时针方向还是逆时针方向)。来自振荡器的多相信号与行波的方向之间建立了对应的查询表被用于确定振荡器当前的分数相位（fractional phase）。为了提高相位分辨率，振荡器可以有较高的环振荡频率。在锁相回路的反馈路径中，得到提高的相位分辨率被转换成数字形式，从而使相位分辨率比以前的精度更高，同时还能降低相位的量化噪声。在前馈路径中,分频器将振荡器的输出信号分离成具有所期频率的信号，以提高被传送的信号的相位分辨率。
根据本发明一实施例，提供了一种锁相回路，包括：相位检测器，生成表示基准相位信号与反馈相位信号之间的差的控制信号；振荡器，响应于所述控制信号而生成多个多相信号，所述振荡器是环形行波振荡器；分数相位查询表，响应于所述多个多相信号而生成分数相位信号；N分频电路，接收所述多个多相信号中的一个多相信号，生成第一数字相位指示信号和第二数字相位指示信号；快速计数单元，接收所述第一数字相位指示信号和所述第二数字相位指示信号，生成快速计数信号。
根据本发明另一实施例，提供了一种锁定于基准相位的方法，包括以下步骤：生成表示基准相位信号与反馈相位信号之间的差的控制信号的步骤；响应所述控制信号而在振荡器中生成多个多相信号的步骤，所述振荡器是环形行波振荡器；利用响应于所述多个多相信号的分数相位查询表来生成分数相位信号的步骤；接收所述多个多相信号中的一个多相信号，生成第一数字相位指示信号和第二数字相位指示信号的步骤；接收所述第一数字相位指示信号和所述第二数字相位指示信号，生成快速计数信号的步骤。
根据本发明另一实施例，提供了一种用于锁定于基准相位的方法，包括以下步骤：生成表示基准相位信号与反馈相位信号之间的差的控制信号的步骤；基于所述控制信号而并行地生成多个频率被降低的控制信号的步骤；响应所述多个频率被降低的控制信号，而在振荡器中生成多个多相信号的步骤，所述振荡器是环形行波振荡器；利用响应于所述多个多相信号的分数相位查询表来生成分数相位信号的步骤；接收所述多个多相信号中的一个多相信号，并生成第一数字相位指示信号和第二数字相位指示信号的步骤；接收所述第一数字相位指示信号和所述第二数字相位指示信号，并生成快速计数信号的步骤。
基于以下的说明内容，并结合附图，便能进一步明确本发明的实质、以及目的和特点。另外，在所有附图中，对相同的构成要素都使用相同的参照标记。
附图说明
图1是基于本发明的锁相回路的方框图；
图2表示图1的实施方式中的时钟信号（clocking signal）的脉冲序列；
图3是环形行波振荡器的电路原理图；
图4是图3的环形行波振荡器的可变电容器电路的原理图；
图5是表示环形行波振荡器的相位信号的曲线图；
图6是表示来自环形行波振荡器的多相信号的多个脉冲序列；
图7是表示基于本发明的环形行波振荡器中的不同点上的行波的一组波形；
图8是以往的单DQ触发环形行波振荡器；
图9是表示现有技术的环形行波振荡器中的不同点上的行波的一组波形；
图10是DQ触发器的电路标记；
图11是图10的DQ触发器的脉冲序列；
图12是图10的DQ触发器的脉冲序列；
图13是图1的实施方式中采用的查询表；
图14是图1的实施方式中采用的查询表；
图15是图1的实施方式中的多个脉冲序列；
图16是锁相回路的方框图；以及
图17是本发明的锁相回路工作期间的频率图。
附图标记说明
11、165                    相位检测器
13、167                    滤波器
15、143                    ΔΣ调制器
17                         串并变换器
19、21、23、25、131、145DQ 触发器
27、169                    多相振荡器
29                         方向确定单元和分数相位查询表
31、33、35D   触发器
37                         快速计数单元
39                         累加器
74、76                     分频器
79                         时基重整单元
80                         复用器（multiplexer）
115、117、119、121        可变电容器电路
124、125                  逆变器
127                       可变电容器
147                       环形行波振荡器(RTWO)
具体实施方式
图1表示基于本发明的锁相回路。相位检测器11接收基准相位信号41、总相位信号43以及时钟信号45。基准相位信号41表示要锁定于其的载波频率。相位检测器11在收到时钟信号45时，将基准相位信号41与总相位信号43相比较，并生成与基准相位信号41和总相位信号43之间的相位差成比例的控制信号47。较为理想的是该相位差为零。
滤波器13从相位检测器11接收控制信号47，并对该控制信号47进行平均，以生成滤波后的控制信号49。ΔΣ调制器15接收滤波后的控制信号49，并对该滤波后的控制信号49进行噪音修整。即，ΔΣ调制器15对滤波后的控制信号49进行超采样，以将滤波后的控制信号49中的任何噪音推到频率较高的区域，从而生成将噪音修整或过滤后的信号51。在此虽然采用了ΔΣ调制器15，但也可以采用其他种类的噪音抑制滤波器。
串并变换器17将信号51分离成4个分离的信号53、55、57及59，并使时钟速度变慢。例如，假如串并变换器17所接收到的信号51的时钟频率是400MHz，则这4个信号53、55、57及59中的每一个将具有等于400MHz/4即100MHz的时钟频率。
这4个信号53、55、57、59分别被传送到DQ触发器19、21、23、25。在此虽然示出了串并变换器17将高频信号51分离为4个低频信号53、55、57及59，但串并变换器17也可以将高频信号51分离成所需的任意个低频信号。
DQ触发器19、21、23、25分别接收信号53、55、57、59，同时还分别接收时钟信号61、63、65、67，然后分别生成控制信号69、71、73、75。基于时钟信号61、63、65、67，控制信号69、71、73、75相互间产生相移。
图2表示时钟信号61、63、65及67。频率时钟(fclock1)对应于时钟信号61；频率时钟(fclock2)对应于时钟信号63；频率时钟(fclock3)对应于时钟信号65；频率时钟(fclock4)对应于时钟信号67。各个时钟信号61、63、65及67可由多相振荡器27中的数字输入生成，该振荡器可以是所示的环形行波振荡器，或是与其等效的装置。各个时钟信号61、63、65及67以互不相同的固定值相移。分别由DQ触发器19、21、23、25生成的控制信号69、71、73、75作为不同的数字输入而被传送到多相振荡器27，具体而言，是被传送到多相振荡器27中采用的电容器控制电路(图3、4)。
图3中，多相振荡器27有一个行波123，该行波123在经由8个数字输入99、101、103、105、107、109、111及113的回路中反复环绕。在此虽然示出行波123沿着顺时针方向环绕，但行波123也可以沿着逆时针方向环绕。4个时钟信号61、63、65及67是来自8个数字输入99、101、103、105、107、109、111及113中的4个的信号。例如，时钟信号61可来自数字输入99；时钟信号63可来自数字输入103；时钟信号65可来自数字输入107；时钟信号67可来自数字输入111。
当行波123在上述回路中环绕时，多相振荡器27的上述回路中的每个数字输入生成一个相位信号。行波在上述回路中环绕一整圈表示产生180°的相位变化，两整圈表示产生360°的相位变化。例如，当行波上的某个点第一次经过某个数字输入时，该数字输入输出"1"，则当行波上的相同点第二次经过该数字输入时，该数字输入输出"0"。图5表示本发明的多相振荡器27的振荡141。图6表示分别来自数字输入P(1)99、P(2)101、P(3)103、P(4)105、P(5)107、P(6)109、P(7)111及P(8)113的各个脉冲输出。来自各个数字输入的相位信号相互间产生相移。
可变电容器电路115、117、119及121与多相振荡器27(图3)相连接。这些可变电容器电路115、117、119、121分别从低频DQ触发器19、21、23、25接收控制信号69、71、73、75。如图4所示，各个可变电容器电路115、117、119及121包括第一逆变器124、第二逆变器125以及可变电容器127，该可变电容器127由多个相互并联的小变容二级管构成。在各可变电容器电路115、117、119及121中，所述控制信号69、71、73及75触发变容二级管。控制信号69、71、73及75使变容二级管进行on（开）/off（关）切换，并控制多相振荡器27的振荡频率。
如图7所示，通过利用控制信号69、71、73、75(图1)，可以将切换可变电容器电路115、117、119、121(图3)的定时选在行波的零交叉142、144、146、148（如图7中的P(1)、P(3)、P(5)及P(7)的各波形所示）。通过用这种方式来校准电容器切换的定时，便可消除现有技术的装置中的电容器切换时产生的扰动。
图8表示现有技术中的单DQ触发器数控振荡器。其包括ΔΣ调制器143、单DQ触发器145及RTWO147。ΔΣ调制器143接收并修整信号149，以生成信号151，该信号151被传送到单DQ触发器145。单DQ触发器145也接收时钟信号153，该时钟信号153和信号151一起被用于生成控制信号155。RTWO147利用控制信号155来生成多相信号157。
假定RTWO147使用与图3的多相振荡器27相同的数字输入结构，则如图9中的P(3)、P(7)的信号波形所示那样，数字输入103、111会因电容器切换而出现严重的扰动。其原因是，单DQ触发器在相同时间切换所有的数字输入，没有机会进行与RTWO147中的行波的零交叉对准这样的调节。所以如图9所示那样，造成的扰动大幅增加了相位噪音。
再次参照图1，多相振荡器27在前馈路径中将输出信号72传送给复用器80、分频器74及分频器76。输出信号72具有多相振荡器27的工作频率。若多相振荡器27的工作频率为4GHz，则输出信号72具有4GHz的频率。分频器74、76分别对输出信号72的频率进行分离，从而分别生成低频信号86、88，该信号86、88被传送到复用器80。分频器74可将输出信号72的频率除以2，同时，分频器76可将输出信号72的频率除以4。这样，信号86便具有2GHz的频率，而信号88具有1GHz的频率。分频器74和76可以用任何数来除多相振荡器频率，以生成所需的低频率。
复用器80选择输出信号72、分频后的信号86或分频后的信号88来传送给发送装置(未示出)。复用器80根据发送装置所使用的信号的频率来选择上述信号中的一个信号。例如，若发送装置在使用900MHz的频率的GSM模式下工作，则复用器80选择所述分频后的信号88。而若发送装置在使用1900MHz频率的PCS模式下工作，则复用器80选择分频后的信号86。
输出信号72的频分（frequency division）越高，所得到的低频信号的相位分辨率就越高。例如，假定输出信号72的频率为4GHz，并且多相振荡器27具有8个数字输入，在该输出信号72中，对于每180度产生8个相位，对于每360度生成16个相位。则相位分辨率为360°/(8×2)=22.5度。如果将输出信号72除以2来生成频率为2GHz的分频后的信号86，便会对每180度产生16个相位，对每360度生成32个相位。分频后的信号86的相位分辨率将为360°/(8×2×2)=11.25度。如果将输出信号72除以4来生成频率为1GHz的分频后的信号86，便会对每180度产生32个相位，对每360度生成64个相位。分频后的信号88的相位分辨率将是360°/(8×2×2×2)=5.625度。这样，相位分辨率的提高不仅可以通过增加多相振荡器27的数字输入的数目，而且还可通过输出信号72的频率分割。
根据图1以及相位数字转换器(反馈路径)7，方向确定单元和分数相位查询表29从多相振荡器27接收多相信号77，并同时接收时钟基准信号81。在时钟基准信号81所表示的时间，方向确定单元和分数相位查询表29确定多相振荡器27的当前的分数相位。
行波的方向由位于方向确定单元和分数相位查询表29中的DQ触发器131(图10)来确定。DQ触发器131被连接于多相振荡器27中的任意两个数字输入之间，例如，P(1)数字输入99与P(2)数字输入101(未示出)之间。DQ触发器131从P(1)数字输入99接收信号133，从P(2)数字输入101接收信号135，并输出数字信号137。
图11表示当多相振荡器27的行波123沿顺时针方向循环时，来自P(1)数字输入99、P(2)数字输入101以及P(3)数字输入103的脉冲信号。如图所示，当P(3)低时，P(1)和P(2)都高。
图12表示当多相振荡器27的行波123沿逆时针方向循环时，来自P(1)数字输入99、P(2)数字输入101及P(3)数字输入103的脉冲信号。在此情况下，当P(3)高时，P(1)低P(2)高。无论是在图11中还是在图12中，来自P(1)数字输入99的信号133、及来自P(2)数字输入101的信号135都可被取于时间139。信号133以及信号135的数字值确定DQ触发器131的数字输出137。该数字输出137确定行波是沿顺时针方向传播还是沿逆时针方向传播。
在时间139，如果行波沿顺时针方向从P(1)数字输入99传播到P(2)数字输入101，则数字输出137为高或"1."；在时间139，如果行波沿逆时针方向从数字输入101传播到数字输入99，则数字输出137为低或"0."。
方向确定单元和分数相位查询表29(图1)也包括用于确定在任何指定时间的行波相位的分数相位查询表。只要行波的方向被确定，便可用顺时针方向或逆时针方向的查询表来确定行波的相位。例如，如果行波沿顺时针方向传播，则使用例如图13所示的顺时针方向的分数相位查询表。如果行波沿逆时针方向传播，则使用例如图14所示的逆时针方向的分数相位查询表。
在图13和图14中，任意指定时间的上述8个数字输入P(1)99、P(2)101、P(3)103、P(4)105、P(5)107、P(6)109、P(7)111及P(8)113确定当前的行波的分数相位。例如，如果行波是顺时针方向的，且数字输入为P(1)=1、P(2)=1、P(3)=1、P(4)=0、P(5)=0、P(6)=0、P(7)=0及P(8)=0，则根据图13的顺时针方向的表，行波当前的分数相位在45度和67.5度之间。如果行波是逆时针方向的，且数字输入为P(1)=1、P(2)=1、P(3)=1、P(4)=0、P(5)=0、P(6)=0、P(7)=0及P(8)=0，则根据图14的逆时针方向的表，行波当前的分数相位在315度和337.5度之间。
在图13及图14的分数相位查询表中，假定行波起始于数字输入99。但是，行波可以起始于任何数字输入，并可据此而调整分数相位查询表。所示的分数相位查询表中包含8个数字输入的信息。但是，可以使用更多的数字输入。如果多相振荡器27中的数字输入的数目增加，则每个相位范围相应地减小。相位范围的大小对应于180度除以数字输入数目后的结果。在图9及图10中，相位范围的大小为22.5度。然而，如果存在16个数字输入,则相位范围的大小将为180度除以16，即11.25度。增加数字输入可以使多相振荡器27的相位分辨率得到提高。可以将10,000个或更多的数字输入用于多相振荡器27。本发明中相位分辨率不是载波频率依存型的，因而不需要校验电路。而且，相位分辨率不受逆变器延迟的限制。
行波当前的分数相位的值由方向确定单元和分数相位查询表29来确定，并且，被确定的值作为分数相位信号83而被提供给时基重整单元79(图1)。
如图1所示的由多相振荡器27、方向确定单元和分数相位查询表29实现的相位数字转换器7提供了一种能降低工作频率、尺寸及电流消耗的系统。而且，该相位数字转换器7的设计难度也得到降低。
N分频电路9(图1)包含3个D触发器31、33及35。D触发器31接收来自多相振荡器27的多个多相信号中的一个多相信号78和来自D触发器33的反馈信号85。D触发器31将信号87传送给D触发器33。触发器33接收信号87及来自多相振荡器27的多个多相信号中的一个多相信号78。D触发器33将数字相位指示信号89(图15的D1)传送给D触发器35、累加器39及快速计数单元37。D触发器35接收数字相位指示信号89、及来自多相振荡器27的多个多相信号中的一个多相信号78(图15的P1)，并将数字相位指示信号91(图15的D2)传送给快速计数单元37。N分频电路9也可以是4分频电路。相应地，数字相位指示信号89(D1)在两个周期（periods）为HIGH（高），在两个周期为LOW（低）。数字相位指示信号91(D2)在两个周期为HIGH，在两个周期为LOW，但是比数字相位指示信号89(D1)延迟一个周期。因而，数字相位指示信号89(D1)和数字相位指示信号91(D2)能构成N个独特的组合，在此是HIGH与LOW信号的4个独特的组合。例如，数字相位指示信号89(D1)及数字相位指示信号91(D2)可有以下组合：HIGH-LOW、HIGH-HIGH、LOW-HIGH及LOW-LOW。N分频电路9通过使累加器39在每个第N周期递增而不是在每个周期递增，来降低累加器39的操作速度。
快速计数单元37从D触发器35接收数字相位指示信号91(D2)；从D触发器33接收数字相位指示信号89(D1)；同时从多相振荡器27接收多个多相信号中的一个多相信号78(P1)，然后生成快速计数信号95(图15中的FI)。如果N分频电路9是4分频电路，则快速计数信号95的值将为0、1、2、3及其重复循环（即，0、1、2、3、0、1、2、3、……）。快速计数信号95(FI)的每个值代表多相振荡器27中的行波旋转了360度的次数。每当来自多相振荡器27的多个多相信号中的一个多相信号78(P1)从"0"切换为"1"、或从"1"切换为"0"，行波便完成180度。当多个多相信号中的一个多相信号78(P1)从"0"切换为"1"再切换回"0"、或从"1"切换为"0"再切换回"1"，则行波完成360度。当多相振荡器27的行波完成了360度，快速计数信号95(FI)便递增。
当多相振荡器27的行波旋转了450度时，快速计数信号95(FI)将为1，这是因为450/360的商为1。当多相振荡器27的行波旋转了900度时，快速计数信号95(FI)为2，这是因为900/360的商为2。当多相振荡器27的行波旋转了1620度时，快速计数信号95(FI)为0，这是因为1620/360的商为4。
累加器39接收并累加来自N分频电路9中的D触发器33的数字相位指示信号89(D1)，以生成累加信号93(图15中的AI)。每当数字相位指示信号89(D1)上升，累加信号93(图15中的AI)便增加一次。因而，每当多相振荡器27的行波完成N次360度旋转，累加信号93便增加。当多相振荡器27的行波旋转了450度时，例如，快速计数信号95(FI)为1，累加信号93(AI)为0。当多相振荡器27的行波传播了900度时，快速计数信号95(FI)为2，累加信号93(AI)为0。当多相振荡器27的行波旋转了1620度时，快速计数信号95(FI)为0，累加信号93(AI)为1。累加信号93(AI)被传送给时基重整单元79。
时基重整单元79接收分数相位信号83、多个多相信号中的一个多相信号78、快速计数信号95及累加信号93，并生成总相位信号43。总相位信号43是根据下式而算出的:
[(AI×N)+FI]×360+Frac
在此，AI是累加信号93、N是N分频电路9的分频因子（dividing factor）,FI是快速计数信号95、Frac是分数相位信号83。总相位信号43及时钟信号45被传送给相位检测器11。
图15表示图1中的相位数字转换器7的脉冲信号。ClkRef信号对应于时钟基准信号81。P(1)对应于提供给N分频电路9的那一个多相信号78。D(1)对应于来自D触发器33的数字相位指示信号89。D(2)对应于来自D触发器35的数字相位指示信号91。FI对应于来自快速计数单元37的快速计数信号95。AI对应于累加信号93。P(1)的信号对应于多相振荡器27(图1)中的数字输入99的输出。P(1)的周期对应于多相振荡器27的行波旋转360度所用的时间周期。也就是，在多相振荡器27的行波的每个180度，P(1)信号在"1"和"0"之间切换。在多相振荡器27的行波的每个360度，信号在"0"和"1"之间切换。
时间线163表示P(1)的信号开始的时间。时间基准ClkRef在时间线161上升。时钟基准ClkRef在时间线161上升的时刻、与多相振荡器27的P(1)数字输入在时间线163上的起始时刻之间存在一个时间差159。该时间差159对应于方向确定单元和分数相位查询表29传送给时基重整单元79的分数相位信号83。
FI的值由D(1)和D(2)触发器33和35确定。表示行波的每个360°旋转的FI的值被存储于快速计数单元37中的查询表。
图16表示采用了可应用本发明的多相振荡器的锁相回路的简化方框图。该锁相回路具备相位检测器165、滤波器167及多相振荡器169。相位检测器165接收基准相位信号171、M-比特整数相位信号179及N-比特分数相位信号177，以生成控制信号173。该控制信号173被传送到滤波器167。滤波器167算出控制信号173的平均值，以生成滤波后的信号175。该信号175被传送到多相振荡器169。然后，多相振荡器169便生成N-比特分数相位信号177及M-比特整数相位信号179。所生成的这两个信号被传送到相位检测器165。N-比特分数相位信号177反映上述说明过的分数相位信号83。M-比特整数相位信号179例如可用数式（AI×4+FI）来计算。M-比特整数相位信号179被乘以360，此结果被加到N-比特分数相位信号中，从而生成总相位信号。该总相位信号与基准相位信号171相比较而生成所述控制信号173。
图17表示基于本发明的锁相回路在工作于820MHz的载波频率时的频率响应，在此，用等于30MHz/V的Kv设定压控振荡器("VCO")感度，时钟基准信号被设定为50MHz。如该曲线所示那样，相位校正在微秒内进行，其后电路保持锁相。
工业实用性
本发明的锁相回路有效于使用例如具有多个数字输入的环形行波振荡器(RTWO)这样的多相振荡器的锁相回路。

Claims (14)

1.一种锁相回路，包括:
相位检测器，生成表示基准相位信号与反馈相位信号之间的差的控制信号；
振荡器，响应于所述控制信号而生成多个多相信号，所述振荡器是环形行波振荡器；
分数相位查询表，响应于所述多个多相信号而生成分数相位信号；
N分频电路，接收所述多个多相信号中的一个多相信号，生成第一数字相位指示信号和第二数字相位指示信号；
快速计数单元，接收所述第一数字相位指示信号和所述第二数字相位指示信号，生成快速计数信号。
2.如权利要求1所述的锁相回路，所述分数相位查询表包括：用于所述环形行波振荡器中的顺时针方向的旋转波的第一查询表、和用于所述环形行波振荡器中的逆时针方向的旋转波的第二查询表。
3.如权利要求2所述的锁相回路，还包括：
行波方向确定单元，该行波方向确定单元与所述环形行波振荡器相接，用于确定所述环形行波振荡器中的行波是沿顺时针方向传播还是沿逆时针方向传播。
4.如权利要求3所述的锁相回路，所述行波方向确定单元包括：
DQ触发器，从所述环形行波振荡器接收所述多个多相信号中的两个多相信号。
5.如权利要求1所述的锁相回路，还包括：
多个DQ触发器，响应于来自所述相位检测器的所述控制信号，每个DQ触发器在所述控制信号的频率的几分之一的频率下生成降低的时钟控制信号。
6.如权利要求5所述的锁相回路，所述环形行波振荡器响应于所述降低的时钟控制信号。
7.如权利要求1所述的锁相回路，还包括：
累加器，接收所述第二数字相位指示信号，并生成累加信号。
8.如权利要求7所述的锁相回路，还包括：
时基重整单元，接收所述分数相位信号、所述快速计数信号以及所述累加信号，并生成所述反馈相位信号。
9.如权利要求1所述的锁相回路，还包括：
分频器，接收环形行波振荡器的输出信号，并对该输出信号进行分频，以生成分频后的信号；以及
复用器，接收所述环形行波振荡器的输出信号和所述分频后的信号，并选择所述输出信号或所述分频后的信号。
10.一种锁定于基准相位的方法，包括以下步骤：
生成表示基准相位信号与反馈相位信号之间的差的控制信号的步骤；
响应所述控制信号而在振荡器中生成多个多相信号的步骤，所述振荡器是环形行波振荡器；
利用响应于所述多个多相信号的分数相位查询表来生成分数相位信号的步骤；
接收所述多个多相信号中的一个多相信号，生成第一数字相位指示信号和第二数字相位指示信号的步骤；
接收所述第一数字相位指示信号和所述第二数字相位指示信号，生成快速计数信号的步骤。
11.如权利要求10所述的方法，还包括：
确定振荡器中的波是沿顺时针方向传播还是沿逆时针方向传播的步骤。
12.如权利要求11所述的方法，所述分数相位查询表包括：用于所述振荡器中的顺时针方向的旋转波的第一查询表、和用于所述振荡器中的逆时针方向的旋转波的第二查询表。
13.一种用于锁定于基准相位的方法，包括以下步骤：
生成表示基准相位信号与反馈相位信号之间的差的控制信号的步骤；
基于所述控制信号而并行地生成多个频率被降低的控制信号的步骤；
响应所述多个频率被降低的控制信号，而在振荡器中生成多个多相信号的步骤，所述振荡器是环形行波振荡器；
利用响应于所述多个多相信号的分数相位查询表来生成分数相位信号的步骤；
接收所述多个多相信号中的一个多相信号，并生成第一数字相位指示信号和第二数字相位指示信号的步骤；
接收所述第一数字相位指示信号和所述第二数字相位指示信号，并生成快速计数信号的步骤。
14.如权利要求13所述的方法，还包括：
在所述振荡器中的行波的零交叉用所述多个频率被降低的控制信号激活多个电容器的步骤。
CN201080021326.2A 2009-05-29 2010-05-07 具有多相振荡器的锁相回路 Expired - Fee Related CN102449912B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310741381.4A CN103780254B (zh) 2009-05-29 2010-05-07 锁相回路和相位数字转换器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/475,211 US7907023B2 (en) 2009-05-29 2009-05-29 Phase lock loop with a multiphase oscillator
US12/475,211 2009-05-29
PCT/US2010/034029 WO2010138291A1 (en) 2009-05-29 2010-05-07 Phase lock loop with a multiphase oscillator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310741381.4A Division CN103780254B (zh) 2009-05-29 2010-05-07 锁相回路和相位数字转换器

Publications (2)

Publication Number Publication Date
CN102449912A CN102449912A (zh) 2012-05-09
CN102449912B true CN102449912B (zh) 2014-07-16

Family

ID=43219545

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080021326.2A Expired - Fee Related CN102449912B (zh) 2009-05-29 2010-05-07 具有多相振荡器的锁相回路
CN201310741381.4A Expired - Fee Related CN103780254B (zh) 2009-05-29 2010-05-07 锁相回路和相位数字转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310741381.4A Expired - Fee Related CN103780254B (zh) 2009-05-29 2010-05-07 锁相回路和相位数字转换器

Country Status (5)

Country Link
US (1) US7907023B2 (zh)
EP (1) EP2436119B1 (zh)
JP (1) JP2012528526A (zh)
CN (2) CN102449912B (zh)
WO (1) WO2010138291A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764130B2 (en) 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
ATE400923T1 (de) 2000-05-11 2008-07-15 Multigig Ltd Elektronischer pulserzeuger und oszillator
US8169267B2 (en) 2007-03-29 2012-05-01 Multigig, Inc. Wave reversing system and method for a rotary traveling wave oscillator
US8913978B2 (en) * 2007-04-09 2014-12-16 Analog Devices, Inc. RTWO-based down converter
US8742857B2 (en) 2008-05-15 2014-06-03 Analog Devices, Inc. Inductance enhanced rotary traveling wave oscillator circuit and method
US8222939B2 (en) * 2010-07-19 2012-07-17 Panasonic Corporation Method and system for a glitch correction in an all digital phase lock loop
JP2012060395A (ja) * 2010-09-08 2012-03-22 Panasonic Corp Ｐｌｌ周波数シンセサイザ
US8487710B2 (en) 2011-12-12 2013-07-16 Analog Devices, Inc. RTWO-based pulse width modulator
US8581668B2 (en) 2011-12-20 2013-11-12 Analog Devices, Inc. Oscillator regeneration device
CN102624334A (zh) * 2012-04-13 2012-08-01 复旦大学 高功率大调谐范围的旋转行波压控振荡器
US8581759B2 (en) * 2012-04-17 2013-11-12 Panasonic Corporation Vernier phase to digital converter for a rotary traveling wave oscillator
US9209745B2 (en) * 2013-12-20 2015-12-08 Analog Devices, Inc. Apparatus and methods for multiphase oscillators
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US9893734B1 (en) * 2016-10-03 2018-02-13 Analog Devices Global Adjusting phase of a digital phase-locked loop
US10277233B2 (en) 2016-10-07 2019-04-30 Analog Devices, Inc. Apparatus and methods for frequency tuning of rotary traveling wave oscillators
US10312922B2 (en) 2016-10-07 2019-06-04 Analog Devices, Inc. Apparatus and methods for rotary traveling wave oscillators
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11539353B2 (en) 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879527A (en) * 1989-01-23 1989-11-07 Cincinnati Electronics Corporation Phase lock loop and improved phase detector therefor
CN101102074A (zh) * 2006-06-30 2008-01-09 美国凹凸微系有限公司 可变频率多相振荡器
CN101263654A (zh) * 2005-12-02 2008-09-10 松下电器产业株式会社 多相振荡器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE323890T1 (de) * 1997-11-19 2006-05-15 Imec Vzw Verfahren und vorrichtung zum empfang von gps/glonass-signalen
ATE400923T1 (de) * 2000-05-11 2008-07-15 Multigig Ltd Elektronischer pulserzeuger und oszillator
US6326851B1 (en) * 2000-06-26 2001-12-04 Texas Instruments Incorporated Digital phase-domain PLL frequency synthesizer
US7805697B2 (en) 2002-12-06 2010-09-28 Multigig Inc. Rotary clock synchronous fabric
US6933791B2 (en) * 2003-07-07 2005-08-23 National Central University Frequency synthesizing circuit having a frequency multiplier for an output PLL reference signal
US7177611B2 (en) * 2004-07-07 2007-02-13 Texas Instruments Incorporated Hybrid control of phase locked loops
US7209065B2 (en) * 2004-07-27 2007-04-24 Multigig, Inc. Rotary flash ADC
WO2007109744A2 (en) * 2006-03-21 2007-09-27 Multigig Inc. Dual pll loop for phase noise filtering
US20080157879A1 (en) * 2006-12-28 2008-07-03 Dmitry Petrov Decreasing frequency synthesizer lock time for a phase locked loop
US7809345B2 (en) * 2007-04-26 2010-10-05 Freescale Semiconductor, Inc. Digital PLL and applications thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879527A (en) * 1989-01-23 1989-11-07 Cincinnati Electronics Corporation Phase lock loop and improved phase detector therefor
CN101263654A (zh) * 2005-12-02 2008-09-10 松下电器产业株式会社 多相振荡器
CN101102074A (zh) * 2006-06-30 2008-01-09 美国凹凸微系有限公司 可变频率多相振荡器

Also Published As

Publication number Publication date
EP2436119B1 (en) 2016-02-10
EP2436119A1 (en) 2012-04-04
CN103780254A (zh) 2014-05-07
JP2012528526A (ja) 2012-11-12
US7907023B2 (en) 2011-03-15
WO2010138291A1 (en) 2010-12-02
CN103780254B (zh) 2017-06-30
CN102449912A (zh) 2012-05-09
EP2436119A4 (en) 2014-11-05
US20100301953A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
CN102449912B (zh) 具有多相振荡器的锁相回路
JP3066690B2 (ja) 位相同期発振回路
CN101079629B (zh) 一种实现sdh产品时钟板无缝切换的数字锁相装置
CN106708166B (zh) 信号生成器和信号生成方法
CN103427836A (zh) 一种频率信号发生系统和显示装置
CN201663588U (zh) 一种实现多相位时钟分数分频的装置
EP2629423B1 (en) Fully digital method for generating sub clock division and clock waves
KR101611814B1 (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
CN101917187A (zh) 基于锁相环预置开关选频输出的步进频信号产生方法
CN104620532A (zh) 时钟生成装置以及时钟数据恢复装置
Xiu Clock technology: The next frontier
US7151399B2 (en) System and method for generating multiple clock signals
CN101371439A (zh) 相位比较电路及使用该相位比较电路的pll频率合成器
CN101841332B (zh) 一种数字锁相环
US20110148480A1 (en) Divider with Enhanced Duty Cycle for Precision Oscillator Clocking Sources
CN102394645B (zh) 兼容微波大带宽和中频小步进的捷变频合成方法及其装置
JPH0946226A (ja) Ｐｌｌ周波数シンセサイザ
CN102324932B (zh) 射频合成器和收发机
JP2017512446A (ja) 周波数シンセサイザ
CN1951014B (zh) 用于可编程时钟发生器的设备和方法
RU2566962C1 (ru) Цифровой вычислительный синтезатор частотно-модулированных сигналов
RU2536385C1 (ru) Цифровой синтезатор для формирования сигналов многочастотной телеграфии
TWI743203B (zh) 物理量測定裝置
CN102468850B (zh) 具有相位选择功能的分频器
CN115800996A (zh) 锁相环、射频信号发射器、雷达传感器及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170519

Address after: Delaware

Patentee after: III Holdings 12 LLC

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140716

CF01 Termination of patent right due to non-payment of annual fee