TWI743203B - 物理量測定裝置 - Google Patents

Abstract

本發明提供一種可實現時間數位轉換處理之高性能化及簡化等之物理量測定裝置等。

物理量測定裝置400包含第1振盪元件XTAL1、第2振盪元件XTAL2及積體電路裝置10。積體電路裝置10包含：第1振盪電路101，其使第1振盪元件XTAL1振盪而產生第1時鐘頻率f1之第1時鐘信號CK1；第2振盪電路102，其使第2振盪元件XTAL2振盪而產生與第1時鐘頻率f1不同之第2時鐘頻率f2之第2時鐘信號CK2；及測定部50，其包含使用第1時鐘信號CK1與第2時鐘信號CK2將時間轉換為數位值之時間數位轉換電路20。

Description

物理量測定裝置

本發明係關於一種物理量測定裝置、電子機器及移動體等。

先前以來，已知有時間數位轉換電路。時間數位轉換電路將時間轉換為數位值。作為此種時間數位轉換電路之先前例，已知有例如專利文獻1~4中揭示之先前技術。

於專利文獻1~3之先前技術中，使用所謂之游標延遲電路而實現時間數位轉換。於游標延遲電路，使用作為半導體元件之延遲元件而實現時間數位轉換。

於專利文獻4中，揭示有一種微小時間計測裝置，其具備輸出第1時鐘脈衝之第1晶體振盪器、輸出第2時鐘脈衝之第2晶體振盪器、邊緣一致檢測電路、同步計數器、微電腦、及發送時刻控制部。邊緣一致檢測電路檢測第1、第2時鐘脈衝之同步點。同步計數器係與第1、第2時鐘脈衝同步地進行計數處理。微電腦係基於同步計數器之值計算自起始脈衝直至停止脈衝為止之未知時間。發送時刻控制部係根據邊緣一致檢測電路之輸出以及同步計數器及微電腦之值而輸出起始脈衝。

[先前技術文獻] [專利文獻]

[專利文獻1] 日本專利特開2009-246484號公報

[專利文獻2] 日本專利特開2007-110370號公報

[專利文獻3] 日本專利特開2010-119077號公報

[專利文獻4] 日本專利特開平5-87954號公報

於專利文獻1~3之先前技術中，使用所謂之游標延遲電路而實現時間數位轉換。於游標延遲電路，使用作為半導體元件之延遲元件而實現時間數位轉換。然而，關於使用半導體元件之時間數位轉換，雖然容易提昇解析度，但存在難以提昇精度之課題。

於專利文獻4之先前技術中，係使用2個晶體振盪器實現時間數位轉換。然而，於該先前技術中，係於各晶體振盪器內置使2個晶體振盪元件振盪之2個振盪電路之各振盪電路，因此，用於時間測定之電路係藉由與振盪電路不同之IC(Integrated Circuit，積體電路)晶片或電路零件而實現。因此，無法實現對於2個振盪電路之恰當之控制處理，其結果，時間數位轉換之高性能化變得困難。

根據本發明之若干態樣，可提供一種能夠實現時間數位轉換處理之高性能化及簡化等之物理量測定裝置、電子機器及移動體等。

本發明係為了解決上述問題之至少一部分而完成者，其能夠作為以下之形態或態樣而實現。

本發明之一態樣係關於一種物理量測定裝置，其包含第1振盪元件、 第2振盪元件、及積體電路裝置，且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；及測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路。

於本發明之一態樣中，物理量測定裝置包含第1、第2振盪元件與積體電路裝置，且於積體電路裝置設置有第1、第2振盪電路。而且，藉由利用積體電路裝置之第1、第2振盪電路使物理量測定裝置之第1、第2振盪元件振盪，而產生不同時鐘頻率之第1、第2時鐘信號。而且，使用藉由第1、第2振盪電路而產生之第1、第2時鐘信號，進行將時間轉換為數位值之時間數位轉換。若如此使用利用第1、第2振盪元件而產生之第1、第2時鐘信號，則可使用精度較高之時鐘頻率之時鐘信號實現時間數位轉換，因此，與使用半導體元件實現時間數位轉換之情形相比，可謀求時間數位轉換之高精度化。又，由於在積體電路裝置內置有產生第1、第2時鐘信號之第1、第2振盪電路，故而與於積體電路裝置未內置振盪電路之情形相比，可謀求時間數位轉換處理之高性能化及簡化等。

又，於本發明之一態樣中，上述積體電路裝置亦可包含：第1端子，其用以連接上述第1振盪元件之一端與上述第1振盪電路；第2端子，其用以連接上述第1振盪元件之另一端與上述第1振盪電路；第3端子，其用以連接上述第2振盪元件之一端與上述第2振盪電路；及第4端子，其用以連接上述第2振盪元件之另一端與上述第2振盪電路。

若於積體電路裝置設置如上所述之第1~第4端子，則可於該等端子連接電路元件或者利用該等端子進行第1、第2振盪電路之控制等。

又，於本發明之一態樣中，上述第1振盪元件之一端與上述第1端子、上述第1振盪元件之另一端與上述第2端子、上述第2振盪元件之一端與上述第3端子、及上述第2振盪元件之另一端與上述第4端子亦可藉由收容上述第1振盪元件、上述第2振盪元件及上述積體電路裝置之封裝體之內部配線而連接。

若如此，則可藉由封裝體之內部配線將第1振盪元件與積體電路裝置之第1、第2端子之間或第2振盪元件與積體電路裝置之第3、第4端子之間連接，藉由積體電路裝置之第1、第2振盪電路使第1、第2振盪元件振盪。

又，於本發明之一態樣中，亦可為上述第1振盪電路配置於上述積體電路裝置之沿著第1邊、第2邊、第3邊、及第4邊中之上述第1邊之區域，且上述第2振盪電路配置於上述積體電路裝置之沿著上述第1邊、上述第2邊、上述第3邊、及上述第4邊中之不同於上述第1邊之邊的區域。

若如此，則可拉開第1振盪電路與第2振盪電路之間之距離、或第1振盪電路之端子與第2振盪電路之端子之間之距離。藉此，可抑制因雜訊或抖動等引起之時間數位轉換之性能之降低等。

又，於本發明之一態樣中，上述測定部亦可包含進行與物理量對應之檢測信號之信號處理之處理電路。

若如此，則可使用藉由對檢測信號進行信號處理而獲得之信號而進行物理量之測定處理，從而可實現適當之物理量測定處理。

又，於本發明之一態樣中，上述物理量亦可為時間、距離、流量、流速及頻率之至少1者。

但是，成為測定部之測定對象之物理量並不限定於如上所述之物理 量。

又，於本發明之一態樣中，上述處理電路亦可進行檢測信號之波形整形處理。

若如此，則可使用藉由波形整形處理適當地進行波形整形後之信號而進行物理量之測定處理，從而可實現適當之物理量之測定處理。

又，於本發明之一態樣中，亦可包含向對象物照射光之發光部或向上述對象物發送音波之音波發送部、及接收來自上述對象物之光之受光部或自上述對象物接收音波之音波接收部。

若如此，則可適當地測定與對象物之距離等各種物理量。

又，於本發明之一態樣中，上述處理電路亦可對來自上述受光部或上述音波接收部之上述檢測信號進行上述信號處理。

若如此，則可對來自受光部或音波接收部之檢測信號進行適當之信號處理而進行物理量之測定處理。

又，於本發明之一態樣中，上述積體電路裝置亦可包含控制上述第1振盪電路及上述第2振盪電路之至少一振盪電路的控制部。

若如此，則實現時間數位轉換處理之高性能化及簡化之控制可藉由控制部對振盪電路之控制而實現。

又，於本發明之一態樣中，上述控制部亦可對上述至少一振盪電路之振盪信號之振盪頻率及相位之至少一者進行控制。

若如此控制振盪信號之振盪頻率或相位，則可將第1、第2時鐘信號之頻率關係或相位關係設定為適當之關係等。

又，於本發明之一態樣中，上述控制部亦可以上述第1時鐘信號與上述第2時鐘信號成為給定之頻率關係或給定之相位關係之方式，控制上述 至少一振盪電路。

若如此，則可於第1、第2時鐘信號之頻率關係或相位關係適當之狀態下實現時間數位轉換。

又，於本發明之一態樣中，上述時間數位轉換電路亦可將第1信號與第2信號之轉變時序之時間差轉換為數位值。

若如此，則可使用藉由第1、第2振盪元件而產生之第1、第2時鐘信號將第1、第2信號之轉變時序之時間差高精度地轉換為數位值。

又，於本發明之一態樣中，亦可為，於上述第1時鐘信號與上述第2時鐘信號之相位同步時序之後，當第1時鐘週期~第i時鐘週期中之上述第1時鐘信號、與上述第2時鐘信號之轉變時序之時間差即時鐘間時間差為△t~i×△t(△t為解析度，i為2以上之整數)的情形時，上述時間數位轉換電路藉由特定出上述第1信號與上述第2信號之上述時間差對應上述時鐘間時間差即△t~i×△t之何者而求出上述數位值。

若如此，則可有效利用於相位同步時序後例如以△t為單位逐漸增加之時鐘間時間差而將第1、第2信號之時間差轉換為數位值。

又，於本發明之一態樣中，亦可為，將上述第1時鐘信號與上述第2時鐘信號之第1相位同步時序與第2相位同步時序之間之期間設為測定期間，並將上述第1時鐘信號與上述第2時鐘信號之轉變時序之時間差設為時鐘間時間差的情形時，上述時間數位轉換電路係於上述測定期間之複數個時鐘週期產生複數個上述第1信號，並獲取信號位準對應於所產生之複數個上述第1信號而變化之複數個上述第2信號，根據用以將上述複數個時鐘週期之各時鐘週期中之上述第1信號與上述第2信號之上述時間差、與上述各時鐘週期中之上述時鐘間時間差進行比較的比較處理之結果，而求出上 述數位值。

若如此，則可於測定期間內之複數個時鐘週期產生複數個第1信號並使用各時鐘週期中之第1、第2時鐘信號之時鐘間時間差求出該等複數個第1信號與對應之複數個第2信號之時間差之數位值。藉此，可實現時間數位轉換之高速化。

又，於本發明之一態樣中，亦可為，將上述第1時鐘信號與上述第2時鐘信號之第1相位同步時序與第2相位同步時序之間之期間設為第1更新期間，將上述第2相位同步時序與第3相位同步時序之間之期間設為第2更新期間，並將上述第1時鐘信號與上述第2時鐘信號之轉變時序之時間差設為時鐘間時間差的情形時，上述時間數位轉換電路係於上述第1更新期間，於第m時鐘週期(m為1以上之整數)產生上述第1信號，獲取信號位準對應於所產生之上述第1信號而變化之上述第2信號，進行用以將上述第m時鐘週期中之上述第1信號與上述第2信號之上述時間差、與上述時鐘間時間差進行比較的比較處理，於上述第2更新期間，於根據上述第1更新期間之上述比較處理之結果所設定之第n時鐘週期(n為1以上之整數)產生上述第1信號，獲取信號位準對應於所產生之上述第1信號而變化之上述第2信號，進行用以將上述第n時鐘週期中之上述第1信號與上述第2信號之上述時間差、與上述時鐘間時間差進行比較的比較處理。

若如此，則可反饋上一次更新期間之比較處理之結果而設定於此次更新期間產生第1信號之時鐘週期，從而實現時間數位轉換。

又，於本發明之一態樣中，上述積體電路裝置亦可包含：第1PLL(Phase Locked Loop，鎖相迴路)電路，其進行上述第1時鐘信號與基準時鐘信號之相位同步；及第2PLL電路，其進行上述第2時鐘信號與上 述基準時鐘信號之相位同步。

藉由如此使用第1、第2PLL電路而進行相位同步，與藉由1個PLL電路進行第1、第2時鐘信號之相位同步之情形相比，可提高相位同步之頻度，而可實現使用第1、第2時鐘信號之時間數位轉換處理之高性能化。

又，於本發明之一態樣中，亦可為，將上述第1時鐘信號及上述第2時鐘信號之每1時鐘週期之抖動量設為J，將時間數位轉換之解析度設為△t的情形時，J≦△t。

若如此，則可抑制因抖動量超過解析度而導致時間數位轉換之精度劣化般的事態。

又，於本發明之一態樣中，亦可為，將上述第1時鐘信號及上述第2時鐘信號之一時鐘信號於與另一時鐘信號或基準時鐘信號相位同步之時序、與下一次相位同步之時序之間之期間內之、上述一時鐘信號之時鐘數設為K的情形時，J≧△t/K。

若如此，則可抑制主要因解析度而導致時間數位轉換之精度劣化般的事態。

又，於本發明之一態樣中，亦可為，將上述第1時鐘信號及上述第2時鐘信號之一時鐘信號，於與另一時鐘信號或基準時鐘信號相位同步之時序、與下一次相位同步之時序之間之期間內之、上述一時鐘信號之時鐘數設為K的情形時，(1/10)×(△t/K^1/2)≦J≦10×(△t/K^1/2)。

若如此，則能夠以考慮累積抖動之影響之解析度實現時間數位轉換，而可謀求時間數位轉換之高精度化。

又，本發明之另一態樣係關於一種包含如上述任一項之物理量測定裝置之電子機器。

又，本發明之另一態樣係關於一種包含如上述任一項之物理量測定裝置之移動體。

10:積體電路裝置

20:時間數位轉換電路

21、22:相位檢測器

30:處理部

31:輸出碼產生部

32:信號輸出部

33:暫存器部

40:計數器部

50:測定部

60:處理電路

70:發光部(音波發送部)

72:受光部(音波接收部)

100:振盪電路

101:振盪電路

102:振盪電路

103:振盪電路

110:同步化電路

112:計數器

120:PLL電路

122:分頻電路

124:分頻電路

126:相位檢測器

128:電荷泵電路

130:PLL電路

132:分頻電路

134:分頻電路

136:相位檢測器

138:電荷泵電路

150:控制部

206:汽車(移動體)

207:車體

208:控制裝置

209:車輪

400:物理量測定裝置

410:封裝體

412:基座部

414:蓋部

500:電子機器

510:通信部

520:處理部

530:操作部

540:顯示部

550:記憶部

ANT:天線

BA1:緩衝電路

BA2:緩衝電路

BA3、BA4:緩衝電路

BAB:緩衝電路

BAX:緩衝電路

CB1、CB2:可變電容電路

CCT:時鐘週期值

CIN:時鐘週期指定值(時鐘週期指定資訊)

CK1:第1時鐘信號

CK2:第2時鐘信號

CKR:基準時鐘信號

CQ:計數值

CTA:信號

CX1:可變電容電路

CX2:電容器

CX3:電容器

DCK1:第1分頻時鐘信號

DCK2:第2分頻時鐘信號

DCK3:分頻時鐘信號

DCK4:分頻時鐘信號

DFB:正反器電路

DQ:數位值

DR1:第1方向

DR2:第2方向

DR3:第3方向

DR4:第4方向

E1、E2:相位同步時序

f1:第1時鐘頻率

f2:第2時鐘頻率

fr:時鐘頻率

IBX:電流源

IV1~IV3:反相器電路

L1~L4:信號配線

LP1:振盪迴路

LP2:振盪迴路

N、M:時鐘數

NA1:輸出節點

NA2:輸出節點

NB1、NB2、NX1:節點

NF:時鐘數

NX2:節點

OS:振盪信號

OS1:振盪信號

OS2:振盪信號

P1~P4:第1~第4端子

PG1:端子群

PG2:端子群

PQ:信號

PQ1:信號

PQ2:信號

RB:反饋電阻

RST:重設信號

RX:電阻

SD1~SD4:第1~第4邊

SDT:檢測信號

SPL:驅動信號

STA:第1信號

STP:第2信號

SWA:開關電路

T12:期間

T34:期間

TAB:期間

TDF:時間差

TK:期間

TR:時鐘間時間差

TCNT:計數值

TM:相位同步時序

TMA:相位同步時序

TMB:相位同步時序

TP:更新期間

TP1:更新期間

TP2:更新期間

TP3:更新期間

TP4:更新期間

TRX:雙極電晶體

TS:測定期間

TSB:期間

TSF:期間

VC:控制電壓

VC1:控制電壓

VC2:控制電壓

VCX:集極電壓

XTAL:振盪元件

XTAL1:第1振盪元件

XTAL2:第2振盪元件

XTAL3:第3振盪元件

△t:解析度

圖1係本實施形態之物理量測定裝置之基本之構成例。

圖2係使用時鐘頻率差之時間數位轉換方法之說明圖。

圖3係物理量測定裝置之具體之構成例。

圖4係物理量測定裝置之具體之構成例。

圖5係物理量測定裝置之積體電路裝置之第1佈局配置例。

圖6係物理量測定裝置之積體電路裝置之第2佈局配置例。

圖7係本實施形態之物理量測定裝置之第1構成例。

圖8係表示信號STA、STP之關係之圖。

圖9係表示使用信號STA、STP之物理量測定之例之圖。

圖10係本實施形態之物理量測定裝置之第2構成例。

圖11係振盪信號之振盪頻率之控制之說明圖。

圖12係振盪信號之相位之控制之說明圖。

圖13係說明本實施形態之時間數位轉換之信號波形圖。

圖14係說明時間數位轉換之第1方式之信號波形圖。

圖15係說明時間數位轉換之第2方式之信號波形圖。

圖16係本實施形態之物理量測定裝置之第3構成例。

圖17係同步化電路之第1構成例。

圖18係說明同步化電路之動作之信號波形圖。

圖19係同步化電路之第2構成例。

圖20係振盪電路之第1構成例。

圖21係振盪電路之第2構成例。

圖22係時間數位轉換電路之構成例。

圖23係相位檢測器之構成例。

圖24係說明信號STA之重複方法之信號波形圖。

圖25係說明信號STA之重複方法之信號波形圖。

圖26係說明時鐘週期指定值之更新方法之信號波形圖。

圖27係說明時鐘週期指定值之更新方法之信號波形圖。

圖28係說明時鐘週期指定值之更新方法之信號波形圖。

圖29係說明二元搜尋方法之信號波形圖。

圖30係積體電路裝置之其他構成例。

圖31係說明積體電路裝置之其他構成例之動作之信號波形圖。

圖32係表示分頻比之設定之一例之圖。

圖33係隨機漫步、量子漫步之說明圖。

圖34係累積抖動之說明圖。

圖35係關於解析度與抖動之關係之說明圖。

圖36係關於解析度與抖動之關係之說明圖。

圖37係電子機器之構成例。

圖38係移動體之構成例。

以下，對本發明之較佳實施形態進行詳細說明。再者，以下說明之本實施形態並非不正當地限定申請專利範圍記載之本發明之內容，且本實施形態中說明之全部構成並非本發明之解決方法之必要條件。

1.物理量測定裝置

於圖1中表示本實施形態之物理量測定裝置400之基本之構成例。物理量測定裝置400包含振盪元件XTAL1(第1振盪元件)、振盪元件XTAL2(第2振盪元件)、及積體電路裝置10。又，可包含信號配線L1、L2、L3、L4及下述之封裝體等。再者，物理量測定裝置400並不限定於圖1之構成，可實施省略該等之一部分構成要素或者追加其他構成要素等之各種變化。

振盪元件XTAL1、XTAL2係例如壓電振子。具體而言，振盪元件XTAL1、XTAL2係例如晶體振子。係例如AT切割型或SC切割型等厚度切變振動型之晶體振子。例如，振盪元件XTAL1、XTAL2可為簡單封裝型(SPXO(Simple Packaged Crystal Oscillators，簡單封裝晶體振盪器))之振子，亦可為具備恆溫槽之恆溫箱型類型(OCXO(Oven Controlled Crystal Oscillator，恆溫槽控制晶體振盪器))、或不具備恆溫槽之溫度補償型類型(TCXO(Temperature Compensated Crystal Oscillator，溫度補償型晶體振盪器))之振子。又，作為振盪元件XTAL1、XTAL2，亦可採用SAW(Surface Acoustic Wave，表面聲波)共振子、作為矽製振子之MEMS(Micro Electro Mechanical Systems，微機電系統)振子等。

積體電路裝置10包含振盪電路101、102與測定部50。又，積體電路裝置10可包含端子P1、P2、P3、P4。再者，積體電路裝置10並不限定於圖1之構成，可實施省略該等之一部分構成要素或者追加其他構成要素等之各種變化。

振盪電路101(第1振盪電路)使振盪元件XTAL1振盪。而且，產生時鐘頻率f1(第1時鐘頻率)之時鐘信號CK1(第1時鐘信號)。振盪電路102(第2振盪電路)使振盪元件XTAL2振盪。而且，產生時鐘頻率f2(第2時鐘頻率) 之時鐘信號CK2(第2時鐘信號)。振盪電路101、102包括振盪用之緩衝電路及電容器或電阻等電路元件。藉由振盪電路101、102而產生之時鐘信號CK1、CK2係供給至測定部50(時間數位轉換電路20)。

測定部50包含使用時鐘信號CK1與時鐘信號CK2將時間轉換為數位值之時間數位轉換電路20。測定部50進行用於測定物理量之處理。例如，測定部50藉由時間數位轉換電路20之時間數位轉換而進行測定作為物理量之時間之處理。或者，亦可利用時間數位轉換電路20進行之時間數位轉換而進行用於測定其他物理量之處理。

測定部50包含進行與物理量對應之檢測信號之信號處理之處理電路60。例如，處理電路60進行對於與物理量對應之類比之檢測信號之類比信號處理等。具體而言，處理電路60進行檢測信號之波形整形處理等。處理電路60可包含用以進行例如波形整形處理等類比信號處理之類比電路。物理量係時間、距離、流量、流速及頻率之至少1個。物理量亦可為速度、加速度、角速度或角加速度等。關於處理電路60之詳情，將於下文進行敍述。

時間數位轉換電路20被輸入使用振盪元件XTAL1所產生之時鐘頻率f1之時鐘信號CK1、及使用振盪元件XTAL2所產生之時鐘頻率f2之時鐘信號CK2。然後，使用時鐘信號CK1、CK2將時間轉換為數位值。時鐘頻率f2係與時鐘頻率f1不同之頻率，例如為低於時鐘頻率f1之頻率。又，時間數位轉換電路20亦可進行數位值之濾波處理(數位濾波處理、低通濾波處理)並輸出濾波處理後之數位值。

再者，於圖1中，設置2個振盪電路101、102，時間數位轉換電路20使用來自該等2個振盪電路101、102之2個時鐘信號CK1、CK2而進行時 間數位轉換，但本實施形態並不限定於此。例如，亦可設置3個以上之振盪電路，產生3個以上之時鐘信號，並使用該等3個以上之時鐘信號而進行時間數位轉換。例如，除時鐘信號CK1、CK2以外，還使用第3時鐘信號進行時間數位轉換。藉此，可謀求時間數位轉換之進一步之高性能化(高精度化等)。

如圖1所示，於本實施形態中，使用振盪元件XTAL1、XTAL2而產生時鐘信號CK1、CK2，並使用該等時鐘信號CK1、CK2而進行時間數位轉換，因此，可謀求時間數位轉換之高精度化等。尤其是，與使用作為半導體元件之延遲元件而實現時間數位轉換之上述之專利文獻1~3之先前方法相比，可大幅提昇時間數位轉換之精度。藉此，亦能夠謀求利用測定部50進行之物理量之測定處理之精度提昇。

又，於上述之專利文獻4之先前方法中，振盪電路設置於晶體振盪器側，且未於微電腦等電路裝置側設置振盪電路。因此，第1、第2晶體振盪器僅進行自由振盪之振盪動作，而無法控制第1、第2晶體振盪器之振盪動作。而且，無法將來自第1、第2晶體振盪器之第1、第2時鐘脈衝設為給定之頻率關係或給定之相位關係，因此，有導致電路處理或電路構成之複雜化或者無法充分實現電路處理之高性能化的問題。

與此相對，於本實施形態中，如圖1所示，於積體電路裝置10內置使振盪元件XTAL1、XTAL2振盪之振盪電路101、102。因此，可控制振盪電路101、102或者將時鐘信號CK1、CK2設為給定之頻率關係或給定之相位關係。藉此，可實現時間數位轉換處理之高性能化及簡化等。

圖2係使用時鐘頻率差之時間數位轉換方法之說明圖。於t0，時鐘信號CK1、CK2之轉變時序(相位)一致。其後，於t1、t2、t3…，時鐘信號 CK1、CK2之轉變時序之時間差即時鐘間時間差TR(相位差)按照△t、2△t、3△t之方式逐漸變長。於圖2中，以TR之寬度之脈衝信號表示時鐘間時間差。

而且，本實施形態之時間數位轉換例如係使用複數個振盪元件，使用其時鐘頻率差而將時間轉換為數位值。即，於將時鐘信號CK1、CK2之時鐘頻率設為f1、f2之情形時，時間數位轉換電路20以與時鐘頻率f1、f2之頻率差|f1-f2|對應之解析度將時間轉換為數位。例如如圖2所示，利用游標卡尺之原理將時間轉換為數位值。

若如此，則可使用時鐘頻率f1、f2之頻率差|f1-f2|而設定時間數位轉換之解析度，從而可實現時間數位轉換之精度或解析度等性能之提昇等。

具體而言，本實施形態之時間數位轉換之解析度(時間解析度)可表示為△t=|1/f1-1/f2|=|f1-f2|/(f1×f2)。而且，時間數位轉換電路20係以成為△t=|1/f1-1/f2|=|f1-f2|/(f1×f2)之解析度△t將時間轉換為數位值。解析度表示為△t=|f1-f2|/(f1×f2)，成為與頻率差|f1-f2|對應之解析度。

若如此，則可藉由時鐘頻率f1、f2之設定而設定時間數位轉換之解析度。例如，可藉由使時鐘頻率f1、f2之頻率差|f1-f2|減小而減小解析度△t，從而可實現高解析度之時間數位轉換。又，可藉由將時鐘頻率f1、f2設為較高之頻率而減小解析度△t，從而可實現高解析度之時間數位轉換。而且，若使用振盪元件XTAL1、XTAL2產生時鐘頻率f1、f2之時鐘信號CK1、CK2，則與使用半導體元件之延遲元件之情形相比，亦能夠謀求時間數位轉換之精度之提昇。

尤其是，於本實施形態中，使用晶體振子作為振盪元件XTAL1、 XTAL2(第1、第2振盪元件)。例如使用AT切割型或SC切割型等厚度切變振動型之晶體振子。若如此使用晶體振子而產生時鐘信號CK1、CK2，則可謀求時鐘頻率f1、f2之高精度化。可將例如因製造偏差或溫度變動等環境變動引起之時鐘頻率f1、f2之變動抑制為最小限度。因此，亦能夠將解析度△t=|f1-f2|/(f1×f2)之變動抑制為最小限度，而可實現時間數位轉換之進一步之高性能化等。

於圖3、圖4中表示本實施形態之物理量測定裝置400之具體之構成例。如圖3、圖4所示，物理量測定裝置400包含積體電路裝置10、振盪元件XTAL1(第1振盪元件、第1振動片)、XTAL2(第2振盪元件、第2振動片)、以及收容積體電路裝置10及振盪元件XTAL1、XTAL2之封裝體410。封裝體410例如包括基座部412與蓋部414。基座部412係包含陶瓷等絕緣材料之例如箱型等之構件，蓋部414係接合於基座部412之例如平板狀等之構件。於基座部412之例如底面設置有用以與外部機器連接之外部連接端子(外部電極)。於由基座部412與蓋部414形成之內部空間(空腔)收容積體電路裝置10、振盪元件XTAL1、XTAL2。而且，藉由利用蓋部414密閉而將積體電路裝置10、振盪元件XTAL1、XTAL2氣密地密封於封裝體410內。

積體電路裝置10與振盪元件XTAL1、XTAL2安裝於封裝體410內。而且，振盪元件XTAL1、XTAL2之端子與積體電路裝置10(IC)之端子(焊墊)係藉由封裝體410之內部配線而電性連接。於積體電路裝置10設置有用以使振盪元件XTAL1、XTAL2振盪之振盪電路101、102，藉由利用該等振盪電路101、102使振盪元件XTAL1、XTAL2振盪而產生時鐘信號CK1、CK2。

具體而言，積體電路裝置10包含端子P1~P4(第1~第4端子、第1~第4焊墊)。端子P1~P4係振盪元件連接用之端子(焊墊)。端子P1(第1端子)係用以連接振盪元件XTAL1之一端與振盪電路101之端子。端子P2(第2端子)係用以連接振盪元件XTAL1之另一端與振盪電路101之端子。振盪元件XTAL1之一端、另一端係例如振盪元件XTAL1之第1、第2電極。振盪元件XTAL1與振盪電路101藉由信號配線L1、L2而連接。信號配線L1、L2係例如物理量測定裝置400之封裝體410之內部配線(金屬配線)。該等信號配線L1、L2將振盪元件XTAL1之一端、另一端(第1、第2電極)與積體電路裝置10之端子P1、P2連接。

端子P3(第3端子)係用以連接振盪元件XTAL2之一端與振盪電路102之端子。端子P4(第4端子)係用以連接振盪元件XTAL2之另一端與振盪電路102之端子。振盪元件XTAL2之一端、另一端係例如振盪元件XTAL2之第1、第2電極。振盪元件XTAL2與振盪電路102藉由信號配線L3、L4而連接。信號配線L3、L4係例如物理量測定裝置400之封裝體410之內部配線(金屬配線)。該等信號配線L3、L4將振盪元件XTAL2之一端、另一端(第1、第2電極)與積體電路裝置10之端子P3、P4連接。

如此，於本實施形態中，如圖3、圖4所示，振盪元件XTAL1之一端(第1電極)與端子P1、振盪元件XTAL1之另一端(第2電極)與端子P2、振盪元件XTAL2之一端(第1電極)與端子P3、及振盪元件XTAL2之另一端(第2電極)與端子P4係藉由收容振盪元件XTAL1、XTAL2及積體電路裝置10之封裝體410之內部配線即信號配線L1、L2、L3、L4而連接。

再者，物理量測定裝置400之構成可實施各種變化。例如，亦可為基座部412為平板狀之形狀，且蓋部414為於其內側形成凹部般之形狀。 又，亦可對封裝體410內之積體電路裝置10、振盪元件XTAL1、XTAL2之安裝形態或配線連接等實施各種變化。又，振盪元件XTAL1、XTAL2無須完全構成為獨立個體，亦可為形成於1個構件之第1、第2振盪區域。又，亦可於物理量測定裝置400(封裝體410)設置3個以上之振盪元件。於該情形時，於積體電路裝置10設置與之對應之3個以上之振盪電路即可。

如上所述，於本實施形態中，如圖1、圖3、圖4所示，於積體電路裝置10設置有用以與振盪元件XTAL1、XTAL2連接之端子P1~P4。若於積體電路裝置10設置如上所述之端子P1~P4，則例如可對下述之圖20、圖21之振盪電路之端子(P1~P4)之節點(NB1、NB2、NX1)連接可變電容電路等電路元件而控制振盪頻率等。藉此，可控制振盪電路101、102之振盪頻率或者將時鐘信號CK1、CK2設定為給定之頻率關係。又，藉由在積體電路裝置10設置端子P1~P4，而可使用下述之圖17之同步化電路110將振盪迴路LP1、LP2電性連接或者藉由圖19之PLL電路120控制振盪電路101之振盪頻率而實現相位同步。又，根據本實施形態，亦能夠於積體電路裝置10對振盪電路101、102執行共通之控制處理。

又，於本實施形態中，振盪元件XTAL1、XTAL2與積體電路裝置10之端子P1~P4係藉由封裝體410之內部配線即信號配線L1、L2、L3、L4而連接。若如此，則藉由封裝體410之內部配線即信號配線L1~L4將收納於封裝體410之振盪元件XTAL1、XTAL2與積體電路裝置10連接，而可由積體電路裝置10執行振盪元件XTAL1、XTAL2之振盪動作或各種控制處理。

2.佈局配置例

於圖5、圖6中表示組入至本實施形態之物理量測定裝置400之積體電 路裝置10之第1、第2佈局配置例。圖5、圖6係表示積體電路裝置10之IC晶片中包括電晶體及被動元件之電路元件之電路區塊之配置者。邊SD1、SD2、SD3、SD4係積體電路裝置10之IC晶片之邊。於圖5、圖6中，將自邊SD1(第1邊)朝向與邊SD1對向之邊SD2(第2邊)之方向設為方向DR1(第1方向)，將DR1之相反方向設為方向DR2(第2方向)。又，將自與邊SD1交叉之邊SD3(第3邊)朝向與邊SD3對向之邊SD4(第4邊)之方向設為方向DR3(第3方向)，將DR3之相反方向設為方向DR4(第4方向)。

於圖5中，振盪電路101係配置於積體電路裝置10之沿著邊SD1~SD4(第1邊~第4邊)中之邊SD1之區域。例如，以振盪電路101之電路區塊之邊(長邊)與積體電路裝置10之邊SD1平行(大致平行)之方式配置振盪電路101。另一方面，振盪電路102係配置於沿著與邊SD1不同之邊即邊SD2之區域。例如，以振盪電路102之電路區塊之邊(長邊)與積體電路裝置10之邊SD2平行(大致平行)之方式配置振盪電路102。

具體而言，於圖5中，於積體電路裝置10之邊SD1之方向DR1側配置振盪元件連接用之端子P1、P2(焊墊)。例如，於沿著邊SD1之I/O區域(第1 I/O區域)配置端子P1、P2。而且，於端子P1、P2之方向DR1側配置振盪電路101。而且，端子P1、P2與振盪電路101藉由信號線而連接。

又，於積體電路裝置10之邊SD2之方向DR2側配置振盪元件連接用之端子P3、P4(焊墊)。例如，於沿著邊SD2之I/O區域(第2 I/O區域)配置端子P3、P4。而且，於端子P3、P4之方向DR2側配置振盪電路102。而且，端子P3、P4與振盪電路102藉由信號線而連接。

而且，測定部50例如配置於振盪電路101與振盪電路102之間。例如，於振盪電路101之方向DR1側配置測定部50，於測定部50之方向DR1 側配置振盪電路102。又，於積體電路裝置10之沿著邊SD3之I/O區域(第3 I/O區域)配置端子群PG1，於沿著邊SD4之I/O區域(第4 I/O區域)配置端子群PG2。端子群PG1、PG2經由信號線而連接於測定部50等之各電路區塊。

於圖6中，振盪電路101配置於積體電路裝置10之沿著邊SD1之區域。另一方面，振盪電路102配置於沿著與邊SD1不同之邊即邊SD3之區域。

具體而言，於圖6中，於積體電路裝置10之邊SD1之方向DR1側配置端子P1、P2。而且，於端子P1、P2之方向DR1側配置振盪電路101。又，於邊SD3之方向DR3側配置端子P3、P4。而且，於端子P3、P4之方向DR3側配置振盪電路102。而且，測定部50係配置於振盪電路101之方向DR1側且振盪電路102之方向DR3側。

如此，於圖5、圖6中，振盪電路101與振盪電路102配置於積體電路裝置10之不同之邊。因此，例如可拉開振盪電路101與振盪電路102之間之距離或者拉開振盪電路101之端子P1、P2與振盪電路102之端子P3、P4之間之距離。尤其是，若如圖5所示般將振盪電路101、102配置於沿著對向之各邊之區域，則可充分拉開振盪電路101與振盪電路102之間之距離或端子P1、P2與端子P3、P4之間之距離。

若如此以振盪電路間之距離或振盪元件連接用之端子間之距離變長之方式進行佈局配置，則可抑制例如振盪電路101、102之一振盪電路中產生之雜訊傳輸至另一振盪電路。因此，可抑制因該雜訊而導致時間數位轉換之性能(轉換精度等)降低。又，於將來自振盪電路101、102之時鐘信號CK1、CK2輸出至測定部50之情形時，可短程地連接時鐘信號CK1、 CK2之信號線。因此，可減小時鐘信號CK1、CK2之信號延遲量或兩者之信號延遲差，而可減少抖動等，因此，可謀求時間數位轉換之轉換性能之提昇等。

再者，積體電路裝置10之佈局配置並不限定於圖5、圖6所示之配置，可實施各種變化。例如，亦可於積體電路裝置10配置測定部50以外之電路區塊。又，亦可實施將振盪電路101、102配置於積體電路裝置10之沿著同一邊之區域般之變化。

3.第1構成例

於圖7中表示本實施形態之物理量測定裝置400之第1構成例。於圖7中，測定部50之時間數位轉換電路20將信號STA(第1信號、例如起始信號)與信號STP(第2信號、例如停止信號)之轉變時序之時間差轉換為數位值DQ。信號STA與信號STP之轉變時序之時間差係信號STA與信號STP之邊緣間(例如上升邊緣間或下降邊緣間)之時間差。再者，以下，主要就對將信號STA、STP(第1、第2信號)之轉變時序之時間差轉換為數位值之時間數位轉換應用本實施形態之方法的情形進行說明，但本實施形態並不限定於此。例如，亦可對用以測定絕對時刻等之時間數位轉換等應用本實施形態之方法。

具體而言，時間數位轉換電路20係使用藉由振盪電路101、102而產生之時鐘信號CK1、CK2，求出與信號STA和信號STP之轉變時序之時間差對應之數位值DQ。例如，進行時鐘信號CK1、CK2之相位同步，於該相位同步之時序之後，時間數位轉換電路20使用時鐘信號CK1使信號STA之信號位準轉變。例如，使信號STA之信號位準自第1電壓位準(例如L位準)變化為第2電壓位準(例如H位準)。具體而言，時間數位轉換電路20產 生脈衝信號之信號STA。

然後，時間數位轉換電路20藉由進行信號位準對應於信號STA而轉變之信號STP與時鐘信號CK2之相位比較，而求出與時間差對應之數位值DQ。例如，藉由相位比較，判斷信號STP與時鐘信號CK2之相位之前後關係切換之時序，而求出數位值DQ。相位之前後關係切換之時序係自信號STP與時鐘信號CK2之一信號與另一信號相比相位延遲之狀態切換為一信號與另一信號相比相位提前之狀態的時序。該信號STP與時鐘信號CK2之相位比較例如可藉由基於信號STP及時鐘信號CK2之一信號對另一信號進行取樣等而實現。或者，亦可使用基於時鐘信號CK1之第1計數值與基於時鐘信號CK2之第2計數值而實現用於相位比較之比較處理。

如此，於圖7中，基於時鐘信號CK1而產生信號STA，進行信號位準對應於所產生之信號STA而轉變之信號STP與時鐘信號CK2之相位比較，而求出與信號STA和信號STP之轉變時序之時間差對應之數位值DQ。若如此，則可自發地產生用於時間數位轉換之第1信號，並且可實現高性能(高精度、高解析度)之時間數位轉換。

又，測定部50包含進行與物理量對應之檢測信號之信號處理之處理電路60，該處理電路60例如進行檢測信號之波形整形處理。

具體而言，圖7之物理量測定裝置400包含向對象物照射光之發光部70、及接收來自對象物之光之受光部72。而且，作為類比前端電路(AFE)之處理電路60係接收自時間數位轉換電路20產生之信號STA，並向發光部70輸出驅動信號SPL。例如，處理電路60包含發光部70之驅動用之脈衝信號產生電路，將作為脈衝信號之驅動信號SPL輸出至發光部70。發光部70例如藉由雷射器件或LED(Light Emitting Diode，發光二極體)等而實 現，基於驅動信號SPL而向對象物出射光(雷射光等)。

受光部72接收來自對象物之光。例如，接收發光部70所出射之光之反射光。而且，向處理電路60輸出例如類比之檢測信號SDT。處理電路60對該檢測信號SDT進行波形整形處理等信號處理。而且，將信號處理後之信號STP輸出至時間數位轉換電路20。

再者，亦可於物理量測定裝置400設置向對象物發送音波之音波發送部、及接收來自對象物之音波的音波接收部而代替圖7之發光部70、受光部72。於該情形時，音波發送部基於來自處理電路60之驅動信號SPL，向對象物發送音波(超音波等)。而且，音波接收部接收來自對象物之音波(超音波回波等)，並將例如類比之檢測信號SDT輸出至處理電路60。處理電路60進行檢測信號SDT之波形整形處理等信號處理，並將信號處理後之信號STP輸出至時間數位轉換電路20。

圖8係表示信號STA(第1信號、起始信號)與信號STP(第2信號、停止信號)之關係之圖。本實施形態之時間數位轉換電路20將信號STA與信號STP之轉變時序之時間差TDF轉換為數位值。再者，於圖8中，TDF成為信號STA與信號STP之上升之轉變時序間(上升邊緣間)之時間差，但亦可為信號STA與信號STP之下降之轉變時序間(下降邊緣間)之時間差。

圖9係表示使用信號STA、STP之物理量測定之例之圖。例如，圖7之發光部70使用信號STA向對象物(例如車周圍之物體)出射照射光(例如雷射光)。具體而言，發光部70例如使用基於信號STA之驅動信號SPL而向對象物出射照射光。然後，藉由受光部72自對象物接收反射光等而產生信號STP。具體而言，已接收反射光之受光部72向處理電路60輸出作為受光信號之檢測信號SDT，處理電路60將藉由對檢測信號SDT進行波形整形而產 生之信號STP輸出至時間數位轉換電路20。若如此，則藉由將信號STA與信號STP之轉變時序之時間差TDF轉換為數位值，而能夠以例如飛時測距(TOF(Time of Flight))之方式測定與對象物之距離作為物理量，可利用於例如車之自動運行等。

或者，亦可於物理量測定裝置400設置音波發送部，而由音波發送部使用信號STA向對象物(例如生物)發送發送音波(例如超音波)。具體而言，音波發送部例如使用基於信號STA之驅動信號SPL向對象物出射音波。然後，藉由音波接收部接收來自對象物之接收音波，而產生信號STP。具體而言，已接收到音波之音波接收部將作為接收信號之檢測信號SDT輸出至處理電路60，處理電路60將藉由對檢測信號SDT進行波形整形而產生之信號STP輸出至時間數位轉換電路20。若如此，則藉由將信號STA與信號STP之轉變時序之時間差TDF轉換為數位值，而可測定與對象物之距離等，可實現基於超音波之生物資訊之測定等。

再者，於圖8、圖9中，亦可利用信號STA發送發送資料，並使用基於接收資料之接收而產生之信號STP，藉此測定發送發送資料後至接收接收資料為止之時間。又，藉由本實施形態之物理量測定裝置測定之物理量並不限定於時間、距離，考慮流量、流速、頻率、速度、加速度、角速度或角加速度等各種物理量。

如此，於本實施形態中，處理電路60進行與物理量對應之檢測信號之信號處理。例如將與為時間、距離、流量、流速及頻率之至少1個之物理量對應之檢測信號(SDT)輸入至處理電路60，由處理電路60進行對於檢測信號之信號處理。藉此，可使用藉由對檢測信號進行適當之信號處理而獲得之信號而進行時間等物理量之測定處理，而可實現適當之物理量之測 定處理。例如，於圖7中，處理電路60對檢測信號SDT進行波形整形處理。若如此，則於例如作為類比信號之檢測信號SDT之波形鈍化之情形等時，亦可使用藉由波形整形處理適當地進行波形整形後之信號STP而進行時間等物理量之測定處理。

又，於圖7中，於物理量測定裝置400設置有發光部70(或音波發送部)、受光部72(或音波接收部)。若如此，則例如藉由發光部70向對象物出射(發送)光(音波)，並由受光部72接受(接收)來自對象物之光(音波)，而亦能夠使用時間數位轉換電路20對距離等物理量進行測定。而且，於本實施形態中，時間數位轉換電路20可高精度地將時間轉換為數位值，因此，亦可謀求物理量測定之高精度化。

4.第2構成例

於圖10中表示本實施形態之物理量測定裝置400之第2構成例。於圖10之第2構成例中，對於圖1之構成進而設置有控制部150。該控制部150控制振盪電路101、102之至少一振盪電路。例如，進行振盪電路101、102之兩振盪電路之控制或者進行一振盪電路之控制。

例如，於上述之專利文獻4之先前方法中，第1、第2晶體振盪器不受任何控制而自由振盪地動作。與此相對，於圖10中，控制部150控制振盪電路101、102之至少一振盪電路之動作及設定。例如，控制部150控制至少一振盪電路之振盪動作等之電路動作，或者控制振盪頻率及相位等電路常數之設定。藉此，可藉由控制部150之控制，將例如時鐘信號CK1、CK2之頻率關係或相位關係設定為適於時間數位轉換之頻率關係或相位關係。藉此，可實現時間數位轉換處理之高性能化及簡化等。

具體而言，控制部150控制振盪電路101、102之至少一振盪電路之振 盪信號之振盪頻率及相位之至少一者。例如，於圖11中，控制部150進行使至少一振盪電路之振盪信號OS(下述之OS1、OS2)之振盪頻率自fos變化為fos'之控制。例如，控制部150係進行以時鐘信號CK1、CK2成為給定之頻率關係之方式使振盪頻率變化之控制。作為一例，如下述之圖19般，以時鐘信號CK1、CK2於相位同步時序進行相位同步之方式控制至少一振盪電路之振盪頻率。

又，於圖12中，控制部150進行使至少一振盪電路之振盪信號OS之相位如PH所示般變化之控制。例如，控制部150係進行以時鐘信號CK1、CK2成為給定之相位關係之方式使相位變化之控制。作為一例，如下述之圖17般，以時鐘信號CK1、CK2於相位同步時序進行相位同步之方式控制至少一振盪電路之相位。

若如此藉由控制部150控制振盪信號之振盪頻率或相位，則例如可將時鐘信號CK1、CK2之頻率關係或相位關係設定為適於時間數位轉換之頻率關係或相位關係等。因此，可使用設定為適當之頻率關係或相位關係之時鐘信號CK1、CK2而實現時間數位轉換，故可實現時間數位轉換處理之高性能化及簡化等。

再者，振盪信號之振盪頻率之控制例如可藉由控制設置於振盪電路之可變電容電路之電容值而實現。又，振盪信號之相位之控制可藉由利用下述之同步化電路110將振盪迴路於相位同步時序連接等而實現。

又，控制部150係以時鐘信號CK1與時鐘信號CK2成為給定之頻率關係或給定之相位關係之方式，控制振盪電路101、102之至少一振盪電路。例如，以成為適於時間數位轉換之頻率關係或相位關係之方式控制至少一振盪電路。作為一例，以時鐘信號CK1、CK2之頻率差或相位差成為 特定之頻率差、相位差之方式控制至少一振盪電路。或者，以於相位同步時序時鐘信號CK1、CK2進行相位同步之方式控制至少一振盪電路。例如，以於相位同步時序時鐘信號CK1、CK2之轉變時序一致(大致一致)之方式控制至少一振盪電路。

時鐘信號CK1、CK2之頻率關係係時鐘信號CK1、CK2之時鐘頻率f1、f2之頻率差之關係、頻率比之關係、以時鐘頻率表示之特定之關係式、或頻率之大小關係等。時鐘信號CK1、CK2之相位關係係時鐘信號CK1、CK2之相位差之關係或相位之前後關係等。例如，控制部150係於存在製造偏差或溫度變動等環境變動之情形時，亦以時鐘信號CK1、CK2之頻率關係(頻率差、大小關係或頻率比等)或相位關係(相位差或相位之前後關係等)保持為給定之關係之方式，控制振盪電路101、102之至少一振盪電路。藉此，可於時鐘信號CK1、CK2之頻率關係或相位關係適當之狀態下實現時間數位轉換，而可謀求時間數位轉換處理之高性能化及簡化等。

具體而言，控制部150係於將時鐘信號CK1、CK2之時鐘頻率設為f1、f2之情形時，以成為N/f1=M/f2之方式控制振盪電路101、102之至少一振盪電路。若如此，則可將時鐘信號CK1、CK2設為適當之頻率關係而實現時間數位轉換。

圖13係說明本實施形態之時間數位轉換之信號波形圖。於圖13中，於相位同步時序TMA，進行時鐘信號CK1、CK2之相位同步，而時鐘信號CK1、CK2之轉變時序一致。其後，如利用圖2所說明般，時鐘信號CK1、CK2之轉變時序之時間差按照△t、2△t、3△t…之方式每隔時鐘週期(CCT)以△t為單位逐漸增加。然後，於下一相位同步時序TMB，進行時鐘 信號CK1、CK2之相位同步，而時鐘信號CK1、CK2之轉變時序一致。

如圖13所示，相位同步時序TMA與TMB之間之期間TAB之長度成為與時鐘信號CK1之N時鐘數對應之長度。又，期間TAB之長度成為與時鐘信號CK2之M時鐘數對應之長度。此處，N、M為2以上之不同之整數。例如，於圖13中，為N=17、M=16，成為N-M=1。

例如，於將期間TAB之長度以相同記號之TAB表示之情形時，於圖13中，成為TAB=N/f1=M/f2。即，於時鐘頻率f1、f2之間，N/f1=M/f2之關係成立。例如，若將時鐘頻率f2設為f2=16MHz且設定為N=17、M=16，則成為f1=17MHz，N/f1=M/f2之關係式成立。控制部150係以如上所述之N/f1=M/f2之關係成立之方式，控制振盪電路101、102之至少一振盪電路。

若如此，則如圖13所示，於相位同步時序TMA時鐘信號CK1、CK2之轉變時序一致後，時鐘信號CK1、CK2之時鐘間時間差TR按照△t、2△t、3△t…之方式以△t為單位逐漸增加。即，可形成每隔時鐘週期以△t為單位逐漸增加之時鐘信號CK1、CK2之時鐘間時間差TR。然後，於下一相位同步時序TMB，時鐘信號CK1、CK2之轉變時序一致而時鐘間時間差TR變為0。其後，每隔時鐘週期，時鐘間時間差TR以△t為單位逐漸增加。

藉由如此形成於相位同步時序變為0、其後以△t(解析度)為單位逐漸增加的時鐘間時間差TR，而可實現下述之時間數位轉換(第1方式、第2方式、重複方法、更新方法、二元方法)之處理。即，可實現以解析度△t將時間轉換為數位值之時間數位轉換。而且，於此種以解析度△t進行之時間數位轉換之處理中，如圖13所示，可唯一地特定期間TAB內之各時鐘週期 (CCT)中之時鐘間時間差TR，因此，可謀求時間數位轉換處理或電路構成之簡化。又，藉由在相位同步時序TMA、TMB使時鐘信號CK1、CK2之轉變時序一致(大致一致)，亦可謀求時間數位轉換之精度提昇等。

例如，作為本實施形態之比較例之方法，考慮如下方法，即，不利用控制部150對至少一振盪電路進行控制，而以N/f1=M/f2之關係成立之方式設定設計上之時鐘頻率。例如，上述之專利文獻4之先前方法係如下方法，即，作為第1、第2晶體振盪器之設計上之時鐘頻率之關係，使N/f1=M/f2之關係成立。

然而，第1、第2晶體振盪器之時鐘頻率會因製造偏差或溫度變動等環境變動而變動。因此，即便於設計上使N/f1=M/f2之關係成立，於實際之製品中，N/f1=M/f2之關係亦不成立。因此，轉變時序產生偏移等，因此，時間數位轉換之轉換精度降低。

與此相對，於本實施形態中，於存在因製造偏差或環境變動引起之時鐘頻率之變動之情形時，控制部150亦以時鐘信號CK1、CK2成為給定之頻率關係或相位關係之方式控制振盪電路101、102之至少一振盪電路。例如，以N/f1=M/f2成立之方式控制至少一振盪電路。藉此，以補償因製造偏差或環境變動引起之變動之方式，調整時鐘信號CK1、CK2之頻率關係或相位關係。因此，於此種存在變動之情形時，亦可實現恰當之時間數位轉換。又，可降低因於相位同步時序TMA、TMB之時鐘信號CK1、CK2之轉變時序之偏移引起之轉換誤差，而可謀求時間數位轉換之高性能化。

如此，於本實施形態中，控制部150以N/f1=M/f2之關係式成立之方式控制振盪電路。又，如利用圖2所說明般，本實施形態之時間數位轉換 之解析度△t能夠以△t=|f1-f2|/(f1×f2)之關係式表示。因此，根據該等之2個關係式，而下式(1)成立。

△t=|N-M|/(N×f2)=|N-M|/(M×f1) (1)

若如此，則可根據對時間數位轉換要求之解析度△t設定N、M等而產生時鐘信號CK1、CK2。

例如，作為時間數位轉換之解析度，設為要求△t=2ns(奈秒)之解析度。而且，設為時鐘信號CK2之時鐘頻率為f2=100MHz。於該情形時，藉由在上式(1)中設定為N=5、M=4，而可實現以解析度△t=|5-4|/(5×f2)=2ns進行之時間數位轉換。此時，根據N/f1=M/f2之關係式，時鐘信號CK1之時鐘頻率成為f1=(N/M)×f2=125MHz。

又，作為時間數位轉換之解析度，設為要求△t=1ps(微微秒)之解析度。而且，設為時鐘信號CK2之時鐘頻率為f2=122.865MHz。於該情形時，藉由在上式(1)中設定為N=8139、M=8138，而可實現以解析度△t=|8139-8138|/(8139×f2)=1ps進行之時間數位轉換。此時，根據N/f1=M/f2之關係式，時鐘信號CK1之時鐘頻率成為f1=(N/M)×f2=122.880MHz。

又，於本實施形態中，時間數位轉換電路20將信號STA與信號STP之轉變時序之時間差TDF轉換為數位值。於該情形時，於圖13中，於時鐘信號CK1、CK2之相位同步時序TMA之後，於第1~第i時鐘週期(i為2以上之整數)之時鐘信號CK1、CK2之轉變時序之時間差即時鐘間時間差TR成為△t~i×△t。例如，於相位同步時序TMA之後，於第1時鐘週期(CCT=1)，時鐘間時間差成為TR=△t。同樣地，於第2~第14時鐘週期(CCT=2~14)，時鐘間時間差成為TR=2△t~14△t。而且，於第15時鐘週期(廣義 而言，為第i時鐘週期，CCT=i=15)，時鐘間時間差成為TR=15△t(i×△t)。如此，於相位同步時序TMA之後，時鐘信號CK1、CK2之時鐘間時間差以△t為單位逐漸增加，藉此，於第j時鐘週期(1≦j≦i)之時鐘間時間差成為TR=j×△t。

而且，於本實施形態之時間數位轉換方法中，時間數位轉換電路20藉由特定出信號STA與信號STP之轉變時序之時間差TDF對應時鐘信號CK1、CK2之轉變時序之時鐘間時間差即TR=△t~i×△t之何者而求出數位值DQ。

例如，於圖13之B1所示之時鐘週期(CCT=5)，時鐘間時間差成為TR=5△t。而且，如B1所示，信號STA、STP之時間差TDF長於時鐘間時間差TR=5△t。即，成為TDF>TR=5△t。

於B2所示之時鐘週期(CCT=14)，時鐘間時間差成為TR=14△t。而且，如B2所示，信號STA、STP之時間差TDF短於時鐘間時間差TR=14△t。即，成為TDF<TR=14△t。

於B3所示之時鐘週期(CCT=10)，時鐘間時間差成為TR=10△t。而且，如B3所示，信號STA、STP之時間差TDF變為與時鐘間時間差TR=10△t相等(大致相同)。即，成為TDF=TR=10△t。因此，特定為信號STA、STP之時間差TDF與時鐘間時間差TR=10△t對應。其結果，可判斷與時間差TDF對應之數位值DQ為例如與TR=10△t對應之數位值。

若如此，則可利用於相位同步時序TMA之後以△t為單位逐漸增加之時鐘間時間差TR而求出信號STA與信號STP之時間差TDF。因此，可實現有效活用時鐘頻率不同之時鐘信號CK1、CK2之時間數位轉換。

此處，作為實現圖13之本實施形態之時間數位轉換之方式，存在第1 方式與第2方式。圖14係說明第1方式之信號波形圖。作為該第1方式之時間數位轉換，存在下述之重複方法等。

例如，於圖14中，將時鐘信號CK1、CK2之相位同步時序TMA與TMB之間之期間(第1、第2相位同步時序之間之期間)設為測定期間TS。相位同步時序TMB係繼相位同步時序TMA後之相位同步時序。

於該情形時，時間數位轉換電路20於測定期間TS之複數個時鐘週期產生複數個信號STA。例如，於圖14中，於第3~第7時鐘週期(CCT=3~7)，產生信號STA之脈衝信號。然後，時間數位轉換電路20獲取(接收)信號位準對應於所產生之複數個信號STA而變化之複數個信號STP。例如，獲取(接收)信號位準對應於在第3時鐘週期(CCT=3)產生之信號STA而變化之信號STP。同樣地，獲取信號位準對應於在第4、第5、第6、第7時鐘週期(CCT=4、5、6、7)產生之各信號STA而變化之各信號STP。

然後，時間數位轉換電路20係根據用以將複數個時鐘週期之各時鐘週期中之信號STA與信號STP之時間差TDF、與各時鐘週期中之時鐘間時間差TR進行比較的比較處理之結果，而求出數位值DQ。例如，於圖14中，進行第3、第4、第5、第6、第7時鐘週期(CCT=3、4、5、6、7)中之時鐘間時間差TR=3△t、4△t、5△t、6△t、7△t之各者與時間差TDF之比較處理。然後，藉由各時鐘週期中之比較處理而獲得TDF>3△t、TDF>4△t、TDF=5△t、TDF<6△t、TDF<7△t的結果。因此，判斷與信號STA和信號STP之時間差TDF對應之數位值DQ為例如與TR=5△t對應之數位值。

如此，於圖14之第1方式中，橫跨複數個時鐘週期連續地產生複數個信號STA。然後，獲取信號位準對應於複數個信號STA而轉變之複數個信 號STP，進行用以將各信號STA與對應之各信號STP之時間差TDF、與各時鐘週期中之時鐘間時間差TR進行比較的比較處理。由於各時鐘週期中之時鐘間時間差TR如圖14所示般以△t為單位逐漸增加，故而可藉由該比較處理求出與時間差TDF對應之數位值。若如此，則可於1次測定期間TS內特定出時間差TDF對應圖14之時鐘間時間差TR=△t~15△t(△t~i×△t)之何者。因此，可實現時間數位轉換之高速化。

圖15係說明本實施形態之時間數位轉換之第2方式之信號波形圖。作為該第2方式之時間數位轉換，存在下述之更新方法或二元搜尋方法等。

例如，於圖15中，將時鐘信號CK1、CK2之相位同步時序TMA、TMB之間之期間設為更新期間TP。具體而言，於圖15中，時鐘信號CK1、CK2之第1、第2相位同步時序之間之期間為更新期間TP1(第1更新期間)，第2、第3相位同步時序之間之期間為更新期間TP2(第2更新期間)，第3、第4相位同步時序之間之期間為更新期間TP3(第3更新期間)。更新期間TP2係繼TP1後之更新期間，TP3係繼TP2後之更新期間。之後之更新期間亦同樣。

於該情形時，時間數位轉換電路20如圖15所示，於更新期間TP1，例如於第5時鐘週期(廣義而言，為第m時鐘週期，m為1以上之整數，CCT=5)產生信號STA，並獲取信號位準對應於所產生之信號STA而變化之信號STP。然後，進行用以將於第5時鐘週期(第m時鐘週期)之信號STA與信號STP之時間差TDF、與時鐘間時間差TR=5△t進行比較的比較處理。此處，成為TDF>TR=5△t而時間差TDF長於時鐘間時間差TR=5△t的比較處理之結果。

於繼更新期間TP1後之更新期間TP2，於根據更新期間TP1之比較處 理之結果而設定之第14時鐘週期(廣義而言，為第n時鐘週期，n為1以上之整數，m與n為互不相同之整數，CCT=14)產生信號STA，並獲取信號位準對應於所產生之信號STA而變化之信號STP。例如，於更新期間TP1，成為時間差TDF長於時鐘間時間差TR=5△t之比較處理之結果。因此，於接下來之更新期間TP2，設定時鐘間時間差TR變得更長之時鐘週期。例如，於更新期間TP1，於時鐘間時間差成為TR=5△t之第5時鐘週期產生信號STA，但於更新期間TP2，於時鐘間時間差成為TR=14△t之第14時鐘週期產生信號STA。然後，進行用以將第14時鐘週期(第n時鐘週期)中之信號STA與信號STP之時間差TDF、與時鐘間時間差TR=14△t進行比較的比較處理。此處，成為TDF<TR=14△t而時間差TDF短於時鐘間時間差TR=14△t的比較處理之結果。

於繼更新期間TP2後之更新期間TP3，於根據更新期間TP2之比較處理之結果而設定之第10時鐘週期(CCT=10)產生信號STA，並獲取信號位準對應於所產生之信號STA而變化之信號STP。例如，於更新期間TP2，成為時間差TDF短於時鐘間時間差TR=14△t之比較處理之結果。因此，於接下來之更新期間TP3，設定時鐘間時間差TR變得更短之時鐘週期。例如，於更新期間TP2，於時鐘間時間差成為TR=14△t之第14時鐘週期產生信號STA，但於更新期間TP3，於時鐘間時間差成為TR=10△t之第10時鐘週期產生信號STA。然後，進行用以將第10時鐘週期中之信號STA與信號STP之時間差TDF、與時鐘間時間差TR=10△t進行比較的比較處理。此處，成為TDF=TR=10△t而時間差TDF與時鐘間時間差TR=10△t相同(大致相同)的比較處理之結果。因此，判斷與信號STA和信號STP之時間差TDF對應之數位值DQ為例如與時鐘間時間差TR=10△t對應之數位值。

如此，於圖15之第2方式中，反饋上一次更新期間之比較處理之結果而設定於此次更新期間產生信號STA之時鐘週期，進行時間差TDF與時鐘間時間差TR之比較處理。藉由如此反饋上一次更新期間之比較處理之結果，例如與上述之專利文獻4之先前方法相比，可使時間數位轉換高速化。又，於成為測定對象之時間或物理量動態變化之情形時，亦可實現追隨該動態變化之時間數位轉換。

再者，作為用以將時間差TDF與時鐘間時間差TR進行比較之比較處理，可藉由下述之重複方法、更新方法及二元搜尋方法中說明之信號STP與時鐘信號CK2之相位比較等而實現。或者，亦可使用基於時鐘信號CK1之第1計數值或基於時鐘信號CK2之第2計數值而實現該比較處理。例如，亦可使用於信號STP之信號位準已變化之時序之第1、第2計數值而實現該比較處理。

5.第3構成例

於圖16中表示本實施形態之積體電路裝置10之第3構成例。於圖16之第3構成例中，作為圖10之控制部150而設置有同步化電路110。

同步化電路110進行時鐘信號CK1與時鐘信號CK2之相位同步。例如，同步化電路110於每一相位同步時序(每一給定之時序)使時鐘信號CK1與時鐘信號CK2相位同步。具體而言，進行於每一相位同步時序使時鐘信號CK1、CK2之轉變時序一致之相位同步。

於圖17中表示同步化電路110之第1構成例，於圖18中表示說明同步化電路110之動作之信號波形圖。振盪電路101、102分別使振盪元件XTAL1、XTAL2振盪而產生時鐘信號CK1、CK2。例如，振盪電路101、102中之振盪信號OS1、OS2藉由緩衝電路BA3、BA4緩衝並以時鐘信號 CK1、CK2之形式輸出。

然後，圖17之同步化電路110進行振盪電路101中之振盪信號OS1(第1振盪信號)與振盪電路102中之振盪信號OS2(第2振盪信號)之相位同步。例如，同步化電路110於每一相位同步時序使振盪信號OS1、OS2相位同步。例如，於圖18中，於相位同步時序TMA使振盪信號OS1、OS2相位同步，於下一相位同步時序TMB亦使振盪信號OS1、OS2相位同步。於接下來之相位同步時序亦同樣。藉由該相位同步，而於相位同步時序振盪信號OS1、OS2之相位一致。

如此，圖17之同步化電路110以時鐘信號CK1、CK2成為給定之相位關係之方式控制振盪電路101、102。

更具體而言，同步化電路110進行於每一相位同步時序使時鐘信號CK1之轉變時序與時鐘信號CK2之轉變時序一致的相位同步。例如，藉由在圖18之相位同步時序TMA利用同步化電路110進行相位同步，而時鐘信號CK1、CK2之轉變時序(邊緣)一致。又，藉由在相位同步時序TMB利用同步化電路110進行相位同步，而時鐘信號CK1、CK2之轉變時序一致。

又，同步化電路110如圖17所示，於每一相位同步時序將振盪電路101之振盪迴路LP1(第1振盪迴路)與振盪電路102之振盪迴路LP2(第2振盪迴路)電性連接。例如，同步化電路110將振盪電路101所包含之振盪用之緩衝電路BA1(第1緩衝電路)之輸出節點NA1與振盪電路102所包含之振盪用之緩衝電路BA2(第2緩衝電路)之輸出節點NA2連接。

具體而言，同步化電路110包含基於時鐘信號CK1、CK2之一時鐘信號進行計數動作之計數器112。於圖17中，計數器112例如基於時鐘信號CK1進行計數動作。而且，同步化電路110每當計數器112之計數值達到給 定之設定值時進行相位同步。該設定值例如係與圖18之相位同步時序TMA與TMB之間之時鐘信號CK1(或時鐘信號CK2)之時鐘數對應之值。

更具體而言，同步化電路110包含將振盪電路101之振盪迴路LP1與振盪電路102之振盪迴路LP2電性連接之開關電路SWA。開關電路SWA基於來自計數器112之信號CTA而接通，從而將振盪迴路LP1與振盪迴路LP2電性連接。例如如圖18所示，信號CTA係於每一相位同步時序激活(例如H位準)之脈衝信號，若信號CTA激活，則開關電路SWA接通。具體而言，計數器112若計數值達到設定值則將信號CTA激活，藉此，開關電路SWA接通。其後，計數器112之計數值進行重設。

再者，於圖17中，於開關電路SWA已接通時，振盪信號OS1與振盪信號OS2之相位恰好偏移180度之情形時，有產生振盪停止之問題之虞。

因此，關於同步化電路110，較理想為啟動振盪電路101、102之一振盪電路，於一振盪電路啟動後之相位同步時序(例如初次相位同步時序)啟動另一振盪電路。例如，於圖17中，啟動振盪電路101，於振盪電路101啟動後之相位同步時序啟動振盪電路102。振盪電路101之啟動例如可藉由設置於振盪電路101之未圖示之源電路而實現。而且，於振盪電路101啟動後之相位同步時序，開關電路SWA接通，藉此，將振盪電路101中之振盪信號OS1傳輸至振盪電路102之振盪迴路LP2。然後，所傳輸之振盪信號OS1成為源信號，而振盪電路102之振盪啟動。若如此，則可防止產生如上所述之振盪停止之問題。

於圖19中表示同步化電路110之第2構成例。於圖19中，使用PLL電路120作為同步化電路110。PLL電路120進行輸入至時間數位轉換電路20之時鐘信號CK1、CK2之相位同步。PLL電路120以時鐘信號CK1、CK2 成為給定之頻率關係之方式控制振盪電路101。

具體而言，如圖19所示，PLL電路120包含分頻電路122、124(第1、第2分頻電路)、及相位檢測器126(相位比較器)。分頻電路122對時鐘信號CK1進行分頻，並輸出分頻時鐘信號DCK1(第1分頻時鐘信號)。具體而言，進行將時鐘信號CK1之時鐘頻率f1設為1/N之分頻，輸出時鐘頻率成為f1/N之分頻時鐘信號DCK1。

分頻電路124對時鐘信號CK2進行分頻，並輸出分頻時鐘信號DCK2(第2分頻時鐘信號)。具體而言，進行將時鐘信號CK2之時鐘頻率f2設為1/M之分頻，輸出時鐘頻率成為f2/M之分頻時鐘信號DCK2。例如，積體電路裝置10包含振盪電路102，該振盪電路102使振盪元件XTAL2振盪而產生時鐘信號CK2，並輸出至分頻電路124。然後，相位檢測器126進行分頻時鐘信號DCK1與分頻時鐘信號DCK2之相位比較。

又，積體電路裝置10包含振盪電路101，振盪電路101基於PLL電路120之相位檢測器126之相位比較結果進行控制，使振盪元件XTAL1振盪。該振盪電路101例如亦為PLL電路120之構成要素。具體而言，振盪電路101係例如藉由電壓控制而控制振盪頻率之電壓控制型之振盪電路(VCXO(Voltage Controlled Crystal Oscillator，電壓控制型晶體振盪器))。而且，PLL電路120包含電荷泵電路128，相位檢測器126將作為相位比較結果之信號PQ輸出至電荷泵電路128。信號PQ例如為上行/下行信號，電荷泵電路128將基於該信號PQ之控制電壓VC輸出至振盪電路101。例如，電荷泵電路128包含迴路濾波器，藉由該迴路濾波器將作為信號PQ之上行/下行信號轉換為控制電壓VC。振盪電路101進行基於控制電壓VC控制振盪頻率之振盪元件XTAL1之振盪動作，並產生時鐘信號CK1。例 如，振盪電路101包含可變電容電路，藉由基於控制電壓VC控制可變電容電路之電容值而控制振盪頻率。

根據圖19之第2構成例，可有效利用PLL電路120而實現時鐘信號CK1、CK2之相位同步。即，與圖18同樣地，可實現於每一相位同步時序使時鐘信號CK1、CK2之轉變時序一致的相位同步。

若如上述般於積體電路裝置10設置同步化電路110，則可於每一相位同步時序使時鐘信號CK1、CK2之轉變時序一致。因此，可將相位同步時序設為基準時序而開始電路處理，因此，可謀求電路處理或電路構成之簡化。又，無須等待時鐘信號CK1、CK2之轉變時序偶然一致，而可自基於同步化電路110之相位同步時序起即刻開始時間數位轉換之處理。因此，可謀求時間數位轉換之高速化。又，藉由設置同步化電路110，而可使因於相位同步時序之時鐘信號CK1、CK2之轉變時序之時間差引起之誤差為最小限度。因此，可充分減小因該時間差而系統地產生之誤差而謀求精度之提昇等。

例如，於上述之專利文獻4之先前方法中，藉由邊緣一致檢測電路檢測第1、第2時鐘脈衝之邊緣之一致，以檢測出邊緣之一致為條件而開始時間計測。然而，於該先前方法中，除非檢測出第1、第2時鐘脈衝之邊緣之一致，否則無法開始時間計測，因此，有時間計測之開始延遲而時間數位轉換之轉換時間變長之第1問題點。又，有如下第2問題點，即，於第1、第2時鐘脈衝之時鐘頻率之關係為於同步點邊緣不一致般之頻率關係的情形時，邊緣只能偶然一致，難以實現時間數位轉換。又，由於無法系統地確定第1、第2時鐘脈衝之同步點之時序，故而有電路處理或電路構成複雜化之第3問題點。進而，有如下第4問題點，即，於第1、第2時鐘脈衝之 邊緣之一致檢測存在誤差之情形時，因該誤差而導致精度降低。

與此相對，於本實施形態中，藉由設置同步化電路110，可於每一相位同步時序強制性地使時鐘信號CK1、CK2之轉變時序一致。因此，可於相位同步時序之後即刻開始時間數位轉換處理，因此，可消除先前方法之上述之第1問題點。又，根據本實施形態，於時鐘信號CK1、CK2之時鐘頻率之關係為如轉變時序不一致之頻率關係之情形時，亦藉由同步化電路110而於每一相位同步時序強制性地使時鐘信號CK1、CK2之轉變時序一致。因此，可消除先前方法之第2問題點。又，由於相位同步時序可藉由同步化電路110之相位同步而系統地確定，故而可簡化電路處理或積體電路裝置，而可消除先前方法之第3問題點。又，藉由時鐘信號CK1、CK2之轉變時序於每一相位同步時序一致，而可減少因時鐘信號CK1、CK2之轉變時序之偏移引起之轉換誤差，亦能夠消除先前方法之第4問題點。

6.振盪電路

於圖20中表示振盪電路100之第1構成例。此處，代表振盪電路101、102而記載為振盪電路100。

圖20之振盪電路100(101、102)包含振盪用之緩衝電路BAB、可變電容電路CB1、CB2(可變電容電容器，廣義而言，為電容器)、反饋電阻RB。緩衝電路BAB可由1段或複數段(奇數段)反相器電路構成。於圖20中，緩衝電路BAB由3段反相器電路IV1、IV2、IV3構成。該緩衝電路BAB(IV1~IV3)亦可為能夠進行振盪之使能/去能之控制或流通電流之控制之電路。

於振盪元件XTAL之一端(NB1)、另一端(NB2)分別設置有可變電容電路CB1、CB2。又，於振盪元件XTAL之一端與另一端之間設置有反饋 電阻RB。可變電容電路CB1、CB2基於控制電壓VC1、VC2(廣義而言，為控制信號)而控制其電容值。可變電容電路CB1、CB2藉由可變電容二極體(變容器)等而實現。藉由如此控制電容值，而可對振盪電路100之振盪頻率(時鐘頻率)進行調整(微調整)。

再者，亦可僅於振盪元件XTAL之一端及另一端之一者設置可變電容電路。又，亦可設置電容值不可變之通常之電容器而代替可變電容電路。

於圖21中表示振盪電路100之第2構成例。該振盪電路100包含電流源IBX、雙極電晶體TRX、電阻RX、電容器CX2、CX3、可變電容電路CX1(可變電容電容器)。例如，由電流源IBX、雙極電晶體TRX、電阻RX、電容器CX3構成振盪用之緩衝電路BAX。

電流源IBX對雙極電晶體TRX之集極供給偏壓電流。電阻RX設置於雙極電晶體TRX之集極與基極之間。

電容可變之可變電容電路CX1之一端連接於振盪元件XTAL之一端(NX1)。具體而言，可變電容電路CX1之一端經由積體電路裝置10之振盪元件用之第1端子(振盪元件用焊墊)而連接於振盪元件XTAL之一端。電容器CX2之一端連接於振盪元件XTAL之另一端(NX2)。具體而言，電容器CX2之一端經由積體電路裝置10之振盪元件用之第2端子(振盪元件用焊墊)而連接於振盪元件XTAL之另一端。電容器CX3係其一端連接於振盪元件XTAL之一端，其另一端連接於雙極電晶體TRX之集極。

藉由振盪元件XTAL之振盪而產生之基極‧射極間電流流動至雙極電晶體TRX。而且，若基極‧射極間電流增加，則雙極電晶體TRX之集極‧射極間電流增加，而自電流源IBX分支至電阻RX之偏壓電流減少，因此，集極電壓VCX降低。另一方面，若雙極電晶體TRX之基極‧射極 間電流減少，則集極‧射極間電流減少，而自電流源IBX分支至電阻RX之偏壓電流增加，因此，集極電壓VCX上升。該集極電壓VCX經由電容器CX3而反饋至振盪元件XTAL之一端。即，藉由電容器CX3將AC(Alternating Current，交流)成分截止，而反饋DC(Direct Current，直流)成分。如此，包括雙極電晶體TRX等之振盪用之緩衝電路BAX作為將節點NX2之信號之反相信號(相位差為180度之信號)輸出至節點NX1之反相電路(反相放大電路)進行動作。

包括可變電容二極體(變容器)等之可變電容電路CX1之電容值基於控制電壓VC(控制信號)進行控制。藉此，可調整振盪電路100之振盪頻率。例如，於振盪元件XTAL之振盪頻率具有溫度特性之情形時，亦能夠實現振盪頻率之溫度補償等。

再者，振盪電路100(101、102)並不限定於圖20、圖21之構成，而可實施各種變化。例如，作為緩衝電路之構成或可變電容電路或電容器之連接構成，可採用各種構成。例如，亦可使得能夠以數位值調整可變電容電路(CB1、CB2、CX1)之電容值。於該情形時，可變電容電路包括複數個電容器(電容器陣列)、及基於作為數位值之頻率控制資料(廣義而言，為控制信號)控制各開關元件之接通、斷開之複數個開關元件(開關陣列)。該等複數個開關元件之各開關元件與複數個電容器之各電容器電性連接。而且，藉由使該等複數個開關元件接通或斷開，而複數個電容器中的一端連接於振盪元件XTAL之一端之電容器之個數變化。藉此，控制可變電容電路之電容值，而振盪元件XTAL之一端之電容值變化。因此，根據頻率控制資料直接控制可變電容電路之電容值，從而能夠控制振盪信號之振盪頻率。

7.時間數位轉換電路之構成

於圖22中表示時間數位轉換電路20之構成例。時間數位轉換電路20包含相位檢測器21、22、處理部30、計數器部40。再者，時間數位轉換電路20並不限定於圖22之構成，可實施省略該等之一部分構成要素或者追加其他構成要素等之各種變化。

相位檢測器21(相位比較器)被輸入時鐘信號CK1、CK2，並將重設信號RST輸出至計數器部40。例如，輸出於相位同步時序激活之脈衝信號之重設信號RST。

相位檢測器22(相位比較器)被輸入信號STP與時鐘信號CK2，並輸出相位比較結果之信號PQ2。相位檢測器22例如藉由對信號STP、時鐘信號CK2之一信號以另一信號進行取樣而進行信號STP與時鐘信號CK2之相位比較。相位比較結果之信號PQ2被輸出至處理部30。

計數器部40進行計數值之計數處理。例如，計數器部40包含基於時鐘信號CK1進行計數處理之第1計數器、及基於時鐘信號CK2進行計數處理之第2計數器之至少一者。該等第1、第2計數器例如基於來自相位檢測器22之重設信號RST而重設其計數值。而且，計數器部40中之計數值CQ被輸出至處理部30。計數值CQ係基於時鐘信號CK1、CK2進行計數處理之第1、第2計數器之至少一計數器之計數值，相當於下述之CCT、TCNT等。

處理部30進行將時間轉換為數位值DQ之處理。即，進行關於時間數位轉換之各種運算處理。例如，處理部30進行求出與信號STA和信號STP之時間差對應之數位值DQ之運算處理。具體而言，處理部30係基於來自計數器部40之計數值CQ或來自相位檢測器22之相位比較結果之信號 PQ2，進行時間數位轉換之運算處理。處理部30例如可藉由ASIC(Application Specific Integrated Circuit，特殊應用積體電路)之邏輯電路或CPU(Central Processing Unit，中央處理單元)等處理器等而實現。

處理部30包含輸出碼產生部31、信號輸出部32、暫存器部33。輸出碼產生部31執行時間數位轉換之運算處理，並將最終之數位值DQ作為最終之輸出碼而輸出。信號輸出部32產生並輸出信號STA。信號輸出部32基於時鐘信號CK1輸出信號STA。例如，信號輸出部32如下述般基於例如時鐘信號CK1每隔時鐘信號CK1之時鐘週期輸出信號STA。或者，信號輸出部32例如於由時鐘週期指定值指定之時鐘週期輸出信號STA。暫存器部33由1個或複數個暫存器構成。例如，暫存器部33包含記憶下述之時鐘週期指定資訊之暫存器等。暫存器部33例如可藉由正反器電路或記憶體元件等而實現。

於圖23中表示相位檢測器22之構成例。相位檢測器22例如包括正反器電路DFB。對正反器電路DFB之資料端子輸入信號STP，對時鐘端子輸入時鐘信號CK2。藉此，可實現藉由對信號STP以時鐘信號CK2進行取樣而進行之相位比較。再者，亦可對正反器電路DFB之資料端子輸入時鐘信號CK2，並對時鐘端子輸入信號STP。藉此，可實現藉由對時鐘信號CK2以信號STP進行取樣而進行之相位比較。

8.信號STA之重複方法

其次，對本實施形態之時間數位轉換方法之各種示例進行說明。首先，對每隔時鐘週期重複產生信號STA之方法進行說明。

圖24係說明本實施形態之信號STA之重複方法(以下，適當簡單記載 為重複方法)之信號波形圖。於圖24中，於相位同步時序TM進行時鐘信號CK1、CK2之相位同步。該相位同步藉由同步化電路110進行。於該相位同步時序TM，計數器部40(第2計數器)之計數值TCNT例如重設為0。

再者，於相位同步時序TM於積體電路裝置10之系統中成為已知之時序之情形時，相位同步時序TM例如藉由時序控制部(未圖示)進行設定。於該情形時，圖22之相位檢測器21之功能藉由時序控制部而實現。即，時序控制部將於相位同步時序TM激活之重設信號RST輸出至計數器部40。

而且，時間數位轉換電路20係於時鐘信號CK1、CK2之相位同步時序TM之後，基於時鐘信號CK1使信號STA之信號位準轉變。具體而言，於相位同步時序TM之後，每隔時鐘信號CK1之時鐘週期使信號STA之信號位準轉變。例如，圖22之信號輸出部32將利用緩衝電路使時鐘信號CK1緩衝後之信號作為信號STA而輸出，藉此，每隔時鐘週期，信號STA之信號位準轉變。

於圖24中，CCT為時鐘週期值。時鐘週期值CCT係每隔時鐘信號CK1之時鐘週期進行更新。具體而言，每隔時鐘週期遞增。再者，此處，為了便於說明，而將最初之時鐘週期之時鐘週期值設為CCT=0。因此，下一時鐘週期之時鐘週期值成為CCT=1。又，於圖24中，CCT成為時鐘信號CK1之時鐘週期值，但亦可使用時鐘信號CK2之時鐘週期值。

若如此於相位同步時序TM之後，基於時鐘信號CK1而信號STA之信號位準轉變，則如利用圖8、圖9所說明般，信號STP之信號位準對應於信號STA而轉變。此處，信號STA、STP之轉變時序之時間差成為TDF。

於該情形時，時間數位轉換電路20如圖24之G1~G6所示，進行信號 STP與時鐘信號CK2之相位比較。而且，基於相位比較之結果，求出與信號STA、STP之轉變時序之時間差TDF對應之數位值DQ。具體而言，圖22之處理部30進行基於來自相位檢測器22之相位比較結果之信號PQ2而求出數位值DQ的運算處理。

例如，如利用圖2所說明般，於相位同步時序TM之後，時鐘信號CK1、CK2之轉變時序之時間差即時鐘間時間差TR例如按照△t、2△t、3△t…6△t之方式每隔時鐘信號CK1之時鐘週期增加。於本實施形態之重複方法中，著眼於在相位同步時序TM之後如此以△t為單位增加之時鐘間時間差TR，而實現時間數位轉換。

例如，於圖24之G1~G3，對信號STP以時鐘信號CK2進行取樣所得之信號即相位比較結果之信號PQ2成為L位準。即，於G1~G3，信號STP與時鐘信號CK2相比相位延遲，因此，信號PQ2成為L位準。

如此，於圖24之G1~G3，根據信號STP與時鐘信號CK2之相位比較之結果，判斷信號STP與時鐘信號CK2相比相位延遲。換言之，於G1、G2、G3，分別成為TDF>TR=△t、TDF>TR=2△t、TDF>TR=3△t，信號STA、STP之轉變時序之時間差TDF長於時鐘信號CK1、CK2之時鐘間時間差TR。

而且，於圖24之G4，信號STP與時鐘信號CK2之相位之前後關係切換。例如，自信號STP與時鐘信號CK2相比相位延遲之狀態切換為信號STP與時鐘信號CK2相比相位提前之狀態。

相位之前後關係如此切換時，如G4~G6所示，對信號STP以時鐘信號CK2進行取樣所得之信號即相位比較結果之信號PQ2成為H位準。即，於G4~G6，信號STP與時鐘信號CK2相比相位提前，因此，信號PQ2成 為H位準。換言之，於G4、G5、G6，分別成為TDF<TR=4△t、TDF<TR=5△t、TDF<TR=6△t，信號STA、STP之轉變時序之時間差TDF短於時鐘信號CK1、CK2之時鐘間時間差TR。

而且，於圖24之G1~G3，相位比較結果之信號PQ2為L位準，判斷信號STP與時鐘信號CK2相比相位延遲。於該情形時，計數值TCNT不更新。例如，計數值TCNT不自0增加。另一方面，於G4~G6，相位比較結果之信號PQ2為H位準，判斷信號STP與時鐘信號CK2相比相位提前。於該情形時，計數值TCNT更新。例如，計數值TCNT每隔時鐘週期例如每次遞增1。

時間數位轉換電路20(處理部30)使用以此方式求出之計數值TCNT，求出與時間差TDF對應之數位值DQ。例如，藉由進行以計數值TCNT表示之碼之轉換處理，而求出並輸出最終之數位值DQ即輸出碼。

圖25係本實施形態之重複方法之說明圖。於相位同步時序TMA、TMB，藉由同步化電路110進行時鐘信號CK1、CK2之相位同步。藉此，時鐘信號CK1、CK2之轉變時序於相位同步時序TMA、TMB一致。而且，相位同步時序TMA與TMB之間成為測定期間TS。於本實施形態之重複方法中，於該測定期間TS，求出與時間差TDF對應之數位值DQ。

具體而言，如圖24、圖25之G4所示，時間數位轉換電路20藉由特定出信號STP與時鐘信號CK2之相位之前後關係切換之時序(時鐘週期)，而求出與時間差TDF對應之數位值DQ。例如，藉由特定出G4所示之成為CCT=4之時鐘週期，可判斷與時間差TDF對應之數位值DQ為例如與TR=4△t對應之數位值(或與3△t和4△t之間之值對應之數位值)。因此，可於圖25之1次測定期間TS將時間差TDF轉換為數位值DQ，因此，可謀求時 間數位轉換之高速化。

例如，於上述之專利文獻4之先前方法中，於進行時間計測之1次測定期間只產生1個起始脈衝，因此，為了獲得最終之數位值，必須重複非常多之次數之測定期間。

與此相對，根據本實施形態之重複方法，如圖24、圖25所示，於1次測定期間TS，複數次產生信號STA，並進行複數次(例如1000次以上)相位比較，藉此求出數位值DQ。藉此，可於1次測定期間TS內求出最終之數位值DQ，因此，與先前方法相比，可大幅使時間數位轉換高速化。

再者，於圖25中，測定期間TS之長度相當於該測定期間TS內之例如時鐘信號CK1之時鐘數N(時鐘週期數)。例如，同步化電路110係每隔與所設定之時鐘數N對應之測定期間TS進行時鐘信號CK1、CK2之相位同步。而且，於本實施形態之重複方法中，為了實現高解析度之時間數位轉換，而將該測定期間TS內之時鐘數N設定為例如1000以上(或5000以上)之類之非常大之數。例如，於將時鐘信號CK1、CK2之時鐘頻率設為f1、f2之情形時，本實施形態中之時間數位轉換之解析度可表示為△t=|f1-f2|/(f1×f2)。因此，頻率差|f1-f2|越小或者f1×f2越大，則解析度△t越小，而可實現高解析度之時間數位轉換。而且，若解析度△t變小，則測定期間TS內之時鐘數N亦變大。

而且，計數值TCNT相當於圖25之期間TSB之長度。此處，將自相位同步時序TMA起直至相位之前後關係切換之G4之時序為止之前半部分之期間設為TSF，將自G4之時序起直至相位同步時序TMB為止之後半部分之期間設為TSB。例如，於將期間TSF內之時鐘信號CK1之時鐘數(時鐘週期數)設為NF之情形時，例如N=NF+TCNT成立。例如，於圖24中成為 NF=4，因此，最終之數位值DQ=4×△t所對應之值成為與時鐘數NF對應之數位值。因此，時間數位轉換電路20(處理部30)基於計數值TCNT求出與NF=N-TCNT對應之數位值。例如，於數位值DQ為8位元之情形時，與時鐘數N對應之數位值例如成為11111111。但是，亦可進行時鐘數NF之計數處理而求出數位值DQ。

再者，於增大與測定期間TS對應之時鐘數N之情形時，於圖24中能夠測定之時間差TDF變短，因此，動態範圍變小。然而，於本實施形態之重複方法中，增大時鐘數N而提高解析度，並且於1次測定期間TS完成時間數位轉換。藉此，可如例如快閃型之A/D轉換般實現轉換處理之高速化，並且亦可實現高解析度化。

於該情形時，於本實施形態之重複方法中，亦可僅於特定之期間產生信號STA並進行相位比較，而並非始終每隔時鐘週期產生信號STA並進行相位比較。例如，亦可利用下述之二元搜尋之方法將數位值DQ之搜索範圍縮小之後，於與該搜索範圍對應之期間，每隔時鐘週期產生信號STA並進行相位比較，而求出最終之數位值DQ。於該情形時，例如進行如下時間數位轉換即可，即，僅於圖25之測定期間TS中與縮小後之搜索範圍對應之期間，每隔時鐘週期產生信號STA並進行相位比較。又，亦可於特定出相位之前後關係切換之時序(G4)之後不產生信號STA，而謀求省電化。

又，於本實施形態中，如圖1所示，時鐘信號CK1、CK2分別成為使用振盪元件XTAL1、XTAL2而產生之時鐘信號。如此，根據使用藉由振盪元件XTAL1、XTAL2而產生之時鐘信號CK1、CK2之方法，與如游標延遲電路般使用半導體元件而實現時間數位轉換之先前方法相比，可大幅 提昇時間(物理量)之測定之精度。

例如，使用半導體元件之先前方法係於解析度之提昇方面相對容易，但有難以提昇精度之問題。即，作為半導體元件之延遲元件之延遲時間會因製造偏差或環境變化而較大地變動。因此，因該變動而導致測定之高精度化存在極限。例如，某種程度上能夠保證相對之精度，但難以保證絕對之精度。

與此相對，振盪元件之振盪頻率與作為半導體元件之延遲元件之延遲時間相比，因製造偏差或環境變化引起之變動極小。因此，根據使用藉由振盪元件XTAL1、XTAL2而產生之時鐘信號CK1、CK2進行時間數位轉換之方法，與使用半導體元件之先前方法相比，可大幅提昇精度。又，藉由減小時鐘信號CK1、CK2之頻率差，亦能夠提高解析度。

例如，若將時鐘信號CK1、CK2之頻率差設為△f=|f1-f2|=1MHz，並將f1、f2設為100MHz左右，則可將時間測定之解析度△t=|f1-f2|/(f1×f2)設為100ps(微微秒)左右。同樣地，若將f1、f2設為100MHz左右，並設為△f=100kHz、10kHz、1kHz，則分別可將解析度設為△t=10ps、1ps、0.1ps左右。而且，振盪元件XTAL1、XTAL2之振盪頻率之變動與使用半導體元件之方法相比極小。因此，可同時實現解析度之提昇與精度之提昇。

又，於上述之專利文獻4之先前方法中，使用晶體振盪器而實現時間數位轉換。然而，於該先前方法中，成為自第1、第2時鐘脈衝之邊緣一致之同步點之時序起使時間計測之開始時序依次延遲的構成。而且，各時間計測自第1、第2時鐘脈衝之邊緣一致之同步點之時序起進行，必須重複該時間計測若干次。因此，有時間數位轉換之轉換時間變得非常長之問題。 與此相對，於本實施形態之重複方法中，於測定期間TS，複數次產生信號STA，並進行複數次相位比較，藉此實現時間數位轉換。因此，與先前方法相比，可大幅使時間數位轉換高速化。

9.時鐘週期指定值之更新方法

其次，作為本實施形態之時間數位轉換方法，對藉由時鐘週期指定值(廣義而言，為時鐘週期指定資訊)之更新而實現時間數位轉換之方法進行說明。圖26~圖28係說明時鐘週期指定值之更新方法(以下，適當簡單記載為更新方法)之信號波形圖。CIN為時鐘週期指定資訊。以下，設為CIN為以時鐘週期指定資訊表示之時鐘週期指定值而進行說明。

TMA、TMB為相位同步時序。於圖26~圖28中，相位同步時序TMA、TMB成為時鐘信號CK1、CK2之轉變時序一致之時序。但是，本實施形態之更新方法並不限定於此，相位同步時序TMA、TMB亦可為時鐘信號CK1、CK2之相位之前後關係切換之時序。相位之前後關係切換之時序係自一時鐘信號與另一時鐘信號相比相位提前之狀態切換為一時鐘信號與另一時鐘信號相比相位延遲之狀態的時序。

更新期間TP係相位同步時序TMA、TMB之間之期間。於本實施形態之更新方法中，於更新期間TP，進行時鐘週期指定值之例如1次更新。再者，於圖26~圖28中，為了簡化說明，而表示更新期間TP內之時鐘信號CK1之時鐘數為14之情形。但是，實際上，為了設定為較高之解析度，而將更新期間TP內之時鐘數設定為例如1000以上(或5000以上)之類之非常大之數。

於圖26之更新期間TP(第1更新期間)，時鐘週期指定值成為CIN=3。因此，於由CIN=3指定之時鐘週期(CCT=3)使信號STA之信號位準轉 變。如此，於本實施形態之更新方法中，於基於時鐘週期指定值CIN(時鐘週期指定資訊)指定之時鐘信號CK1之時鐘週期，使信號STA之信號位準轉變。而且，如利用圖8、圖9所說明般，信號STP之信號位準對應於該信號STA而轉變，信號STA、STP之轉變時序之時間差成為TDF。另一方面，於由CIN=3指定之時鐘週期(CCT=3)，如利用圖2所說明般，時鐘信號CK1、CK2之時鐘間時間差成為TR=CIN×△t=3△t。

於該情形時，於本實施形態之更新方法中，如圖26之A1所示，進行信號STP與時鐘信號CK2之相位比較。該相位比較例如可藉由對信號STP及時鐘信號CK2之一信號以另一信號進行取樣而實現。

而且，於圖26之A1，對信號STP以時鐘信號CK2進行取樣所得之結果即相位比較結果成為L位準。根據該相位比較之結果，判斷信號STP與時鐘信號CK2相比相位延遲。換言之，於圖26之A1，成為TDF>TR=3△t，信號STA、STP之時間差TDF長於時鐘信號CK1、CK2之時鐘間時間差TR=3△t。於該情形時，進行使時鐘週期指定值CIN增加之更新。

於圖27之更新期間TP(第2更新期間)，時鐘週期指定值成為CIN=9。例如，於圖26所示之上一次更新期間TP，如上述般進行使時鐘週期指定值自CIN=3增加之更新，藉此，更新為CIN=9。因此，於由CIN=9指定之時鐘週期(CCT=9)使信號STA之信號位準轉變。而且，信號STP之信號位準對應於信號STA而轉變，信號STA、STP之轉變時序之時間差成為TDF。另一方面，於由CIN=9指定之時鐘週期(CCT=9)，時鐘信號CK1、CK2之時鐘間時間差成為TR=CIN×△t=9△t。

而且，於本實施形態之更新方法中，如圖27之A2所示，進行信號STP與時鐘信號CK2之相位比較。此時，對信號STP以時鐘信號CK2進行 取樣所得之結果即相位比較結果成為H位準，因此，判斷信號STP與時鐘信號CK2相比相位提前。換言之，於圖27之A2，成為TDF<TR=9△t，時間差TDF短於時鐘間時間差TR=9△t。於該情形時，進行使時鐘週期指定值CIN減少之更新。

於圖28之更新期間TP(第3更新期間)，時鐘週期指定值成為CIN=6。例如，於圖27所示之上一次更新期間TP，如上述般進行使時鐘週期指定值自CIN=9減少之更新，藉此，更新為CIN=6。因此，於由CIN=6指定之時鐘週期(CCT=6)使信號STA之信號位準轉變。而且，信號STP之信號位準對應於信號STA而轉變，信號STA、STP之轉變時序之時間差成為TDF。另一方面，於由CIN=6指定之時鐘週期(CCT=6)，時鐘信號CK1、CK2之時鐘間時間差成為TR=CIN×△t=6△t。

而且，於本實施形態之更新方法中，如圖28之A3所示，進行信號STP與時鐘信號CK2之相位比較。於該情形時，於圖28之A3，信號STP與時鐘信號CK2之轉變時序(相位)一致(大致一致)。換言之，於圖28之A3，成為TDF=TR=6△t。因此，作為對信號STA、STP之時間差TDF進行轉換所得之數位值，輸出與DQ=TR=6△t對應之數位值。

再者，於圖26~圖28中，為了簡化說明，而將各更新期間內之時鐘週期指定值CIN之增減值設為大於1之值，但實際上，如△Σ型之A/D轉換般，時鐘週期指定值CIN之增減值可設為1或1以下之較小之值之GK。GK為增益係數，且為成為GK≦1之值。

例如，於圖26、圖27中，使時鐘週期指定值CIN自3增加為9，但實際上，例如，於每一更新期間，進行使時鐘週期指定值CIN以給定之值GK增加之更新。例如，於將成為GK≦1之增益係數設為GK之情形時，進 行時鐘週期指定值CIN+GK之更新。例如，於為GK=0.1之情形時，例如於+GK之更新已連續進行10次時，時鐘週期指定值CIN遞增1。

又，於圖27、圖28中，使時鐘週期指定值CIN自9減少為6，但實際上，例如，於每一更新期間，進行使時鐘週期指定值CIN以給定之值GK減少之更新。例如，進行時鐘週期指定值CIN-GK之更新。例如，於為GK=0.1之情形時，例如於-GK之更新已連續進行10次時，時鐘週期指定值CIN遞減1。

又，於圖28之A3，信號STP與時鐘信號CK2之轉變時序大致一致之後，亦更新時鐘週期指定值CIN，例如，設為CIN按照6、7、6、7…之方式變化。於該情形時，作為最終結果而輸出之數位值DQ可設為6△t與7△t之間之值(例如6.5×△t等)。如此，根據本實施形態之更新方法，亦可如△Σ型之A/D轉換般減小實質之解析度。

如上所述，於本實施形態之更新方法中，進行信號位準對應於信號STA而轉變之信號STP與時鐘信號CK2之相位比較，基於相位比較之結果，更新使信號STA之信號位準轉變之時鐘週期指定值CIN。具體而言，於各更新期間依序更新時鐘週期指定值CIN，且為反饋更新後之時鐘週期指定值CIN之構成。因此，即使於成為測定對象之時間或物理量動態變化之情形時，亦可實現追隨該動態變化之時間數位轉換。例如如圖28之A3所示，接近與測定對象之時間(時間差TDF)對應之時鐘週期指定值CIN之後，若該時間動態變化的情形時，亦可藉由相應於此依次更新時鐘週期指定值CIN而應對此種動態變化。

又，於本實施形態之更新方法中，要減少因時鐘信號CK1、CK2之轉變時序不一致引起之誤差成分，時間數位轉換電路20較理想為基於時鐘 週期指定值、及時鐘週期指定值之更新期間內之時鐘信號CK1或時鐘信號CK2之時鐘數資訊，進行將時間差轉換為數位值DQ之處理。例如，藉由基於信號STP與時鐘信號CK2之相位比較結果及時鐘數資訊，進行時鐘週期指定值CIN之更新，而求出數位值DQ。

即，於本實施形態之更新方法中，即便於相位同步時序，時鐘信號CK1、CK2之轉變時序非嚴格一致，亦可實現時間數位轉換。例如，於本實施形態之更新方法中，相位同步時序TMA、TMB只要為時鐘信號CK1、CK2之相位之前後關係調換之時序即可，時鐘信號CK1、CK2之轉變時序無需完全一致。即，於本實施形態中，亦可採用不設置同步化電路110之變化實施。

例如，為了於相位同步時序使時鐘信號CK1、CK2之轉變時序嚴格一致，而必須滿足N/f1=M/f2之關係。此處，N、M分別為更新期間內之時鐘信號CK1、CK2之時鐘數，且為2以上之整數。然而，要將圖1之振盪元件XTAL1、XTAL2之時鐘頻率f1、f2設定為嚴格滿足N/f1=M/f2之關係般之頻率，實際上有其困難。而且，於不滿足N/f1=M/f2之關係之情形時，若不設置同步化電路110，則於相位同步時序TMA、TMB，時鐘信號CK1、CK2之轉變時序會產生偏移，該偏移將成為轉換誤差。

因此，於本實施形態之更新方法中，測定各更新期間內之時鐘數N。由於在相位同步時序TMA、TMB，時鐘信號CK1、CK2之轉變時序存在偏移，故時鐘數N不會始終為同一值，而根據更新期間變動。時間數位轉換電路20係基於如此變動之時鐘數N、及信號STP、時鐘信號CK2之相位比較結果，而進行時鐘週期指定值CIN之更新。藉此，可減少因於相位同步時序TMA、TMB之時鐘信號CK1、CK2之轉變時序之偏移引起之轉換 誤差。

10.二元搜尋方法

其次，作為本實施形態之時間數位轉換方法，對二元搜尋方法進行說明。圖29係說明二元搜尋方法之信號波形圖。於圖29中，以與時鐘頻率f1、f2之頻率差對應之解析度，藉由二元搜尋求出與信號STA和信號STP之轉變時序之時間差對應之數位值。具體而言，藉由二元搜尋而實現基於信號STP與時鐘信號CK2之相位比較結果之時鐘週期指定值CIN之更新。

二元搜尋(二分搜索、二分割法)係藉由對搜索範圍陸續進行分割(分割成2個部分)而一面縮小搜索範圍一面求出最終之數位值的方法。例如，將對時間差進行轉換所得之數位值DQ設為4位元之資料，將4位元之各位元設為b4、b3、b2、b1。b4為MSB(Most Significant Bit，最高有效位元)，b1為LSB(Least Significant Bit，最低有效位元)。於圖29中，藉由二元搜尋而求出數位值DQ之各位元b4、b3、b2、b1。例如，藉由與逐次比較之A/D轉換相同之方法而依次求出數位值DQ之各位元b4、b3、b2、b1。

例如，於圖29中，時鐘信號CK1、CK2之時鐘頻率例如成為f1=100MHz(週期=10ns)、f2=94.12MHz(週期=10.625ns)，解析度成為△t=0.625ns。而且，圖29之E1、E2為相位同步時序，且為時鐘信號CK1、CK2之轉變時序例如一致之時序。而且，時鐘週期指定值CIN設定為例如初始值即CIN=8。該初期值即CIN=8相當於最初之搜索範圍內之例如正中附近之值。

若如此設定為CIN=8，則於最初之更新期間TP1(第1更新期間)，如 圖29之E3所示，於時鐘週期值成為CCT=8之情形時，使信號STA之信號位準轉變。於信號STP之信號位準對應於該信號STA而轉變時，進行信號STP與時鐘信號CK2之相位比較。例如，進行以信號STP對時鐘信號CK2進行取樣之相位比較，如E4所示，時鐘信號CK2之H位準被取樣，該H位準成為相位比較結果。於如此相位比較結果為H位準之情形時，判斷數位值DQ之MSB即位元b4之邏輯位準為b4=1。

藉由如此求出b4=1，而二元搜尋之搜索範圍縮小，判斷與最終之數位值DQ對應之CIN例如處於8~15之搜索範圍內。然後，以設定為該搜索範圍內之值(例如中央附近之值)之方式，將時鐘週期指定值更新為例如CIN=12。

若如此更新為CIN=12，則於接下來之更新期間TP2(第2更新期間)，如E5所示，於時鐘週期值成為CCT=12之情形時，使信號STA之信號位準轉變。然後，進行信號STP與時鐘信號CK2之相位比較，例如，如E6所示，時鐘信號CK2之L位準被取樣，因此，該L位準成為相位比較結果。於如此相位比較結果為L位準之情形時，判斷數位值DQ之下一位元b3之邏輯位準為b3=0。

藉由如此求出b4=1、b3=0，而二元搜尋之搜索範圍縮小，判斷與最終之數位值DQ對應之CIN例如處於8~11之搜索範圍內。然後，以設定為該搜索範圍內之值(例如中央附近之值)之方式，將時鐘週期指定值更新為例如CIN=10。

若如此更新為CIN=10，則於接下來之更新期間TP3(第3更新期間)，如E7所示，於時鐘週期值成為CCT=10之情形時，使信號STA之信號位準轉變。然後，進行信號STP與時鐘信號CK2之相位比較，例如，如 E8所示，時鐘信號CK2之H位準被取樣，因此，該H位準成為相位比較結果。於如此相位比較結果為H位準之情形時，判斷數位值DQ之下一位元b2之邏輯位準為b2=1。

最後更新為CIN=11，於接下來之更新期間TP4(第4更新期間)，如E9所示，於時鐘週期值成為CCT=11之情形時，使信號STA之信號位準轉變。然後，進行信號STP與時鐘信號CK2之相位比較，例如，如E10所示，時鐘信號CK2之H位準被取樣，因此，該H位準成為相位比較結果。於如此相位比較結果為H位準之情形時，數位值DQ之LSB即位元b1設定為b1=1。然後，如E11所示，作為最終之數位值即輸出碼，輸出DQ=1011(二進制數)。

若使用此種二元搜尋之方法，則可高速地求出與信號STA、STP之轉變時序之時間差對應之數位值DQ。例如，於上述之專利文獻4之先前方法中，於圖29之情形時，為了求出最終之數位值DQ，而最多需要進行例如15次時間計測。與此相對，根據本實施形態之方法，如圖29所示，能夠以例如4次更新期間求出最終之數位值DQ，而可謀求時間數位轉換之高速化。

尤其是，於減小解析度△t而數位值DQ之位元數L變大之情形時，於先前方法中，必須進行例如2^L左右之次數之時間計測，而轉換時間變得非常長。與此相對，根據本實施形態之方法，能夠以例如L次更新期間求出最終之數位值DQ，與先前方法相比，可謀求時間數位轉換之大幅之高速化。

再者，亦可於利用圖29之二元搜尋方法求出數位值DQ之高階位元側之後，利用例如利用圖26~圖28所說明之更新方法求出低階位元側(例如 包含LSB之低階位元、或LSB之低階位元)。例如，於圖29中，如逐次比較型之A/D轉換般，一面依次縮小搜索範圍(逐次比較範圍)，一面以成為搜索範圍內之值之方式更新時鐘週期指定值CIN。與此相對，於圖26~圖28之更新方法中，如△Σ型之A/D轉換般，基於相位比較結果，進行使CIN僅以±GK增減之更新。GK為增益係數，且為GK≦1。具體而言，於為信號STP與時鐘信號CK2相比相位延遲之相位比較結果的情形時，進行使CIN僅以+GK增加之更新(數位運算處理)。另一方面，於為信號STP與時鐘信號CK2相比相位提前之相位比較結果的情形時，進行使CIN僅以-GK減少之更新(數位運算處理)。藉由如此組合2個方法，而可同時實現時間數位轉換之高速化與高精度化。

11.其他構成例

於圖30中表示本實施形態之積體電路裝置10之其他構成例。於圖30之積體電路裝置10，作為圖16之同步化電路110而設置有複數個PLL電路120、130。

PLL電路120(第1PLL電路)進行時鐘信號CK1與基準時鐘信號CKR之相位同步。具體而言，PLL電路120被輸入使用振盪元件XTAL1(第1振盪元件)而產生之時鐘頻率f1之時鐘信號CK1、及基準時鐘信號CKR，進行時鐘信號CK1與基準時鐘信號CKR之相位同步。例如，PLL電路120每隔第1相位同步時序(每隔第1期間)使時鐘信號CK1與基準時鐘信號CKR相位同步(使轉變時序一致)。

PLL電路130(第2PLL電路)進行時鐘信號CK2與基準時鐘信號CKR之相位同步。具體而言，PLL電路130被輸入使用振盪元件XTAL2(第2振盪元件)而產生之時鐘頻率f2之時鐘信號CK2、及基準時鐘信號CKR，進行 時鐘信號CK2與基準時鐘信號CKR之相位同步。例如，PLL電路130每隔第2相位同步時序(每隔第2期間)使時鐘信號CK2與基準時鐘信號CKR相位同步(使轉變時序一致)。

基準時鐘信號CKR例如藉由利用振盪電路103使振盪元件XTAL3(第3振盪元件)振盪而產生。基準時鐘信號CKR之時鐘頻率fr係與時鐘信號CK1、CK2之時鐘頻率f1、f2不同之頻率，例如為低於時鐘頻率f1、f2之頻率。作為振盪元件XTAL3，可使用與振盪元件XTAL1、XTAL2相同之元件，例如可使用晶體振子等。藉由使用晶體振子，可產生抖動或相位誤差較小之高精度之基準時鐘信號CKR，其結果，亦能夠減少時鐘信號CK1、CK2之抖動或相位誤差，而可謀求時間數位轉換之高精度化等。

如此，於本實施形態中，藉由PLL電路120使時鐘信號CK1與基準時鐘信號CKR相位同步，藉由PLL電路130使時鐘信號CK2與基準時鐘信號CKR相位同步。藉此，時鐘信號CK1與時鐘信號CK2相位同步。再者，亦可實施設置3個以上之PLL電路(3個以上之振盪元件)而進行時鐘信號CK1、CK2之相位同步的變化。

具體而言，PLL電路120包含分頻電路122、124(第1、第2分頻電路)、及相位檢測器126(第1相位比較器)。分頻電路122進行將時鐘信號CK1之時鐘頻率f1設為1/N1之分頻，並輸出時鐘頻率成為f1/N1之分頻時鐘信號DCK1。分頻電路124進行將基準時鐘信號CKR之時鐘頻率fr設為1/M1之分頻，並輸出時鐘頻率成為fr/M1之分頻時鐘信號DCK2。然後，相位檢測器126進行分頻時鐘信號DCK1與分頻時鐘信號DCK2之相位比較，並將作為上行/下行信號之信號PQ1輸出至電荷泵電路128。然後，振盪電路101(VCXO)進行基於來自電荷泵電路128之控制電壓VC1控制振盪 頻率之振盪元件XTAL1之振盪動作，並產生時鐘信號CK1。

PLL電路130包含分頻電路132、134(第3、第4分頻電路)、及相位檢測器136(第2相位比較器)。分頻電路132進行將時鐘信號CK2之時鐘頻率f2設為1/N2之分頻，並輸出時鐘頻率成為f2/N2之分頻時鐘信號DCK3。分頻電路134進行將基準時鐘信號CKR之時鐘頻率fr設為1/M2之分頻，並輸出時鐘頻率成為fr/M2之分頻時鐘信號DCK4。然後，相位檢測器136進行分頻時鐘信號DCK3與分頻時鐘信號DCK4之相位比較，並將作為上行/下行信號之信號PQ2輸出至電荷泵電路138。然後，振盪電路102(VCXO)進行基於來自電荷泵電路138之控制電壓VC2控制振盪頻率之振盪元件XTAL2之振盪動作，並產生時鐘信號CK2。

圖31係說明圖30之積體電路裝置10之動作之信號波形圖。再者，於圖31中，為了簡化說明，而表示設定為N1=4、M1=3、N2=5、M2=4之例，但實際上，為了提高時間數位轉換之解析度，會將N1、M1、N2、M2設定為非常大之數。

如圖31所示，對時鐘信號CK1進行N1=4分頻所得之信號成為分頻時鐘信號DCK1，對基準時鐘信號CKR進行M1=3分頻所得之信號成為分頻時鐘信號DCK2，每隔期間T12進行相位同步。即，藉由PLL電路120，以T12=N1/f1=M1/fr之關係成立之方式，進行時鐘信號CK1、基準時鐘信號CKR之相位同步。

又，對時鐘信號CK2進行N2=5分頻所得之信號成為分頻時鐘信號DCK3，對基準時鐘信號CKR進行M2=4分頻所得之信號成為分頻時鐘信號DCK4，每隔期間T34進行相位同步。即，藉由PLL電路130，以T34=N2/f2=M2/fr之關係成立之方式，進行時鐘信號CK2、基準時鐘信號CKR 之相位同步。如此，每隔期間T12，時鐘信號CK1與基準時鐘信號CKR進行相位同步，每隔期間T34，時鐘信號CK2與基準時鐘信號CKR進行相位同步，藉此，時鐘信號CK1、CK2每隔期間TAB進行相位同步。此處，TAB=T12×M2=T34×M1之關係。例如，於M2=4、M1=3之情形時，成為TAB=T12×4=T34×3。

圖30之分頻電路122、124、132、134之分頻比N1、M1、N2、M2實際上設定為非常大之數。於圖32中表示分頻比之設定之一例。例如，於基準時鐘信號CKR之時鐘頻率為fr=101MHz之情形時，藉由將分頻電路122、124之分頻比設定為N1=101、M1=100，而利用PLL電路120產生f1=102.01MHz之時鐘信號CK1。又，藉由將分頻電路132、134之分頻比設定為N2=102、M2=101，而利用PLL電路130產生f2=102MHz之時鐘信號CK2。藉此，可將利用圖2所說明之時間數位轉換之解析度(時間解析度)設定為△t=|1/f1-1/f2|=0.96ps(微微秒)，而可實現解析度非常高之時間數位轉換。

如圖32所示，N1與M1為2以上之不同之整數，N2與M2亦為2以上之不同之整數。又，N1、M1之至少1個與N2、M2之至少1個成為不同之整數。又，較理想為N1與N2係最大公約數為1，最小公倍數成為N1×N2，M1與M2係最大公約數為1，最小公倍數成為M1×M2。

又，於圖32中，|N1×M2-N2×M1|=1之關係成立。即，以|N1×M2-N2×M1|=1之關係成立之方式設定N1、M1、N2、M2。若以設定為N1=4、M1=3、N2=5、M2=4之圖31為例，則成為|N1×M2-N2×M1|=|4×4-5×3|=1。此意味著時鐘信號CK1之16個量之長度與時鐘信號CK2之15個量之長度相等。若如此，則每隔期間TAB，時鐘信號CK1與時鐘信 號CK2偏移1個時鐘週期量(1時鐘期間)。藉此，可容易地實現利用游標卡尺(游標)之原理之時間數位轉換。

於圖30、圖31中，每隔較期間TAB短之期間T12便進行時鐘信號CK1與基準時鐘信號CKR之相位同步，每隔較期間TAB短之期間T34便進行時鐘信號CK2與基準時鐘信號CKR之相位同步。因此，與上述之圖19之構成例相比，進行相位比較之頻度變多，而可謀求時鐘信號CK1、CK2之抖動(累積抖動)或相位雜訊之減少等。尤其是，於為了實現高解析度之△t而將N1、M1、N2、M2設定為較大之數之情形時，於圖19之構成例中，期間TAB之長度變得非常長，因誤差累計而導致抖動或相位誤差變大。與此相對，於圖30、圖31中，每隔較期間TAB短之期間T12、T34便進行相位比較，因此，有可減小累計誤差而可提昇抖動或相位誤差的優點。

再者，圖30之PLL電路120、130成為類比方式之電路構成，但亦可採用數位方式(ADPLL(All Digital Phase-Locked Loop，全數位鎖相迴路))之電路構成。於該情形時，各PLL電路(120、130)可藉由包含計數器及TDC(Time to Digital Convert，時間數位轉換器)之相位檢測器與數位運算部等而實現。計數器產生相當於將基準時鐘信號(CKR)之時鐘頻率(fr)除以時鐘信號(CK1、CK2)之時鐘頻率(f1、f2)所得之結果之整數部的數位資料。TDC產生相當於該除法結果之小數部之數位資料。與該等整數部與小數部之加法結果對應之數位資料被輸出至數位運算部。數位運算部係基於設定頻率資料(FCW1、FCW2)與來自相位檢測器之比較結果之數位資料，檢測與設定頻率資料之相位誤差，並進行相位誤差之平滑化處理，藉此，產生頻率控制資料，並輸出至振盪電路(101、102)。振盪電路係基於頻率控制資料控制振盪頻率，並產生時鐘信號(CK1、CK2)。再 者，亦可以使用Bang-Bang型之相位檢測器與PI(Proportional-Integral，比例-積分)控制而代替使用TDC的構成實現數位方式之PLL電路。

12.抖動與解析度

如上所述，於本實施形態中，雖實現高解析度之時間數位轉換，但有因時鐘信號之抖動之累積等而導致無法實現與高解析度對應之精度的問題。例如，若將抖動單純地設為白雜訊，則其累積抖動例如成為隨機漫步。即，相對於如不存在自相關之完全之雜訊般之抖動(白雜訊)而言，成為其累積和的累積抖動會成為隨機漫步，而存在自相關。

例如，隨機漫步如圖33之C1所示，分佈收斂為常態分佈(高斯分佈)。量子漫步如C2、C3所示係收斂為具有有限基(緊湊支撐)之給定之概率密度函數。

例如，於圖13中，每隔期間TAB使時鐘信號CK1、CK2相位同步。而且，如圖34之D1所示，時鐘信號CK1、CK2存在每一時鐘週期之抖動。又，時鐘信號CK1、CK2每隔期間TK進行相位同步，D2係該期間TK內之累積抖動。此處，將時鐘信號CK1、CK2之每1時鐘週期之抖動量設為J，並將關於時鐘信號CK1、CK2之一時鐘信號(或基準時鐘信號)之於期間TK內之時鐘數設為K。此時，若假設為隨機漫步，則累積抖動量(抖動累計誤差)例如可表示為K^1/2×J。若假設為量子漫步，則累積抖動量例如可表示為K×J。

此處，抖動量J係表示相對於理想之時鐘信號之相位之偏移者，以RMS(Root Mean Square，均方根)值表示，單位為時間。例如，抖動量J係根據振盪元件之性能等決定之規格值(最大規格值)，例如係表示於每1時鐘之平均之相位之偏移之RMS值。時鐘數K係時鐘信號CK1、CK2之一 時鐘信號相對於另一時鐘信號或基準時鐘信號(CKR)相位同步之時序與下一次相位同步之時序之間之期間TK內的一時鐘信號之時鐘數。於圖13之例中，時鐘數K相當於時鐘信號CK1、CK2之時鐘數N、M。又，期間TK相當於圖13之期間TAB。而且，於將時鐘鎖信號CK1、CK2之一時鐘信號之頻率設為f(f1、f2)，並將時間數位轉換之解析度設為△t的情形時，可表示為K=1/(f×△t)。另一方面，於圖30之例中，時鐘數K相當於圖32之N1、N2。又，期間TK相當於圖31之期間T12、T34。

如圖34所示，表示相位同步間隔之期間TK內之時鐘數K越大，則因累積抖動引起之誤差越大，而精度降低。於該意義下，於圖30之構成例中，可減少期間TK內之時鐘數K，因此，可減小因累積抖動引起之誤差，而可提昇精度。

圖35之H1、H2、H3係表示例如假設為隨機漫步之情形時之解析度(sec)與時鐘信號之抖動(sec_rms)之關係者。例如，係表示累積抖動量表示為K^1/2×J之情形時之解析度與抖動之關係者，H1、H2、H3相當於時鐘信號(CK1、CK2)之頻率為100MHz、1GHz、10MHz之情形。於圖35中，H4所示之區域係主要因抖動而導致精度變差之區域。H5所示之區域係主要因解析度而導致精度變差之區域。

例如，圖35之H1表示時鐘信號之頻率為100MHz且時鐘數K為10⁴左右之情形。例如，於H1，解析度(△t)為1ps(10^-12sec)之情形時，抖動(J)成為0.01ps(10^-14sec_rms)，若設為K=10⁴，則△t=K^1/2×J之關係成立。例如，若將時鐘信號之頻率提高為例如1GHz，則可減小時鐘數K，因此，表示△t=K^1/2×J之關係之線成為如H2所示，對抖動之要求放寬。另一方面，若將時鐘信號之頻率降低為例如10MHz，則時鐘數K變大，因 此，表示△t=K^1/2×J之關係之線成為如H3所示，對抖動之要求變得嚴格。

而且，於本實施形態中，於將時鐘信號CK1、CK2之每1時鐘週期之抖動量設為J，並將時間數位轉換之解析度設為△t的情形時，至少J≦△t之關係成立。例如，圖36之H6表示J=△t之關係成立之線，此與如圖35之H4所示般主要因抖動而導致精度劣化之區域對應，表示抖動至少不超過解析度之抖動之上限。例如，於解析度(△t)為1ps(10^-12sec)之情形時，要求抖動量J至少為1ps(10^-12sec_rms)以下，不容許抖動量J大於1ps(RMS值)。其原因在於，若抖動量J大於1ps，則按照△t=1ps之方式設為高解析度將失去意義。

又，於本實施形態中，於將時鐘信號CK1、CK2之一時鐘信號相對於另一時鐘信號或基準時鐘信號(CKR)進行相位同步之時序與下一次相位同步之時序之間之期間TK內之一時鐘信號之時鐘數設為K的情形時，J≧△t/K之關係成立。例如，圖36之H7表示J=△t/K之關係成立之線，此與如圖35之H5所示般主要因解析度而導致精度劣化之區域對應，表示相對於解析度之抖動之下限。例如，H7與量子漫步對應。若如此設為J≧△t/K，則亦能夠應對累積抖動之動作設想為量子漫步之情形，可不用選擇抖動特性過於良好之振盪元件。

例如，於將時鐘信號(CK1、CK2)之頻率設為f(f1、f2)，並將期間TK之時鐘數設為K的情形時，K=1/(f×△t)成立。於圖13之例中，N=1/(f1×△t)、M=1/(f2×△t)成立。此意味著每隔期間TK(TAB)，一時鐘信號與另一時鐘信號(CK1、CK2)之相位偏移1時鐘週期量。因此，J≧△t/K之關係式若以時鐘信號之頻率f表示，則成為J≧f×△t²之關係式。

又，於本實施形態中，例如，(1/10)×(△t/K^1/2)≦J≦10×(△t/K^1/2)之 關係成立。例如，於時鐘頻率為100MHz之情形時，圖36之H1相當於J=△t/K^1/2之線，此相當於隨機漫步之線。於該情形時，例如，若為圖36之H8所示之範圍，則不會如圖35之H4所示般主要因抖動而導致精度降低，或者不會如H5所示般主要因解析度而導致精度降低。(1/10)×(△t/K^1/2)≦J≦10×(△t/K^1/2)係表示處於圖36之H8所示之範圍者，解析度與抖動之關係較理想為處於H8所示之範圍。H8之範圍之區域成為累積抖動針對精度而限速之區域、與解析度針對精度而限速之區域之邊界之區域，因此，即便不使用超規格之振盪元件，亦可實現高精度之時間數位轉換。

例如，若假設為隨機漫步，則解析度與累積抖動量之對抗關係式可表示為J=△t/K^1/2。而且，如上所述，於K=1/(f×△t)成立之情形時，J=△t/K^1/2成為J=(f×△t³)^1/2之關係式。因此，如圖36般，若將時鐘信號之頻率f設為10MHz~1GHz之範圍，則(10⁷×△t³)^1/2≦J≦(10⁹×△t³)^1/2之關係成立。若將時鐘信號之頻率f設為10KHz~10GHz之範圍，則(10⁴×△t³)^1/2≦J≦(10¹⁰×△t³)^1/2之關係成立。

13.電子機器、移動體

於圖37中表示包含本實施形態之積體電路裝置10之電子機器500之構成例。該電子機器500包含本實施形態之積體電路裝置10、振盪元件XTAL1、XTAL2、處理部520。又，可包含通信部510、操作部530、顯示部540、記憶部550、天線ANT。由積體電路裝置10與振盪元件XTAL1、XTAL2構成物理量測定裝置400。再者，電子機器500並不限定於圖37之構成，可實施省略該等之一部分構成要素或者追加其他構成要素等之各種變化。

作為電子機器500，例如可設想計測距離、時間、流速或流量等物理 量之計測機器、測定生物資訊之生物資訊測定機器(超音波測定裝置、脈搏計、血壓測定裝置等)、車載機器(自動運行用之機器等)、基地台或路由器等網路關聯機器。又，可設想頭部配戴型顯示裝置或時鐘關聯機器等可佩戴式機器、印刷裝置、投影裝置、機器人、攜帶型資訊終端(智慧型手機、行動電話、攜帶型遊戲裝置、筆記型PC(Personal Computer，個人電腦)或平板PC等)、分發內容之內容提供機器、或數位相機或攝錄影機等影像機器等。

通信部510(無線電路)進行經由天線ANT而自外部接收資料或者向外部發送資料的處理。處理部520進行電子機器500之控制處理或經由通信部510收發之資料之各種數位處理等。又，處理部520進行使用利用物理量測定裝置400測定到之物理量資訊之各種處理。該處理部520之功能例如可藉由微電腦等處理器而實現。

操作部530係用於供使用者進行輸入操作者，可藉由操作按鈕或觸控面板顯示器等而實現。顯示部540係顯示各種資訊者，可藉由液晶或有機EL(Electroluminescent，電致發光)等顯示器而實現。再者，於使用觸控面板顯示器作為操作部530之情形時，該觸控面板顯示器兼有操作部530及顯示部540之功能。記憶部550係記憶資料者，其功能可藉由RAM(Random Access Memory，隨機存取記憶體)或ROM(Read Only Memory，唯讀記憶體)等半導體記憶體或HDD(Hard Disk Drive，硬碟驅動器)等而實現。

於圖38中表示包含本實施形態之積體電路裝置10之移動體之例。本實施形態之積體電路裝置10(振盪器)例如可組入至車、飛機、機車、腳踏車、機器人、或船舶等各種移動體。移動體係具備例如引擎或馬達等驅動 機構、方向盤或舵等轉向機構、各種電子機器(車載機器)且於地上、空中或海上移動的機器‧裝置。圖38概略性地表示作為移動體之具體例之汽車206。於汽車206(移動體)組入有包含本實施形態之積體電路裝置10與振盪元件之物理量測定裝置(未圖示)。控制裝置208係基於該物理量測定裝置所測定到之物理量資訊進行各種控制處理。例如，於測定到汽車206之周圍之物體之距離資訊作為物理量資訊之情形時，控制裝置208使用所測定到之距離資訊進行用於自動運行之各種控制處理。控制裝置208例如根據車體207之姿勢控制懸架之硬軟或者控制各車輪209之刹車。再者，組入有本實施形態之積體電路裝置10或物理量測定裝置之機器並不限定於此種控制裝置208，可組入至設置於汽車206等移動體之各種機器(車載機器)。

再者，如上所述，對本實施形態進行了詳細說明，但業者應當能夠容易地理解可進行實質上不脫離本發明之新穎事項及效果之多種變化。因此，如此之變化例均為本發明之範圍中所包含者。例如，於說明書或圖式中，至少一次與更廣義或同義之不同之術語(時鐘週期指定資訊、控制信號等)共同記載之術語(時鐘週期指定值、控制電壓等)可於說明書或圖式之任一處中，替換為該不同之術語。又，本實施形態及變化例之所有組合亦包含於本發明之範圍中。又，物理量測定裝置、積體電路裝置、電子機器、移動體之構成、動作或振盪電路、測定部、時間數位轉換電路、控制部之構成、控制部之控制處理、時間數位轉換處理、相位同步處理、振盪處理、第1、第2信號之產生處理、相位比較處理等亦不限定於本實施形態中所說明者，而可實施各種變化。

10:積體電路裝置

20:時間數位轉換電路

50:測定部

60:處理電路

101:振盪電路

102:振盪電路

400:物理量測定裝置

CK1:第1時鐘信號

CK2:第2時鐘信號

f1:第1時鐘頻率

f2:第2時鐘頻率

L1~L4:信號配線

P1~P4:第1~第4端子

XTAL1:第1振盪元件

XTAL2:第2振盪元件

Claims (19)

1. 一種物理量測定裝置，其包含：第1振盪元件；第2振盪元件；及積體電路裝置；且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路；音波發送部，其向對象物照射光之發光部或向上述對象物發送音波；及音波接收部，其接收來自上述對象物之光之受光部或自上述對象物接收音波。
2. 如請求項1之物理量測定裝置，其中上述積體電路裝置包含：第1端子，其用以連接上述第1振盪元件之一端與上述第1振盪電路；第2端子，其用以連接上述第1振盪元件之另一端與上述第1振盪電路； 第3端子，其用以連接上述第2振盪元件之一端與上述第2振盪電路；及第4端子，其用以連接上述第2振盪元件之另一端與上述第2振盪電路。
3. 如請求項2之物理量測定裝置，其中上述第1振盪元件之一端與上述第1端子、上述第1振盪元件之另一端與上述第2端子、上述第2振盪元件之一端與上述第3端子、及上述第2振盪元件之另一端與上述第4端子係藉由收容上述第1振盪元件、上述第2振盪元件及上述積體電路裝置之封裝體之內部配線而連接。
4. 如請求項1至3中任一項之物理量測定裝置，其中上述第1振盪電路係配置於上述積體電路裝置之沿著第1邊、第2邊、第3邊、及第4邊中之上述第1邊之區域，且上述第2振盪電路係配置於上述積體電路裝置之沿著上述第1邊、上述第2邊、上述第3邊、及上述第4邊中之不同於上述第1邊之邊的區域。
5. 如請求項1至3中任一項之物理量測定裝置，其中上述測定部包含進行與物理量對應之檢測信號之信號處理之處理電路。
6. 如請求項5之物理量測定裝置，其中 上述物理量係時間、距離、流量、流速及頻率之至少1者。
7. 如請求項5之物理量測定裝置，其中上述處理電路進行檢測信號之波形整形處理。
8. 如請求項1之物理量測定裝置，其中上述處理電路對來自上述受光部或上述音波接收部之上述檢測信號進行上述信號處理。
9. 如請求項9之物理量測定裝置，其中上述積體電路裝置包含控制上述第1振盪電路及上述第2振盪電路之至少一振盪電路之控制部。
10. 如請求項9之物理量測定裝置，其中上述控制部控制上述至少一振盪電路之振盪信號之振盪頻率及相位之至少一者。
11. 如請求項9之物理量測定裝置，其中上述控制部係以上述第1時鐘信號與上述第2時鐘信號成為給定之頻率關係或給定之相位關係之方式，控制上述至少一振盪電路。
12. 如請求項1至3中任一項之物理量測定裝置，其中 上述時間數位轉換電路將第1信號與第2信號之轉變時序之時間差轉換為數位值。
13. 一種物理量測定裝置，其包含：第1振盪元件；第2振盪元件；及積體電路裝置；且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；及測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路；且上述時間數位轉換電路將第1信號與第2信號之轉變時序之時間差轉換為數位值；於上述第1時鐘信號與上述第2時鐘信號之相位同步時序之後，當第1時鐘週期~第i時鐘週期中之上述第1時鐘信號與上述第2時鐘信號之轉變時序之時間差即時鐘間時間差為△t~i×△t(△t為解析度，i為2以上之整數)的情形時，上述時間數位轉換電路係藉由特定出上述第1信號與上述第2信號之上述時間差對應上述時鐘間時間差即△t~i×△t之何者，而求出上述數位值。
14. 一種物理量測定裝置，其包含：第1振盪元件；第2振盪元件；及積體電路裝置；且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；及測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路；且上述時間數位轉換電路將第1信號與第2信號之轉變時序之時間差轉換為數位值；將上述第1時鐘信號與上述第2時鐘信號之第1相位同步時序與第2相位同步時序之間之期間設為測定期間，將上述第1時鐘信號與上述第2時鐘信號之轉變時序之時間差設為時鐘間時間差的情形時，上述時間數位轉換電路係於上述測定期間之複數個時鐘週期產生複數個上述第1信號，獲取信號位準對應於所產生之複數個上述第1信號而變化之複數個上述第2信號，根據用於將上述複數個時鐘週期之各時鐘週期中之上述第1信號與上述第2信號之上述時間差、與上述各時鐘週期中之上述時鐘間時間差進行比較的比較處理之結果，求出上述數位值。
15. 一種物理量測定裝置，其包含：第1振盪元件；第2振盪元件；及積體電路裝置；且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；及測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路；且上述時間數位轉換電路將第1信號與第2信號之轉變時序之時間差轉換為數位值；將上述第1時鐘信號與上述第2時鐘信號之第1相位同步時序與第2相位同步時序之間之期間設為第1更新期間，將上述第2相位同步時序與第3相位同步時序之間之期間設為第2更新期間，且將上述第1時鐘信號與上述第2時鐘信號之轉變時序之時間差設為時鐘間時間差的情形時，上述時間數位轉換電路係於上述第1更新期間，於第m時鐘週期(m為1以上之整數)產生上述第1信號，獲取信號位準對應於所產生之上述第1信號而變化之上述第2信號，進行用於將上述第m時鐘週期中之上述第1信號與上述第2信號之上述時間差、與上述時鐘間時間差進行比較的比較處理， 於上述第2更新期間，於根據上述第1更新期間之上述比較處理之結果所設定之第n時鐘週期(n為1以上之整數)中產生上述第1信號，獲取信號位準對應於所產生之上述第1信號而變化之上述第2信號，進行用於將上述第n時鐘週期中之上述第1信號與上述第2信號之上述時間差、與上述時鐘間時間差進行比較的比較處理。
16. 一種物理量測定裝置，其包含：第1振盪元件；第2振盪元件；及積體電路裝置；且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；及測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路；且上述積體電路裝置包含：第1PLL電路，其進行上述第1時鐘信號與基準時鐘信號之相位同步；及第2PLL電路，其進行上述第2時鐘信號與上述基準時鐘信號之相位同步。
17. 一種物理量測定裝置，其包含：第1振盪元件；第2振盪元件；及積體電路裝置；且上述積體電路裝置包含：第1振盪電路，其使上述第1振盪元件振盪而產生第1時鐘頻率之第1時鐘信號；第2振盪電路，其使上述第2振盪元件振盪而產生與上述第1時鐘頻率不同之第2時鐘頻率之第2時鐘信號；及測定部，其包含使用上述第1時鐘信號與上述第2時鐘信號將時間轉換為數位值之時間數位轉換電路；將上述第1時鐘信號及上述第2時鐘信號之每1時鐘週期之抖動量設為J，將時間數位轉換之解析度設為△t的情形時，J≦△t。
18. 如請求項17之物理量測定裝置，其中將上述第1時鐘信號及上述第2時鐘信號之一時鐘信號於與另一時鐘信號或基準時鐘信號相位同步之時序、與下一次相位同步之時序之間之期間內之、上述一時鐘信號之時鐘數設為K的情形時，J≧△t/K。
19. 如請求項17或18之物理量測定裝置，其中將上述第1時鐘信號及上述第2時鐘信號之一時鐘信號，於與另一時鐘信號或基準時鐘信號相位同步之時序、與下一次相位同步之時序之間之期間內之、上述一時鐘信號之時鐘數設為K的情形時，(1/10)×(△t/K^1/2)≦J≦10×(△t/K^1/2)。

Images