SE518078C2 - Frekvenssyntetisator och metod för att syntetisera en frekvens - Google Patents
Frekvenssyntetisator och metod för att syntetisera en frekvensInfo
- Publication number
- SE518078C2 SE518078C2 SE0003872A SE0003872A SE518078C2 SE 518078 C2 SE518078 C2 SE 518078C2 SE 0003872 A SE0003872 A SE 0003872A SE 0003872 A SE0003872 A SE 0003872A SE 518078 C2 SE518078 C2 SE 518078C2
- Authority
- SE
- Sweden
- Prior art keywords
- frequency
- phase
- locked loop
- signal
- output signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000002194 synthesizing effect Effects 0.000 title claims abstract description 6
- 230000004913 activation Effects 0.000 claims description 7
- 230000000415 inactivating effect Effects 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
l5 20 25 30 35 518 078 -- u.. .2...2.. 2 Under det att man uppnår tillräcklig undertryckning av de falska fre- för att utestänga de falska frekvenserna. kvenserna genom att sänka brytfrekvensen förlängs emel- lertid frekvensinställningstiden oönskat mycket. Vidare, under det att å ena sidan en låg brytfrekvens är önsk- värd, leder detta å andra sidan till stora komponenter, vilket är oönskat i många tillämpningar där kretsens storlek spelar en betydande roll.
Eftersom PLL-slingfiltrets brus adderas direkt till lokaloscillatorns fasbrus blir aktiva filterreali- seringar, som har komponentvärden vilka kan placeras på chipet, alltför brusiga och kan inte användas. Å andra sidan är det svårt att uppnå ett passivt filter med en brytfrekvens med fullt integrerade komponenter, vilket är Detta är skälet till att de flesta frekvenssyntetisatorer använder slingfilter som är ett grundläggande mål. placerade utanför chipet, fastän en lösning med filtret på chipet skulle vara fördelaktig.
Sammanfattning av uppfinningen Ändamålet med denna uppfinning är att åstadkomma en lösning till det ovan diskuterade problemet med falska frekvenser.
I enlighet med föreliggande uppfinning är det, i en första aspekt därav, åstadkommet en metod för synteti- sering av en frekvens med hjälp av en frekvenssynteti- sator som innefattar en lokaloscillator, vilket alstrar en utsignal, en faslåst slinga, som förser lokal- oscillatorn med en frekvensstyrsignal, och en frekvens- delare, vilken delar frekvensen hos nämnda utsignal och alstrar en frekvensdelad insignal till den faslåsta slingan. Metoden innefattar stegen att: - i en mottagningsmod mata nämnda utsignal till en mottagare för inställning av densamma; - med hjälp av den faslåsta slingan låsa frekvensen hos utsignalen på en kanalfrekvens för en kanal som skall tas emot; 10 15 20 25 30 35 51 s 078 a u - < a u: 3 - slå från den faslàsta slingan när utsignalsfre- kvensen är låst på kanalfrekvensen, och hålla den fas- låsta slingan frånslagen under en följande mottagnings- cykel.
I en andra aspekt av föreliggande uppfinning är det åstadkommet en frekvenssyntetisator som innefattar en lokaloscillator, vilken alstrar en utsignal, en faslåst slinga, vilken förser lokalsocillatorn med en frekvens- styrd signal, och en frekvensdelare, som delar frekvensen hos utsignalen och förser den faslàsta slingan med en frekvensdelad insignal. Frekvenssyntetisatorn innefattar vidare en styrenhet, som är inrättad att slå till och från den faslàsta slingan, som är inrättad att detektera en mottagningsmod och slå till den faslàsta slingan för låsning av utsignalens frekvens på en kanalfrekvens för en kanal som skall tas emot, och som är inrättad att slå från den faslàsta slingan när utsignalens frekvens är låst på kanalfrekvensen, och hålla den faslàsta slingan frånslagen under en följande mottagningscykel.
I en tredje aspekt av föreliggande uppfinning är det åstadkommet en sändtagaranordning som innefattar den ovan definierade frekvenssyntetisatorn.
Följaktligen bygger lösningen på det ovan angivna problemet på idén att endast använda nämnda PLL under frekvenslåsningen, när data skall tas emot av en motta- gare som ställs in på föreliggande kanalfrekvens med hjälp av frekvenssyntetisatorn. Detta leder till en eliminering av de falska frekvenserna (såsom visas i Fig 4). När nämnda PLL en gång har lästs på den korrekta frekvensen kan den slås från under själva mottagnings- cykeln, d v s under en i förväg bestämd period under vilken det finns data som skall tas emot. Under förut- sättning att läckströmmen inte är alltför hög kan PLL- slingfiltrets kondensator hålla rätt styrspänning under hela mottagningstidluckan.
Flera fördelar uppkommer när det inte är nödvändigt att ta hänsyn till de falska frekvenserna och några av 10 15 20 25 30 35 o n .u o 0 a anno n 51 a o 7 a 4 dem är följande. Kraven på PLL-slingfiltret kan mildras väsentligt, vilket gör det möjligt att implementera slingfiltret på chipet. Eftersom vi inte har några falska frekvenser i spektrumet förbättras fasbrusprestanda.
Slingfiltrets bandbredd kan ökas, vilket gör det möjligt att uppnå kortare PLL-làstid. Eftersom nämnda PLL endast behöver användas under en kort period under mottagnings- cykeln kan effektförbrukningen reduceras.
När det gäller den tredje aspekten är en fördelaktig användning av frekvenssyntetisatorn att använda den i en sändtagaranordning, särskilt en som används i en trådlös mobil enhet. Bland annat beror detta på den reducerade effektförbrukningen och det mindre slingfiltret. En integrering av sändtagaren som utnyttjar föreliggande uppfinning förenklas i jämförelse med den kända lösningen för ett slingfilter med låg brytfrekvens.
Ytterligare ändamål med och fördelar hos före- liggande uppfinning kommer att diskuteras nedan med hjälp av exemplifierande utföringsformer.
Kort beskrivning av ritningen Exemplifierande utföringsformer av uppfinningen kom- mer att beskrivas nedan under hänvisning till den åtföl- jande ritningen, där: Fig l schematiskt visar en allmän sändtagaranord- ning; Fig 2 visar en kurva över en oscillators utsignals- spektrum för en känd frekvenssyntetisator; Fig 3 visar en kurva över en oscillators utsignals- spektrum för en frekvenssyntetisator enligt föreliggande uppfinning; Fig 4 schematiskt åskådliggör en frekvenssynteti- sator under frekvenslåsning; Fig 5 schematiskt åskådliggör en frekvenssynteti- sator i mottagningscykel; och Fig 6 är ett blockschema över en PLL-del av en fre- kvenssyntetisator i enlighet med föreliggande uppfinning. annan. s - ooøoq. 10 15 20 25 30 35 518 078 n o n o n u u - o - » nu ~ ~ ø | . . ..
Beskrivning av utföringsformer I Fig 1 visas en allmän sändtagararkitektur, vilken innefattar en mottagardel 11, en sändardel 13 och en frekvenssyntetisator 15, som används av både mottagar- delen 11 och sändardelen 13. Frekvenssyntetisatorn inne- fattar en lokaloscillator, vilken här representeras av en (VCO) 17, som är ansluten till utgången från nämnda VCO 17, en spänningsstyrd oscillator en frekvensdelare 19, faslåst slinga (PLL) 21, som är ansluten till delarens 19 utgång, och ett PLL-slingfilter 23, som är anslutet till utgången från nämnda PLL 21 och till en första ingång till nämnda VCO 17. Vidare innefattar sändtagaren effekt- styrnings- och frekvensstyrningskretsar 25 respektive 27.
När den spänningsstyrda oscillatorn befinner sig i en sändningsmod utmatar den en bärvåg, som moduleras av en datasignal vilken införs i en andra ingång till nämnda VCO, till antennen. en kanalsignal med en i förväg bestämd kanalfrekvens till I en mottagningsmod matar nämnda VCO mottagardelen, för inställning av densamma på en av många kanaler. Utsignalsfrekvensen från nämnda VCO 17 styrs av en referensfrekvenssignal, vilken matas till nämnda PLL 21 av frekvensstyrkretsen 27. Utsignalen från nämnda VCO frekvensdelas av delaren 19 och matas till nämnda PLL 21, där den fasjämförs med referensfrekvenssignalen. Utsigna- len från nämnda PLL matas genom slingfiltret 23, vilket alstrar en utspänning vars nivå bestämmer utsignals- frekvensen hos nämnda VCO 17.
I enlighet med denna uppfinning är nämnda PLL till- slagen i mottagningsmoden under en inledande frekvens- låsning, såsom visas med den tjocka linjen i Fig 4. Så snart som frekvensen är låst slås nämnda PLL 21 från, så att slingfiltret 23 under själva mottagningscykeln styr nämnda VCO 17 på egen hand såsom visas i Fig 5. Detta är möjligt tack vare en slingfilterkondensator som finns i alla slingfilter, vilken kondensator håller styrspänning- en under hela mottagningscykeln, med andra ord under en 10 15 20 25 30 35 518 om o n . . .. 6 mottagningstidlucka. Det är ofrånkomligt att det sker ett visst spänningsfall på grund av läckage. En fackman inom teknikområdet har emellertid förmåga att dimensionera _ slingfiltret så att en tillräckligt liten läckström erhålls, om man tar med i beräkningen den typiska varak- tigheten av en mottagningstidlucka enligt vad som defini- eras av olika kommunikationsstandarder, såsom de ovan nämnda.
Att slå från nämnda PLL är känt i sig för sändnings- moden. VCO-utsignalens frekvens tillåts emellertid att variera mer i sändningsmoden än i mottagningsmoden. Ändock har det, i enlighet med uppfinningen, visat sig möjligt att slå från nämnda PLL 21 även i mottagningsmo- den.
Med hänvisning till Fig 6 styrs omkopplingen av nämnda PLL 21 enligt följande. Själva PLL-kretsen 21 innefattar en digital del 29, innefattande en faskompara- tor, en laddningspump 31, som har två ingångar vilka är anslutna till motsvarande utgångar från den digitala delen 29 och ett styrelement, eller en omkopplare, 33, som har en utgång, vilken är ansluten till en ingång hos den digitala delen 29, och första och andra ingångar. I denna föredragna utföringsform visas styrelementet 33 som en OCH-grind, vilket är en enkel och tillförlitlig imple- mentering. Effektstyrkretsen 25 har en aktiveringsutgång som är ansluten till styrelementets 33 andra ingång samt till laddningspumpen 33. Styrelementets första ingång är ansluten till delaren 19. Under frekvenslåsning utmatar effektstyrkretsen en aktiveringssignal som således matas till styrelementet 33 och till laddningspumpen 31. När frekvensen hos VCO-utsignalen har låsts korrekt inaktive- ras effektstyrkretsens aktiveringssignal, och följaktli- gen slås nämnda PLL från eftersom styrelementet 33 inte skickar den frekvensdelade insignalen till den digitala delen 29. Här skall det påpekas att det är underförstått att den digitala kretsanordningen år implementerad i CMOS-teknik. 10 15 518 078 7 Vidare slås laddningspumpen 31 från. Genom att man aktivt slår från även laddningspumpen säkerställer man att laddningspumpen 31 inte alstrar någon utsignal som ökar frekvensdriften i utsignalen från nämnda VCO 17.
Följaktligen upprätthålls utsignalen från slingfilt- ret på ungefär samma nivå till dess att mottagningscykeln har avslutats och en ny frekvenslåsningsoperation skall utföras. Givetvis har slingfiltrets kondensator en be- gränsad kapacitans. Den kan emellertid enkelt ges ett lämpligt kapacitansvärde för att hålla frekvensdriften hos VCO-utsignalen inom erforderliga gränser vid frekven- ser som är typiska för trådlösa kommunikationssystem.
Ovan har en föredragen utföringsform av metoden en- ligt föreliggande uppfinning beskrivits. Detta skall endast ses som ett ej begränsande exempel. Många modifie- ringar är möjliga inom ramen för uppfinningen såsom den definieras i patentkraven.
Claims (7)
1. l. Metod för att syntetisera en frekvens med hjälp av en frekvenssyntetisator som innefattar en lokal- oscillator, som alstrar en utsignal, en faslåst slinga, som alstrar en styrsignal till lokaloscillatorn, och en frekvensdelare, som delar utsignalens frekvens och förser den faslàsta slingan med en frekvensdelad insignal, varvid metoden innefattar stegen att: - i en mottagningsmod mata utsignalen till en motta- gare för inställning av densamma; - med hjälp av den faslàsta slingan låsa frekvensen hos utsignalen på en kanalfrekvens för en kanal som skall tas emot; - slå från den faslàsta slingan när utsignalsfre- kvensen har låsts på kanalfrekvensen, och hålla den faslàsta slingan frånslagen under en följande mottag- ningscykel.
2. Metod att syntetisera en frekvens enligt krav 1, varvid steget att slå från innefattar steget att inakti- vera den frekvensdelade insignalen.
3. Metod att frekvenssyntetisera enligt krav 2, varvid steget att ställa in vidare innefattar att inakti- vera en laddningspump, som innefattas i den faslàsta slingan.
4. Frekvenssyntetisator innefattande en lokaloscil- lator, som alstrar en utsignal, en faslåst slinga, som matar en frekvensstyrsignal till lokaloscillatorn, och en frekvensdelare, som delar utsignalens frekvens och förser den faslàsta slingan med en frekvensdelad insignal, varvid frekvenssyntetisatorn vidare innefattar en styr- krets, som är inrättad att slå den faslàsta slingan till och från, som är inrättad att detektera en mottagningsmod och slå till den faslàsta slingan för låsning av frekven- sen av utsignalen till en kanalfrekvens för en kanal som skall tas emot, och som är inrättad att slå från den faslàsta slingan när utsignalsfrekvensen har låsts på 10 15 20 25 518 078 " 9 kanalfrekvensen och hålla den faslàsta slingan frånslagen under en följande mottagningscykel.
5. Frekvenssyntetisator enligt krav 4, varvid den faslàsta slingan innefattar en faskomparator och en styromkopplare, som har en första ingång ansluten till frekvensdelaren för mottagning av den frekvensdelade signalen, en andra ingång ansluten till styrenheten för mottagning av en aktiveringssignal och en utgång ansluten till faskomparatorn, varvid styromkopplaren är inrättad att aktiveras för passage av den frekvensdelade signalen eller inaktiveras för blockering av den frekvensdelade signalen, som svar på endera av två olika tillstànd hos aktiveringssignalen.
6. Frekvenssyntetisator enligt krav 5, varvid den faslàsta slingan vidare innefattar en laddningspump, som är ansluten till faskomparatorn, ett slingfilter, som är anslutet till laddningspumpen och till lokaloscillatorn, varvid laddningspumpen vidare är ansluten till styrenhe- ten för mottagning av en ytterligare aktiveringssignal, varvid laddningspumpen är inrättad att aktiveras eller inaktiveras som svar på ettdera av två olika tillstånd hos nämnda ytterligare aktiveringssignal.
7. Sändtagaranordning innefattande en frekvenssyn- tetisator enligt något av kraven 4-6.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0003872A SE518078C2 (sv) | 2000-10-23 | 2000-10-23 | Frekvenssyntetisator och metod för att syntetisera en frekvens |
AU2002211139A AU2002211139A1 (en) | 2000-10-23 | 2001-10-22 | A frequency synthesizer and a method for synthesizing a frequency |
US10/399,963 US20040023625A1 (en) | 2000-10-23 | 2001-10-22 | Frequency synthesizer and a method for synthesizing a frequency |
PCT/SE2001/002314 WO2002035705A1 (en) | 2000-10-23 | 2001-10-22 | A frequency synthesizer and a method for synthesizing a frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0003872A SE518078C2 (sv) | 2000-10-23 | 2000-10-23 | Frekvenssyntetisator och metod för att syntetisera en frekvens |
Publications (3)
Publication Number | Publication Date |
---|---|
SE0003872D0 SE0003872D0 (sv) | 2000-10-23 |
SE0003872L SE0003872L (sv) | 2002-04-24 |
SE518078C2 true SE518078C2 (sv) | 2002-08-20 |
Family
ID=20281557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE0003872A SE518078C2 (sv) | 2000-10-23 | 2000-10-23 | Frekvenssyntetisator och metod för att syntetisera en frekvens |
Country Status (4)
Country | Link |
---|---|
US (1) | US20040023625A1 (sv) |
AU (1) | AU2002211139A1 (sv) |
SE (1) | SE518078C2 (sv) |
WO (1) | WO2002035705A1 (sv) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8211036B2 (en) | 2005-05-27 | 2012-07-03 | Stat Medical Devices, Inc. | Disposable lancet device cap with integral lancet and/or test strip and testing device utilizing the cap |
KR100769678B1 (ko) | 2005-07-05 | 2007-10-24 | 삼성전자주식회사 | 주파수 합성 장치 |
US20070019760A1 (en) * | 2005-07-21 | 2007-01-25 | Silicon Laboratories, Inc. | System and method for operating a phase-locked loop |
US8318966B2 (en) * | 2006-06-23 | 2012-11-27 | Praxair Technology, Inc. | Organometallic compounds |
US8852124B2 (en) * | 2006-10-13 | 2014-10-07 | Roche Diagnostics Operations, Inc. | Tape transport lance sampler |
US8849221B2 (en) * | 2012-11-16 | 2014-09-30 | Mstar Semiconductor, Inc. | Direct conversion transmitter and communication system utilizing the same |
US10404364B2 (en) * | 2017-05-01 | 2019-09-03 | Teradyne, Inc. | Switch matrix system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4521918A (en) * | 1980-11-10 | 1985-06-04 | General Electric Company | Battery saving frequency synthesizer arrangement |
JPH02261226A (ja) * | 1989-03-31 | 1990-10-24 | Mitsubishi Electric Corp | 移動電話機 |
CA2130871C (en) * | 1993-11-05 | 1999-09-28 | John M. Alder | Method and apparatus for a phase-locked loop circuit with holdover mode |
US5598405A (en) * | 1994-01-25 | 1997-01-28 | Alps Electric Co., Ltd. | Time division multiple access time division duplex type transmitter-receiver |
DE19946200A1 (de) * | 1999-09-27 | 2001-05-03 | Infineon Technologies Ag | Phasenregelkreis |
-
2000
- 2000-10-23 SE SE0003872A patent/SE518078C2/sv not_active IP Right Cessation
-
2001
- 2001-10-22 US US10/399,963 patent/US20040023625A1/en not_active Abandoned
- 2001-10-22 WO PCT/SE2001/002314 patent/WO2002035705A1/en active Application Filing
- 2001-10-22 AU AU2002211139A patent/AU2002211139A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20040023625A1 (en) | 2004-02-05 |
SE0003872D0 (sv) | 2000-10-23 |
AU2002211139A1 (en) | 2002-05-06 |
SE0003872L (sv) | 2002-04-24 |
WO2002035705A1 (en) | 2002-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5686864A (en) | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer | |
KR100418236B1 (ko) | 위상 동기 루프 | |
US5319798A (en) | Radio transceiver having PLL synthesizer | |
US7019571B2 (en) | Frequency synthesizer for a wireless communication system | |
CN101836363B (zh) | 锁相回路中的电压控制振荡器的动态偏置 | |
KR100204842B1 (ko) | 단축된 로크시간을 갖는 피엘엘 회로 | |
EP1684433A1 (en) | Method and apparatus for multi-mode clock data recovery | |
CN104821819B (zh) | 具有从故障保持电路到重新获得锁相的柔性过渡的装置和方法 | |
JP2895342B2 (ja) | 移動無線機 | |
US20060220757A1 (en) | Semiconductor integrated circuit for communication | |
US20110260763A1 (en) | Frequency synthesizer | |
KR20000047415A (ko) | 반도체 집적 회로 | |
EP0664617B1 (en) | PLL synthesizer | |
EP1277286B9 (en) | Personal communications device with gps receiver and comon clock source | |
JPS61157028A (ja) | 周波数シンセサイザ | |
US5838202A (en) | Error suppressing circuit and method therefor for a phase locked loop | |
SE518078C2 (sv) | Frekvenssyntetisator och metod för att syntetisera en frekvens | |
KR100290670B1 (ko) | 위상동기루프를사용한주파수합성기의락-업고속화회로 | |
KR100430618B1 (ko) | 피엘엘 회로 | |
US7283801B2 (en) | Circuit arrangement for phase locked loop, and phase locked loop based method to be used in cellular network terminals | |
US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
EP4109746A1 (en) | Fast start-up crystal oscillator and fast start-up method thereof | |
JP3677980B2 (ja) | 受信装置 | |
JPH07212333A (ja) | 送受信機の発振回路 | |
JP3871017B2 (ja) | 移動体通信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |