JP2002232718A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数ビームと単一ビームのそれぞれの画像出
力フォーマットに対して共通のハードウエアの画像処理
回路（ハードウエア）で対応する。 【解決手段】 輪郭補正部１２−１〜１２−４は４ライ
ンの主走査方向の同じ画素位置の各画像データに対して
上下のラインを参照してそれぞれ同時に画像処理を行う
第１の動作モードと、主走査方向に隣接する複数の画素
の各画像データに対して上下のラインを参照してそれぞ
れ同時に画像処理を行う第２の動作モードが切り替え可
能であり、第１または第２の動作モードに応じて選択的
に切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル複写機の
画像処理装置に関し、特に輪郭補正等の画像処理に関す
る。

【０００２】

【従来の技術】この種の従来例としては、例えば特開平
１０−１５１７９９号公報に示すような密度変換、輪郭
補正方法や、特開平６-６５９８号公報に示すようなレ
ーザ書込み時の輪郭補正方法が知られている。従来よ
り、輪郭補正等の画像処理は行われてきたが、近年の高
密度化、高速化により、画像処理部に求められる処理速
度は飛躍的に高くなってきている。このため、処理速度
が追いつかず、複数の画素に分けて同時処理する場合も
あり、例えば同一処理を同時に行うブロックが４個あれ
ば処理速度は１／４でよい。

【０００３】

【発明が解決しようとする課題】ところで、近年のレー
ザ書込み技術、他装置とのインターフェース方式は多岐
を極め、このため、それぞれの書き込み装置に対し、異
なった画像出力フォーマットで出力しなくてはならない
場合が多い。特に、複数ビーム同時書き込み装置に対応
する場合と単一ビーム書き込み装置に対応する場合は処
理形態が異なってくる。しかしながら、複数ビームと単
一ビームのそれぞれの画像出力フォーマットに対し、別
個の処理装置(ＩＣ）を準備するのはコスト的にも得策
ではない。

【０００４】また、複数の処理方式により、複数の処理
ブロックが参照する画素データは異なってくる。それぞ
れの場合に応じて、複数のブロックにそれぞれ対応した
参照画素データのマトリクスを形成するのは効率がよく
ない。

【０００５】また、複数の処理方式により、各画像処理
装置に供給するクロックの周波数も異なってくる。さら
にその異なった周波数を中心にして、周波数を微妙に調
整して画像位置を補正する必要も出てくる。

【０００６】本発明は上記従来例の問題点に鑑み、複数
ビームと単一ビームのそれぞれの画像出力フォーマット
に対して共通のハードウエアの画像処理回路（ハードウ
エア）で対応することができる画像処理装置を提供する
ことを目的とする。

【０００７】本発明はまた、複数ビームと単一ビームの
それぞれの画像出力フォーマットに対して簡単な回路構
成でマトリクスを形成することができる画像処理装置を
提供することを目的とする。

【０００８】本発明はまた、複数ビームと単一ビームの
それぞれの画像出力フォーマットに対して簡単なＰＬＬ
回路構成で安定したクロックを発生することができる画
像処理装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】第１の手段は上記目的を
達成するために、複数のラインの主走査方向の同じ画素
位置の各画像データに対して上下のラインを参照してそ
れぞれ同時に画像処理を行う第１の動作モードと、主走
査方向に隣接する複数の画素の各画像データに対して上
下のラインを参照してそれぞれ同時に画像処理を行う第
２の動作モードが切り替え可能な複数の画像処理手段
と、前記複数の画像処理手段を前記第１または第２の動
作モードに応じて選択的に切り替える手段とを備えたこ
とを特徴とする。

【００１０】第２の手段は、第１の手段において、前記
複数の画像処理手段が第１および第２の動作モードで処
理するために必要な主走査方向および副走査方向の画像
データのマトリクスを形成するマトリクス形成手段と、
前記マトリクス形成手段により形成されたマトリクスか
ら、前記第１または第２の動作モードに応じて必要なマ
トリクスの画像データを選択して前記複数の画像処理手
段に印加する手段とをさらに備えたことを特徴とする。

【００１１】第３の手段は、第１、第２の手段におい
て、前記複数の画像処理手段が第１および第２の動作モ
ードで動作するために必要なクロックを発生するＰＬＬ
回路と、前記第１または第２の動作モードに応じて前記
ＰＬＬ回路の電圧―発振周波数特性が最適になるように
切り替える手段とをさらに備えたことを特徴とする。

【００１２】第４の手段は、第２、第３の手段におい
て、前記複数の画像処理手段が第１および第２の動作モ
ードで処理するために必要なラインの画像データを記憶
して前記マトリクス形成手段に印加する複数のラインバ
ッファメモリをさらに備えたことを特徴とする。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明に係る画像処
理装置の４ビーム出力時の処理を説明するためのブロッ
ク図、図２は図１の輪郭補正部の参照ラインを示す説明
図、図３は本発明に係る画像処理装置の単一ビーム出力
時の処理を説明するためのブロック図、図４は本発明に
係る画像処理装置の一実施形態を示すブロックである。

【００１４】図１は一例として、プリンタのＬＤＡ（レ
ーザダイオードアレイ）２０が副走査方向４ラインの画
像データを同時に１００ＭＨｚで感光体にレーザ書き込
みを行う場合の画像処理ブロック１０を示している。画
像処理ブロック１０では、複数のラインの画像データを
４ビーム化および速度変換用のバッファメモリ１１に順
次書き込み、次いで輪郭補正部１２−１〜１２−４によ
り副走査方向４ラインの輪郭補正を同時に行う。バッフ
ァメモリ１１は１６ライン分保有しており、その中の４
ライン分を書き込みに使用する。

【００１５】上記４ライン書込み中は図２に示すように
残りの１２ラインを読み出して輪郭補正を４ライン同時
に行い、その後、４ビーム単位処理部１３によりトリ
ム、ガンマ補正等の処理を行ってＰＷＭ（パルス幅変
調）でパルス長データに変換し、次いでＬＤＡ（レーザ
ダイオードアレイ）２０で不図示の感光体にレーザ書き
込みが行われ、画像が形成される。ここで、輪郭補正処
理自体は、注目ラインの上下４ラインを合わせて９ライ
ンあればよいが、４ライン同時に処理する必要があるの
で、図２に示すように合計１２ラインのバッファ（ＲＡ
Ｍ＃１〜＃１２）が必要になる。

【００１６】図１において、メモリブロック１０に入力
する画像データは示すように、１６画素単位で２０ＭＨ
ｚでメモリ１１に書き込まれる。つまり、入力画像デー
タは１画素あたり、２０ＭＨｚ×１６＝３２０ＭＨｚ相
当のレートで送られてくる。輪郭補正部１２−１〜１２
−４を１つにしてこれを読み出す場合は、４００ＭＨｚ
相当で読み出す必要がある。ここで、メモリ１１から読
み出す場合に、動作速度が上がるのは、レーザ書込みの
帰線区間のロスを考慮する必要があるためである。現在
のＩＣの動作速度では、４００ＭＨｚで後段の複雑な画
像処理を行うのは、特別な半導体プロセスを使わない限
り困難である。このため、輪郭補正部１２−１〜１２−
４により４ラインを同時に輪郭補正することにより、輪
郭補正以降の処理速度を１００ＭＨｚまで落とすことが
可能になる。

【００１７】図３はＬＤＡ方式ではない別の第二方式書
き込み部２１が単一ビームで感光体にレーザ書き込みを
行う場合の画像処理ブロック１０ａを示している。ここ
で、４ビーム同時書き込みではない場合でも実効処理速
度が高い場合は、主走査方向の分割処理を行う必要があ
る。図３は主走査方向の連続した４画素を補正部１２−
１〜１２−４により同時処理し、その後の処理（トリ
ム、ガンマ補正等）を処理部１４により４画素単位で処
理部し、次いで１６ビット化部１５により１６ビット単
位のデータフォーマットに変換し、書き込み部２１に対
し、１６ビット単位の２５ＭＨｚインターフェースを行
う構成を示したものである。

【００１８】図３では、主走査方向に１画素単位でずら
して同時処理する様子をメモリ１１およびＦＦ１６−１
〜１６−３で模式的に図示したが、実際はメモリ１１上
には１６ビット単位でパラレルデータとして保存されて
いるので、４画素単位で順次取り出す処理を行うことに
なる。このように主走査方向４画素を同時に処理するこ
とにより、処理速度は同様に１００ＭＨｚまで落とすこ
とが可能になる。

【００１９】以上の２方式に対応した本発明の全体ブロ
ック図の例を図４に示す。画像データＶＤ［１５：０］
は、２０ＭＨｚのクロックＶＣＬＫに同期して１６画素
単位のデータでメモリ制御部１０１に送られてくる。メ
モリ制御部１０１は前述した１６個のバッファメモリ１
１を有し、ここで実効３２０ＭＨｚから４００ＭＨｚに
速度変換される。このブロック１０ａから出力される時
に、副走査４ライン同時処理を行うか、または主走査４
ライン同時処理を行うかにより異なったフォーマットに
変換され、それぞれのフォーマットに従ってスムージン
グユニット（輪郭補正ユニット）１０２に画像データは
送られる。スムージング処理が行われた後は補正部１０
３によりトリム、ガンマ補正、ヘッド間補正が行われ
る。

【００２０】そして、補正部１０３の出力は、４ビーム
ＬＤＡ２０を使う時はＰＷＭユニット１０４を通ってパ
ルス長データに変換されて出力端子ＬＤＤＯから出力さ
れる。一方、第二方式書き込み部２１の場合は、第二方
式インタフェース（Ｉ／Ｆ）１０５からテストモードと
のデータセレクタ１０６を通って出力端子ＰＸＤから出
力される。また、各処理ユニット１０１〜１０４で処理
遅延が発生するので、それを補正するためにゲート制御
部１０７で補正された主、副ゲート信号を発生させて各
処理ユニット１０１〜１０４に印加する。

【００２１】図５はＬＤＡモード時のＰＷＭ出力の波形
を示す。画像データは１００ＭＨｚで転送され、その１
００ＭＨｚの画像データを４分割ＰＷＭで変調して出力
することにより、濃度制御を行う。図６は第二方式のデ
ータフォーマットを示し、第二方式では実効４００ＭＨ
ｚの画像データを２５ＭＨｚ×１６画素単位で転送す
る。

【００２２】メモリ制御部１０１ではまた、図７に示す
ようにバッファメモリ１１から１６ライン分の画像デー
タを読み出して、マトリクス形成部２０１により一旦主
走査方向１６ドット、副走査方向１２ラインのマトリク
スを形成し、その後、動作モードに応じて補正に必要な
データをセレクタ２０１により各輪郭補正部１２−１〜
１２−４に分配する。

【００２３】図８（ａ）（ｂ）は各動作モードごとのデ
ータ分配範囲を示す。１画素の補正に必要な参照画素
は、主走査方向左右６画素合計１３画素、副走査方向に
は上下４ライン、合計９ラインである。これを副走査方
向４ライン同時処理しようとすれば、図８（ａ）におい
て４個の点線で囲った範囲が各輪郭補正部１２−１〜１
２−４で必要になる。図８（ａ）では、副走査方向に３
ラインシフトさせたものを合わせると１３画素×１６ラ
インの参照画素になる。

【００２４】主走査方向４画素同時処理を行おうとすれ
ば図８（ｂ）のようになり、１６画素×９ラインのマト
リクスが必要になる。このマトリクスを各動作モードに
応じて選び出す。このようにすれば、単一マトリクスか
らセレクタ２０１によりにより動作モードに応じて必要
データ群を選び出すことが可能になり、構成が非常に簡
単になる。

【００２５】また、本発明の画像処理装置は複数モード
で動作するので、複数の周波数で発振するＰＬＬが必要
になる。通常、ＰＬＬに入力する参照クロックを変える
ことにより出力クロックの周波数も変化する。図９は一
般的なＰＬＬの構成を示す。発振器３０１からのクロッ
クｆinは分周器３０２により１／Ｍ分周されて位相比較
器（ＰＦＤ）３０３に入力する。ＰＦＤ３０３は分周器
３０２と１／Ｎ分周器３０８からの各位相の差に応じて
チャージポンプ３０４に対しＵＰ、ＤＯＷＮの指示を出
し、チャージポンプ３０４でＵＰ、ＤＯＷＮの指示に応
じてローパスフィルタ（Ｌ．Ｐ．Ｆ）３０５を駆動して
ＬＰＦ３０５により位相差を電圧レベルに変換する。

【００２６】ＬＰＦ３０５出力はカレントミラー３０６
を介して電圧−周波数変換器（ＶＣＯ）３０７に入力さ
れ、ドライブ電流値を制御することにより内部の発振器
の動作速度を変えて、発振周波数ｆoutを変える。ま
た、出力クロックｆouは分周器３０８により１／Ｎに分
周されて位相比較器３０３にフィードバックされる。こ
の例では、 ｆout＝（Ｎ／Ｍ）・ｆin に変換される。

【００２７】実施例では複数のモードで使用するため、
複数の発振周波数出力ｆoutが必要になる。さらに各モ
ードで設定周波数の微調整が必要になってくるため、Ｖ
ＣＯ３０７の調整精度は非常に高いものが要求されてく
ることになる。一般的なＶＣＯの入力電圧と出力周波数
ｆoutの関係は図１０に示すようになる。図１８に示す
ように上と下の飽和部分は制御電圧として使えないので
中間部分の電圧で周波数の制御が行うことになる。とこ
ろが、最近の半導体プロセスの微細化に伴ない、入力電
圧の設定範囲は非常に低くなってきている（例えば０.
１８ミクロンプロセスの場合、１.８Ｖ程度）。このた
め、入力電圧−出力周波数ｆoutのゲインを大きくしな
いと、仕様を満足できないことになる。ゲインを大きく
することは動作不安定につながり、目的のＰＬＬ特性を
出すことができない可能性が大きくなる。

【００２８】これを解決するために、図１１に示すよう
に動作モードごとにＶＣＯ３０７の電流制御方式を変え
る。ＶＣＯ３０７は内部にカレントミラー回路３０６が
あり、これでドライブ電流を制御し、発振周波数ｆout
を変える。このドライブ能力をモード毎に切り替えるこ
とにより、入力電圧−発振周波数特性を複数持たせるこ
とが可能になる。図１２は本発明の入力電圧−発振周波
数特性を示す。図１２に示すように２種類の入出力特性
のカーブを持たせることにより、特性の傾斜はなめらか
になり、ゲインは低く抑えることができ、発振精度も向
上させることが可能になる。ＰＬＬの動作モード切り替
えと、画像処理（輪郭補正）のモード切り変えを連動さ
せることにより、各モードで異なった周波数出力になっ
ても精度の高い微調整が可能になる。

【００２９】

【発明の効果】以上説明したように請求項１記載の発明
によれば、複数ビームと単一ビームのそれぞれの画像出
力フォーマットに対して共通のハードウエアの画像処理
回路（ハードウエア）で対応することができる。

【００３０】請求項２記載の発明によれば、複数ビーム
と単一ビームのそれぞれの画像出力フォーマットに対し
て簡単な回路構成でマトリクスを形成することができ
る。

【００３１】請求項３記載の発明によれば、複数ビーム
と単一ビームのそれぞれの画像出力フォーマットに対し
て簡単なＰＬＬ回路構成で安定したクロックを発生する
ことができる。

【００３２】請求項４記載の発明によれば、複数ビーム
と単一ビームのそれぞれの画像出力フォーマットに対し
て簡単な回路構成でマトリクスを形成することができ
る。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置の４ビーム出力時の
処理を説明するためのブロック図である。

【図２】図１の輪郭補正部の参照ラインを示す説明図で
ある。

【図３】本発明に係る画像処理装置の単一ビーム出力時
の処理を説明するためのブロック図である。

【図４】本発明に係る画像処理装置の一実施形態を示す
ブロック図である。

【図５】４ビーム出力時の主要信号を示すタイミングチ
ャートである。

【図６】単一ビーム出力時の主要信号を示すタイミング
チャートである。

【図７】本発明に係る画像処理装置のマトリクス形成回
路を示すブロック図である。

【図８】４ビーム出力時と単一ビーム出力時の各参照マ
トリクスを示す説明図である。

【図９】一般的なＰＬＬ回路を示すブロック図である。

【図１０】図９のＰＬＬ回路の電圧−周波数特性を示す
説明図である。

【図１１】本発明に係る画像処理装置のＰＬＬ回路を示
すブロック図である。

【図１２】図１１のＰＬＬ回路の電圧−周波数特性を示
す説明図である。

【符号の説明】

１１ バッファメモリ １２−１〜１２−４ 輪郭補正部 ２０１ マトリクス形成回路 ２０２ セレクタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のラインの主走査方向の同じ画素位
   置の各画像データに対して上下のラインを参照してそれ
   ぞれ同時に画像処理を行う第１の動作モードと、主走査
   方向に隣接する複数の画素の各画像データに対して上下
   のラインを参照してそれぞれ同時に画像処理を行う第２
   の動作モードが切り替え可能な複数の画像処理手段と、 前記複数の画像処理手段を前記第１または第２の動作モ
   ードに応じて選択的に切り替える手段と、を備えた画像
   処理装置。
2. 【請求項２】 前記複数の画像処理手段が第１および第
   ２の動作モードで処理するために必要な主走査方向およ
   び副走査方向の画像データのマトリクスを形成するマト
   リクス形成手段と、 前記マトリクス形成手段により形成されたマトリクスか
   ら、前記第１または第２の動作モードに応じて必要なマ
   トリクスの画像データを選択して前記複数の画像処理手
   段に印加する手段と、をさらに備えたことを特徴とする
   請求項１に記載の画像処理装置。
3. 【請求項３】 前記複数の画像処理手段が第１および第
   ２の動作モードで動作するために必要なクロックを発生
   するＰＬＬ回路と、 前記第１または第２の動作モードに応じて前記ＰＬＬ回
   路の電圧―発振周波数特性が最適になるように切り替え
   る手段と、をさらに備えたことを特徴とする請求項１ま
   たは２に記載の画像処理装置。
4. 【請求項４】 前記複数の画像処理手段が第１および第
   ２の動作モードで処理するために必要なラインの画像デ
   ータを記憶して前記マトリクス形成手段に印加する複数
   のラインバッファメモリをさらに備えたことを特徴とす
   る請求項２または３に記載の画像処理装置。