JP3928519B2 - ディジタル信号伝送システムおよび方法、並びに受信装置および方法 - Google Patents

ディジタル信号伝送システムおよび方法、並びに受信装置および方法 Download PDF

Info

Publication number
JP3928519B2
JP3928519B2 JP2002240041A JP2002240041A JP3928519B2 JP 3928519 B2 JP3928519 B2 JP 3928519B2 JP 2002240041 A JP2002240041 A JP 2002240041A JP 2002240041 A JP2002240041 A JP 2002240041A JP 3928519 B2 JP3928519 B2 JP 3928519B2
Authority
JP
Japan
Prior art keywords
frequency
signal
clock
processing
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002240041A
Other languages
English (en)
Other versions
JP2004080557A (ja
Inventor
勝 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002240041A priority Critical patent/JP3928519B2/ja
Priority to EP03792756A priority patent/EP1533936A4/en
Priority to PCT/JP2003/010546 priority patent/WO2004019546A1/ja
Priority to CNB038196042A priority patent/CN100454804C/zh
Priority to KR1020057002912A priority patent/KR101014057B1/ko
Priority to US10/524,994 priority patent/US7528891B2/en
Publication of JP2004080557A publication Critical patent/JP2004080557A/ja
Application granted granted Critical
Publication of JP3928519B2 publication Critical patent/JP3928519B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341—Demultiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2368—Multiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Receiver Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はディジタル信号伝送システムおよび方法、並びに受信装置および方法に関し、特に、ビデオ基準クロックからオーディオ基準クロックを再生するような装置に用いて好適なディジタル信号伝送システムおよび方法、並びに受信装置および方法に関する。
【０００２】
【従来の技術】
送信装置から受信装置に、例えば、ディジタルビデオ信号とディジタルオーディオ信号を伝送する場合、受信装置側でディジタルビデオ信号を処理するビデオ基準クロックと、ディジタルオーディオ信号を処理するオーディオ基準クロックを再生する必要がある。
【０００３】
【発明が解決しようとする課題】
ところで、オーディオ基準クロックの周波数は、送信するオーディオ信号によって異なる場合がある。従来このような場合、受信装置にそれぞれの周波数に対応する複数のPLL（Phase Locked Loop）回路を設け、異なる周波数のオーディオ基準クロックを再生していた。その結果、構成が複雑になり、装置が大型化し、かつコスト高となる課題があった。
【０００４】
本発明はこのような状況に鑑みてなされたものであり、簡単な構成で、複数の周波数のクロックを再生することができるようにするものである。
【０００５】
【課題を解決するための手段】
本発明のディジタル信号伝送システムは、送信装置が、第１のクロックと第２のクロックを生成するクロック生成手段と、第１のクロックの周波数に関する周波数情報を出力する周波数情報出力手段と、クロック生成手段により生成された第１のクロックに基づき、第１の信号を処理して第1のディジタル信号を出力する第１の信号処理手段と、クロック生成手段により生成された第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理手段と、クロック生成手段により生成された第２のクロック、周波数情報出力手段により出力された周波数情報、第１の信号処理手段より出力された第１のディジタル信号、および第２の信号処理手段より出力された第２のディジタル信号を送信する送信手段とを含み、受信装置が、送信手段により送信された信号を受信する受信手段と、受信手段により受信された信号から抽出された周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成手段と、受信手段により受信された信号から抽出された第２のクロックと、分周比情報に基づいて、第１のクロックを再生するクロック再生手段とを備え、クロック再生手段は、受信手段により受信された信号から抽出された第２のクロックを、第１の分周比で分周して基準周波数の信号を生成する第１の分周手段と、第１の分周手段により生成された基準周波数の信号と、比較周波数の信号の位相を比較し、位相誤差信号を出力する位相比較手段と、位相比較手段により出力された誤差信号を平滑する平滑手段と、平滑手段からの出力に基づいて制御され、一定の周波数の信号を発振する発振手段と、発振手段により発振された一定の周波数の信号を、分周比生成手段により生成された分周比情報に基づいて、第２の分周比により分周する第２の分周手段と、第２の分周手段により生成された信号を、分周比情報生成手段により生成された分周比情報に基づいて、第３の分周比により分周する第３の分周手段と、第３の分周手段により生成された信号を、第４の分周比で分周して比較周波数の信号を生成する第４の分周手段とることを特徴とする。
【０００６】
本発明のディジタル信号伝送方法は、送信装置の送信方法が、第１のクロックと第２のクロックを生成するクロック生成ステップと、第１のクロックの周波数に関する周波数情報を出力する周波数情報出力ステップと、クロック生成ステップの処理により生成された第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理ステップと、クロック生成ステップの処理により生成された第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理ステップと、クロック生成ステップの処理により生成された第２のクロック、周波数情報出力ステップの処理により出力された周波数情報、第１の信号処理ステップの処理により出力された第１のディジタル信号、および第２の信号処理ステップの処理により出力された第２のディジタル信号を送信する送信ステップとを含み、受信装置の受信方法が、送信ステップの処理により送信された信号を受信する受信ステップと、受信ステップの処理により受信された信号から抽出された周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成ステップと、受信ステップの処理により受信された信号から抽出された第２のクロックと、分周比情報に基づいて、第１のクロックを再生するクロック再生ステップとを含み、クロック再生ステップの処理は、受信ステップの処理で受信された信号から抽出された第２のクロックを、第１の分周比で分周して基準周波数の信号を生成する第１の分周ステップと、第１の分周ステップの処理により生成された基準周波数の信号と、比較周波数の信号の位相を比較し、位相誤差信号を生成する位相比較ステップと、位相比較ステップの処理により生成された誤差信号を平滑する平滑ステップと、平滑ステップの処理により平滑された信号に基づいて、一定の周波数の信号を発振する発振ステップと、発振ステップの処理により発振された一定の周波数の信号を、分周比生成ステップの処理により生成された分周比情報に基づいて、第２の分周比により分周する第２の分周ステップと、第２の分周ステップの処理により生成された信号を、分周比生成ステップの処理により生成された分周比情報に基づいて、第３の分周比により分周する第３の分周ステップと、第３の分周ステップの処理により生成された信号を、第４の分周比で分周して比較周波数の信号を生成する第４の分周ステップとむことを特徴とする。
【０００７】
本発明のディジタル信号伝送システムおよび方法においては、送信装置側で、第１のクロックと第２のクロックが生成され、第１のクロックの周波数に関する周波数情報が出力され、生成された第１のクロックと周波数情報に基づき、第１の信号が処理され、生成された第２のクロックに基づき、第２の信号が処理される。そして、第２のクロック、周波数情報、処理された第１のディジタル信号、および処理された第２のディジタル信号が受信装置に送信される。受信装置側では、受信された信号から抽出された周波数情報に基づき、分周比を表す分周比情報が生成され、受信された信号から抽出された第２のクロックと、分周比情報に基づいて、第１のクロックが再生される。また、第１のクロックの再生においては、受信された信号から抽出された第２のクロックを、第１の分周比で分周して基準周波数の信号が生成され、生成された基準周波数の信号と、比較周波数の信号の位相が比較されて、位相誤差信号が生成され、生成された誤差信号が平滑され、平滑された信号に基づいて、一定の周波数の信号が発振され、発振された一定の周波数の信号が、分周比情報に基づいて、第２の分周比により分周され、生成された信号が、分周比情報に基づいて、第３の分周比により分周され、生成された信号が、第４の分周比で分周される。
【００１２】
本発明の受信装置は、第１のディジタル信号と第２のディジタル信号を受信する受信装置において、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第１のディジタル信号を処理する第１のクロックに関する周波数情報、および第２のディジタル信号を処理する第２のクロックを含む信号を受信する受信手段と、受信手段により受信された信号から抽出された周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成手段と、受信手段により受信された第２のクロックと、分周比情報生成手段により生成された分周比情報に基づいて、第１のクロックを再生するクロック再生手段とを備え、クロック再生手段には、受信手段により受信された信号から抽出された第２のクロックを、第１の分周比で分周して基準周波数の信号を生成する第１の分周手段と、第１の分周手段により生成された基準周波数の信号と、比較周波数の信号の位相を比較し、位相誤差信号を出力する位相比較手段と、位相比較手段により出力された誤差信号を平滑する平滑手段と、平滑手段からの出力に基づいて制御され、一定の周波数の信号を発振する発振手段と、発振手段により発振された一定の周波数の信号を、分周比生成手段により生成された分周比情報に基づいて、第２の分周比により分周する第２の分周手段と、第２の分周手段により生成された信号を分周比情報生成手段により生成された分周比情報に基づいて、第３の分周比により分周する第３の分周手段と、第３の分周手段により生成された信号を、第４の分周比で分周して比較周波数の信号を生成する第４の分周手段とを備えることを特徴とする。
【００１３】
削除
【００１４】
本発明の受信方法は、第１のディジタル信号と第２のディジタル信号を受信する受信装置の受信方法において、送信装置により送信された第１のディジタル信号、第２のディジタル信号、第１のディジタル信号を処理する第１のクロックに関する周波数情報、および第２のディジタル信号を処理する第２のクロックを含む信号を受信する受信ステップと、受信ステップの処理により受信された信号から抽出された周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成ステップと、受信ステップの処理により受信された第２のクロックと、分周比情報生成ステップの処理により生成された分周比情報に基づいて、第１のクロックを再生するクロック再生ステップとを含み、クロック再生ステップには、受信ステップの処理で受信された信号から抽出された第２のクロックを、第１の分周比で分周して基準周波数の信号を生成する第１の分周ステップと、第１の分周ステップの処理により生成された基準周波数の信号と、比較周波数の信号の位相を比較し、位相誤差信号を生成する位相比較ステップと、位相比較ステップの処理により生成された誤差信号を平滑する平滑ステップと、平滑ステップの処理により平滑された信号に基づいて、一定の周波数の信号を発振する発振ステップと、発振ステップの処理により発振された一定の周波数の信号を、分周比生成ステップの処理により生成された分周比情報に基づいて、第２の分周比により分周する第２の分周ステップと、第２の分周ステップの処理により生成された信号を、分周比生成ステップの処理により生成された分周比情報に基づいて、第３の分周比により分周する第３の分周ステップと、第３の分周ステップの処理により生成された信号を、第４の分周比で分周して比較周波数の信号を生成する第４の分周ステップとを含むことを特徴とする。
【００１５】
本発明の受信装置および方法においては、受信された信号から抽出された周波数情報に基づき、分周比を表す分周比情報が生成され、受信された第２のクロックと分周比情報に基づいて、第１のクロックが再生される。また、第１のクロックの再生においては、受信された信号から抽出された第２のクロックを、第１の分周比で分周して基準周波数の信号が生成され、生成された基準周波数の信号と、比較周波数の信号の位相が比較されて、位相誤差信号が生成され、生成された誤差信号が平滑され、平滑された信号に基づいて、一定の周波数の信号が発振され、発振された一定の周波数の信号が、分周比情報に基づいて、第２の分周比により分周され、生成された信号が、分周比情報に基づいて、第３の分周比により分周され、生成された信号が、第４の分周比で分周される。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。図１は、本発明を適用したディジタル信号伝送システムの一実施の形態の構成を示している。なお、システムとは、複数の装置が論理的に集合したものをいい、各構成の装置が同一筐体中にあるか否かは問わない。同図に示されるように、このシステムにおいては、ディジタル信号を送信する送信装置１がディジタル信号を受信する受信装置２とケーブル３を介して接続されている。送信装置１は、例えば、セットトップボックス、DVD（Digital Versatile/Video Disk）プレーヤ等により構成され、受信装置２は、例えば、テレビジョン受信機、モニター等で構成される。
【００１７】
送信装置１には、ピクセルクロックとオーディオクロックを生成するPLL（Phase Locked Loop）部１１、およびサンプリング周波数Ｆｓを選択し、その情報であるＦｓ情報を出力するＦｓ選択部１２が設けられている。また、送信装置１には、オーディオ信号を処理し、ディジタルオーディオデータを出力するオーディオ信号処理部１３、およびビデオ信号を処理し、ディジタルビデオデータを出力するビデオ信号処理部１４が設けられている。また、送信装置１には、ピクセルクロック、Ｆｓ情報、ディジタルオーディオデータ、およびディジタルビデオデータを変調し、送信する変調部１５が設けられている。
【００１８】
受信装置２には、送信装置１から送信された信号を受信、復調し、ピクセルクロック、Ｆｓ情報、オーディオデータ、およびビデオデータを出力する復調部３１が設けられている。また、受信装置２には、復調部３１により抽出されたＦｓ情報に基づいて、分周比の情報である値ＰとＱを生成するＦｓデコード部３２、およびその値ＰとＱに基づいて、復調部３１により抽出されたピクセルクロックからオーディオクロックを再生するオーディオPLL部３３が設けられている。また、受信装置２には、ディジタルビデオデータを処理するビデオ信号処理部３４、およびディジタルオーディオデータを処理するオーディオ信号処理部３５が設けられている。
【００１９】
オーディオPLL部３３は、図２に示されるように構成されている。オーディオPLL部３３には、復調部３１により抽出されたピクセルクロックを分周し、基準周波数信号Ｆｒを出力するデバイド部５１、および基準周波数信号Ｆｒの位相と、比較周波数信号Ｆｃの位相を比較し、位相誤差信号を出力する位相比較部５２が設けられている。また、オーディオPLL部３３には、位相比較部５２が出力する誤差信号を平滑するループフィルタ部５３、ループフィルタ部５３が出力する制御電圧によって制御され、一定の周波数の信号Ｆｏを発振するVCO（Voltage Controlled Oscillator）部５４が設けられている。
【００２０】
なお、以下においては、Ｆｒ，Ｆｃ,Ｆｏは、信号の種類を表す記号として用いられるとともに、その周波数を表す記号としても用いられる。その他の信号も同様とされる。
【００２１】
また、オーディオPLL部３３には、VCO部５４が出力する信号Ｆｏを、Ｆｓデコード部３２が出力する値Ｐに基づいて分周し、３８４Ｆｓの周波数のオーディオクロックを出力する可変デバイド部５５、および３８４Ｆｓの周波数のオーディオクロックを、Ｆｓデコード部が出力する値Ｑに基づいて分周し、一定の周波数の信号Ｆｍを出力する可変デバイド部５６が設けられている。さらに、オーディオPLL部３３には、信号Ｆｍを分周し、比較周波数の信号Ｆｃを出力するデバイド部５７が設けられている。
【００２２】
ここで異なるサンプリング周波数Ｆｓの値をＦｓ１, Ｆｓ２, Ｆｓ３,．．．としたとき、信号Ｆｏの周波数が、サンプリング周波数Ｆｓ１，Ｆｓ２，Ｆｓ３，．．．の公倍数の３８４倍とすると、信号Ｆｏの値ａ３８４Ｆｓ１，ｂ３８４Ｆｓ２，ｃ３８４Ｆｓ３，．．．はそれぞれ等しくなる。すなわち、
ａ３８４Ｆｓ１ = ｂ３８４Ｆｓ２ = ｃ３８４Ｆｓ３,．．．
（ａ,ｂ,ｃ, ...は正の整数）
の関係が成立し、このとき、周波数Ｆｏのそれぞれの値を、それぞれａ，ｂ，ｃ，...で割ると、それぞれの値は、３８４Ｆｓ１，３８４Ｆｓ２，３８４Ｆｓ３．．．になる。
【００２３】
すなわち、可変デバイド部５５の分周比Ｐを、ａ，ｂ，ｃ．．．のように、各３８４Ｆｓとその公倍数Ｆｏとの比に選ぶことにより、周波数Ｆｏをサンプリング周波数Ｆｓに依らず、一定に保つことができる。
【００２４】
また、周波数Ｆｍが周波数Ｆｓ１，Ｆｓ２，Ｆｓ３．．．の公約数の３８４倍であるとすると、
３８４Ｆｓ１ = ｌＦｍ, ３８４Ｆｓ２ = ｍＦｍ, ３８４Ｆｓ３ = ｎＦｍ,．．． （ｌ,ｍ,ｎ,...は正の整数）
の関係が成立し、このとき、３８４Ｆｓ１，３８４Ｆｓ２，３８４Ｆｓ３．．．を、各々ｌ，ｍ，ｎ...で割ると、Ｆｍになる。
【００２５】
可変デバイド部５６の分周比Ｑを、ｌ，ｍ，ｎ．．．のように、３８４Ｆｓ１，３８４Ｆｓ２，３８４Ｆｓ３．．．と、その公約数Ｆｍとの比の値に選ぶことにより、ＦｍをＦｓに依らず一定に保つことができる。
【００２６】
具体的な数値例を用いて説明する。ピクセルクロックを２７MHz、デバイド部５１の分周比（固定）を２７０００、デバイド部５７の分周比（固定）を６１４４、基準周波数信号Ｆｒの周波数を１kHz、および比較周波数信号Ｆｃの周波数を１kHzとする。サンプリング周波数Ｆｓは、９６kHz、４８kHz、および３２kHzの３種類のいずれかであるとする。VCO部５４が発振する信号Ｆｏの周波数を、この３種類のＦｓの最小公倍数(９６kHz)の３８４倍である３６.８６４MHzとする。可変デバイド部５６が出力する信号Ｆｍの周波数を、３種類のサンプリング周波数Ｆｓの３８４倍（３６.８６４MHz、１８.４３２MHz、および１２.２８８MHz）の最大公約数である６.１４４MHzとする。
【００２７】
図３に、数値例に基づく、Ｐ、Ｑ、およびＦｓの値を示す。このようにＦｓ、Ｐ、Ｑを選ぶことにより、Ｆｓが変化してもＦｏとＦｍを一定に保つことができる。
【００２８】
すなわち、Ｆｓの値が９６kHzのとき、Ｐの値は１、Ｑの値は６とされ、Ｆｓの値が４８kHzのとき、Ｐの値は２、Ｑの値は３とされ、Ｆｓの値が３２kHzのとき、Ｐの値は３、Ｑの値は２とされる。
【００２９】
本実施の形態においては、Ｆｓデコード部３２が、サンプリング周波数の情報であるＦｓ情報から、分周比の情報であるＰとＱを生成しているが、送信装置１からＦｓ情報を送信する代わりに、ＰとＱを直接送信しても良い。
【００３０】
次に、図４のフローチャートを参照して、送信装置１の送信処理について説明する。ステップＳ１において、Ｆｓ選択部１２は、ユーザからの指示に基づいて、使用するオーディオサンプリング周波数Ｆｓが９６kHz、４８kHz、または３２kHzのいずれであるのかを選択する。ステップＳ２において、PLL部１１は、ピクセルクロックを生成するとともにピクセルクロックに同期して、オーディオクロックを生成する。ステップＳ３において、ビデオ信号処理部１４は、PLL部１１により生成されたピクセルクロックに基づいて、ビデオ信号を処理し、ディジタルビデオデータとして出力する。ステップＳ４において、オーディオ信号処理部１３は、PLL部１１により生成されたオーディオクロックに基づいてオーディオ信号を処理し、ディジタルオーディオデータとして出力する。
【００３１】
ステップＳ５において、変調部１５は、ビデオ信号処理部１４より出力されたディジタルビデオデータ、オーディオ信号処理部１３より出力されたディジタルオーディオデータ、PLL部１１より出力されたピクセルクロック、およびＦｓ選択部１２より出力されたＦｓ情報を変調し、ケーブル３を介して受信装置２に送信する。
【００３２】
次に、図５のフローチャートを参照して、受信装置２の受信処理について説明する。ステップＳ２１において、復調部３１は、ケーブル３を介して送信装置１から受信した信号を復調し、ディジタルビデオデータ、ディジタルオーディオデータ、ピクセルクロック、およびＦｓ情報を抽出する。ステップＳ２２において、Ｆｓデコード部３２は復調部３１より出力されたＦｓ情報に基づいて、可変デバイド部５５と可変デバイド部５６に供給する分周比の情報であるＰとＱを生成し、オーディオPLL部３３に出力する。すなわち、図３に示されるように、Ｆｓ情報が９６kHzを表しているとき、Ｐを１とし、Ｑを６とする。Ｆｓ情報が４８kHzのとき、Ｐは２、Ｑは３とされ、３２kHzのとき、Ｐは３、Ｑは２とされる。
【００３３】
ステップＳ２３において、オーディオPLL部３３は、復調部３１より供給されたピクセルクロックを、Ｆｓデコード部３２より供給された分周比情報Ｐ，Ｑに基づいて分周して、オーディオクロックを再生する。その処理の詳細は、図６のフローチャートを参照して後述する。
【００３４】
ステップＳ２４において、ビデオ信号処理部３４は、復調部３１より供給されたピクセルクロックに基づいて、やはり復調部３１より供給されたビデオデータを処理する。ステップＳ２５において、オーディオ信号処理部３５は、復調部３１より供給されたオーディオデータを、オーディオPLL部３３より供給されたオーディオクロックに基づいて処理する。
【００３５】
次に、図６のフローチャートを参照してオーディオPLL部３３のオーディオクロック再生処理について説明する。ステップＳ３１において、デバイド部５１は、復調部３１より供給されたピクセルクロックを分周し、基準周波数信号Ｆｒを出力する。ステップＳ３２において、位相比較部５２は、デバイド部５１より出力された基準周波数信号Ｆｒと、デバイド部５７より出力された比較周波数信号Ｆｃの位相を比較し、位相誤差信号を出力する。ステップＳ３３において、ループフィルタ部５３は、位相比較部より出力された誤差信号を平滑し、VCO部５４の制御電圧を出力する。ステップＳ３４において、VCO部５４は、ループフィルタ部５３によって制御され、一定の周波数の信号Ｆｏを出力する。
【００３６】
ステップＳ３５において、可変デバイド部５５はVCO部５４より出力された一定の周波数の信号Ｆｏを、Ｆｓデコード部３２により供給された分周比の情報Ｐに基づいて分周し、オーディオクロック３８４Ｆｓを出力する。ステップＳ３６において、可変デバイド部５６は、可変デバイド部５５より出力されたオーディオクロック３８４Ｆｓを、Ｆｓデコード部３２により供給された分周比の情報Ｑに基づいて分周し、一定の周波数の信号Ｆｍを出力する。ステップＳ３７において、デバイド部５７は、可変デバイド部５６より出力された一定の周波数の信号Ｆｍを分周し、比較周波数信号Ｆｃを位相比較部５２に出力する。
【００３７】
以上のオーディオPLL部３３における動作を、具体的な数値例を用いてさらに説明する。ピクセルクロックを２７MHz、デバイド部５１の分周比（固定）を２７０００とすると、可変デバイド５１の出力、すなわち基準周波数信号Ｆｒの周波数は１kHz（＝２７０００kHz/２７０００）となる。VCO部５４が発振する信号Ｆｏの周波数を、３６.８６４MHzとし、今、サンプリング周波数Ｆｓを９６kHzとすると、図３に示されるように、可変デバイド部５５の分周比Ｐとして１が設定され、可変デバイド部５５の出力信号の周波数は、３６.８６４MHz（＝３８４×９６kHz）となる。可変デバイド部５６の分周比Ｑとして６が設定され、可変デバイド部５６の出力信号の周波数Ｆｍは、６.１４４MHz（＝３６.８６４MHz/６）となる。デバイド部５７の分周比（固定）を６１４４とすると、比較周波数信号Ｆｃの周波数は、基準周波数信号Ｆｒの周波数と同じ１kHz（＝６１４４kHz/６１４４）となる。
【００３８】
また、サンプリング周波数Ｆｓが４８kHzである場合、図３に示されるように、可変デバイド部５５の分周比Ｐとして２が設定され、可変デバイド部５５の出力信号の周波数は、１８.４３２MHz（＝３６.８６４MHz/２＝３８４×４８kHz）となる。可変デバイド部５６の分周比Ｑとして３が設定され、可変デバイド部５６の出力信号の周波数Ｆｍは、やはり６.１４４MHz（＝１８.４３２MHz/３）となる。
【００３９】
さらに、サンプリング周波数Ｆｓが３２kHzである場合、図３に示されるように、可変デバイド部５５の分周比Ｐとして３が設定され、可変デバイド部５５の出力信号の周波数は、１２.２８８MHz（＝３６.８６４MHz/３＝３８４×３２kHz）となる。可変デバイド部５６の分周比Ｑとして２が設定され、可変デバイド部５６の出力信号の周波数Ｆｍは、やはり６.１４４MHz（＝１２.２８８MHz/２）となる。
【００４０】
このように、サンプリング周波数Ｆｓの値が変化しても、VCO部５４の出力信号の周波数Ｆｏ、および可変デバイド部５６の出力信号の周波数Ｆｍは変化せず、その結果、比較周波数信号Ｆｃの周波数は一定に保たれる。
【００４１】
なお、以上においては、オーディオクロックの周波数の数を３個としたが、２個、または４個以上であっても、本発明は適用することが可能である。
【００４２】
このように送信側において、サンプリング周波数が変化しても、受信側において、共通のVCOを使用することができる。また、送信側において、サンプリング周波数が変化しても、受信側において、比較信号の周波数を一定に保つことができる。これにより、例えば、ビデオのディジタルデータとオーディオのディジタルデータを一緒に伝送する場合、受信側でビデオの基準クロックからオーディオの基準クロックを再生するのに、比較的安価で、小型のシステムを構築することができる。このため、オーディオの基準クロックを伝送する必要がなくなり、伝送効率を上げることができる。
【００４３】
なお、本明細書において上述した一連の処理を実行するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００４４】
以上においては、ビデオ信号とオーディオ信号を処理する場合を例として説明したが、その他の信号を処理する場合にも、本発明は適用することが可能である。
【００４５】
【発明の効果】
以上の如く、第１の本発明によれば、複数の異なる周波数の第１のクロックを受信装置において生成することが可能なシステムを実現することができる。特に、構成が簡単で、安価で、小型のシステムを実現することが可能となる。
【００４７】
第２の本発明によれば、複数の異なる周波数の第１のクロックを生成することができる。特に、そのための構成が複雑になったり、大型化すること、また、高価になることを抑制することができる。
【図面の簡単な説明】
【図１】本発明を適用したディジタル信号伝送システムの一実施の形態の構成を示すブロック図である。
【図２】図１のオーディオPLL部の構成を示すブロック図である。
【図３】サンプリング周波数と分周比の組み合わせを説明する図である。
【図４】図１の送信装置の送信処理を説明するフローチャートである。
【図５】図１の受信装置の受信処理を説明するフローチャートである。
【図６】図２のオーディオPLL部の動作を説明するフローチャートである。
【符号の説明】
１ 送信装置， ２ 受信装置， １１ PLL部， １２ Ｆｓ選択部， １３ オーディオ信号処理部， １４ ビデオ信号処理部， １５ 変調部， ３１ 復調部， ３２ Ｆｓデコード部， ３３ オーディオPLL部， ３４ ビデオ信号処理部， ３５ オーディオ信号処理部， ５１ デバイド部， ５２位相比較部， ５３ ループフィルタ部， ５４ VCO部， ５５乃至５６ 可変デバイド部， ５７ デバイド部

Claims (4)

  1. 送信装置と受信装置から構成されるディジタル信号伝送システムにおいて、
    前記送信装置は、
    第１のクロックと第２のクロックを生成するクロック生成手段と、
    前記第１のクロックの周波数に関する周波数情報を出力する周波数情報出力手段と、
    前記クロック生成手段により生成された前記第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理手段と、
    前記クロック生成手段により生成された前記第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理手段と、
    前記クロック生成手段により生成された前記第２のクロック、前記周波数情報出力手段により出力された前記周波数情報、前記第１の信号処理手段より出力された前記第１のディジタル信号、および前記第２の信号処理手段より出力された前記第２のディジタル信号を送信する送信手段と
    を備え、
    前記受信装置は、
    前記送信手段により送信された信号を受信する受信手段と、
    前記受信手段により受信された信号から抽出された前記周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成手段と、
    前記受信手段により受信された信号から抽出された前記第２のクロックと、
    前記分周比情報に基づいて、前記第１のクロックを再生するクロック再生手段とを備え、
    前記クロック再生手段は、
    前記受信手段により受信された信号から抽出された前記第２のクロックを、
    第１の分周比で分周して基準周波数の信号を生成する第１の分周手段と、
    前記第１の分周手段により生成された前記基準周波数の信号と、比較周波数の信号の位相を比較し、位相誤差信号を出力する位相比較手段と、
    前記位相比較手段により出力された前記誤差信号を平滑する平滑手段と、
    前記平滑手段からの出力に基づいて制御され、一定の周波数の信号を発振する発振手段と、
    前記発振手段により発振された前記一定の周波数の信号を、前記分周比生成手段により生成された前記分周比情報に基づいて、第２の分周比により分周する第２の分周手段と、
    前記第２の分周手段により生成された信号を、前記分周比情報生成手段により生成された前記分周比情報に基づいて、第３の分周比により分周する第３の分周手段と、
    前記第３の分周手段により生成された信号を、第４の分周比で分周して前記比較周波数の信号を生成する第４の分周手段と
    を備えることを特徴とするディジタル信号伝送システム。
  2. 送信装置と受信装置から構成されるディジタル信号伝送システムのディジタル信号伝送方法において、
    前記送信装置の送信方法は、
    第１のクロックと第２のクロックを生成するクロック生成ステップと、
    前記第１のクロックの周波数に関する周波数情報を出力する周波数情報出力ステップと、
    前記クロック生成ステップの処理により生成された前記第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理ステップと、
    前記クロック生成ステップの処理により生成された前記第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理ステップと、
    前記クロック生成ステップの処理により生成された前記第２のクロック、前記周波数情報出力ステップの処理により出力された前記周波数情報、前記第１の信号処理ステップの処理により出力された前記第１のディジタル信号、および前記第２の信号処理ステップの処理により出力された前記第２のディジタル信号を送信する送信ステップと
    を含み、
    前記受信装置の受信方法は、
    前記送信ステップの処理により送信された信号を受信する受信ステップと、
    前記受信ステップの処理により受信された信号から抽出された前記周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成ステップと、
    前記受信ステップの処理により受信された信号から抽出された前記第２のクロックと、前記分周比情報に基づいて、前記第１のクロックを再生するクロック再生ステップとを含み、
    前記クロック再生ステップの処理は、
    前記受信ステップの処理で受信された信号から抽出された前記第２のクロックを、第１の分周比で分周して基準周波数の信号を生成する第１の分周ステップと、
    前記第１の分周ステップの処理により生成された前記基準周波数の信号と、
    比較周波数の信号の位相を比較し、位相誤差信号を生成する位相比較ステップと、
    前記位相比較ステップの処理により生成された前記誤差信号を平滑する平滑ステップと、
    前記平滑ステップの処理により平滑された信号に基づいて、一定の周波数の信号を発振する発振ステップと、
    前記発振ステップの処理により発振された前記一定の周波数の信号を、前記分周比生成ステップの処理により生成された前記分周比情報に基づいて、第２の分周比により分周する第２の分周ステップと、
    前記第２の分周ステップの処理により生成された信号を、前記分周比生成ステップの処理により生成された前記分周比情報に基づいて、第３の分周比により分周する第３の分周ステップと、
    前記第３の分周ステップの処理により生成された信号を、第４の分周比で分周して前記比較周波数の信号を生成する第４の分周ステップと
    を含むことを特徴とするディジタル信号伝送方法。
  3. 第１のディジタル信号と第２のディジタル信号を受信する受信装置において、
    送信装置から送信された第１のディジタル信号、第２のディジタル信号、前記第１のディジタル信号を処理する第１のクロックに関する周波数情報、および前記第２のディジタル信号を処理する第２のクロックを含む信号を受信する受信手段と、
    前記受信手段により受信された信号から抽出された前記周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成手段と、
    前記受信手段により受信された前記第２のクロックと、前記分周比情報生成手段により生成された前記分周比情報に基づいて、前記第１のクロックを再生するクロック再生手段とを備え、
    前記クロック再生手段は、
    前記受信手段により受信された信号から抽出された前記第２のクロックを、
    第１の分周比で分周して基準周波数の信号を生成する第１の分周手段と、
    前記第１の分周手段により生成された前記基準周波数の信号と、比較周波数の信号の位相を比較し、位相誤差信号を出力する位相比較手段と、
    前記位相比較手段により出力された前記誤差信号を平滑する平滑手段と、
    前記平滑手段からの出力に基づいて制御され、一定の周波数の信号を発振する発振手段と、
    前記発振手段により発振された前記一定の周波数の信号を、前記分周比生成手段により生成された前記分周比情報に基づいて、第２の分周比により分周する第２の分周手段と、
    前記第２の分周手段により生成された信号を、前記分周比情報生成手段により生成された前記分周比情報に基づいて、第３の分周比により分周する第３の分周手段と、
    前記第３の分周手段により生成された信号を、第４の分周比で分周して前記比較周波数の信号を生成する第４の分周手段と
    を備えることを特徴とする受信装置。
  4. 第１のディジタル信号と第２のディジタル信号を受信する受信装置の受信方法において、
    送信装置により送信された第１のディジタル信号、第２のディジタル信号、前記第１のディジタル信号を処理する第１のクロックに関する周波数情報、および前記第２のディジタル信号を処理する第２のクロックを含む信号を受信する受信ステップと、
    前記受信ステップの処理により受信された信号から抽出された前記周波数情報に基づき、分周比を表す分周比情報を生成する分周比情報生成ステップと、
    前記受信ステップの処理により受信された前記第２のクロックと、前記分周比情報生成ステップの処理により生成された前記分周比情報に基づいて、前記第１のクロックを再生するクロック再生ステップとを含み、
    前記クロック再生ステップの処理は、
    前記受信ステップの処理で受信された信号から抽出された前記第２のクロックを、第１の分周比で分周して基準周波数の信号を生成する第１の分周ステップと、
    前記第１の分周ステップの処理により生成された前記基準周波数の信号と、
    比較周波数の信号の位相を比較し、位相誤差信号を生成する位相比較ステップと、
    前記位相比較ステップの処理により生成された前記誤差信号を平滑する平滑ステップと、
    前記平滑ステップの処理により平滑された信号に基づいて、一定の周波数の信号を発振する発振ステップと、
    前記発振ステップの処理により発振された前記一定の周波数の信号を、前記分周比生成ステップの処理により生成された前記分周比情報に基づいて、第２の分周比により分周する第２の分周ステップと、
    前記第２の分周ステップの処理により生成された信号を、前記分周比生成ステップの処理により生成された前記分周比情報に基づいて、第３の分周比により分周する第３の分周ステップと、
    前記第３の分周ステップの処理により生成された信号を、第４の分周比で分周して前記比較周波数の信号を生成する第４の分周ステップと
    を含むことを特徴とする受信方法。
JP2002240041A 2002-08-21 2002-08-21 ディジタル信号伝送システムおよび方法、並びに受信装置および方法 Expired - Fee Related JP3928519B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002240041A JP3928519B2 (ja) 2002-08-21 2002-08-21 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
EP03792756A EP1533936A4 (en) 2002-08-21 2003-08-21 DIGITAL SIGNAL TRANSMISSION SYSTEM AND ASSOCIATED METHOD, TRANSMITTER AND ASSOCIATED METHOD, AND RECEIVER AND ASSOCIATED METHOD
PCT/JP2003/010546 WO2004019546A1 (ja) 2002-08-21 2003-08-21 ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法
CNB038196042A CN100454804C (zh) 2002-08-21 2003-08-21 数字信号发送系统及方法、发送装置及方法、接收装置及方法
KR1020057002912A KR101014057B1 (ko) 2002-08-21 2003-08-21 디지털 신호 전송 시스템 및 방법, 송신 장치 및 방법, 및수신 장치 및 방법
US10/524,994 US7528891B2 (en) 2002-08-21 2003-08-21 Digital signal transmission system and method, transmission apparatus and method, and reception apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002240041A JP3928519B2 (ja) 2002-08-21 2002-08-21 ディジタル信号伝送システムおよび方法、並びに受信装置および方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006181322A Division JP4345778B2 (ja) 2006-06-30 2006-06-30 ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法

Publications (2)

Publication Number Publication Date
JP2004080557A JP2004080557A (ja) 2004-03-11
JP3928519B2 true JP3928519B2 (ja) 2007-06-13

Family

ID=31943923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002240041A Expired - Fee Related JP3928519B2 (ja) 2002-08-21 2002-08-21 ディジタル信号伝送システムおよび方法、並びに受信装置および方法

Country Status (6)

Country Link
US (1) US7528891B2 (ja)
EP (1) EP1533936A4 (ja)
JP (1) JP3928519B2 (ja)
KR (1) KR101014057B1 (ja)
CN (1) CN100454804C (ja)
WO (1) WO2004019546A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
JP4452136B2 (ja) * 2004-03-30 2010-04-21 株式会社日立製作所 データ同期再生装置及び端末装置
WO2006129579A1 (ja) * 2005-05-31 2006-12-07 Nec Corporation デバイス間の信号伝達方法および装置
US8213489B2 (en) 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7773733B2 (en) 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
JP4737683B2 (ja) * 2006-06-22 2011-08-03 ルネサスエレクトロニクス株式会社 シリアル伝送システム、伝送装置、及びシリアル伝送方法
JP4315462B1 (ja) 2008-04-23 2009-08-19 シリコンライブラリ株式会社 オーディオ参照クロックを生成可能な受信装置
EP2187522A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Divider circuitry
US8185079B2 (en) * 2010-08-12 2012-05-22 General Electric Company Frequency estimation immune to FM clicks

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140284A (en) 1991-02-20 1992-08-18 Telefonaktiebolaget L M Ericsson Broad band frequency synthesizer for quick frequency retuning
JPH05199498A (ja) 1992-01-21 1993-08-06 Sony Corp クロツク発生回路
JP3052585B2 (ja) 1992-07-10 2000-06-12 松下電器産業株式会社 データ送信装置とデータ受信装置
US5506932A (en) * 1993-04-16 1996-04-09 Data Translation, Inc. Synchronizing digital audio to digital video
US5703557A (en) * 1993-07-08 1997-12-30 Tokin Corporation Noise absorbing device
US5483292A (en) * 1994-03-09 1996-01-09 Samsung Electronics Co., Ltd. Symbol clock regeneration in digital signal receivers for recovering digital data buried in NTSC TV signals
JPH09284126A (ja) 1996-04-15 1997-10-31 Sony Corp Ｐｌｌ回路及びデコーダ装置
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
US5703537A (en) * 1996-07-03 1997-12-30 Microclock Incorporated Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals
KR100198785B1 (ko) * 1996-10-07 1999-06-15 정선종 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법
US5933058A (en) 1996-11-22 1999-08-03 Zoran Corporation Self-tuning clock recovery phase-locked loop circuit
JPH10290378A (ja) 1997-04-16 1998-10-27 Sony Corp クロック発生装置
JP3465218B2 (ja) * 1997-09-12 2003-11-10 日本電気エンジニアリング株式会社 符号化装置及び復号化装置
JP3508048B2 (ja) 1997-12-25 2004-03-22 日本電気エンジニアリング株式会社 標本化クロック再生回路
US6151076A (en) 1998-02-10 2000-11-21 Tektronix, Inc. System for phase-locking a clock to a digital audio signal embedded in a digital video signal
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
JP3267260B2 (ja) * 1999-01-18 2002-03-18 日本電気株式会社 位相同期ループ回路及びそれを使用した周波数変調方法
JP4410873B2 (ja) 1999-06-01 2010-02-03 キヤノン株式会社 クロック発生装置
JP4129711B2 (ja) 1999-10-26 2008-08-06 ヤマハ株式会社 Ｐｌｌ回路
JP2001244923A (ja) 2000-02-29 2001-09-07 Toyo Commun Equip Co Ltd クロック生成回路
KR100782649B1 (ko) * 2000-09-25 2007-12-06 마츠시타 덴끼 산교 가부시키가이샤 신호 전송 시스템, 신호 송신 장치 및 신호 수신 장치
US20020118762A1 (en) * 2000-12-20 2002-08-29 Shakiba Mohammad Hossein Digital audio transmission over a digital visual interface (DVI) link
JP3883812B2 (ja) 2001-01-15 2007-02-21 三洋電機株式会社 Ｐｌｌ回路
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
CA2425654C (en) * 2002-04-16 2006-04-11 Research In Motion Limited Frequency divider system

Also Published As

Publication number Publication date
CN100454804C (zh) 2009-01-21
KR20050058405A (ko) 2005-06-16
CN1675875A (zh) 2005-09-28
KR101014057B1 (ko) 2011-02-14
US7528891B2 (en) 2009-05-05
EP1533936A4 (en) 2008-05-28
EP1533936A1 (en) 2005-05-25
US20060209969A1 (en) 2006-09-21
WO2004019546A1 (ja) 2004-03-04
JP2004080557A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
JP3928519B2 (ja) ディジタル信号伝送システムおよび方法、並びに受信装置および方法
WO1998057470A1 (fr) Circuit de regeneration du signal d'horloge
JP5194110B2 (ja) 送信装置および受信装置
JP2964899B2 (ja) 符号化と復号化周波数同期方法
JP4345778B2 (ja) ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法
WO2006114941A1 (ja) クロック発生回路およびオーディオシステム
JP4180593B2 (ja) Ｖｓｂ方式の受信機のための搬送波再生装置及びその再生方法
JP4071464B2 (ja) 音声クロック復元装置及び音声クロック復元方法
JPS59172899A (ja) 記録信号符号化方法、記録担体並びに符号化及び再生装置
JP2004214932A (ja) クロック信号再生ｐｌｌ回路
JP3320576B2 (ja) 発振回路
JPH03106226A (ja) デジタル記録再生装置
JP2822927B2 (ja) ディジタルｆｍ変調器
JP2004056229A (ja) 光伝送装置、および、光伝送方式
US5715353A (en) Sine-wave modulator and playback/recording modulator-demodulator for a high-fidelity video playback/recording system
JP3354673B2 (ja) Ｅｆｍ信号発生回路装置
CN1128546C (zh) 数字视盘重放装置的解调电路
JP3495562B2 (ja) クロック再生回路
JPH10126256A (ja) クロック発生回路
JPH08329604A (ja) デジタルオーディオインターフェース
JPH09326788A (ja) オーディオクロック位相同期システム
JP2005295071A (ja) データ受信装置
JPH03283729A (ja) 周波数多重通信システム
JPH07130093A (ja) 磁気記録再生装置
JPH1132095A (ja) クロック再生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070226

R151 Written notification of patent or utility model registration

Ref document number: 3928519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees