JP4345778B2

JP4345778B2 - ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法

Info

Publication number: JP4345778B2
Application number: JP2006181322A
Authority: JP
Inventors: 勝宮本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2009-10-14
Anticipated expiration: 2022-08-21
Also published as: JP2006325234A

Description

本発明はディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法に関し、特に、ビデオ基準クロックからオーディオ基準クロックを再生するような装置に用いて好適なディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法に関する。

送信装置から受信装置に、例えば、ディジタルビデオ信号とディジタルオーディオ信号を伝送する場合、受信装置側でディジタルビデオ信号を処理するビデオ基準クロックと、ディジタルオーディオ信号を処理するオーディオ基準クロックを再生する必要がある。

ところで、オーディオ基準クロックの周波数は、送信するオーディオ信号によって異なる場合がある。従来このような場合、受信装置にそれぞれの周波数に対応する複数のPLL（Phase Locked Loop）回路を設け、異なる周波数のオーディオ基準クロックを再生していた。その結果、構成が複雑になり、装置が大型化し、かつコスト高となる課題があった。

本発明はこのような状況に鑑みてなされたものであり、簡単な構成で、複数の周波数のクロックを再生することができるようにするものである。

本発明の第１の側面は、送信装置と受信装置から構成されるディジタル信号伝送システムにおいて、送信装置は、複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力手段と、第１のクロックと第２のクロックを生成するクロック生成手段と、クロック生成手段により生成された第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理手段と、クロック生成手段により生成された第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理手段と、クロック生成手段により生成された第２のクロック、第１の信号処理手段により出力された第１のディジタル信号、第２の信号処理手段により出力された第２のディジタル信号、並びに周波数情報出力手段より出力された第１のクロックの周波数に関する情報に含まれる、第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信手段とを備え、受信装置は、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第２のディジタル信号を処理するための第２のクロック、並びに第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号を受信する受信手段と、受信手段により受信された第２のクロックと、受信手段により受信された信号から抽出された第１の整数値および第２の整数値とに基づいて、第１のクロックを再生するクロック再生手段とを備え、クロック再生手段はＰＬＬ回路を有し、入力された第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御されるＰＬＬ回路の発振信号を第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を第２の整数値により分周して比較信号を生成することを特徴とするディジタル信号伝送システムである。

本発明の第１の側面は、送信装置と受信装置から構成されるディジタル信号伝送システムのディジタル信号伝送方法において、送信装置の送信方法は、複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力ステップと、第１のクロックと第２のクロックを生成するクロック生成ステップと、クロック生成ステップの処理により生成された第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理ステップと、クロック生成ステップの処理により生成された第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理ステップと、クロック生成ステップの処理により生成された第２のクロック、第１の信号処理ステップの処理により出力された第１のディジタル信号、第２の信号処理ステップの処理により出力された第２のディジタル信号、並びに周波数情報出力ステップの処理により出力された第１のクロックの周波数に関する情報に含まれる、第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信ステップとを含み、受信装置の受信方法は、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第２のディジタル信号を処理するための第２のクロック、並びに第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号を受信する受信ステップと、受信ステップの処理により受信された第２のクロックと、受信ステップの処理により受信された信号から抽出された第１の整数値および第２の整数値とに基づいて、第１のクロックを再生するクロック再生ステップとを含み、クロック再生ステップの処理では、入力された第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御されるＰＬＬ回路の発振信号を第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を第２の整数値により分周して比較信号を生成することを特徴とするディジタル信号伝送方法である。

本発明の第１の側面においては、送信装置により、複数種類の周波数の中から選択された第１のクロックの周波数に関する情報が出力され、第１のクロックと第２のクロックが生成され、第１のクロックに基づき、第１の信号を処理して第１のディジタル信号が出力され、第２のクロックに基づき、第２の信号を処理して第２のディジタル信号が出力され、生成された第２のクロック、出力された第１のディジタル信号、出力された第２のディジタル信号、並びに第１のクロックの周波数に関する情報に含まれる、第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値が送信される。また、受信装置により、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第２のディジタル信号を処理するための第２のクロック、並びに第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号が受信され、第２のクロックと、受信された信号から抽出された第１の整数値および第２の整数値とに基づいて、第１のクロックが再生され、このクロック再生では、入力された第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御されるＰＬＬ回路の発振信号を第１の整数値により分周して第１のクロックに対応する出力信号が生成されるとともに、当該出力信号を第２の整数値により分周して比較信号が生成される。

本発明の第２の側面は、第１のディジタル信号と第２のディジタル信号を送信する送信装置において、複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力手段と、第１のクロックと第２のクロックを生成するクロック生成手段と、クロック生成手段により生成された第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理手段と、クロック生成手段により生成された第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理手段と、クロック生成手段により生成された第２のクロック、第１の信号処理手段により出力された第１のディジタル信号、第２の信号処理手段により出力された第２のディジタル信号、並びに周波数情報出力手段より出力された第１のクロックの周波数に関する情報に含まれる、第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信手段とを備えること特徴とする送信装置である。

本発明の第２の側面は、第１のディジタル信号と第２のディジタル信号を送信する送信装置の送信方法において、複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力ステップと、第１のクロックと第２のクロックを生成するクロック生成ステップと、クロック生成ステップの処理により生成された第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理ステップと、クロック生成ステップの処理により生成された第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理ステップと、クロック生成ステップの処理により生成された第２のクロック、第１の信号処理ステップの処理により出力された第１のディジタル信号、第２の信号処理ステップの処理により出力された第２のディジタル信号、並びに周波数情報出力ステップの処理により出力された第１のクロックの周波数に関する情報に含まれる、第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信ステップとを含むこと特徴とする送信方法である。

本発明の第２の側面においては、複数種類の周波数の中から選択された第１のクロックの周波数に関する情報が出力され、第１のクロックと第２のクロックが生成され、第１のクロックに基づき、第１の信号を処理して第１のディジタル信号が出力され、第２のクロックに基づき、第２の信号を処理して第２のディジタル信号が出力され、第２のクロック、第１のディジタル信号、第２のディジタル信号、並びに第１のクロックの周波数に関する情報に含まれる、第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値が送信される。

本発明の第３の側面は、第１のディジタル信号と第２のディジタル信号を受信する受信装置において、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第２のディジタル信号を処理するための第２のクロック、並びに第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号を受信する受信手段と、受信手段により受信された第２のクロックと、受信手段により受信された信号から抽出された第１の整数値および第２の整数値とに基づいて、第１のクロックを再生するクロック再生手段とを備え、クロック再生手段はＰＬＬ回路を有し、入力された第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御されるＰＬＬ回路の発振信号を第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を第２の整数値により分周して比較信号を生成することを特徴とする受信装置である。

本発明の第３の側面は、第１のディジタル信号と第２のディジタル信号を受信する受信装置の受信方法において、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第２のディジタル信号を処理するための第２のクロック、並びに第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号を受信する受信ステップと、受信ステップの処理により受信された第２のクロックと、受信ステップの処理により受信された信号から抽出された第１の整数値および第２の整数値とに基づいて、第１のクロックを再生するクロック再生ステップとを含み、クロック再生ステップの処理では、入力された第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御されるＰＬＬ回路の発振信号を第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を第２の整数値により分周して比較信号を生成することを特徴とする受信方法である。

本発明の第３の側面においては、送信装置から送信された第１のディジタル信号、第２のディジタル信号、第２のディジタル信号を処理するための第２のクロック、並びに第２のクロックから分周して第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号が受信され、受信ステップの処理により受信された第２のクロックと、受信ステップの処理により受信された信号から抽出された第１の整数値および第２の整数値とに基づいて、第１のクロックが再生され、このクロック再生では、入力された第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御されるＰＬＬ回路の発振信号を第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を第２の整数値により分周して比較信号が生成される。

本発明の第１の側面によれば、複数の異なる周波数の第１のクロックを受信装置において生成することが可能なシステムを実現することができる。特に、構成が簡単で、安価で、小型のシステムを実現することが可能となる。

本発明の第２の側面によれば、複数の異なる周波数の第１のクロックを受信装置に生成させることが可能な送信装置を実現することができる。特に、受信装置の構成を簡単にし、安価にし、小型化させることが可能な送信装置を提供することができる。

本発明の第３の側面によれば、複数の異なる周波数の第１のクロックを生成することができる。特に、そのための構成が複雑になったり、大型化すること、また、高価になることを抑制することができる。

以下、図面を参照して、本発明の実施の形態について説明する。

以下に、本発明の実施の形態について図面を参照して説明する。図１は、本発明を適用したディジタル信号伝送システムの一実施の形態の構成を示している。なお、システムとは、複数の装置が論理的に集合したものをいい、各構成の装置が同一筐体中にあるか否かは問わない。同図に示されるように、このシステムにおいては、ディジタル信号を送信する送信装置１がディジタル信号を受信する受信装置２とケーブル３を介して接続されている。送信装置１は、例えば、セットトップボックス、DVD（Digital Versatile/Video Disk）プレーヤ等により構成され、受信装置２は、例えば、テレビジョン受信機、モニター等で構成される。

送信装置１には、ピクセルクロックとオーディオクロックを生成するPLL（Phase Locked Loop）部１１、およびサンプリング周波数Ｆｓを選択し、その情報であるＦｓ情報を出力するＦｓ選択部１２が設けられている。また、送信装置１には、オーディオ信号を処理し、ディジタルオーディオデータを出力するオーディオ信号処理部１３、およびビデオ信号を処理し、ディジタルビデオデータを出力するビデオ信号処理部１４が設けられている。また、送信装置１には、ピクセルクロック、Ｆｓ情報、ディジタルオーディオデータ、およびディジタルビデオデータを変調し、送信する変調部１５が設けられている。

受信装置２には、送信装置１から送信された信号を受信、復調し、ピクセルクロック、Ｆｓ情報、オーディオデータ、およびビデオデータを出力する復調部３１が設けられている。また、受信装置２には、復調部３１により抽出されたＦｓ情報に基づいて、分周比の情報である値ＰとＱを生成するＦｓデコード部３２、およびその値ＰとＱに基づいて、復調部３１により抽出されたピクセルクロックからオーディオクロックを再生するオーディオPLL部３３が設けられている。また、受信装置２には、ディジタルビデオデータを処理するビデオ信号処理部３４、およびディジタルオーディオデータを処理するオーディオ信号処理部３５が設けられている。

オーディオPLL部３３は、図２に示されるように構成されている。オーディオPLL部３３には、復調部３１により抽出されたピクセルクロックを分周し、基準周波数信号Ｆｒを出力するデバイド部５１、および基準周波数信号Ｆｒの位相と、比較周波数信号Ｆｃの位相を比較し、位相誤差信号を出力する位相比較部５２が設けられている。また、オーディオPLL部３３には、位相比較部５２が出力する誤差信号を平滑するループフィルタ部５３、ループフィルタ部５３が出力する制御電圧によって制御され、一定の周波数の信号Ｆｏを発振するVCO（Voltage Controlled Oscillator）部５４が設けられている。

なお、以下においては、Ｆｒ，Ｆｃ,Ｆｏは、信号の種類を表す記号として用いられるとともに、その周波数を表す記号としても用いられる。その他の信号も同様とされる。

また、オーディオPLL部３３には、VCO部５４が出力する信号Ｆｏを、Ｆｓデコード部３２が出力する値Ｐに基づいて分周し、３８４Ｆｓの周波数のオーディオクロックを出力する可変デバイド部５５、および３８４Ｆｓの周波数のオーディオクロックを、Ｆｓデコード部が出力する値Ｑに基づいて分周し、一定の周波数の信号Ｆｍを出力する可変デバイド部５６が設けられている。さらに、オーディオPLL部３３には、信号Ｆｍを分周し、比較周波数の信号Ｆｃを出力するデバイド部５７が設けられている。

ここで異なるサンプリング周波数Ｆｓの値をＦｓ１, Ｆｓ２, Ｆｓ３,．．．としたとき、信号Ｆｏの周波数が、サンプリング周波数Ｆｓ１，Ｆｓ２，Ｆｓ３，．．．の公倍数の３８４倍とすると、信号Ｆｏの値ａ３８４Ｆｓ１，ｂ３８４Ｆｓ２，ｃ３８４Ｆｓ３，．．．はそれぞれ等しくなる。すなわち、
ａ３８４Ｆｓ１ = ｂ３８４Ｆｓ２ = ｃ３８４Ｆｓ３,．．．
（ａ,ｂ,ｃ, ...は正の整数）
の関係が成立し、このとき、周波数Ｆｏのそれぞれの値を、それぞれａ，ｂ，ｃ，...で割ると、それぞれの値は、３８４Ｆｓ１，３８４Ｆｓ２，３８４Ｆｓ３．．．になる。

すなわち、可変デバイド部５５の分周比Ｐを、ａ，ｂ，ｃ．．．のように、各３８４Ｆｓとその公倍数Ｆｏとの比に選ぶことにより、周波数Ｆｏをサンプリング周波数Ｆｓに依らず、一定に保つことができる。

また、周波数Ｆｍが周波数Ｆｓ１，Ｆｓ２，Ｆｓ３．．．の公約数の３８４倍であるとすると、
３８４Ｆｓ１ = ｌＦｍ, ３８４Ｆｓ２ = ｍＦｍ, ３８４Ｆｓ３ = ｎＦｍ,．．．
（ｌ,ｍ,ｎ,...は正の整数）
の関係が成立し、このとき、３８４Ｆｓ１，３８４Ｆｓ２，３８４Ｆｓ３．．．を、各々ｌ，ｍ，ｎ...で割ると、Ｆｍになる。

可変デバイド部５６の分周比Ｑを、ｌ，ｍ，ｎ．．．のように、３８４Ｆｓ１，３８４Ｆｓ２，３８４Ｆｓ３．．．と、その公約数Ｆｍとの比の値に選ぶことにより、ＦｍをＦｓに依らず一定に保つことができる。

具体的な数値例を用いて説明する。ピクセルクロックを２７MHz、デバイド部５１の分周比（固定）を２７０００、デバイド部５７の分周比（固定）を６１４４、基準周波数信号Ｆｒの周波数を１kHz、および比較周波数信号Ｆｃの周波数を１kHzとする。サンプリング周波数Ｆｓは、９６kHz、４８kHz、および３２kHzの３種類のいずれかであるとする。VCO部５４が発振する信号Ｆｏの周波数を、この３種類のＦｓの最小公倍数(９６kHz)の３８４倍である３６.８６４MHzとする。可変デバイド部５６が出力する信号Ｆｍの周波数を、３種類のサンプリング周波数Ｆｓの３８４倍（３６.８６４MHz、１８.４３２MHz、および１２.２８８MHz）の最大公約数である６.１４４MHzとする。

図３に、数値例に基づく、Ｐ、Ｑ、およびＦｓの値を示す。このようにＦｓ、Ｐ、Ｑを選ぶことにより、Ｆｓが変化してもＦｏとＦｍを一定に保つことができる。

すなわち、Ｆｓの値が９６kHzのとき、Ｐの値は１、Ｑの値は６とされ、Ｆｓの値が４８kHzのとき、Ｐの値は２、Ｑの値は３とされ、Ｆｓの値が３２kHzのとき、Ｐの値は３、Ｑの値は２とされる。

本実施の形態においては、Ｆｓデコード部３２が、サンプリング周波数の情報であるＦｓ情報から、分周比の情報であるＰとＱを生成しているが、送信装置１からＦｓ情報を送信する代わりに、ＰとＱを直接送信しても良い。

次に、図４のフローチャートを参照して、送信装置１の送信処理について説明する。ステップＳ１において、Ｆｓ選択部１２は、ユーザからの指示に基づいて、使用するオーディオサンプリング周波数Ｆｓが９６kHz、４８kHz、または３２kHzのいずれであるのかを選択する。ステップＳ２において、PLL部１１は、ピクセルクロックを生成するとともにピクセルクロックに同期して、オーディオクロックを生成する。ステップＳ３において、ビデオ信号処理部１４は、PLL部１１により生成されたピクセルクロックに基づいて、ビデオ信号を処理し、ディジタルビデオデータとして出力する。ステップＳ４において、オーディオ信号処理部１３は、PLL部１１により生成されたオーディオクロックに基づいてオーディオ信号を処理し、ディジタルオーディオデータとして出力する。

ステップＳ５において、変調部１５は、ビデオ信号処理部１４より出力されたディジタルビデオデータ、オーディオ信号処理部１３より出力されたディジタルオーディオデータ、PLL部１１より出力されたピクセルクロック、およびＦｓ選択部１２より出力されたＦｓ情報を変調し、ケーブル３を介して受信装置２に送信する。

次に、図５のフローチャートを参照して、受信装置２の受信処理について説明する。ステップＳ２１において、復調部３１は、ケーブル３を介して送信装置１から受信した信号を復調し、ディジタルビデオデータ、ディジタルオーディオデータ、ピクセルクロック、およびＦｓ情報を抽出する。ステップＳ２２において、Ｆｓデコード部３２は復調部３１より出力されたＦｓ情報に基づいて、可変デバイド部５５と可変デバイド部５６に供給する分周比の情報であるＰとＱを生成し、オーディオPLL部３３に出力する。すなわち、図３に示されるように、Ｆｓ情報が９６kHzを表しているとき、Ｐを１とし、Ｑを６とする。Ｆｓ情報が４８kHzのとき、Ｐは２、Ｑは３とされ、３２kHzのとき、Ｐは３、Ｑは２とされる。

ステップＳ２３において、オーディオPLL部３３は、復調部３１より供給されたピクセルクロックを、Ｆｓデコード部３２より供給された分周比情報Ｐ，Ｑに基づいて分周して、オーディオクロックを再生する。その処理の詳細は、図６のフローチャートを参照して後述する。

ステップＳ２４において、ビデオ信号処理部３４は、復調部３１より供給されたピクセルクロックに基づいて、やはり復調部３１より供給されたビデオデータを処理する。ステップＳ２５において、オーディオ信号処理部３５は、復調部３１より供給されたオーディオデータを、オーディオPLL部３３より供給されたオーディオクロックに基づいて処理する。

次に、図６のフローチャートを参照してオーディオPLL部３３のオーディオクロック再生処理について説明する。ステップＳ３１において、デバイド部５１は、復調部３１より供給されたピクセルクロックを分周し、基準周波数信号Ｆｒを出力する。ステップＳ３２において、位相比較部５２は、デバイド部５１より出力された基準周波数信号Ｆｒと、デバイド部５７より出力された比較周波数信号Ｆｃの位相を比較し、位相誤差信号を出力する。ステップＳ３３において、ループフィルタ部５３は、位相比較部より出力された誤差信号を平滑し、VCO部５４の制御電圧を出力する。ステップＳ３４において、VCO部５４は、ループフィルタ部５３によって制御され、一定の周波数の信号Ｆｏを出力する。

ステップＳ３５において、可変デバイド部５５はVCO部５４より出力された一定の周波数の信号Ｆｏを、Ｆｓデコード部３２により供給された分周比の情報Ｐに基づいて分周し、オーディオクロック３８４Ｆｓを出力する。ステップＳ３６において、可変デバイド部５６は、可変デバイド部５５より出力されたオーディオクロック３８４Ｆｓを、Ｆｓデコード部３２により供給された分周比の情報Ｑに基づいて分周し、一定の周波数の信号Ｆｍを出力する。ステップＳ３７において、デバイド部５７は、可変デバイド部５６より出力された一定の周波数の信号Ｆｍを分周し、比較周波数信号Ｆｃを位相比較部５２に出力する。

以上のオーディオPLL部３３における動作を、具体的な数値例を用いてさらに説明する。ピクセルクロックを２７MHz、デバイド部５１の分周比（固定）を２７０００とすると、可変デバイド５１の出力、すなわち基準周波数信号Ｆｒの周波数は１kHz（＝２７０００kHz/２７０００）となる。VCO部５４が発振する信号Ｆｏの周波数を、３６.８６４MHzとし、今、サンプリング周波数Ｆｓを９６kHzとすると、図３に示されるように、可変デバイド部５５の分周比Ｐとして１が設定され、可変デバイド部５５の出力信号の周波数は、３６.８６４MHz（＝３８４×９６kHz）となる。可変デバイド部５６の分周比Ｑとして６が設定され、可変デバイド部５６の出力信号の周波数Ｆｍは、６.１４４MHz（＝３６.８６４MHz/６）となる。デバイド部５７の分周比（固定）を６１４４とすると、比較周波数信号Ｆｃの周波数は、基準周波数信号Ｆｒの周波数と同じ１kHz（＝６１４４kHz
/６１４４）となる。

また、サンプリング周波数Ｆｓが４８kHzである場合、図３に示されるように、可変デバイド部５５の分周比Ｐとして２が設定され、可変デバイド部５５の出力信号の周波数は、１８.４３２MHz（＝３６.８６４MHz/２＝３８４×４８kHz）となる。可変デバイド部５６の分周比Ｑとして３が設定され、可変デバイド部５６の出力信号の周波数Ｆｍは、やはり６.１４４MHz（＝１８.４３２MHz/３）となる。

さらに、サンプリング周波数Ｆｓが３２kHzである場合、図３に示されるように、可変デバイド部５５の分周比Ｐとして３が設定され、可変デバイド部５５の出力信号の周波数は、１２.２８８MHz（＝３６.８６４MHz/３＝３８４×３２kHz）となる。可変デバイド部５６の分周比Ｑとして２が設定され、可変デバイド部５６の出力信号の周波数Ｆｍは、やはり６.１４４MHz（＝１２.２８８MHz/２）となる。

このように、サンプリング周波数Ｆｓの値が変化しても、VCO部５４の出力信号の周波数Ｆｏ、および可変デバイド部５６の出力信号の周波数Ｆｍは変化せず、その結果、比較周波数信号Ｆｃの周波数は一定に保たれる。

なお、以上においては、オーディオクロックの周波数の数を３個としたが、２個、または４個以上であっても、本発明は適用することが可能である。

このように送信側において、サンプリング周波数が変化しても、受信側において、共通のVCOを使用することができる。また、送信側において、サンプリング周波数が変化しても、受信側において、比較信号の周波数を一定に保つことができる。これにより、例えば、ビデオのディジタルデータとオーディオのディジタルデータを一緒に伝送する場合、受信側でビデオの基準クロックからオーディオの基準クロックを再生するのに、比較的安価で、小型のシステムを構築することができる。このため、オーディオの基準クロックを伝送する必要がなくなり、伝送効率を上げることができる。

なお、本明細書において上述した一連の処理を実行するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

以上においては、ビデオ信号とオーディオ信号を処理する場合を例として説明したが、その他の信号を処理する場合にも、本発明は適用することが可能である。

本発明を適用したディジタル信号伝送システムの一実施の形態の構成を示すブロック図である。図１のオーディオPLL部の構成を示すブロック図である。サンプリング周波数と分周比の組み合わせを説明する図である。図１の送信装置の送信処理を説明するフローチャートである。図１の受信装置の受信処理を説明するフローチャートである。図２のオーディオPLL部の動作を説明するフローチャートである。

符号の説明

１送信装置，２受信装置，１１ PLL部，１２Ｆｓ選択部，１３オーディオ信号処理部，１４ビデオ信号処理部，１５変調部，３１復調部，３２Ｆｓデコード部，３３オーディオPLL部，３４ビデオ信号処理部，３５オーディオ信号処理部，５１デバイド部，５２位相比較部，５３ループフィルタ部，５４ VCO部，５５乃至５６可変デバイド部，５７デバイド部

Claims

送信装置と受信装置から構成されるディジタル信号伝送システムにおいて、
前記送信装置は、
複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力手段と、
前記第１のクロックと第２のクロックを生成するクロック生成手段と、
前記クロック生成手段により生成された前記第１のクロックに基づき、第１の信号を処理して第１のディジタル信号を出力する第１の信号処理手段と、
前記クロック生成手段により生成された前記第２のクロックに基づき、第２の信号を処理して第２のディジタル信号を出力する第２の信号処理手段と、
前記クロック生成手段により生成された前記第２のクロック、前記第１の信号処理手段により出力された前記第１のディジタル信号、前記第２の信号処理手段により出力された前記第２のディジタル信号、並びに前記周波数情報出力手段より出力された前記第１のクロックの周波数に関する情報に含まれる、前記第２のクロックから分周して前記第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信手段と
を備え、
前記受信装置は、
前記送信装置から送信された前記第１のディジタル信号、前記第２のディジタル信号、前記第２のディジタル信号を処理するための前記第２のクロック、並びに前記第２のクロックから分周して前記第１のクロックを得るために用いられる前記第１の整数値および前記第２整数値を含む信号を受信する受信手段と、
前記受信手段により受信された前記第２のクロックと、前記受信手段により受信された信号から抽出された前記第１の整数値および前記第２の整数値とに基づいて、前記第１のクロックを再生するクロック再生手段とを備え、
前記クロック再生手段はＰＬＬ回路を有し、
入力された前記第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御される前記ＰＬＬ回路の発振信号を前記第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を前記第２の整数値により分周して前記比較信号を生成する
ことを特徴とするディジタル信号伝送システム。
送信装置と受信装置から構成されるディジタル信号伝送システムのディジタル信号伝送方法において、
前記送信装置の送信方法は、
複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力ステップと、
第１のクロックと第２のクロックを生成するクロック生成ステップと、
前記クロック生成ステップの処理により生成された前記第１のクロックに基づき、第１の信号を処理して前記第１のディジタル信号を出力する第１の信号処理ステップと、
前記クロック生成ステップの処理により生成された前記第２のクロックに基づき、第２の信号を処理して前記第２のディジタル信号を出力する第２の信号処理ステップと、
前記クロック生成ステップの処理により生成された前記第２のクロック、前記第１の信号処理ステップの処理により出力された前記第１のディジタル信号、前記第２の信号処理ステップの処理により出力された前記第２のディジタル信号、並びに前記周波数情報出力ステップの処理により出力された前記第１のクロックの周波数に関する情報に含まれる、前記第２のクロックから分周して前記第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信ステップと
を含み、
前記受信装置の受信方法は、
送信装置から送信された前記第１のディジタル信号、前記第２のディジタル信号、前記第２のディジタル信号を処理するための前記第２のクロック、並びに前記第２のクロックから分周して前記第１のクロックを得るために用いられる前記第１の整数値および前記第２整数値を含む信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記第２のクロックと、前記受信ステップの処理により受信された信号から抽出された前記第１の整数値および前記第２の整数値とに基づいて、前記第１のクロックを再生するクロック再生ステップとを含み、
前記クロック再生ステップの処理では、
入力された前記第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御される前記ＰＬＬ回路の発振信号を前記第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を前記第２の整数値により分周して前記比較信号を生成する
ことを特徴とするディジタル信号伝送方法。
第１のディジタル信号と第２のディジタル信号を送信する送信装置において、
複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力手段と、
前記第１のクロックと第２のクロックを生成するクロック生成手段と、
前記クロック生成手段により生成された前記第１のクロックに基づき、第１の信号を処理して前記第１のディジタル信号を出力する第１の信号処理手段と、
前記クロック生成手段により生成された前記第２のクロックに基づき、第２の信号を処理して前記第２のディジタル信号を出力する第２の信号処理手段と、
前記クロック生成手段により生成された前記第２のクロック、前記第１の信号処理手段により出力された前記第１のディジタル信号、前記第２の信号処理手段により出力された前記第２のディジタル信号、並びに前記周波数情報出力手段より出力された前記第１のクロックの周波数に関する情報に含まれる、前記第２のクロックから分周して前記第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信手段と
を備えること特徴とする送信装置。
第１のディジタル信号と第２のディジタル信号を送信する送信装置の送信方法において、
複数種類の周波数の中から選択された第１のクロックの周波数に関する情報を出力する周波数情報出力ステップと、
第１のクロックと第２のクロックを生成するクロック生成ステップと、
前記クロック生成ステップの処理により生成された前記第１のクロックに基づき、第１の信号を処理して前記第１のディジタル信号を出力する第１の信号処理ステップと、
前記クロック生成ステップの処理により生成された前記第２のクロックに基づき、第２の信号を処理して前記第２のディジタル信号を出力する第２の信号処理ステップと、
前記クロック生成ステップの処理により生成された前記第２のクロック、前記第１の信号処理ステップの処理により出力された前記第１のディジタル信号、前記第２の信号処理ステップの処理により出力された前記第２のディジタル信号、並びに前記周波数情報出力ステップの処理により出力された前記第１のクロックの周波数に関する情報に含まれる、
前記第２のクロックから分周して前記第１のクロックを得るために用いられる第１の整数値および第２整数値を送信する送信ステップと
を含むこと特徴とする送信方法。
第１のディジタル信号と第２のディジタル信号を受信する受信装置において、
送信装置から送信された前記第１のディジタル信号、前記第２のディジタル信号、前記第２のディジタル信号を処理するための第２のクロック、並びに前記第２のクロックから分周して前記第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号を受信する受信手段と、
前記受信手段により受信された前記第２のクロックと、前記受信手段により受信された信号から抽出された前記第１の整数値および前記第２の整数値とに基づいて、前記第１のクロックを再生するクロック再生手段とを備え、
前記クロック再生手段はＰＬＬ回路を有し、
入力された前記第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御される前記ＰＬＬ回路の発振信号を前記第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を前記第２の整数値により分周して前記比較信号を生成する
ことを特徴とする受信装置。
第１のディジタル信号と第２のディジタル信号を受信する受信装置の受信方法において、
送信装置から送信された前記第１のディジタル信号、前記第２のディジタル信号、前記第２のディジタル信号を処理するための第２のクロック、並びに前記第２のクロックから分周して前記第１のクロックを得るために用いられる第１の整数値および第２整数値を含む信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記第２のクロックと、前記受信ステップの処理により受信された信号から抽出された前記第１の整数値および前記第２の整数値とに基づいて、前記第１のクロックを再生するクロック再生ステップとを含み、
前記クロック再生ステップの処理では、
入力された前記第２のクロックから生成した基準信号と比較信号との位相を比較することにより制御される前記ＰＬＬ回路の発振信号を前記第１の整数値により分周して第１のクロックに対応する出力信号を生成するとともに、当該出力信号を前記第２の整数値により分周して前記比較信号を生成する
ことを特徴とする受信方法。