JP4071464B2 - 音声クロック復元装置及び音声クロック復元方法 - Google Patents
音声クロック復元装置及び音声クロック復元方法 Download PDFInfo
- Publication number
- JP4071464B2 JP4071464B2 JP2001216988A JP2001216988A JP4071464B2 JP 4071464 B2 JP4071464 B2 JP 4071464B2 JP 2001216988 A JP2001216988 A JP 2001216988A JP 2001216988 A JP2001216988 A JP 2001216988A JP 4071464 B2 JP4071464 B2 JP 4071464B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- audio
- error
- frequency
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000011084 recovery Methods 0.000 title claims description 8
- 238000005070 sampling Methods 0.000 claims description 51
- 230000010355 oscillation Effects 0.000 claims description 50
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000926 separation method Methods 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 7
- 102100027867 FH2 domain-containing protein 1 Human genes 0.000 description 6
- 101001060553 Homo sapiens FH2 domain-containing protein 1 Proteins 0.000 description 6
- 101001012154 Homo sapiens Inverted formin-2 Proteins 0.000 description 4
- 102100030075 Inverted formin-2 Human genes 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
- H03L7/235—Nested phase locked loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
- H04N21/81—Monomedia components thereof
- H04N21/8106—Monomedia components thereof involving special audio data, e.g. different tracks for different languages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
- Television Receiver Circuits (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、映像データと音声データとをデジタル伝送する伝送システムに係り、特にその受信側で音声データのサンプリングクロックを復元する音声クロック復元装置及び音声クロック復元方法の改良に関する。
【０００２】
【従来の技術】
周知のように、近年では、映像データと、音声データと、映像データのサンプリングクロックと、映像データのサンプリングクロックと音声データのサンプリングクロックとの関係を示す情報とを伝送し、音声データのサンプリングクロック自体を伝送しないデジタル伝送方式が普及してきている。
【０００３】
このデジタル伝送方式の場合、受信側では、映像データのサンプリングクロックと、映像データのサンプリングクロックと音声データのサンプリングクロックとの関係を示す関連情報とに基づいて、音声データのサンプリングクロックを復元する必要がある。
【０００４】
ところで、このように、音声データのサンプリングクロックを復元する場合、特に肝要なことは、受信側で復元する音声データのサンプリングクロックの周波数及び位相を、送信側で使用した音声データのサンプリングクロックの周波数及び位相に一致させることである。
【０００５】
この点に関し、例えば、特開２０００−３５０１１９号公報には、縦続的に接続された２つのＰＬＬ（Phase Locked Loop）を用いて、映像サンプリングクロックに同期した音声サンプリングクロックを、短時間で生成するための構成が開示されている。
【０００６】
しかしながら、この公開公報に示された技術では、初段のＰＬＬにおいて、映像サンプリングクロックに同期したクロックを生成し、さらに、次段のＰＬＬにおいて、初段のＰＬＬの出力クロックに同期したクロックを生成して、音声サンプリングクロックとするように構成している。
【０００７】
すなわち、２つのＰＬＬがそれぞれ独立に機能する構成となっているため、音声サンプリングクロックが映像サンプリングクロックに同期する精度は、必然的に、これら２つのＰＬＬそれぞれが持つ精度の合成で決定されることになり、それ以上の精度向上は望むことができないという問題が生じている。
【０００８】
【発明が解決しようとする課題】
そこで、この発明は上記事情を考慮してなされたもので、受信側で復元する音声クロックの周波数及び位相を、送信側の音声クロックの周波数及び位相に精度よく一致させることを可能とした極めて良好な音声クロック復元装置及び音声クロック復元方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る音声クロック復元装置は、映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す関連情報とが入力され、映像クロックと関連情報とに基づいて音声クロックを復元するものを対象としている。
【００１０】
そして、映像クロックと関連情報とから基準位相を生成する基準位相生成手段と、復元音声クロックから帰還位相を生成する帰還位相生成手段と、この基準位相生成手段で生成された基準位相と帰還位相生成手段で生成された帰還位相とを比較してその差に対応する誤差信号を出力する第１の誤差検出手段と、この第１の誤差検出手段から出力される誤差信号に基づいて発振周波数の制御される第１の発振手段と、この第１の発振手段から出力されるクロックと復元音声クロックとを比較してその差に対応する誤差信号を出力する第２の誤差検出手段と、この第２の誤差検出手段から出力される誤差信号に基づいて発振周波数の制御される第２の発振手段とを備え、第２の発振手段から出力されるクロックを復元音声クロックとするようにしたものである。
【００１１】
また、この発明に係る音声クロック復元方法は、映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す関連情報とが入力され、映像クロックと関連情報とに基づいて音声クロックを復元する方法を対象としている。
【００１２】
そして、映像クロックと関連情報とから基準位相を生成する基準位相生成工程と、復元音声クロックから帰還位相を生成する帰還位相生成工程と、基準位相生成工程で生成された基準位相と帰還位相生成工程で生成された帰還位相とを比較してその差に対応する誤差信号を得る第１の誤差検出工程と、この第１の誤差検出工程で得られた誤差信号に基づいて第１の発振手段の発振周波数を制御する第１の発振工程と、この第１の発振工程で制御された第１の発振手段の出力クロックと復元音声クロックとを比較してその差に対応する誤差信号を得る第２の誤差検出工程と、この第２の誤差検出工程で得られた誤差信号に基づいて第２の発振手段の発振周波数を制御する第２の発振工程とを有し、第２の発振工程で制御された第２の発振手段の出力クロックを復元音声クロックとするようにしたものである。
【００１３】
上記のような構成及び方法によれば、基準位相と復元音声クロックとの比較結果に基づいて第１の発振手段の発振周波数を制御するとともに、この第１の発振手段の出力クロックと復元音声クロックとの比較結果に基づいて第２の発振手段の発振周波数を制御するようにしている。
【００１４】
すなわち、２つの誤差検出において、共に、復元された音声クロックを、比較の対象として使用しているため、従来のように、２つのＰＬＬを単純に縦続接続した構成に比して、復元する音声クロックを、送信側の音声クロックに精度よく同期させることが可能となる。
【００１５】
【発明の実施の形態】
以下、この発明の第１の実施の形態について図面を参照して詳細に説明する。図１は、この第１の実施の形態で説明するデジタル映像音声伝送システムを概略的に示している。
【００１６】
まず、送信側１１では、デジタル映像データVideo Dataと、デジタル音声データAudio Dataと、映像サンプリングクロックVideo CLKとを、それぞれ受信側１２に送信している。
【００１７】
また、この送信側１１では、映像サンプリングクロックVidoe CLKと音声サンプリングクロックAudio CLKとから、誤差情報生成回路１３により、映像サンプリングクロックVidoe CLKと、音声サンプリングクロックAudio CLKのｎ倍の周波数を有するクロックとの間の誤差関係を示す関連情報Error INFを生成し、受信側１２に送信している。
【００１８】
一方、受信側１２では、受信した映像サンプリングクロックVidoe CLKと関連情報Error INFとから、基準位相生成回路１４により、音声サンプリングクロックAudio CLKを生成するための基準位相を生成している。この基準位相は、位相比較回路１５の一方の入力端に供給されている。
【００１９】
この位相比較回路１５は、その一方の入力端に供給された基準位相と、その他方の入力端に供給された帰還位相生成回路１６が生成する帰還位相とを比較し、両位相信号の差に対応した位相誤差信号を生成している。この位相誤差信号は、ＬＰＦ（Low Pass Filter）１７で平滑化された後、ＶＣＸＯ（Voltage Control Xtal Oscillator）１８に供給されて、その発振周波数の制御に供されている。
【００２０】
このＶＣＸＯ１８の出力クロックは、ＰＬＬ回路１９に供給されて、該出力クロックに位相同期したクロックの生成に供される。そして、このＰＬＬ回路１９で生成されたクロックが、復元音声クロックとして、上記帰還位相生成回路１６に供給されるとともに、データ分離回路２０に供給されている。
【００２１】
この場合、上記ＶＣＸＯ１８は、当然のことながら、基準位相生成回路１４から出力される基準位相と、帰還位相生成回路１６から出力される帰還位相との位相誤差がなくなるように、その発振周波数が制御されることになる。
【００２２】
また、上記送信側１１で送信されたデジタル映像データVideo Data、デジタル音声データAudio Data及び映像サンプリングクロックVideo CLKは、データ分離回路２０に供給されている。
【００２３】
このデータ分離回路２０は、入力されたデジタル映像データVideo Data及びデジタル音声データAudio Dataに対して、それぞれ、映像サンプリングクロックVideo CLK及び復元音声クロックを用いて復号化処理を施している。
【００２４】
そして、このデータ分離回路２０で復号化処理されたデジタル音声データAudio Dataは、音声ＤＡＣ（Digital to Analog Converter）２１に供給されてアナログ化され、スピーカ２２で音声再生される。また、データ分離回路２０で復号化処理されたデジタル映像データVideo Dataは、映像ＤＡＣ２３に供給されてアナログ化され、ディスプレイ２４で映像表示される。
【００２５】
ここで、図２は、上記ＰＬＬ回路１９の詳細を示している。すなわち、ＶＣＸＯ１８の出力クロックは、分周回路１９ａを介して位相比較回路１９ｂの一方の入力端に供給されている。
【００２６】
この位相比較回路１９ｂは、その一方の入力端に供給されたクロックと、その他方の入力端に供給された分周回路１９ｃの出力クロックとを位相比較し、両クロックの位相差に対応した位相誤差信号を生成している。この位相誤差信号は、ＬＰＦ１９ｄで平滑化された後、ＶＣＯ１９ｅに供給されて、その発振周波数の制御に供されている。
【００２７】
そして、このＶＣＯ１９ｅの出力クロックが、復元音声クロックとして、上記分周回路１９ｃ、帰還位相生成回路１６及びデータ分離回路２０に供給されている。この場合も、上記ＶＣＯ１９ｅは、ＶＣＸＯ１８の出力クロックと、分周回路１９ｃの出力クロックとの位相誤差がなくなるように、その発振周波数が制御されることになる。
【００２８】
上記のようなデジタル映像音声伝送システムにおいて、ＶＣＸＯ１８に接続された水晶発振子１８ａの発振周波数及び映像サンプリングクロックVideo CLKの周波数を、それぞれＭＰＥＧ（Moving Picture Image Coding Experts Group）のパケット伝送周波数である２７．０ＭＨｚ、音声サンプリングクロックAudio CLK及びＰＬＬ回路１９が発生する復元音声クロックの周波数を、それぞれ４８ｋＨｚとする。
【００２９】
そして、まず、ＶＣＸＯ１８は、ＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚのクロックを発振する。このＶＣＸＯ１８で発振された２７．０ＭＨｚのクロックは、ＰＬＬ回路１９に供給される。これにより、ＰＬＬ回路１９は、２７．０ＭＨｚのクロックを基準として、４８ｋＨｚの周波数を有する復元音声クロックを発生させる。
【００３０】
その後、ＰＬＬ回路１９で発生された復元音声クロックは、帰還位相生成回路１６で帰還位相の生成に供される。そして、この帰還位相生成回路１６によって生成された帰還位相は、位相比較回路１５に供給されて基準位相との位相差に対応した位相誤差信号の生成に供され、この位相誤差信号は、ＬＰＦ１７を介してＶＣＸＯ１８の発振周波数の制御に供される。
【００３１】
これにより、ＶＣＸＯ１８から出力されるクロック（２７．０ＭＨｚ）が、送信側１１の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数に同期することになる。そして、ＰＬＬ回路１９は、ＶＣＸＯ１８が発振するクロックを基準として復元音声クロックを発生させるため、ＰＬＬ回路１９が発生する復元音声クロックが、送信側１１の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数を有するクロックに同期することになる。
【００３２】
上記した第１の実施の形態によれば、基準位相生成回路１４で生成された基準位相と、ＰＬＬ回路１９から出力された復元音声クロックとを位相比較した結果でＶＣＸＯ１８の発振周波数を制御するとともに、このＶＣＸＯ１８の出力クロックと、ＰＬＬ回路１９から出力された復元音声クロックとを位相比較した結果でＶＣＯ１９ｅの発振周波数を制御するようにしている。
【００３３】
すなわち、位相比較回路１５，１９ｂは、共にＰＬＬ回路１９の出力クロック、つまり、最終的に復元音声クロックとして使用するクロックに基づいて生成された位相情報を、比較の対象としているため、従来のように、２つのＰＬＬを単純に縦続接続した構成に比して、受信側１２で復元する音声クロックの位相を、送信側１１の音声サンプリングクロック及びそのｎ倍の周波数を有するクロックの位相に精度よく一致させることが可能となる。
【００３４】
次に、この発明の第２の実施の形態について図面を参照して詳細に説明する。図３は、この第２の実施の形態で説明するデジタル映像音声伝送システムを概略的に示している。
【００３５】
まず、送信側２５では、デジタル映像データVideo Dataと、デジタル音声データAudio Dataと、映像サンプリングクロックVideo CLKとを、それぞれ受信側２６に送信している。
【００３６】
また、この送信側２５では、映像サンプリングクロックVidoe CLKと音声サンプリングクロックAudio CLKとから、誤差情報生成回路２７により、音声サンプリングクロックAudio CLKのｎ倍の周波数を有するクロックのｍ周期期間を映像サンプリングクロックVideo CLKでカウントした値を示す基準周波数誤差情報Error INF1を生成し、受信側２６に送信している。
【００３７】
一方、受信側２６では、受信した基準周波数誤差情報Error INF1が、誤差比較回路２８の一方の入力端に供給されている。この誤差比較回路２８は、その一方の入力端に供給された基準周波数誤差情報Error INF1と、その他方の入力端に供給された帰還誤差情報生成回路２９が生成する帰還周波数誤差情報Error INF2とを比較し、その差に対応した誤差信号を生成している。この誤差信号は、ＬＰＦ３０で平滑化された後、ＶＣＸＯ３１に供給されて、その発振周波数の制御に供されている。
【００３８】
このＶＣＸＯ３１の出力クロックは、ＰＬＬ回路３２に供給されて、該出力クロックに同期したクロックの生成に供される。そして、このＰＬＬ回路３２で生成されたクロックが、復元音声クロックとして、上記帰還誤差情報生成回路２９に供給されるとともに、データ分離回路３３に供給されている。
【００３９】
この場合、上記ＶＣＸＯ３１は、当然のことながら、誤差情報生成回路２７から出力される基準周波数誤差情報Error INF1と、帰還誤差情報生成回路２９から出力される帰還周波数誤差情報Error INF2との誤差がなくなるように、その発振周波数が制御されることになる。
【００４０】
また、上記送信側２５で送信されたデジタル映像データVideo Data、デジタル音声データAudio Data及び映像サンプリングクロックVideo CLKは、データ分離回路３３に供給されている。
【００４１】
このデータ分離回路３３は、入力されたデジタル映像データVideo Data及びデジタル音声データAudio Dataに対して、それぞれ、映像サンプリングクロックVideo CLK及び復元音声クロックを用いて復号化処理を施している。
【００４２】
そして、このデータ分離回路３３で復号化処理されたデジタル音声データAudio Dataは、音声ＤＡＣ３４に供給されてアナログ化され、スピーカ３５で音声再生される。また、データ分離回路３３で復号化処理されたデジタル映像データVideo Dataは、映像ＤＡＣ３６に供給されてアナログ化され、ディスプレイ３７で映像表示される。
【００４３】
なお、上記ＰＬＬ回路３２は、図２と略同様に構成されるが、位相比較回路１９ｂが、分周回路１９ａ，１９ｃの各出力クロックを周波数比較し、その差に対応した誤差信号を生成するものに代えられることになる。そして、この場合も、上記ＶＣＯ１９ｅは、各分周回路１９ａ，１９ｃの出力クロックの周波数誤差がなくなるように、その発振周波数が制御されることになる。
【００４４】
上記のようなデジタル映像音声伝送システムにおいて、ＶＣＸＯ３１に接続された水晶発振子３１ａの発振周波数及び映像サンプリングクロックVideo CLKの周波数を、それぞれＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚ、音声サンプリングクロックAudio CLK及びＰＬＬ回路３２の出力クロックの周波数を、それぞれ４８ｋＨｚとする。
【００４５】
そして、まず、ＶＣＸＯ３１は、ＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚのクロックを発振する。このＶＣＸＯ３１で発振された２７．０ＭＨｚのクロックは、ＰＬＬ回路３２に供給される。これにより、ＰＬＬ回路３２は、２７．０ＭＨｚのクロックを基準として、４８ｋＨｚの周波数を有する復元音声クロックを発生させる。
【００４６】
その後、ＰＬＬ回路３２で発生された復元音声クロックは、帰還誤差情報生成回路２９により、そのｍ周期期間を、映像サンプリングクロックVideo CLKである２７．０ＭＨｚのクロックでカウントされる。
【００４７】
そして、この帰還誤差情報生成回路２９で生成された帰還周波数誤差情報Error INF2（カウント期間を1周期期間とした場合、２７ＭＨｚ／４８ｋＨｚ＝５６２．５より結果は５６２または５６３となる）は、誤差比較回路２８に供給されて基準周波数誤差情報Error INF1との差に対応した誤差信号の生成に供され、この誤差信号は、ＬＰＦ３０を介してＶＣＸＯ３１の発振周波数の制御に供される。
【００４８】
これにより、ＶＣＸＯ３１から出力されるクロック（２７．０ＭＨｚ）が、送信側２５の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数に同期することになる。そして、ＰＬＬ回路３２は、ＶＣＸＯ３１が発振するクロックを基準として復元音声クロックを発生させるため、ＰＬＬ回路３２が発生する復元音声クロックが、送信側２５の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数を有するクロックに同期することになる。
【００４９】
上記した第２の実施の形態によれば、誤差情報生成回路２７で生成された基準周波数誤差情報Error INF1と、帰還誤差情報生成回路で生成された帰還周波数誤差情報Error INF2とを比較した結果でＶＣＸＯ３１の発振周波数を制御するとともに、このＶＣＸＯ３１の出力クロックと、ＰＬＬ回路３２から出力された復元音声クロックとを比較した結果でＶＣＯ１９ｅの発振周波数を制御するようにしている。
【００５０】
すなわち、誤差比較回路２８及びＰＬＬ回路３２は、共にＰＬＬ回路３２の出力クロック、つまり、最終的に復元音声クロックとして使用するクロックに基づいて生成された情報を、比較の対象としているため、従来のように、２つのＰＬＬを単純に縦続接続した構成に比して、受信側２６で復元する音声クロックの周波数を、送信側２５の音声サンプリングクロック及びそのｎ倍の周波数を有するクロックの周波数に精度よく一致させることが可能となる。
【００５１】
なお、上記した第1及び第２の実施の形態において、水晶発振子１８ａ，３１ａ及びＶＣＸＯ１８，３１が発振する周波数は、ＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚに限らず、その整数倍の周波数でもよいものである。
【００５２】
さらに、ＰＬＬ回路１９，３２が発生する音声クロックは、音声サンプリングクロックAudio CLKと同一の周波数としたが、この音声クロックの周波数は、音声サンプリングクロックAudio CLKの周波数と整数倍の関係にあれば、どのような周波数でもよいものである。
【００５３】
また、市販のＩＣ（Integrated Circuit）化された音声ＤＡＣの中には、ＶＣＸＯと、ｎ倍の音声サンプリングクロックを発生するプログラマブルＰＬＬとを共に内蔵したものが存在するので、このような市販の音声ＤＡＣを利用して回路を容易に実現することができるという利点も生じる。
【００５４】
なお、この発明は上記した実施の形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
【００５５】
【発明の効果】
以上詳述したようにこの発明によれば、受信側で復元する音声クロックの周波数及び位相を、送信側の音声クロックの周波数及び位相に精度よく一致させることを可能とした極めて良好な音声クロック復元装置及び音声クロック復元方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示すもので、デジタル映像音声伝送システムを概略的に説明するために示すブロック構成図。
【図２】同第１の実施の形態におけるＰＬＬ回路の詳細な構成を説明するために示すブロック構成図。
【図３】この発明の第２の実施の形態を示すもので、デジタル映像音声伝送システムを概略的に説明するために示すブロック構成図。
【符号の説明】
１１…送信側、
１２…受信側、
１３…誤差情報生成回路、
１４…基準位相生成回路、
１５…位相比較回路、
１６…帰還位相生成回路、
１７…ＬＰＦ、
１８…ＶＣＸＯ、
１９…ＰＬＬ回路、
２０…データ分離回路、
２１…音声ＤＡＣ、
２２…スピーカ、
２３…映像ＤＡＣ、
２４…ディスプレイ、
２５…送信側、
２６…受信側、
２７…誤差情報生成回路、
２８…誤差比較回路、
２９…帰還誤差情報生成回路、
３０…ＬＰＦ、
３１…ＶＣＸＯ、
３２…ＰＬＬ回路、
３３…データ分離回路、
３４…音声ＤＡＣ、
３５…スピーカ、
３６…映像ＤＡＣ、
３７…ディスプレイ。
【発明の属する技術分野】
この発明は、映像データと音声データとをデジタル伝送する伝送システムに係り、特にその受信側で音声データのサンプリングクロックを復元する音声クロック復元装置及び音声クロック復元方法の改良に関する。
【０００２】
【従来の技術】
周知のように、近年では、映像データと、音声データと、映像データのサンプリングクロックと、映像データのサンプリングクロックと音声データのサンプリングクロックとの関係を示す情報とを伝送し、音声データのサンプリングクロック自体を伝送しないデジタル伝送方式が普及してきている。
【０００３】
このデジタル伝送方式の場合、受信側では、映像データのサンプリングクロックと、映像データのサンプリングクロックと音声データのサンプリングクロックとの関係を示す関連情報とに基づいて、音声データのサンプリングクロックを復元する必要がある。
【０００４】
ところで、このように、音声データのサンプリングクロックを復元する場合、特に肝要なことは、受信側で復元する音声データのサンプリングクロックの周波数及び位相を、送信側で使用した音声データのサンプリングクロックの周波数及び位相に一致させることである。
【０００５】
この点に関し、例えば、特開２０００−３５０１１９号公報には、縦続的に接続された２つのＰＬＬ（Phase Locked Loop）を用いて、映像サンプリングクロックに同期した音声サンプリングクロックを、短時間で生成するための構成が開示されている。
【０００６】
しかしながら、この公開公報に示された技術では、初段のＰＬＬにおいて、映像サンプリングクロックに同期したクロックを生成し、さらに、次段のＰＬＬにおいて、初段のＰＬＬの出力クロックに同期したクロックを生成して、音声サンプリングクロックとするように構成している。
【０００７】
すなわち、２つのＰＬＬがそれぞれ独立に機能する構成となっているため、音声サンプリングクロックが映像サンプリングクロックに同期する精度は、必然的に、これら２つのＰＬＬそれぞれが持つ精度の合成で決定されることになり、それ以上の精度向上は望むことができないという問題が生じている。
【０００８】
【発明が解決しようとする課題】
そこで、この発明は上記事情を考慮してなされたもので、受信側で復元する音声クロックの周波数及び位相を、送信側の音声クロックの周波数及び位相に精度よく一致させることを可能とした極めて良好な音声クロック復元装置及び音声クロック復元方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る音声クロック復元装置は、映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す関連情報とが入力され、映像クロックと関連情報とに基づいて音声クロックを復元するものを対象としている。
【００１０】
そして、映像クロックと関連情報とから基準位相を生成する基準位相生成手段と、復元音声クロックから帰還位相を生成する帰還位相生成手段と、この基準位相生成手段で生成された基準位相と帰還位相生成手段で生成された帰還位相とを比較してその差に対応する誤差信号を出力する第１の誤差検出手段と、この第１の誤差検出手段から出力される誤差信号に基づいて発振周波数の制御される第１の発振手段と、この第１の発振手段から出力されるクロックと復元音声クロックとを比較してその差に対応する誤差信号を出力する第２の誤差検出手段と、この第２の誤差検出手段から出力される誤差信号に基づいて発振周波数の制御される第２の発振手段とを備え、第２の発振手段から出力されるクロックを復元音声クロックとするようにしたものである。
【００１１】
また、この発明に係る音声クロック復元方法は、映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す関連情報とが入力され、映像クロックと関連情報とに基づいて音声クロックを復元する方法を対象としている。
【００１２】
そして、映像クロックと関連情報とから基準位相を生成する基準位相生成工程と、復元音声クロックから帰還位相を生成する帰還位相生成工程と、基準位相生成工程で生成された基準位相と帰還位相生成工程で生成された帰還位相とを比較してその差に対応する誤差信号を得る第１の誤差検出工程と、この第１の誤差検出工程で得られた誤差信号に基づいて第１の発振手段の発振周波数を制御する第１の発振工程と、この第１の発振工程で制御された第１の発振手段の出力クロックと復元音声クロックとを比較してその差に対応する誤差信号を得る第２の誤差検出工程と、この第２の誤差検出工程で得られた誤差信号に基づいて第２の発振手段の発振周波数を制御する第２の発振工程とを有し、第２の発振工程で制御された第２の発振手段の出力クロックを復元音声クロックとするようにしたものである。
【００１３】
上記のような構成及び方法によれば、基準位相と復元音声クロックとの比較結果に基づいて第１の発振手段の発振周波数を制御するとともに、この第１の発振手段の出力クロックと復元音声クロックとの比較結果に基づいて第２の発振手段の発振周波数を制御するようにしている。
【００１４】
すなわち、２つの誤差検出において、共に、復元された音声クロックを、比較の対象として使用しているため、従来のように、２つのＰＬＬを単純に縦続接続した構成に比して、復元する音声クロックを、送信側の音声クロックに精度よく同期させることが可能となる。
【００１５】
【発明の実施の形態】
以下、この発明の第１の実施の形態について図面を参照して詳細に説明する。図１は、この第１の実施の形態で説明するデジタル映像音声伝送システムを概略的に示している。
【００１６】
まず、送信側１１では、デジタル映像データVideo Dataと、デジタル音声データAudio Dataと、映像サンプリングクロックVideo CLKとを、それぞれ受信側１２に送信している。
【００１７】
また、この送信側１１では、映像サンプリングクロックVidoe CLKと音声サンプリングクロックAudio CLKとから、誤差情報生成回路１３により、映像サンプリングクロックVidoe CLKと、音声サンプリングクロックAudio CLKのｎ倍の周波数を有するクロックとの間の誤差関係を示す関連情報Error INFを生成し、受信側１２に送信している。
【００１８】
一方、受信側１２では、受信した映像サンプリングクロックVidoe CLKと関連情報Error INFとから、基準位相生成回路１４により、音声サンプリングクロックAudio CLKを生成するための基準位相を生成している。この基準位相は、位相比較回路１５の一方の入力端に供給されている。
【００１９】
この位相比較回路１５は、その一方の入力端に供給された基準位相と、その他方の入力端に供給された帰還位相生成回路１６が生成する帰還位相とを比較し、両位相信号の差に対応した位相誤差信号を生成している。この位相誤差信号は、ＬＰＦ（Low Pass Filter）１７で平滑化された後、ＶＣＸＯ（Voltage Control Xtal Oscillator）１８に供給されて、その発振周波数の制御に供されている。
【００２０】
このＶＣＸＯ１８の出力クロックは、ＰＬＬ回路１９に供給されて、該出力クロックに位相同期したクロックの生成に供される。そして、このＰＬＬ回路１９で生成されたクロックが、復元音声クロックとして、上記帰還位相生成回路１６に供給されるとともに、データ分離回路２０に供給されている。
【００２１】
この場合、上記ＶＣＸＯ１８は、当然のことながら、基準位相生成回路１４から出力される基準位相と、帰還位相生成回路１６から出力される帰還位相との位相誤差がなくなるように、その発振周波数が制御されることになる。
【００２２】
また、上記送信側１１で送信されたデジタル映像データVideo Data、デジタル音声データAudio Data及び映像サンプリングクロックVideo CLKは、データ分離回路２０に供給されている。
【００２３】
このデータ分離回路２０は、入力されたデジタル映像データVideo Data及びデジタル音声データAudio Dataに対して、それぞれ、映像サンプリングクロックVideo CLK及び復元音声クロックを用いて復号化処理を施している。
【００２４】
そして、このデータ分離回路２０で復号化処理されたデジタル音声データAudio Dataは、音声ＤＡＣ（Digital to Analog Converter）２１に供給されてアナログ化され、スピーカ２２で音声再生される。また、データ分離回路２０で復号化処理されたデジタル映像データVideo Dataは、映像ＤＡＣ２３に供給されてアナログ化され、ディスプレイ２４で映像表示される。
【００２５】
ここで、図２は、上記ＰＬＬ回路１９の詳細を示している。すなわち、ＶＣＸＯ１８の出力クロックは、分周回路１９ａを介して位相比較回路１９ｂの一方の入力端に供給されている。
【００２６】
この位相比較回路１９ｂは、その一方の入力端に供給されたクロックと、その他方の入力端に供給された分周回路１９ｃの出力クロックとを位相比較し、両クロックの位相差に対応した位相誤差信号を生成している。この位相誤差信号は、ＬＰＦ１９ｄで平滑化された後、ＶＣＯ１９ｅに供給されて、その発振周波数の制御に供されている。
【００２７】
そして、このＶＣＯ１９ｅの出力クロックが、復元音声クロックとして、上記分周回路１９ｃ、帰還位相生成回路１６及びデータ分離回路２０に供給されている。この場合も、上記ＶＣＯ１９ｅは、ＶＣＸＯ１８の出力クロックと、分周回路１９ｃの出力クロックとの位相誤差がなくなるように、その発振周波数が制御されることになる。
【００２８】
上記のようなデジタル映像音声伝送システムにおいて、ＶＣＸＯ１８に接続された水晶発振子１８ａの発振周波数及び映像サンプリングクロックVideo CLKの周波数を、それぞれＭＰＥＧ（Moving Picture Image Coding Experts Group）のパケット伝送周波数である２７．０ＭＨｚ、音声サンプリングクロックAudio CLK及びＰＬＬ回路１９が発生する復元音声クロックの周波数を、それぞれ４８ｋＨｚとする。
【００２９】
そして、まず、ＶＣＸＯ１８は、ＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚのクロックを発振する。このＶＣＸＯ１８で発振された２７．０ＭＨｚのクロックは、ＰＬＬ回路１９に供給される。これにより、ＰＬＬ回路１９は、２７．０ＭＨｚのクロックを基準として、４８ｋＨｚの周波数を有する復元音声クロックを発生させる。
【００３０】
その後、ＰＬＬ回路１９で発生された復元音声クロックは、帰還位相生成回路１６で帰還位相の生成に供される。そして、この帰還位相生成回路１６によって生成された帰還位相は、位相比較回路１５に供給されて基準位相との位相差に対応した位相誤差信号の生成に供され、この位相誤差信号は、ＬＰＦ１７を介してＶＣＸＯ１８の発振周波数の制御に供される。
【００３１】
これにより、ＶＣＸＯ１８から出力されるクロック（２７．０ＭＨｚ）が、送信側１１の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数に同期することになる。そして、ＰＬＬ回路１９は、ＶＣＸＯ１８が発振するクロックを基準として復元音声クロックを発生させるため、ＰＬＬ回路１９が発生する復元音声クロックが、送信側１１の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数を有するクロックに同期することになる。
【００３２】
上記した第１の実施の形態によれば、基準位相生成回路１４で生成された基準位相と、ＰＬＬ回路１９から出力された復元音声クロックとを位相比較した結果でＶＣＸＯ１８の発振周波数を制御するとともに、このＶＣＸＯ１８の出力クロックと、ＰＬＬ回路１９から出力された復元音声クロックとを位相比較した結果でＶＣＯ１９ｅの発振周波数を制御するようにしている。
【００３３】
すなわち、位相比較回路１５，１９ｂは、共にＰＬＬ回路１９の出力クロック、つまり、最終的に復元音声クロックとして使用するクロックに基づいて生成された位相情報を、比較の対象としているため、従来のように、２つのＰＬＬを単純に縦続接続した構成に比して、受信側１２で復元する音声クロックの位相を、送信側１１の音声サンプリングクロック及びそのｎ倍の周波数を有するクロックの位相に精度よく一致させることが可能となる。
【００３４】
次に、この発明の第２の実施の形態について図面を参照して詳細に説明する。図３は、この第２の実施の形態で説明するデジタル映像音声伝送システムを概略的に示している。
【００３５】
まず、送信側２５では、デジタル映像データVideo Dataと、デジタル音声データAudio Dataと、映像サンプリングクロックVideo CLKとを、それぞれ受信側２６に送信している。
【００３６】
また、この送信側２５では、映像サンプリングクロックVidoe CLKと音声サンプリングクロックAudio CLKとから、誤差情報生成回路２７により、音声サンプリングクロックAudio CLKのｎ倍の周波数を有するクロックのｍ周期期間を映像サンプリングクロックVideo CLKでカウントした値を示す基準周波数誤差情報Error INF1を生成し、受信側２６に送信している。
【００３７】
一方、受信側２６では、受信した基準周波数誤差情報Error INF1が、誤差比較回路２８の一方の入力端に供給されている。この誤差比較回路２８は、その一方の入力端に供給された基準周波数誤差情報Error INF1と、その他方の入力端に供給された帰還誤差情報生成回路２９が生成する帰還周波数誤差情報Error INF2とを比較し、その差に対応した誤差信号を生成している。この誤差信号は、ＬＰＦ３０で平滑化された後、ＶＣＸＯ３１に供給されて、その発振周波数の制御に供されている。
【００３８】
このＶＣＸＯ３１の出力クロックは、ＰＬＬ回路３２に供給されて、該出力クロックに同期したクロックの生成に供される。そして、このＰＬＬ回路３２で生成されたクロックが、復元音声クロックとして、上記帰還誤差情報生成回路２９に供給されるとともに、データ分離回路３３に供給されている。
【００３９】
この場合、上記ＶＣＸＯ３１は、当然のことながら、誤差情報生成回路２７から出力される基準周波数誤差情報Error INF1と、帰還誤差情報生成回路２９から出力される帰還周波数誤差情報Error INF2との誤差がなくなるように、その発振周波数が制御されることになる。
【００４０】
また、上記送信側２５で送信されたデジタル映像データVideo Data、デジタル音声データAudio Data及び映像サンプリングクロックVideo CLKは、データ分離回路３３に供給されている。
【００４１】
このデータ分離回路３３は、入力されたデジタル映像データVideo Data及びデジタル音声データAudio Dataに対して、それぞれ、映像サンプリングクロックVideo CLK及び復元音声クロックを用いて復号化処理を施している。
【００４２】
そして、このデータ分離回路３３で復号化処理されたデジタル音声データAudio Dataは、音声ＤＡＣ３４に供給されてアナログ化され、スピーカ３５で音声再生される。また、データ分離回路３３で復号化処理されたデジタル映像データVideo Dataは、映像ＤＡＣ３６に供給されてアナログ化され、ディスプレイ３７で映像表示される。
【００４３】
なお、上記ＰＬＬ回路３２は、図２と略同様に構成されるが、位相比較回路１９ｂが、分周回路１９ａ，１９ｃの各出力クロックを周波数比較し、その差に対応した誤差信号を生成するものに代えられることになる。そして、この場合も、上記ＶＣＯ１９ｅは、各分周回路１９ａ，１９ｃの出力クロックの周波数誤差がなくなるように、その発振周波数が制御されることになる。
【００４４】
上記のようなデジタル映像音声伝送システムにおいて、ＶＣＸＯ３１に接続された水晶発振子３１ａの発振周波数及び映像サンプリングクロックVideo CLKの周波数を、それぞれＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚ、音声サンプリングクロックAudio CLK及びＰＬＬ回路３２の出力クロックの周波数を、それぞれ４８ｋＨｚとする。
【００４５】
そして、まず、ＶＣＸＯ３１は、ＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚのクロックを発振する。このＶＣＸＯ３１で発振された２７．０ＭＨｚのクロックは、ＰＬＬ回路３２に供給される。これにより、ＰＬＬ回路３２は、２７．０ＭＨｚのクロックを基準として、４８ｋＨｚの周波数を有する復元音声クロックを発生させる。
【００４６】
その後、ＰＬＬ回路３２で発生された復元音声クロックは、帰還誤差情報生成回路２９により、そのｍ周期期間を、映像サンプリングクロックVideo CLKである２７．０ＭＨｚのクロックでカウントされる。
【００４７】
そして、この帰還誤差情報生成回路２９で生成された帰還周波数誤差情報Error INF2（カウント期間を1周期期間とした場合、２７ＭＨｚ／４８ｋＨｚ＝５６２．５より結果は５６２または５６３となる）は、誤差比較回路２８に供給されて基準周波数誤差情報Error INF1との差に対応した誤差信号の生成に供され、この誤差信号は、ＬＰＦ３０を介してＶＣＸＯ３１の発振周波数の制御に供される。
【００４８】
これにより、ＶＣＸＯ３１から出力されるクロック（２７．０ＭＨｚ）が、送信側２５の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数に同期することになる。そして、ＰＬＬ回路３２は、ＶＣＸＯ３１が発振するクロックを基準として復元音声クロックを発生させるため、ＰＬＬ回路３２が発生する復元音声クロックが、送信側２５の音声サンプリングクロックAudio CLK及びそのｎ倍の周波数を有するクロックに同期することになる。
【００４９】
上記した第２の実施の形態によれば、誤差情報生成回路２７で生成された基準周波数誤差情報Error INF1と、帰還誤差情報生成回路で生成された帰還周波数誤差情報Error INF2とを比較した結果でＶＣＸＯ３１の発振周波数を制御するとともに、このＶＣＸＯ３１の出力クロックと、ＰＬＬ回路３２から出力された復元音声クロックとを比較した結果でＶＣＯ１９ｅの発振周波数を制御するようにしている。
【００５０】
すなわち、誤差比較回路２８及びＰＬＬ回路３２は、共にＰＬＬ回路３２の出力クロック、つまり、最終的に復元音声クロックとして使用するクロックに基づいて生成された情報を、比較の対象としているため、従来のように、２つのＰＬＬを単純に縦続接続した構成に比して、受信側２６で復元する音声クロックの周波数を、送信側２５の音声サンプリングクロック及びそのｎ倍の周波数を有するクロックの周波数に精度よく一致させることが可能となる。
【００５１】
なお、上記した第1及び第２の実施の形態において、水晶発振子１８ａ，３１ａ及びＶＣＸＯ１８，３１が発振する周波数は、ＭＰＥＧのパケット伝送周波数である２７．０ＭＨｚに限らず、その整数倍の周波数でもよいものである。
【００５２】
さらに、ＰＬＬ回路１９，３２が発生する音声クロックは、音声サンプリングクロックAudio CLKと同一の周波数としたが、この音声クロックの周波数は、音声サンプリングクロックAudio CLKの周波数と整数倍の関係にあれば、どのような周波数でもよいものである。
【００５３】
また、市販のＩＣ（Integrated Circuit）化された音声ＤＡＣの中には、ＶＣＸＯと、ｎ倍の音声サンプリングクロックを発生するプログラマブルＰＬＬとを共に内蔵したものが存在するので、このような市販の音声ＤＡＣを利用して回路を容易に実現することができるという利点も生じる。
【００５４】
なお、この発明は上記した実施の形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
【００５５】
【発明の効果】
以上詳述したようにこの発明によれば、受信側で復元する音声クロックの周波数及び位相を、送信側の音声クロックの周波数及び位相に精度よく一致させることを可能とした極めて良好な音声クロック復元装置及び音声クロック復元方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示すもので、デジタル映像音声伝送システムを概略的に説明するために示すブロック構成図。
【図２】同第１の実施の形態におけるＰＬＬ回路の詳細な構成を説明するために示すブロック構成図。
【図３】この発明の第２の実施の形態を示すもので、デジタル映像音声伝送システムを概略的に説明するために示すブロック構成図。
【符号の説明】
１１…送信側、
１２…受信側、
１３…誤差情報生成回路、
１４…基準位相生成回路、
１５…位相比較回路、
１６…帰還位相生成回路、
１７…ＬＰＦ、
１８…ＶＣＸＯ、
１９…ＰＬＬ回路、
２０…データ分離回路、
２１…音声ＤＡＣ、
２２…スピーカ、
２３…映像ＤＡＣ、
２４…ディスプレイ、
２５…送信側、
２６…受信側、
２７…誤差情報生成回路、
２８…誤差比較回路、
２９…帰還誤差情報生成回路、
３０…ＬＰＦ、
３１…ＶＣＸＯ、
３２…ＰＬＬ回路、
３３…データ分離回路、
３４…音声ＤＡＣ、
３５…スピーカ、
３６…映像ＤＡＣ、
３７…ディスプレイ。
Claims (6)
- 映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す関連情報とが入力され、前記映像クロックと前記関連情報とに基づいて前記音声クロックを復元する音声クロック復元装置において、
前記映像クロックと前記関連情報とから基準位相を生成する基準位相生成手段と、
前記復元音声クロックから帰還位相を生成する帰還位相生成手段と、
前記基準位相生成手段で生成された基準位相と、前記帰還位相生成手段で生成された帰還位相とを比較して、その差に対応する誤差信号を出力する第１の誤差検出手段と、
この第１の誤差検出手段から出力される誤差信号に基づいて、発振周波数の制御される第１の発振手段と、
この第１の発振手段から出力されるクロックと、前記復元音声クロックとを比較して、その差に対応する誤差信号を出力する第２の誤差検出手段と、
この第２の誤差検出手段から出力される誤差信号に基づいて、発振周波数の制御される第２の発振手段とを具備し、
前記第２の発振手段から出力されるクロックを、前記復元音声クロックとしたことを特徴とする音声クロック復元装置。 - 映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す基準周波数誤差情報とが入力され、前記映像クロックと前記基準周波数誤差情報とに基づいて前記音声クロックを復元する音声クロック復元装置において、
前記映像クロックと前記復元音声クロックとの関係を示す帰還周波数誤差情報を生成する帰還誤差情報生成手段と、
この帰還誤差情報生成手段で生成された帰還周波数誤差情報と、前記基準周波数誤差情報とを比較して、その差に対応する誤差信号を出力する第１の誤差検出手段と、
この第１の誤差検出手段から出力される誤差信号に基づいて、発振周波数の制御される第１の発振手段と、
この第１の発振手段から出力されるクロックと、前記復元音声クロックとを比較して、その差に対応する誤差信号を出力する第２の誤差検出手段と、
この第２の誤差検出手段から出力される誤差信号に基づいて、発振周波数の制御される第２の発振手段とを具備し、
前記第２の発振手段から出力されるクロックを、前記復元音声クロックとしたことを特徴とする音声クロック復元装置。 - 前記第１の発振手段から出力されるクロックの周波数を、ＭＰＥＧにおけるパケット伝送周波数の整数倍に設定したことを特徴とする請求項１または２記載の音声クロック復元装置。
- 前記第２の発振手段から出力されるクロックの周波数を、音声サンプリングクロックの周波数の整数倍に設定したことを特徴とする請求項１または２記載の音声クロック復元装置。
- 映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す関連情報とが入力され、前記映像クロックと前記関連情報とに基づいて前記音声クロックを復元する音声クロック復元方法において、
前記映像クロックと前記関連情報とから基準位相を生成する基準位相生成工程と、
前記復元音声クロックから帰還位相を生成する帰還位相生成工程と、
前記基準位相生成工程で生成された基準位相と、前記帰還位相生成工程で生成された帰還位相とを比較して、その差に対応する誤差信号を得る第１の誤差検出工程と、
この第１の誤差検出工程で得られた誤差信号に基づいて、第１の発振手段の発振周波数を制御する第１の発振工程と、
この第１の発振工程で制御された前記第１の発振手段の出力クロックと、前記復元音声クロックとを比較して、その差に対応する誤差信号を得る第２の誤差検出工程と、
この第２の誤差検出工程で得られた誤差信号に基づいて、第２の発振手段の発振周波数を制御する第２の発振工程とを有し、
前記第２の発振工程で制御された前記第２の発振手段の出力クロックを、前記復元音声クロックとしたことを特徴とする音声クロック復元方法。 - 映像データと、音声データと、映像クロックと、該映像クロックと音声クロックとの関係を示す基準周波数誤差情報とが入力され、前記映像クロックと前記基準周波数誤差情報とに基づいて前記音声クロックを復元する音声クロック復元方法において、
前記映像クロックと前記復元音声クロックとの関係を示す帰還周波数誤差情報を生成する帰還誤差情報生成工程と、
この帰還誤差情報生成工程で生成された帰還周波数誤差情報と、前記基準周波数誤差情報とを比較して、その差に対応する誤差信号を得る第１の誤差検出工程と、
この第１の誤差検出工程で得られた誤差信号に基づいて、第１の発振手段の発振周波数を制御する第１の発振工程と、
この第１の発振工程で制御された前記第１の発振手段の出力クロックと、前記復元音声クロックとを比較して、その差に対応する誤差信号を得る第２の誤差検出工程と、
この第２の誤差検出工程で得られた誤差信号に基づいて、第２の発振手段の発振周波数を制御する第２の発振工程とを有し、
前記第２の発振工程で制御された前記第２の発振手段の出力クロックを、前記復元音声クロックとしたことを特徴とする音声クロック復元方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216988A JP4071464B2 (ja) | 2001-07-17 | 2001-07-17 | 音声クロック復元装置及び音声クロック復元方法 |
| EP02015355A EP1280358A3 (en) | 2001-07-17 | 2002-07-10 | Audio clock restoring apparatus and audio clock restoring method |
| US10/195,437 US6670857B2 (en) | 2001-07-17 | 2002-07-16 | Audio clock restoring apparatus and audio clock restoring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216988A JP4071464B2 (ja) | 2001-07-17 | 2001-07-17 | 音声クロック復元装置及び音声クロック復元方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003032572A JP2003032572A (ja) | 2003-01-31 |
| JP4071464B2 true JP4071464B2 (ja) | 2008-04-02 |
Family
ID=19051390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001216988A Expired - Fee Related JP4071464B2 (ja) | 2001-07-17 | 2001-07-17 | 音声クロック復元装置及び音声クロック復元方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6670857B2 (ja) |
| EP (1) | EP1280358A3 (ja) |
| JP (1) | JP4071464B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4657678B2 (ja) * | 2004-10-28 | 2011-03-23 | 富士通株式会社 | 位相同期発振器 |
| US20090103897A1 (en) * | 2007-10-22 | 2009-04-23 | Min-Shu Chen | Method for synchronzing audio and video data in avi file |
| JP5350677B2 (ja) * | 2008-05-19 | 2013-11-27 | 株式会社東芝 | バス信号制御回路、及び、バス信号制御回路を備えた信号処理回路 |
| JP2013031087A (ja) | 2011-07-29 | 2013-02-07 | D & M Holdings Inc | コンテンツデータ伝送システム及びコンテンツデータ伝送方法 |
| JP2013085224A (ja) | 2011-07-29 | 2013-05-09 | D & M Holdings Inc | コンテンツデータ伝送システム及びコンテンツデータ伝送方法 |
| JP5666409B2 (ja) * | 2011-09-29 | 2015-02-12 | 株式会社ディーアンドエムホールディングス | コンテンツデータ伝送システム、コンテンツ再生装置、コンテンツ出力装置、及びコンテンツデータ伝送方法 |
| CN107230474B (zh) * | 2017-04-18 | 2020-06-09 | 福建天泉教育科技有限公司 | 一种合成音频数据的方法及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500675A (nl) * | 1985-03-11 | 1986-10-01 | Philips Nv | Am-ontvanger. |
| KR960005203B1 (ko) * | 1993-03-17 | 1996-04-22 | 현대전자산업주식회사 | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 |
| US6356313B1 (en) * | 1997-06-26 | 2002-03-12 | Sony Corporation | System and method for overlay of a motion video signal on an analog video signal |
| JP2001502157A (ja) * | 1997-08-12 | 2001-02-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マルチチャネル無線装置、無線通信システム及び分数分周比型周波数シンセサイザ |
| US6104222A (en) * | 1997-12-17 | 2000-08-15 | Sony Corporation | Flexible phase locked loop system |
| JP4410873B2 (ja) | 1999-06-01 | 2010-02-03 | キヤノン株式会社 | クロック発生装置 |
| JP2001022353A (ja) | 1999-07-08 | 2001-01-26 | Yamaha Corp | 楽音信号処理装置及び媒体 |
-
2001
- 2001-07-17 JP JP2001216988A patent/JP4071464B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-10 EP EP02015355A patent/EP1280358A3/en not_active Withdrawn
- 2002-07-16 US US10/195,437 patent/US6670857B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1280358A3 (en) | 2004-08-11 |
| EP1280358A2 (en) | 2003-01-29 |
| US20030020549A1 (en) | 2003-01-30 |
| JP2003032572A (ja) | 2003-01-31 |
| US6670857B2 (en) | 2003-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201201516A (en) | Method and data transceiving system for generating reference clock signal | |
| JP4071464B2 (ja) | 音声クロック復元装置及び音声クロック復元方法 | |
| CN106341127A (zh) | 一种视频时钟恢复的方法和装置 | |
| US7443213B2 (en) | Staged locking of two phase locked loops | |
| JP3928519B2 (ja) | ディジタル信号伝送システムおよび方法、並びに受信装置および方法 | |
| WO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| JP2007036366A (ja) | シリアル通信回路 | |
| US7847641B2 (en) | Digital phase and frequency detector | |
| US7010077B1 (en) | Gated clock recovery circuit | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JP2004056229A (ja) | 光伝送装置、および、光伝送方式 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| JP2002217881A5 (ja) | ||
| JPH10257038A (ja) | クロック同期化システム | |
| KR100200826B1 (ko) | 위상동기 일치회로 | |
| JP2003143119A (ja) | 通信装置および通信方法 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP4023350B2 (ja) | ネットワーク接続機器及びこれに用いるタイムスタンプ処理方法 | |
| JP3767966B2 (ja) | データ伝送装置 | |
| JPH09326788A (ja) | オーディオクロック位相同期システム | |
| US6647079B1 (en) | Surface acoustic wave-based clock and data recovery circuit | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JPH05103276A (ja) | 受信装置 | |
| JP2511481B2 (ja) | 画像通信装置 | |
| JPH11232795A (ja) | ビットクロック再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |