CN100454804C - 数字信号发送系统及方法、发送装置及方法、接收装置及方法 - Google Patents

数字信号发送系统及方法、发送装置及方法、接收装置及方法 Download PDF

Info

Publication number
CN100454804C
CN100454804C CNB038196042A CN03819604A CN100454804C CN 100454804 C CN100454804 C CN 100454804C CN B038196042 A CNB038196042 A CN B038196042A CN 03819604 A CN03819604 A CN 03819604A CN 100454804 C CN100454804 C CN 100454804C
Authority
CN
China
Prior art keywords
frequency
signal
clock
dividing ratio
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038196042A
Other languages
English (en)
Other versions
CN1675875A (zh
Inventor
官本胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1675875A publication Critical patent/CN1675875A/zh
Application granted granted Critical
Publication of CN100454804C publication Critical patent/CN100454804C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341—Demultiplexing of audio and video streams
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2368—Multiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Receiver Circuits (AREA)

Abstract

本发明涉及一种能够容许从视频参考时钟再现多个不同频率的音频参考时钟的数字信号发送系统和方法、发送装置和方法、以及接收装置和方法。通过分频器(51)将像素时钟分频为预定频率，并且通过相位比较器(52)来比较相位。Fs解码器(32)根据从发送方发送的表示音频时钟的频率的Fs信息来确定分频比信息P和Q，并且将它们提供给可变分频器(55、56)。结果，即使音频时钟的频率变化，VCO单元(54)的振荡频率也可以保持恒定，从而可变分频器(56)可以输出恒定频率的信号，以便将发送至相位比较器(52)的信号的频率保持恒定。本发明可适用于AV信号发送/接收装置。

Description

数字信号发送系统及方法、发送装置及方法、接收装置及方法
技术领域
本发明涉及一种数字信号发送系统及方法、发送装置及方法、接收装置及方法，尤其涉及一种用于从视频参考时钟再现音频参考时钟的装置的数字信号发送系统及方法、发送装置及方法、接收装置及方法。
背景技术
当诸如数字视频信号和数字音频信号的信号例如从发送装置发送到接收装置时，接收装置方必需再现用于处理数字视频信号的视频参考时钟和用于处理数字音频信号的音频参考时钟。
音频参考时钟的频率可以根据所发送的音频信号而不同。在这种情况下，通常在接收装置中提供多个PLL(锁相环路)电路，每个PLL用于每个频率，以便再现不同频率的音频参考时钟。这导致了结构复杂、装置尺寸大、以及成本高的问题。
发明内容
本发明是鉴于上面而设想出的，并且旨在能够通过简单的配置来再现多个频率的时钟。
根据本发明的数字信号发送系统的特征在于，所述发送装置包括：时钟产生部件，用于产生第一时钟和第二时钟；频率信息输出部件，用于输出与第一时钟的频率相关的频率信息；第一信号处理部件，用于根据由时钟产生部件产生的第一时钟来处理第一信号并输出第一数字信号；第二信号处理部件，用于根据由时钟产生部件产生的第二时钟来处理第二信号并输出第二数字信号；发送部件，用于发送由时钟产生部件产生的第二时钟、由频率信息输出部件输出的频率信息、由第一信号处理部件输出的第一数字信号、和由第二信号处理部件输出的第二数字信号；和所述接收装置包括：接收部件，用于接收由发送部件发送的信号；分频比(division ratio)信息产生部件，用于根据从由接收部件接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和时钟再现部件，用于根据从由接收部件接收的信号中提取的第二时钟和分频比信息来再现第一时钟。
根据本发明的数字信号发送方法特征在于，所述发送装置的发送方法包括：时钟产生步骤，用于产生第一时钟和第二时钟；频率信息输出步骤，用于输出与第一时钟的频率相关的频率信息；第一信号处理步骤，用于根据由时钟产生步骤的处理产生的第一时钟来处理第一信号并输出第一数字信号；第二信号处理步骤，用于根据由时钟产生步骤的处理产生的第二时钟来处理第二信号并输出第二数字信号；发送步骤，用于发送由时钟产生步骤的处理产生的第二时钟、由频率信息输出步骤的处理输出的频率信息、由第一信号处理步骤的处理输出的第一数字信号、和由第二信号处理步骤的处理输出的第二数字信号；和所述接收装置的接收方法包括：接收步骤，用于接收由发送步骤的处理发送的信号；分频比信息产生步骤，用于根据从由接收步骤的处理接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和时钟再现步骤，用于根据从由接收步骤的处理接收的信号中提取的第二时钟和分频比信息来再现第一时钟。
根据本发明的数字信号发送系统和方法，在发送装置方，产生第一时钟和第二时钟，输出与第一时钟的频率相关的频率信息，根据所产生的第一时钟和频率信息来处理第一信号，并且根据第二时钟来处理第二信号。向接收装置发送第二时钟、频率信息、所处理的第一数字信号、和所处理的第二数字信号。在接收装置方，根据从所接收的信号中提取的频率信息而产生表示分频比的分频比信息，并且根据从所接收的信号提取的第二时钟和分频比信息来再现第一时钟。
根据本发明的发送装置的特征在于包括：时钟产生部件，用于产生第一时钟和第二时钟；频率信息输出部件，用于输出与第一时钟的频率相关的频率信息；第一信号处理部件，用于根据由时钟产生部件产生的第一时钟来处理第一信号并输出第一数字信号；第二信号处理部件，用于根据由时钟产生部件产生的第二时钟来处理第二信号并输出第二数字信号；和发送部件，用于发送由时钟产生部件产生的第二时钟、由频率信息输出部件输出的频率信息、由第一信号处理部件输出的第一数字信号、和由第二信号处理部件输出的第二数字信号
根据本发明的发送方法的特征在于包括：时钟产生步骤，用于产生第一时钟和第二时钟；频率信息输出步骤，用于输出与第一时钟的频率相关的频率信息；第一信号处理步骤，用于根据由时钟产生步骤的处理产生的第一时钟来处理第一信号并输出第一数字信号；第二信号处理步骤，用于根据由时钟产生步骤的处理产生的第二时钟来处理第二信号并输出第二数字信号；和发送步骤，用于发送由时钟产生步骤的处理产生的第二时钟、由频率信息输出步骤的处理输出的频率信息、由第一信号处理步骤的处理输出的第一数字信号、和由第二信号处理步骤的处理输出的第二数字信号。
根据本发明的发送装置和方法，产生第一时钟和第二时钟，输出与第一时钟的频率相关的频率信息，根据所产生的第一时钟和频率信息来处理第一信号，并且根据第二时钟来处理第二信号。发送第二时钟、频率信息、所处理的第一数字信号、和所处理的第二数字信号。
根据本发明的接收装置的特征在于包括：接收部件，用于接收第一数字信号、第二数字信号、与第一时钟相关的频率信息、包括第二时钟的信号，所有这些信号是从发送装置发送的；分频比信息产生部件，用于根据从由接收部件接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和时钟再现部件，用于根据从由接收部件接收的第二时钟和由分频比信息产生部件产生的分频比信息来再现第一时钟。
所述时钟再现部件包括：第一分频部件，用于以第一分频比对从由接收部件接收的信号中提取的第二时钟进行分频，并且产生参考频率的信号；相位比较部件，用于将由第一分频部件产生的参考频率的信号的相位与比较频率的信号的相位进行比较，并且输出相位误差信号；平滑部件，用于平滑由相位比较部件输出的误差信号；振荡部件，用于振荡根据来自平滑部件的输出而控制的恒定频率的信号；第二分频部件，用于根据由分频比信息产生部件产生的分频比信息，以第二分频比分频由振荡部件振荡的恒定频率的信号；第三分频部件，用于根据由分频比信息产生部件产生的分频比信息，以第三分频比分频由第二分频部件产生的信号；和第四分频部件，用于以第四分频比分频由第三分频部件产生的信号，并且产生比较频率的信号。
根据本发明的接收方法的特征在于包括：接收步骤，用于接收第一数字信号、第二数字信号、与第一时钟相关的频率信息、和包括第二时钟的信号，所有这些信号是从发送装置发送的；分频比信息产生步骤，用于根据从由接收步骤的处理接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和时钟再现步骤，用于根据由接收步骤的处理接收的第二时钟和由分频比信息产生步骤的处理产生的分频比信息来再现第一时钟。
所述时钟再现步骤包括：第一分频步骤，用于以第一分频比对从由接收步骤的处理接收的信号中提取的第二时钟进行分频，并且产生参考频率的信号；相位比较步骤，用于将由第一分频步骤的处理产生的参考频率的信号的相位与比较频率的信号的相位进行比较，并且输出相位误差信号；平滑步骤，用于平滑由相位比较步骤的处理产生的误差信号；振荡步骤，用于根据由平滑步骤的处理平滑的信号来振荡恒定频率的信号；第二分频步骤，用于根据由分频比信息产生步骤的处理产生的分频比信息，以第二分频比分频由振荡步骤的处理振荡的恒定频率的信号；第三分频步骤，用于根据由分频比信息产生步骤的处理产生的分频比信息，以第三分频比分频由第二分频步骤的处理产生的信号；和第四分频步骤，用于以第四分频比分频由第三分频步骤的处理产生的信号，用以产生比较频率的信号。
根据本发明的接收装置和方法，根据从所接收的信号中提取的频率信息来产生表示分频比的分频比信息，并且根据所接收的第二时钟和分频比信号来再现第一时钟。
附图说明
图1是示出应用本发明的数字信号发送系统的一个实施例的配置方框图。
图2是示出图1所示的音频PLL单元的配置方框图。
图3是采样频率和分频比的组合的图。
图4是示出图1所示的发送装置的发送处理的流程图。
图5是示出图1所示的接收装置的接收处理的流程图。
图6是示出图2所示的音频PLL单元的操作的流程图。
具体实施方式
下面将参考附图来描述本发明的实施例。图1示出了根据本发明的数字信号发送系统的实施例的配置。顺便提及，系统一词是指多个装置的逻辑集合，而不必在相同的外壳中包含所有装置。如图所示，在该系统中，发送数字信号的发送装置1经由电缆3连接到接收数字信号的接收装置2。发送装置1由机顶盒、DVD(数字多用途/视频盘)播放器等组成，以及接收装置2由电视调谐器、监视器等组成。
发送装置1包括PLL(锁相环路)单元11和Fs选择单元12，该PLL单元11用于产生像素时钟和音频时钟，该Fs选择单元12用于选择采样频率Fs并输出关于采样频率Fs的信息的Fs信息。发送装置1还包括用于处理音频信号并输出数字音频数据的音频信号处理单元13，以及用于处理视频信号并输出数字视频数据的视频信号处理单元14。发送装置1还包括调制单元15，其用于调制和发送像素时钟、Fs信息、数字音频数据和数字视频数据。
接收装置2包括解调单元31，其用于接收和解调从发送装置1发送的信号并输出像素时钟、Fs信息、音频数据和视频数据。接收装置2还包括Fs解码器32和音频PLL单元33，该Fs解码器32用于根据从解调单元31提取的Fs信息来产生分频比信息值P和Q，该音频PLL33单元用于根据值P和Q从解调单元31提取的像素时钟中再现音频时钟。接收装置2还包括用于处理数字视频信号的视频信号处理单元34和用于处理数字音频数据的音频信号处理单元35。
音频PLL单元33的配置如图2所示，音频PLL单元33包括分频器51和相位比较器52，该分频器51用于分频从解调单元31提取的像素时钟并输出参考频率信号Fr，该相位比较器52用于将参考频率信号Fr的相位与比较频率信号Fc的相位进行比较以便输出相位误差信号。音频PLL单元33还包括环路滤波器单元53和VCO(压控振荡器)单元54，该环路滤波器单元用于平滑从相位比较器52输出的误差信号，该VCO单元用于产生根据从环路滤波器单元53输出的控制电压而控制的恒定频率的信号Fo。
在下面的描述中，Fr、Fc和Fo被用作表示信号类型的符号以及表示相应频率的符号。其他信号以相同的方式来表示。
另外，音频PLL单元33还包括：可变分频器55，用于根据从Fs解码器32输出的值P对从VCO单元54输出的信号Fo进行分频，并输出384Fs频率的音频时钟；和可变分频器56，用于根据从Fs解码器输出的值Q对384Fs频率的音频时钟进行分频，并输出恒定频率的信号Fm。音频PLL单元33还包括用于分频信号Fm并输出比较频率的信号Fc的分频器57。
假设不同的采样频率值FS由Fs1、Fs2、Fs3等等来表示，如果信号Fo的频率是采样频率Fs1、Fs2、Fs3等等的公倍数的384倍，则信号Fo a384Fs1、b384Fs2、c384Fs3等等的值变得相同。换句话说，满足关系a384Fs1＝b384Fs2＝c384Fs3…(a、b、c…是正整数)。在这种情况下，当频率Fo的值被a、b、c等分别相除时，得到的值分别是384Fs1、384Fs2、384Fs3等。
换句话说，通过将每个384Fs与其公倍数Fo，例如a、b、c等的比率选择为可变分频器55的分频比P，频率Fo不管采样频率Fs如何都可以保持恒定。
另外，如果频率Fm是频率Fs1、Fs2、Fs3等等的公约数的384倍，则关系是384Fs1＝1Fm，384Fs2＝mFm，384Fs3＝nFm等(1、m、n…是正整数)。这样，当384Fs1、384Fs2、384Fs3等被1、m、n等相除时，结果是Fm。
通过将384Fs1、384Fs2、384Fs3等与其公约数Fm，例如1、m、n等的比率选择为可变分频器56的分频比Q，不管Fs如何，Fm都可以保持恒定。
在下面的描述中使用了实际数值的示例。假设像素时钟是27MHz，分频器51的分频比(固定)为27000，分频器57的分频比(固定)为6144，参考频率信号Fr的频率是1kHz，比较频率信号Fc的频率是1kHz。假设采样频率Fs是以下三个中的一个：96kHz、48kHz和32kHz。假设VCO单元54产生的信号Fo的频率是36.864MHz，换句话说是这三种Fs的最小公倍数(96kHz)的384倍。假设从可变分频器56输出的信号Fm的频率是6.144MHz，这是三个采样频率Fs的384倍的最大公约数(36.864MHz、18.432MHz、12.288MHz)。
图3示出了根据数值的示例的P、Q和Fs的值。通过以这种方式选择Fs、P和Q，即使Fs改变，Fo和Fm也可以保持恒定。
换句话说，当Fs是96kHz时，P被设定为1，Q被设定为6。当Fs是48kHz时，P被设定为2，Q被设定为3。当Fs是32kHz时，P被设定为3，Q被设定为2。
尽管在该优选实施例中Fs解码器32根据为采样频率信息的Fs信息来产生分频比信息、P和Q，但是也能够直接发送P和Q，而不是发送从发送装置10发送Fs信息。
接着，参考图4中的流程图，将描述发送装置1的发送处理。在步骤s1，Fs选择单元12根据来自用户的指令选择将被使用的音频采样频率Fs，即96kHz、48kHz和32kHz中的一个。在步骤S2，PLL单元11产生像素时钟，同时，产生与像素时钟同步的音频时钟。在步骤S3，视频信号处理单元14根据由PLL单元11产生的像素时钟来处理视频信号，并且输出作为数字视频数据的信号。在步骤S4，音频信号处理单元13根据由PLL单元11产生的音频时钟来处理音频信号，并且输出作为数字音频数据的信号。
在步骤S5，调制单元15调制从视频信号处理单元14输出的数字视频数据、从音频信号处理单元13输出的数字音频数据、从PLL单元11输出的像素时钟、以及从Fs选择单元12输出的Fs信息，并且经由电缆3将它们发送至接收装置2。
接着，参考图5中的流程图，将描述接收装置2的接收处理。在步骤S21，解调单元31解调经由电缆3从发送装置1接收的信息，并提取数字视频数据、数字音频数据、像素时钟、和Fs信息。在步骤S22，Fs解码器32根据从解调单元31输出的Fs信息来产生P和Q，该P和Q是将被提供给可变分频器55和可变分频器56的分频比信息，并且将它们输出至音频PLL单元33。换句话说，如图3所示，当Fs信息表示96kHz时，P被设定为1，Q被设定为6。当Fs信息表示48kHz时，P被设定为2，Q被设定为3。当Fs信息表示32kHz时，P被设定为3，Q被设定为2。
在步骤S23，音频PLL单元33根据从Fs解码器32提供的分频比信息P和Q对从解调单元31提供的像素时钟进行分频，并且再现音频时钟。以后将参考图6中的流程图来描述处理的细节。
在步骤S24，视频信号处理单元34根据从解调单元31提供的像素时钟对从解调单元31提供的视频数据进行处理。在步骤S25，音频信号处理单元35根据从音频PLL单元33提供的音频时钟对从解调单元31提供的音频数据进行处理。
接着，参考图6中的流程图，将描述音频PLL单元33的音频时钟再现处理。在步骤S31，分频器51对从解调单元31提供的像素时钟进行分频，并且输出参考频率信号Fr。在步骤S32，相位比较器52将从分频器51输出的参考频率信号Fr的相位与从分频器57输出的比较频率信号Fc的相位进行比较，并且输出相位误差信号。在步骤S33，环路滤波器单元53平滑从相位比较器输出的误差信号并且输出VCO单元54的控制电压。在步骤S34，VCO单元54输出根据环路滤波器单元53控制的恒定频率的信号Fo。
在步骤S35，可变分频器55根据从Fs解码器32提供的分频比信息P对从VCO单元54输出的恒定频率的信号Fo进行分频，并且输出音频时钟384Fs。在步骤S36，可变分频器56根据从Fs解码器32提供的分频比信息Q对从可变分频器55输出的音频时钟384Fs进行分频，并且输出恒定频率的信号Fm。在步骤S37，分频器57对从可变分频器56输出的恒定频率的信号Fm进行分频，并且将比较频率信号Fc输出至相位比较器52。
将使用实际数值的示例来更详细地描述上述的音频PLL单元33的操作。当像素时钟是27MHz和分频器51的分频比(固定)为27000时，可变分频器51的输出，换句话说，参考频率信号Fr的频率是1kHz(＝27000kHz/27000)。当由VCO单元54产生的信号Fo的频率是36.864MHz和采样频率Fs是961kHz时，可变分频器55的分频比P被设定为1，如图3所示，可变分频器55的输出信号的频率被设定为36.864MHz(384×96kHz)。可变分频器56的分频比Q被设定为6，可变分频器56的输出信号的频率Fm被设定为6.144MHz(36.864MHz/6)。当分频器57的分频比(固定)为6144时，比较频率信号Fc的频率是1kHz(＝6144kHz/6144)，这等于参考频率信号Fr的频率。
另外，如果采样频率Fs是48kHz，则可变分频器55的分频比P被设定为2，如图3所示，并且可变分频器55的输出信号的频率是18.432MHz(＝36.864MHz/2＝384×48kHz)。可变分频器56的分频比Q被设定为3，可变分频器56的输出信号的频率Fm也被设定为6.144MHz(18.432MHz/3)。
而且，当采样频率Fs是32kHz时，可变分频器55的分频比被设定为如图3所示的3，并且可变分频器55的输出信号的频率是12.288MHz(＝36.864MHz/3＝384×32kHz)。可变分频器56的分频比Q被设定为2，可变分频器56的输出信号的频率Fm被设定为6.144MHz(＝12.288MHz/2)。
如上所述，即使采样频率Fs的值变化，VCO单元54的输出信号的频率Fo和可变分频器56的输出信号的频率Fm保持不变，结果，比较频率信号Fc的频率保持恒定。
顺便提及，尽管在上面的说明中音频时钟频率的数目为三，但是当音频时钟频率的数目为二或四、或更多时也可以应用本发明。
如上所述，即使发送方的采样频率变化，在接收方也可以使用普通VCO。另外，即使在发送方采样频率变化，在接收方比较信号的频率也可以保持恒定。例如，当视频数字数据和音频数字数据被同时发送时，可以建立相对便宜的小系统来允许接收方从视频参考时钟再现音频参考时钟。这消除了发送音频参考时钟的需要，因此提高了发送效率。
应当注意，在本说明书中执行上述处理顺序的步骤不仅包括根据所描述的步骤的顺序按时间顺序执行的处理，还包括不必按时间顺序执行但有时以并行或单独执行的处理。
尽管上面描述了视频信号和音频信号的处理示例，但是本发明也可应用于其他信号的处理。
工业实用性
如上所述，根据本发明的第一实施例，可以实现其中接收装置能够产生多个不同频率的第一时钟。尤其是，能够实现结构简单、便宜、体积小的系统。
根据本发明的第二实施例，可以实现其中允许接收装置产生多个不同频率的第一时钟的系统。尤其是，能够实现使接收装置结构简单、便宜、体积小的发送装置。
根据本发明的第三实施例，可以产生多个不同频率的第一时钟。尤其是在不使结构复杂、体积大、昂贵的情况下，能够产生这样的时钟。

Claims (8)

1.一种数字信号发送系统，包括发送装置和接收装置，所述数字信号发送系统特征在于：
所述发送装置包括：
时钟产生部件，用于产生第一时钟和第二时钟；
频率信息输出部件，用于输出与第一时钟的频率相关的频率信息；
第一信号处理部件，用于根据由时钟产生部件产生的第一时钟来处理第一信号并输出第一数字信号；
第二信号处理部件，用于根据由时钟产生部件产生的第二时钟来处理第二信号并输出第二数字信号；
发送部件，用于发送由时钟产生部件产生的第二时钟、由频率信息输出部件输出的频率信息、由第一信号处理部件输出的第一数字信号、和由第二信号处理部件输出的第二数字信号；和
所述接收装置包括：
接收部件，用于接收由发送部件发送的信号；
分频比信息产生部件，用于根据从由接收部件接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和
时钟再现部件，用于根据从由接收部件接收的信号中提取的第二时钟和分频比信息来再现第一时钟；
其中所述时钟再现部件通过对给定频率的信号分频来产生比较频率的信号，所述给定频率的信号是根据通过对第二时钟分频产生的参考频率的信号的相位与比较频率的相位的比较结果而产生的。
2.一种用于数字信号发送系统的数字信号发送方法，所述数字信号发送系统包括发送装置和接收装置，所述数字信号发送方法特征在于：
所述发送装置的发送方法包括：
时钟产生步骤，用于产生第一时钟和第二时钟；
频率信息输出步骤，用于输出与第一时钟的频率相关的频率信息；
第一信号处理步骤，用于根据由时钟产生步骤的处理产生的第一时钟来处理第一信号并输出第一数字信号；
第二信号处理步骤，用于根据由时钟产生步骤的处理产生的第二时钟来处理第二信号并输出第二数字信号；
发送步骤，用于发送由时钟产生步骤的处理产生的第二时钟、由频率信息输出步骤的处理输出的频率信息、由第一信号处理步骤的处理输出的第一数字信号、和由第二信号处理步骤的处理输出的第二数字信号；和
所述接收装置的接收方法包括：
接收步骤，用于接收由发送步骤的处理发送的信号；
分频比信息产生步骤，用于根据从由接收步骤的处理接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和
时钟再现步骤，用于根据从由接收步骤的处理接收的信号中提取的第二时钟和分频比信息来再现第一时钟；
其中在时钟再现步骤，比较频率的信号是通过对给定频率的信号分频而产生，所述给定频率的信号是根据通过对第二时钟分频产生的参考频率的信号的相位与比较频率的相位的比较结果而产生的。
3.一种用于发送第一数字信号和第二数字信号的发送装置，所述发送装置的特征在于包括：
时钟产生部件，用于产生第一时钟和第二时钟；
频率信息输出部件，用于输出与第一时钟的频率相关的频率信息；
第一信号处理部件，用于根据由时钟产生部件产生的第一时钟来处理第一信号并输出第一数字信号；
第二信号处理部件，用于根据由时钟产生部件产生的第二时钟来处理第二信号并输出第二数字信号；和
发送部件，用于发送由时钟产生部件产生的第二时钟、由频率信息输出部件输出的频率信息、由第一信号处理部件输出的第一数字信号、和由第二信号处理部件输出的第二数字信号。
4.一种用于发送第一数字信号和第二数字信号的发送装置的发送方法，所述发送方法的特征在于包括：
时钟产生步骤，用于产生第一时钟和第二时钟；
频率信息输出步骤，用于输出与第一时钟的频率相关的频率信息；
第一信号处理步骤，用于根据由时钟产生步骤的处理产生的第一时钟来处理第一信号并输出第一数字信号；
第二信号处理步骤，用于根据由时钟产生步骤的处理产生的第二时钟来处理第二信号并输出第二数字信号；和
发送步骤，用于发送由时钟产生步骤的处理产生的第二时钟、由频率信息输出步骤的处理输出的频率信息、由第一信号处理步骤的处理输出的第一数字信号、和由第二信号处理步骤的处理输出的第二数字信号。
5.一种用于接收第一数字信号和第二数字信号的接收装置，所述接收装置的特征在于包括：
接收部件，用于接收第一数字信号、第二数字信号、与第一时钟相关的频率信息、以及包括第二时钟的信号，所有这些信号是从发送装置发送的；
分频比信息产生部件，用于根据从由接收部件接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和
时钟再现部件，用于根据从由接收部件接收的第二时钟和由分频比信息产生部件产生的分频比信息来再现第一时钟；
其中所述时钟再现部件通过对给定频率的信号分频来产生比较频率的信号，所述给定频率的信号是根据通过对第二时钟分频产生的参考频率的信号的相位与比较频率的相位的比较结果而产生的。
6.根据权利要求5所述的接收装置，其特征在于所述时钟再现部件进一步包括：
第一分频部件，用于以第一分频比对从由接收部件接收的信号中提取的第二时钟进行分频，并且产生参考频率的信号；
相位比较部件，用于将由第一分频部件产生的参考频率的信号的相位与比较频率的信号的相位进行比较，并且输出相位误差信号；
平滑部件，用于平滑由相位比较部件输出的误差信号；
振荡部件，用于振荡根据来自平滑部件的输出而控制的恒定频率的信号；
第二分频部件，用于根据由分频比信息产生部件产生的分频比信息，以第二分频比分频由振荡部件振荡的恒定频率的信号；
第三分频部件，用于根据由分频比信息产生部件产生的分频比信息，以第三分频比分频由第二分频部件产生的信号；和
第四分频部件，用于以第四分频比分频由第三分频部件产生的信号，并且产生比较频率的信号。
7.一种用于接收第一数字信号和第二数字信号的接收装置的接收方法，所述接收方法的特征在于包括：
接收步骤，用于接收第一数字信号、第二数字信号、与第一时钟相关的频率信息、和包括第二时钟的信号，所有这些信号是从发送装置发送的；
分频比信息产生步骤，用于根据从由接收步骤的处理接收的信号中提取的频率信息来产生分频比信息，所述分频比信息表示分频比；和
时钟再现步骤，用于根据由接收步骤的处理接收的第二时钟和由分频比信息产生步骤的处理产生的分频比信息来再现第一时钟；
其中在时钟再现步骤中，比较频率的信号是通过对给定频率的信号分频而产生，所述给定频率的信号是根据通过对第二时钟分频产生的参考频率的信号的相位与比较频率的相位的比较结果而产生的。
8.根据权利要求7所述的接收方法，其特征在于所述时钟再现步骤进一步包括：
第一分频步骤，用于以第一分频比对从由接收步骤的处理接收的信号中提取的第二时钟进行分频，并且产生参考频率的信号；
相位比较步骤，用于将由第一分频步骤的处理产生的参考频率的信号的相位与比较频率的信号的相位进行比较，并且产生相位误差信号；
平滑步骤，用于平滑由相位比较步骤的处理产生的误差信号；
振荡步骤，用于根据由平滑步骤的处理平滑的信号来振荡恒定频率的信号；
第二分频步骤，用于根据由分频比产生步骤的处理产生的分频比信息，以第二分频比分频由振荡步骤的处理振荡的恒定频率的信号；
第三分频步骤，用于根据由分频比产生步骤的处理产生的分频比信息，以第三分频比分频由第二分频步骤的处理产生的信号；和
第四分频步骤，用于以第四分频比分频由第三分频步骤的处理产生的信号，并且产生比较频率的信号。
CNB038196042A 2002-08-21 2003-08-21 数字信号发送系统及方法、发送装置及方法、接收装置及方法 Expired - Fee Related CN100454804C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002240041A JP3928519B2 (ja) 2002-08-21 2002-08-21 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
JP240041/2002 2002-08-21

Publications (2)

Publication Number Publication Date
CN1675875A CN1675875A (zh) 2005-09-28
CN100454804C true CN100454804C (zh) 2009-01-21

Family

ID=31943923

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038196042A Expired - Fee Related CN100454804C (zh) 2002-08-21 2003-08-21 数字信号发送系统及方法、发送装置及方法、接收装置及方法

Country Status (6)

Country Link
US (1) US7528891B2 (zh)
EP (1) EP1533936A4 (zh)
JP (1) JP3928519B2 (zh)
KR (1) KR101014057B1 (zh)
CN (1) CN100454804C (zh)
WO (1) WO2004019546A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
JP4452136B2 (ja) * 2004-03-30 2010-04-21 株式会社日立製作所 データ同期再生装置及び端末装置
JP4683047B2 (ja) * 2005-05-31 2011-05-11 日本電気株式会社 デバイス間の信号伝達方法および装置
US8213489B2 (en) * 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7773733B2 (en) 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
JP4737683B2 (ja) * 2006-06-22 2011-08-03 ルネサスエレクトロニクス株式会社 シリアル伝送システム、伝送装置、及びシリアル伝送方法
JP4315462B1 (ja) 2008-04-23 2009-08-19 シリコンライブラリ株式会社 オーディオ参照クロックを生成可能な受信装置
EP2187522A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Divider circuitry
US8185079B2 (en) * 2010-08-12 2012-05-22 General Electric Company Frequency estimation immune to FM clicks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123503A (zh) * 1994-03-09 1996-05-29 三星电子株式会社 在用于恢复电视信号中数据的数字接收机中的时钟再生
JPH09284126A (ja) * 1996-04-15 1997-10-31 Sony Corp Ｐｌｌ回路及びデコーダ装置
JPH11191759A (ja) * 1997-12-25 1999-07-13 Nec Eng Ltd 標本化クロック再生回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140284A (en) * 1991-02-20 1992-08-18 Telefonaktiebolaget L M Ericsson Broad band frequency synthesizer for quick frequency retuning
JPH05199498A (ja) 1992-01-21 1993-08-06 Sony Corp クロツク発生回路
JP3052585B2 (ja) * 1992-07-10 2000-06-12 松下電器産業株式会社 データ送信装置とデータ受信装置
US5506932A (en) * 1993-04-16 1996-04-09 Data Translation, Inc. Synchronizing digital audio to digital video
US5703557A (en) * 1993-07-08 1997-12-30 Tokin Corporation Noise absorbing device
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
US5703537A (en) 1996-07-03 1997-12-30 Microclock Incorporated Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals
KR100198785B1 (ko) * 1996-10-07 1999-06-15 정선종 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법
US5933058A (en) * 1996-11-22 1999-08-03 Zoran Corporation Self-tuning clock recovery phase-locked loop circuit
JPH10290378A (ja) * 1997-04-16 1998-10-27 Sony Corp クロック発生装置
JP3465218B2 (ja) * 1997-09-12 2003-11-10 日本電気エンジニアリング株式会社 符号化装置及び復号化装置
US6151076A (en) * 1998-02-10 2000-11-21 Tektronix, Inc. System for phase-locking a clock to a digital audio signal embedded in a digital video signal
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
JP3267260B2 (ja) * 1999-01-18 2002-03-18 日本電気株式会社 位相同期ループ回路及びそれを使用した周波数変調方法
JP4410873B2 (ja) 1999-06-01 2010-02-03 キヤノン株式会社 クロック発生装置
JP4129711B2 (ja) 1999-10-26 2008-08-06 ヤマハ株式会社 Ｐｌｌ回路
JP2001244923A (ja) 2000-02-29 2001-09-07 Toyo Commun Equip Co Ltd クロック生成回路
WO2002025946A1 (fr) * 2000-09-25 2002-03-28 Matsushita Electric Industrial Co., Ltd. Systeme de transmission de signaux, emetteur de signaux et recepteur de signaux
US20020118762A1 (en) * 2000-12-20 2002-08-29 Shakiba Mohammad Hossein Digital audio transmission over a digital visual interface (DVI) link
JP3883812B2 (ja) 2001-01-15 2007-02-21 三洋電機株式会社 Ｐｌｌ回路
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
CA2425654C (en) * 2002-04-16 2006-04-11 Research In Motion Limited Frequency divider system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123503A (zh) * 1994-03-09 1996-05-29 三星电子株式会社 在用于恢复电视信号中数据的数字接收机中的时钟再生
JPH09284126A (ja) * 1996-04-15 1997-10-31 Sony Corp Ｐｌｌ回路及びデコーダ装置
JPH11191759A (ja) * 1997-12-25 1999-07-13 Nec Eng Ltd 標本化クロック再生回路

Also Published As

Publication number Publication date
EP1533936A4 (en) 2008-05-28
JP3928519B2 (ja) 2007-06-13
US7528891B2 (en) 2009-05-05
JP2004080557A (ja) 2004-03-11
CN1675875A (zh) 2005-09-28
EP1533936A1 (en) 2005-05-25
US20060209969A1 (en) 2006-09-21
KR101014057B1 (ko) 2011-02-14
WO2004019546A1 (ja) 2004-03-04
KR20050058405A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
CN101321294B (zh) 具精确追踪机制的声音时钟再生器
CN100442836C (zh) 数字传输系统和时钟再现设备
CN100454804C (zh) 数字信号发送系统及方法、发送装置及方法、接收装置及方法
US6553086B1 (en) Method and apparatus for recording time information for digital data streams
CN1081043A (zh) 正交相位响应载波恢复的方法和装置
US5117195A (en) Data referenced demodulation of multiphase modulated data
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
EP0493607B1 (en) Clock regenerating circuit
EP0671848A1 (en) Automatic digital frequency control circuit
CN1723444B (zh) 在固定速率取样模式下使用同步取样设计的方法
JP4345778B2 (ja) ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法
KR100209460B1 (ko) 다수의 텔레비전 신호방식에 대응하는 텔레비전 수상기용의 디지탈 발진회로
JP4519746B2 (ja) クロック生成回路、およびそれを搭載した電子機器
US7847864B1 (en) All digital radio frequency modulator
JPH10290378A (ja) クロック発生装置
US5684914A (en) Digital carrier generator for frequency band conversion of color signals
JP3244437B2 (ja) クロック発生回路および方法
KR100233535B1 (ko) 디지탈 오디오 입력 지터 제거 장치
JPH11136037A (ja) Ｆｍ復調回路
JPS637050A (ja) 高速タイミング抽出回路
JPH08329604A (ja) デジタルオーディオインターフェース
JPH0653822A (ja) ダブルｐｌｌ装置
JP2005269485A (ja) クロック回路を有する通信装置
JP2005167747A (ja) 映像復号化装置
JPH05183588A (ja) デジタル波形スムーザー回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20150821

EXPY Termination of patent right or utility model