CN114594821A - 基准源电路及电子设备 - Google Patents

基准源电路及电子设备 Download PDF

Info

Publication number
CN114594821A
CN114594821A CN202210214978.2A CN202210214978A CN114594821A CN 114594821 A CN114594821 A CN 114594821A CN 202210214978 A CN202210214978 A CN 202210214978A CN 114594821 A CN114594821 A CN 114594821A
Authority
CN
China
Prior art keywords
terminal
nmos transistor
voltage
transistor
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210214978.2A
Other languages
English (en)
Other versions
CN114594821B (zh
Inventor
王远飞
黄沫
路延
马许愿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Um Zhuhai Research Institute
University of Macau
Original Assignee
Um Zhuhai Research Institute
University of Macau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Um Zhuhai Research Institute, University of Macau filed Critical Um Zhuhai Research Institute
Priority to CN202210214978.2A priority Critical patent/CN114594821B/zh
Publication of CN114594821A publication Critical patent/CN114594821A/zh
Application granted granted Critical
Publication of CN114594821B publication Critical patent/CN114594821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种基准源电路及电子设备，涉及集成电路技术领域，基准源电路包括电压电流基准产生模块，电压电流基准产生模块包括第一PMOS管、第二PMOS管、第二镜像电流器、NMOS分压支路、第一电阻、第一电容、第五NMOS管和第六NMOS管。本发明通过电压电流基准产生模块和频率基准产生模块可以产生基准电流信号、基准电压信号和基准频率信号，电路结构简单，电压电流基准产生模块无需使用消耗功率的运算放大器，有利于降低功耗。

Description

基准源电路及电子设备
技术领域
本发明涉及集成电路技术领域，特别涉及一种基准源电路及电子设备。
背景技术
在集成电路中，通常提供一个基准源来确保电路的可靠运行。相关技术中，一般的基准源电路只用于产生一种基准信号(如电流基准信号或电压基准信号)，少数基准源电路利用NMOS管的零温度系数特性可以同时产生电流和电压两种基准，以提供二合一超低功耗基准信号，但仍然不能满足部分场合的应用需求。另外，相关技术的二合一超低功耗基准电路虽然可以减少运算放大器的使用，但是对于纳安级别的电流基准源而言则需要超大阻值(百兆欧姆)的电阻来实现，这会增加功耗和面积成本。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基准源电路及电子设备，能够降低功耗和节省面积成本。
一方面，本发明实施例提供一种基准源电路，包括电压电流基准产生模块，所述电压电流基准产生模块包括第一PMOS管、第二PMOS管、第一电阻、第一电容、第五NMOS管、第六NMOS管、第二镜像电流器和NMOS分压支路，所述第一PMOS管的源端和所述第二PMOS管的源端用于连接第一工作电压点，所述第二PMOS管的栅端和漏端相连，且所述第二PMOS管的栅端与所述第一PMOS管的栅端连接，所述第一电阻的第一端与所述第一PMOS管的漏端连接；所述第一电容的第一端与所述第一电阻的第二端连接，所述第五NMOS管的漏端与所述第一电容的第二端连接，所述第五NMOS管的栅端用于接收第一频率信号，所述第六NMOS管的漏端与所述第一电容的第一端连接，所述第六NMOS管的源端与所述第一电容的第二端连接，所述第六NMOS管的栅端用于接收第二频率信号，所述第二频率信号和所述第一频率信号为频率相同的非交叠信号，所述第二镜像电流器的第一端与所述第五NMOS管的源端连接，所述第二镜像电流器的第二端与所述第二PMOS管的漏端连接，所述第二镜像电流器的参考电压端用于连接第二工作电压点，所述第二镜像电流器的第一端用于输出基准电压信号，所述第二镜像电流器的第二端用于输出基准电流信号，所述NMOS分压支路的第一端与所述第一PMOS管的漏极连接，所述NMOS分压支路的第二端与所述第二镜像电流器的参考电压端连接。
根据本发明的一些实施例，所述基准源电路还包括频率基准产生模块和非交叠信号产生模块，所述频率基准产生模块具有第一输入端、第一电压端、第二电压端和输出端，所述频率基准产生模块的第一输入端与所述第二PMOS管的栅端连接，所述频率基准产生模块的第一电压端用于连接所述第一工作电压点，所述频率基准产生模块的第二电压端用于连接所述第二工作电压点，所述频率基准产生模块的输出端用于输出基准频率信号，所述非交叠信号产生模块的输入端与所述频率基准产生模块的输出端连接，所述非交叠信号产生模块的第一输出端与所述第五NMOS管的栅端连接，所述非交叠信号产生模块的第二输出端与所述第六NMOS的栅端连接。
根据本发明的一些实施例，所述第一PMOS管和所述第二PMOS管的宽长比的比值为二比一。
根据本发明的一些实施例，所述NMOS分压支路包括第一NMOS管和第二NMOS管，所述第一NMOS管的栅端和漏端相连，且所述第一NMOS管的漏端与所述第一PMOS管的漏端连接，所述第一NMOS管的源端与所述第二NMOS管的漏端连接，所述第二NMOS管的漏端和栅端相连，所述第二NMOS管的源端和所述第二镜像电流器的参考电压端连接。
根据本发明的一些实施例，所述第二镜像电流器包括第三NMOS管和第四NMOS管，所述第三NMOS管的栅端和漏端连接，且所述第三NMOS管的栅端与所述第四NMOS管的栅端连接，所述第三NMOS管的漏端与所述第五NMOS管的源端连接，所述第四NMOS管的漏端与所述第二PMOS管的漏端连接，所述第三NMOS管的源端和所述第四NMOS管的源端连接，并用于连接所述第二工作电压。
根据本发明的一些实施例，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管具有相同的宽长比。
根据本发明的一些实施例，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管具有相同的结构，其中，所述第一NMOS管包括多个串联的子NMOS管。
根据本发明的一些实施例，所述频率基准产生模块包括第三PMOS管、第二电容、比较器、缓冲器、第七NMOS管和D触发器，所述第三PMOS管的栅端用作所述频率基准产生模块的第一输入端，所述第三PMOS管的源端用作所述频率基准产生模块的第一电压端，所述第三PMOS管的漏端与所述第二电容的第一端连接，所述第二电容的第二端用作所述频率基准产生模块的第二电压端，所述比较器的同相输入端与所述第三PMOS管的漏端连接，所述比较器的反相输入端用于接收所述基准电压信号，所述比较器的输出端与所述缓冲器的输入端连接，所述缓冲器的输出端与所述D触发器的输入端连接，所述D触发器的输出端用作所述频率基准产生模块的输出端，所述第七NMOS管的栅端与所述缓冲器的输出端连接，所述第七NMOS管的漏端与所述第二电容的第一端连接，所述第七NMOS管的源端与所述第二电容的第二端连接。
根据本发明的一些实施例，所述第一PMOS管的栅端和所述第二PMOS管的栅端之间的连接节点还连接有启动模块。
另一方面，本发明实施例提供一种电子设备，包括上述的基准源电路。
本发明实施例至少具有如下有益效果：
本发明实施例通过电压电流基准产生模块可以产生基准电流信号和基准电压信号，电路结构简单，电压电流基准产生模块无需使用消耗功率的运算放大器，有利于降低功耗，且电阻消耗面积少，有利于节省面积成本。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的NMOS管零温度系数点特性曲线示意图；
图2为图1圈示位置A的局部放大图；
图3为相关技术中利用NMOS管零温度系数点产生电流、电压基准源的第一种电路结构的示意图；
图4为相关技术中利用NMOS管零温度系数点产生电流、电压基准源的第二种电路结构的示意图；
图5为相关技术中第一种电路结构和第二种电路结构的温度曲线示意图；
图6为本发明实施例的基准电源电路的电路原理图；
图7为本发明实施例的基准电源电路的多个子NMOS管的串联结构示意图；
图8为本发明实施例的基准源电路的温度曲线示意图；
图9为本发明实施例的基准源电路的温度系数TC与个数N的关系示意图；
图10为本发明实施例的基准源电路的启动模块的电路原理图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，大于、小于、超过等理解为不包括本数，“以上”、“以下”、“以内”等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，“设置”、“连接”等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
请参照图1和图2，图1示出了NMOS管零温度系数点特性曲线示意图，图2为图1中圈示位置的局部放大图。从图中可知，当温度发生改变时，NMOS管的ID-VGS曲线会同时交于一个点，在该点处的电流和电压均不受温度变化的影响，该点称为NMOS管的零温度系数点。其中，ID为NMOS管的漏极电流，VGS为NMOS管漏端和源端之间的电压。
请参照图3，图3所示为利用NMOS管零温度系数点产生电流、电压基准源的第一种电路结构的示意图。图3所示的电路结构通过一个阻值等于VZTC/IZTC的电阻RZTC1和运算放大器U1将第八NMOS管NM8钳位在第八NMOS管NM8的零温度系数点处，并通过由电阻RA1和电阻Rvds1组成的有源衰减器输出基准电压信号，有源衰减器可对第八NMOS管NM8的漏源电压VDS进行调制，并优化电压和电流的温度系数。但这种电路结构需要使用运算放大器，导致功耗增加。
请参照图4，图4所示为利用NMOS管零温度系数点产生电流、电压基准源的第二种电路结构的示意图。图4所示的电路结构相比于上述的第一种电路结构，无需运算放大器即可产生基准电流信号和基准电压信号，但仍然需要由电阻RA2和电阻Rvds2组成的有源衰减器来调节第九NMOS管NM9的漏源电压VDS。从而优化电压和电流的温度系数。
请参照图5，图5为第一种电路结构和第二种电路结构的温度曲线示意图，第八NMOS管NM8(或第九NMOS管NM9)的漏源电压存在一个最优的VDSo，使得温度曲线为标准的蝴蝶线，此时温度系数最低(小于10ppm/℃)。当所需的基准电流为纳安级别时，第一种电路结构中的电阻RZTC1、电阻RA1、电阻Rvds1以及第二种电路结构中的电阻RZTC2、电阻RA2、电阻Rvds2均为百兆欧姆级别的电阻，在进行集成电路布线时会带来大量的布线面积消耗，增加面积成本。
请参照图6，针对上述的缺陷，本实施例提出了一种电子设备，该电子设备包括基准源电路。其中，本实施例提出的电子设备可以是超低功耗的物联网设备或超低功耗的便携式设备等。本实施例提出的基准电源电路包括电压电流基准产生模块100，电压电流基准产生模块100包括第一镜像电流器、充放电支路、第二镜像电流器和NMOS分压支路，其中第一镜像电流器包括第一PMOS管PM1和第二PMOS管PM2，充放电支路包括第一电阻R1、第一电容C1、第五NMOS管NM5和第六NMOS管NM6，第二镜像电流器包括第三NMOS管NM3和第四NMOS管NM4，NMOS分压支路包括第一NMOS管NM1和第二NMOS管NM2；
第一PMOS管PM1的源端和第二PMOS管PM2的源端用于连接第一工作电压点VDD，第二PMOS管PM2的栅端和漏端相连，且第二PMOS管PM2的栅端与第一PMOS管PM1的栅端连接；第一电阻R1的第一端与第一PMOS管PM1的漏端连接，第一电阻R1的第二端与第一电容C1的第一端连接，第一电容C1的第二端与第五NMOS管NM5的漏端连接，第五NMOS管NM5的栅端用于接收第一频率信号clk，第六NMOS管NM6的漏端与第一电容C1的第一端连接，第六NMOS管NM6的源端与第一电容C1的第二端连接，第六NMOS管NM6的栅端用于接收第二频率信号clk1，第二频率信号clk1和第一频率信号clk为频率相同的非交叠信号；第三NMOS管NM3的栅端和漏端连接，且第三NMOS管NM3的栅端与第四NMOS管NM4的栅端连接，第三NMOS管NM3的漏端用作第二镜像电流器的第一端，并与第五NMOS管NM5的源端连接，第四NMOS管NM4的漏端用作第二镜像电流器的第二端，并与第二PMOS管PM2的漏端连接，第三NMOS管NM3的源端和第四NMOS管NM4的源端连接，并用作第二镜像电流器的参考电压端，用以连接第二工作电压点VSS，第二工作电压点VSS的电位低于第一工作电压点VDD的电位。第一NMOS管NM1的栅端和漏端相连，第一NMOS管NM1的漏端用作NMOS分压支路的第一端，并与第一PMOS管PM1的漏端连接，第二NMOS管NM2的栅端和漏端相连，第二NMOS管NM2的源端用作NMOS分压支路的第二端，并与第二镜像电流器的参考电压端连接。其中，第二镜像电流器的第一端用于输出基准电压信号，第二镜像电流器的第二端用于输出基准电流信号。
与上述的第一种电路结构、第二电路结构相比，本实施例提出的基准源电路可以产生基准电流信号和基准电压信号，电路结构简单，电压电流基准产生模块100无需使用消耗功率的运算放大器，有利于降低功耗，且电阻消耗面积少，有利于节省面积成本。
为了进一步了解本实施例提出的基准源电路，下面对该基准源电路的工作原理进行详细讨论。需要说明的是，上述的基准源电路种，第一PMOS管PM1和第二PMOS管PM2的宽长比的比值为二比一，第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4具有相同的宽长比。其中，宽长比是指NMOS管导电沟道的宽度和长度的比值，宽长比的数值越大，NMOS管的漏端电流Id越大，也就是说，NMOS管的宽长比与漏端电流Id成正比。
根据图6所示的电路，设第二镜像电流器输出的基准电流信号为Iref，第二镜像电流器输出的基准电压信号为Vref，由于第一PMOS管PM1和第二PMOS管PM2的宽长比的比值为2：1，第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4的宽长比均相等，且第三NMOS管NM3和第四NMOS管NM4组成第二镜像电流器，则流过第三NMOS管NM3和第四NMOS管NM4的电流都是Iref，以及流过第一NMOS管NM1和第三NMOS管NM3的电流都是Iref，第三NMOS管NM3的栅端电压为Vref，此时第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4工作在同一个工作状态，即Vgs1＝Vgs2＝Vgs3＝Vref，其中Vgs1为第一NMOS管NM1的栅源电压，Vgs2为第二NMOS管NM2的栅源电压，Vgs3为第三NMOS管NM3的栅源电压，则有第一NMOS管NM1的栅端电压为2Vref。因此，第一电阻R1和第一电容C1组成的充放电结构的两端电压差等于Vref。
根据欧姆定律可知，
Figure BDA0003529915220000071
式中，fref为第一电容C1的工作频率，C1为第一电容C1的电容值，R1为第一电阻R1的电阻值。
根据公式(1)可知，fref、C1和R1决定了Vref/Iref的值，也决定了电路中的各个NMOS管的工作点。对fref、C1和R1这三个参数进行配置，可以使NMOS管工作在零温度系数点。对于某个应用场景下的基准源电路而言，第一电容C1和第一电阻R1的参数是确定的，此时仅需要明确合适的工作频率fref。在本实施例中，通过第一频率信号clk对第五NMOS管NM5进行开关控制，第二频率信号clk1对第六NMOS管NM6进行开关控制，可以调整第一电容C1的工作频率。
请继续参照图6，为了实现工作频率的调整，本实施例提出的基准源电路还包括频率基准产生模块200和非交叠信号产生模块300，频率基准产生模块200具有第一输入端、第一电压端、第二电压端和输出端，频率基准产生模块200的第一输入端与第二PMOS管PM2的栅端连接，频率基准产生模块200的第一电压端用于连接第一工作电压点VDD，频率基准产生模块200的第二电压端用于连接第二工作电压点VSS，频率基准产生模块200的输出端用于输出基准频率信号，非交叠信号产生模块300的输入端与频率基准产生模块200的输出端连接，非交叠信号产生模块300的第一输出端与第五NMOS管NM5的栅端连接，非交叠信号产生模块300的第二输出端与第六NMOS的栅端连接，非交叠信号产生模块300的第一端用于输出第一频率信号clk，非交叠信号产生模块300的第二端用于输出第二频率信号clk1。
具体的，频率基准产生模块200包括第三PMOS管PM3、第二电容C2、比较器U2、缓冲器U3、第七NMOS管NM7和D触发器U4，第三PMOS管PM3的栅端用作频率基准产生模块200的第一输入端，第三PMOS管PM3的源端用作频率基准产生模块200的第一电压端，第三PMOS管PM3的漏端与第二电容C2的第一端连接，第二电容C2的第二端用作频率基准产生模块200的第二电压端，比较器U2的同相输入端与第三PMOS管PM3的漏端连接，比较器U2的反相输入端用于接收基准电压信号，比较器U2的输出端与缓冲器U3的输入端连接，缓冲器U3的输出端与D触发器U4的输入端连接，D触发器U4的输出端用作频率基准产生模块200的输出端，第七NMOS管NM7的栅端与缓冲器U3的输出端连接，第七NMOS管NM7的漏端与第二电容C2的第一端连接，第七NMOS管NM7的源端与第二电容C2的第二端连接。
在本实施例提出的基准源电路中，第三PMOS管PM3和第二PMOS管PM2组成第三镜像电流器，使第三PMOS管PM3的漏端输出的电流值为Iref，第三PMOS管PM3漏端输出的电流对第二电容C2充电。在初始阶段，第二电容C2的电压小于电压Vref，此时比较器U2输出低电平，第七NMOS管NM7截止，第二电容C2进入充电阶段；当第二电容C2充电至电压Vref时，比较器U2输出高电平，第七NMOS管NM7导通，第二电容C2进入放电阶段，直至第七NMOS管NM7截止，第二电容C2才重新进入充电阶段。因此，第七开关管周期性截止和导通，此时的工作频率f1即为第七NMOS管NM7的导通周期T的倒数。
根据电流＝电荷量/时间，以及电荷量＝电压×电容的基本关系，可得：
Figure BDA0003529915220000091
其中，C2工作频率f1采用非标准的周期性波形(占空比不等于50％)产生，因此需要D触发器U4将该波形进一步整形为占空比50％的标准方波，采用单边沿触发的D触发器U4可得：
Figure BDA0003529915220000092
由公式(1)、公式(2)和公式(3)可得：
Figure BDA0003529915220000093
由公式(4)可知，当阻值R1不随温度变化时，工作频率fref也不随温度变化，且工作频率fref的具体数值可以通过调整第一电容C1、第二电容C2和第一电阻R1的参数来进行调整。需要说明的是，频率基准产生模块200输出的基准频率信号其频率值也为fref，非交叠信号产生模块300将基准频率信号转换为非交叠的第一频率信号clk和第二频率信号clk1。如此，本实施例提供的基准源电路可以同时产生基准电流信号、基准电压信号和频率基准信号。
当第一电容C1、第二电容C2和第一电阻R1的参数取值合适时，使频率满足公式(1)，可以使得第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4均工作在零温度系数点。
在上述的第一种电路结构和第二种电路结构中，当输出的基准电压信号为Vref，输出的基准电流信号为Iref时，所需的电阻大小均为：
Figure BDA0003529915220000101
式中，RZTC为电阻RZTC1或电阻RZTC2的电阻值；
而在本实施例提出的基准源电路中存在关系：
Figure BDA0003529915220000102
根据公式(5)和公式(6)可得：
Figure BDA0003529915220000103
即本实施例提出的基准源电路所需电阻的阻值小于上述第一种电路结构或第二种电路结构中电阻的阻值，在进行集成电路设计时，可以减少电阻占用的布线面积，有利于节约面积成本。
值得一提的是，第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4具有相同的结构，其中，请参照图7，第一NMOS管NM1包括多个串联的子NMOS管101，即第一个子NMOS管101的漏端用作组合后的NMOS管的漏端，最后一个子NMOS管101的源端用作组合后的NMOS管的源端，上一个子MOS管的源端和下一个子MOS管的漏端连接，所有子NMOS管101的栅端相连用以作为组合后的NMOS管的栅端。设其中一个子NMOS管101的宽长比之比为W/L，则N个子NMNOS管串联后的等效宽长比之比为W/(N×L)。请参照图8，图8示出了本实施例提出的基准源电路的温度曲线示意图，存在一个最优的子NMOS管101串联个数Nopt，使电压和电流的温度曲线为标准的蝴蝶线。请参照图9，图9示出了本实施例提出的基准源电路的温度系数TC与个数N的关系示意图，存在一个最优的串联个数Nopt，在基准电流信号达到纳安级别的情况下使温度系数达到最小值TCopt，而不需要采用如第一种电路结构的大电阻(电阻RA1和电阻Rvds1)或第二种电路结构示出的大电阻(电阻RA2和电阻Rvds2)，从而以更小的面积成本获得优异的温度系数性能。
需要说明的是，第一PMOS管PM1的栅端和第二PMOS管PM2的栅端之间的连接节点还连接有启动模块400。请参照图10，图10示出了启动模块400的其中一种示例电路。启动模块包括第八PMOS管PM8、第九PMOS管PM9、第十三NMOS管NM13、第十四NMOS管NM14和第十五NMOS管NM15。在启动模块400中，第十三NMOS管NM13和第十四NMOS管NM14组成第四镜像电流器，第八PMOS管PM8的源极和第九PMOS管PM9的源极以及漏极相连，并连接至第一工作电压点VDD，从而构成MOS电容，第十五NMOS管NM15的漏极连接至第八PMOS管PM8的栅极，并向后级电路输出偏置电压Vbias，用作电压电流基准产生模块100的偏置电压。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种基准源电路，其特征在于，包括电压电流基准产生模块，所述电压电流基准产生模块包括：
第一PMOS管，源端用于连接第一工作电压点；
第二PMOS管，源端用于连接所述第一工作电压，所述第二PMOS管的栅端和漏端相连，且所述第二PMOS管的栅端与所述第一PMOS管的栅端连接；
第一电阻，第一端与所述第一PMOS管的漏端连接；
第一电容，第一端与所述第一电阻的第二端连接；
第五NMOS管，漏端与所述第一电容的第二端连接，所述第五NMOS管的栅端用于接收第一频率信号；
第六NMOS管，漏端与所述第一电容的第一端连接，所述第六NMOS管的源端与所述第一电容的第二端连接，所述第六NMOS管的栅端用于接收第二频率信号，所述第二频率信号和所述第一频率信号为频率相同的非交叠信号；
第二镜像电流器，第一端与所述第五NMOS管的源端连接，所述第二镜像电流器的第二端与所述第二PMOS管的漏端连接，所述第二镜像电流器的参考电压端用于连接第二工作电压点，所述第二镜像电流器的第一端用于输出基准电压信号，所述第二镜像电流器的第二端用于输出基准电流信号；
NMOS分压支路，第一端与所述第一PMOS管的漏极连接，所述NMOS分压支路的第二端与所述第二镜像电流器的参考电压端连接。
2.根据权利要求1所述的基准源电路，其特征在于，所述基准源电路还包括频率基准产生模块和非交叠信号产生模块，所述频率基准产生模块具有第一输入端、第一电压端、第二电压端和输出端，所述频率基准产生模块的第一输入端与所述第二PMOS管的栅端连接，所述频率基准产生模块的第一电压端用于连接所述第一工作电压，所述频率基准产生模块的第二电压端用于连接所述第二工作电压，所述频率基准产生模块的输出端用于输出基准频率信号，所述非交叠信号产生模块的输入端与所述频率基准产生模块的输出端连接，所述非交叠信号产生模块的第一输出端与所述第五NMOS管的栅端连接，所述非交叠信号产生模块的第二输出端与所述第六NMOS的栅端连接。
3.根据权利要求1所述的基准源电路，其特征在于，所述第一PMOS管和所述第二PMOS管的宽长比的比值为二比一。
4.根据权利要求1所述的基准源电路，其特征在于，所述NMOS分压支路包括第一NMOS管和第二NMOS管，所述第一NMOS管的栅端和漏端相连，且所述第一NMOS管的漏端与所述第一PMOS管的漏端连接，所述第一NMOS管的源端与所述第二NMOS管的漏端连接，所述第二NMOS管的漏端和栅端相连，所述第二NMOS管的源端和所述第二镜像电流器的参考电压端连接。
5.根据权利要求4所述的基准源电路，其特征在于，所述第二镜像电流器包括第三NMOS管和第四NMOS管，所述第三NMOS管的栅端和漏端连接，且所述第三NMOS管的栅端与所述第四NMOS管的栅端连接，所述第三NMOS管的漏端与所述第五NMOS管的源端连接，所述第四NMOS管的漏端与所述第二PMOS管的漏端连接，所述第三NMOS管的源端和所述第四NMOS管的源端连接，并用于连接所述第二工作电压。
6.根据权利要求5所述的基准源电路，其特征在于，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管具有相同的宽长比。
7.根据权利要求6所述的基准源电路，其特征在于，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管、所述第四NMOS管具有相同的结构，其中，所述第一NMOS管包括多个串联的子NMOS管。
8.根据权利要求2所述的基准源电路，其特征在于，所述频率基准产生模块包括第三PMOS管、第二电容、比较器、缓冲器、第七NMOS管和D触发器，所述第三PMOS管的栅端用作所述频率基准产生模块的第一输入端，所述第三PMOS管的源端用作所述频率基准产生模块的第一电压端，所述第三PMOS管的漏端与所述第二电容的第一端连接，所述第二电容的第二端用作所述频率基准产生模块的第二电压端，所述比较器的同相输入端与所述第三PMOS管的漏端连接，所述比较器的反相输入端用于接收所述基准电压信号，所述比较器的输出端与所述缓冲器的输入端连接，所述缓冲器的输出端与所述D触发器的输入端连接，所述D触发器的输出端用作所述频率基准产生模块的输出端，所述第七NMOS管的栅端与所述缓冲器的输出端连接，所述第七NMOS管的漏端与所述第二电容的第一端连接，所述第七NMOS管的源端与所述第二电容的第二端连接。
9.根据权利要求1所述的基准源电路，其特征在于，所述第一PMOS管的栅端和所述第二PMOS管的栅端之间的连接节点还连接有启动模块。
10.一种电子设备，其特征在于，包括权利要求1至9任意一项所述的基准源电路。
CN202210214978.2A 2022-03-03 2022-03-03 基准源电路及电子设备 Active CN114594821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210214978.2A CN114594821B (zh) 2022-03-03 2022-03-03 基准源电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210214978.2A CN114594821B (zh) 2022-03-03 2022-03-03 基准源电路及电子设备

Publications (2)

Publication Number Publication Date
CN114594821A true CN114594821A (zh) 2022-06-07
CN114594821B CN114594821B (zh) 2023-02-28

Family

ID=81816083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210214978.2A Active CN114594821B (zh) 2022-03-03 2022-03-03 基准源电路及电子设备

Country Status (1)

Country Link
CN (1) CN114594821B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281743B1 (en) * 1997-09-10 2001-08-28 Intel Corporation Low supply voltage sub-bandgap reference circuit
EP2151732A1 (en) * 2008-08-08 2010-02-10 CSEM Centre Suisse d'Electronique et de Microtechnique SA Recherche et Développement Stable low dropout voltage regulator
CN102571018A (zh) * 2010-12-28 2012-07-11 杭州中科微电子有限公司 一种片上滤波器的自动频率调谐电路
CN103809644A (zh) * 2014-03-04 2014-05-21 福州大学 一种新型的低功耗无电阻型基准电压产生电路
CN104181971A (zh) * 2013-05-24 2014-12-03 比亚迪股份有限公司 一种基准电压源
CN104901652A (zh) * 2015-06-24 2015-09-09 深圳市富满电子集团股份有限公司 可精确控制占空比的振荡器电路
CN106055009A (zh) * 2016-06-17 2016-10-26 中国科学院微电子研究所 一种高精度带隙基准电路
CN108007594A (zh) * 2016-10-31 2018-05-08 深圳市中兴微电子技术有限公司 一种温度检测电路和方法
CN108205349A (zh) * 2016-12-19 2018-06-26 北京兆易创新科技股份有限公司 一种带隙基准电路
CN112181036A (zh) * 2020-08-21 2021-01-05 成都飞机工业（集团）有限责任公司 一种用于抗辐射场景的电压和电流基准电路
CN112327991A (zh) * 2020-11-19 2021-02-05 垣矽技术(青岛)有限公司 电流源电路与信号转换芯片
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路
CN113094022A (zh) * 2021-06-09 2021-07-09 广东希荻微电子股份有限公司 一种模拟乘法器
CN113721688A (zh) * 2021-09-08 2021-11-30 成都芯港微电子有限公司 一种能快速稳定的高psrr、高瞬态响应低压差线性稳压器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281743B1 (en) * 1997-09-10 2001-08-28 Intel Corporation Low supply voltage sub-bandgap reference circuit
EP2151732A1 (en) * 2008-08-08 2010-02-10 CSEM Centre Suisse d'Electronique et de Microtechnique SA Recherche et Développement Stable low dropout voltage regulator
CN102571018A (zh) * 2010-12-28 2012-07-11 杭州中科微电子有限公司 一种片上滤波器的自动频率调谐电路
CN104181971A (zh) * 2013-05-24 2014-12-03 比亚迪股份有限公司 一种基准电压源
CN103809644A (zh) * 2014-03-04 2014-05-21 福州大学 一种新型的低功耗无电阻型基准电压产生电路
CN104901652A (zh) * 2015-06-24 2015-09-09 深圳市富满电子集团股份有限公司 可精确控制占空比的振荡器电路
CN106055009A (zh) * 2016-06-17 2016-10-26 中国科学院微电子研究所 一种高精度带隙基准电路
CN108007594A (zh) * 2016-10-31 2018-05-08 深圳市中兴微电子技术有限公司 一种温度检测电路和方法
CN108205349A (zh) * 2016-12-19 2018-06-26 北京兆易创新科技股份有限公司 一种带隙基准电路
CN112181036A (zh) * 2020-08-21 2021-01-05 成都飞机工业（集团）有限责任公司 一种用于抗辐射场景的电压和电流基准电路
CN112327991A (zh) * 2020-11-19 2021-02-05 垣矽技术(青岛)有限公司 电流源电路与信号转换芯片
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路
CN113094022A (zh) * 2021-06-09 2021-07-09 广东希荻微电子股份有限公司 一种模拟乘法器
CN113721688A (zh) * 2021-09-08 2021-11-30 成都芯港微电子有限公司 一种能快速稳定的高psrr、高瞬态响应低压差线性稳压器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHAILESH SINGH CHOUHAN ET AL: "A Simple All MOS Voltage Reference for RFID", 《2013 NORCHIP》 *
谭传武等: "一种用于晶振芯片中的基准源电路设计", 《电子设计工程》 *

Also Published As

Publication number Publication date
CN114594821B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
US6617835B2 (en) MOS type reference voltage generator having improved startup capabilities
CN111478581B (zh) 一种具有宽输入电压范围的上功率管导通时间计时电路
CN111817554B (zh) 电源电路、电源装置以及车辆
US8030985B2 (en) System and method for compensating pulse generator for process and temperature variations
JP2007325273A (ja) 超低電力ｒｃ発振器
CN114326890B (zh) 电压调节电路
US6133766A (en) Control circuit for the current switch edges of a power transistor
CN114594821B (zh) 基准源电路及电子设备
CN110661409B (zh) 一种变换器的前馈控制方法及电路
EP0496424B1 (en) Constant-voltage generating circuit
US6940335B2 (en) Constant-voltage circuit
JPH08195659A (ja) パルス巾変調器及びパルス巾変調型スイッチング電源
CN115065226A (zh) 用于dc-dc转换器的软启动电路
CN113885639A (zh) 基准电路、集成电路及电子设备
KR960007256B1 (ko) 반도체집적회로의 기준전압발생회로
CN113467566B (zh) 一种斜坡电压产生电路、芯片及电子设备
CN112152446B (zh) 电荷泵升压电路
CN218569832U (zh) 一种单向保护电路、车电系统及集成芯片
US20200244219A1 (en) High-speed oscillation circuit with low-temperature coefficient
CN112817362B (zh) 一种低温度系数参考电流及电压产生电路
JP2013219860A (ja) 充電装置
CN114815950B (zh) 电流产生电路、芯片及电子设备
US7898350B2 (en) Frequency stabilizing device of an oscillator
CN118018000B (zh) 一种防过冲的电平转换电路
CN108964645B (zh) 延时电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant