JPH08195659A - パルス巾変調器及びパルス巾変調型スイッチング電源 - Google Patents
パルス巾変調器及びパルス巾変調型スイッチング電源Info
- Publication number
- JPH08195659A JPH08195659A JP7166312A JP16631295A JPH08195659A JP H08195659 A JPH08195659 A JP H08195659A JP 7166312 A JP7166312 A JP 7166312A JP 16631295 A JP16631295 A JP 16631295A JP H08195659 A JPH08195659 A JP H08195659A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse width
- output
- switching power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【構成】 クロック信号の立ち上がりでコンデンサを充
電するようにスイッチングトランジスタを配置し、その
充電時間はスイッチングトランジスタに直列に接続した
トランジスタの入力電圧によって充電電流を制御するこ
とにより決められる。スイッチングトランジスタの立ち
上がりから、所定のしきい値電圧で反転するトランジス
タの立ち上がりまでの時間をパルス巾として出力する。
また、このパルス巾変調器を使い、基準電圧源の電圧
と、パルス巾変調器の出力をフィードバックして得られ
る抵抗分圧器の電圧を比較しパルス巾を制御し、この出
力を電圧変換、整流、平滑化してスイッチング電源の出
力を得る。 【効果】 パルス巾の可変範囲が最小パルス巾の１８０
０倍まで安定に設定でき、動作電圧において１Ｖ以下で
動作し、低消費電力化が実現できる。また、回路が集積
化された場合、内部発振器と電子機器のシステム発振器
が容易に切り換えられるので、電子機器のシステムの発
振器と完全な同期がとれ、低雑音で小型のスイッチング
電源の実現が可能になる。
電するようにスイッチングトランジスタを配置し、その
充電時間はスイッチングトランジスタに直列に接続した
トランジスタの入力電圧によって充電電流を制御するこ
とにより決められる。スイッチングトランジスタの立ち
上がりから、所定のしきい値電圧で反転するトランジス
タの立ち上がりまでの時間をパルス巾として出力する。
また、このパルス巾変調器を使い、基準電圧源の電圧
と、パルス巾変調器の出力をフィードバックして得られ
る抵抗分圧器の電圧を比較しパルス巾を制御し、この出
力を電圧変換、整流、平滑化してスイッチング電源の出
力を得る。 【効果】 パルス巾の可変範囲が最小パルス巾の１８０
０倍まで安定に設定でき、動作電圧において１Ｖ以下で
動作し、低消費電力化が実現できる。また、回路が集積
化された場合、内部発振器と電子機器のシステム発振器
が容易に切り換えられるので、電子機器のシステムの発
振器と完全な同期がとれ、低雑音で小型のスイッチング
電源の実現が可能になる。
Description
【０００１】
【産業上の利用分野】この発明は、電子機器に使用する
スイッチング電源のうちのパルス巾変調器およびこれを
有するスイッチング電源、特に低電力のスイッチング電
源に関する。
スイッチング電源のうちのパルス巾変調器およびこれを
有するスイッチング電源、特に低電力のスイッチング電
源に関する。
【０００２】
【従来の技術】従来、この種のパルス巾変調器は発振器
からのランプ波形と直流電圧を比較する電圧比較器から
構成されており、該電圧比較器のオフセット電圧すなわ
ちランプのスタート電圧の不安定を補うためアナログ的
調整手段が必要であった。
からのランプ波形と直流電圧を比較する電圧比較器から
構成されており、該電圧比較器のオフセット電圧すなわ
ちランプのスタート電圧の不安定を補うためアナログ的
調整手段が必要であった。
【０００３】
【発明が解決しようとする課題】既に説明したように、
上記のパルス巾変調器はランプ波形を発生する発振器を
必要とするが、該発振器は電子機器のシステムの発振器
との同期をとるのが容易ではない。そのため、パルス巾
（デューティー比）の制御が困難であった。
上記のパルス巾変調器はランプ波形を発生する発振器を
必要とするが、該発振器は電子機器のシステムの発振器
との同期をとるのが容易ではない。そのため、パルス巾
（デューティー比）の制御が困難であった。
【０００４】また、上記発振器によるノイズのためにシ
ステム全体のＳ／Ｎ比が悪かった。さらに、上記アナロ
グ的調整手段は回路が複雑となり、上記電圧比較器はス
イッチング動作時でない安定時でも電力を消費する構成
なので消費電流を少なくすることが困難であった。
ステム全体のＳ／Ｎ比が悪かった。さらに、上記アナロ
グ的調整手段は回路が複雑となり、上記電圧比較器はス
イッチング動作時でない安定時でも電力を消費する構成
なので消費電流を少なくすることが困難であった。
【０００５】また比較器の初段の差動増幅器はトランジ
スタとの特性の整合をとるために、ＩＣの設計において
は特別の配慮が必要であった。本発明は上記課題を解消
してパルス巾の細かい制御をし、低動作電圧、低消費電
流、低雑音の、しかも小型のスイッチング電源を提供す
ることを目的とする。
スタとの特性の整合をとるために、ＩＣの設計において
は特別の配慮が必要であった。本発明は上記課題を解消
してパルス巾の細かい制御をし、低動作電圧、低消費電
流、低雑音の、しかも小型のスイッチング電源を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明が上記目的を達成
するために採用した手段は、発振器からのクロック信号
の電位に応じてコンデンサの電荷を放電する第一の回路
と、クロック信号の反転電位に応じてコンデンサに充電
を開始する第二の回路と、入力電圧レベルに応じてコン
デンサの充電電流を可変する第三の回路と、コンデンサ
に接続され、該コンデンサの電位があるしきい値を越え
ると出力が反転する第四の回路と、第四の回路の出力
と、クロック信号を入力とする論理ゲートからなること
を特徴とする。また、上記構成から成るパルス巾変調器
を有し、出力電圧を分圧する抵抗分圧器の電圧と、基準
電圧源の電圧を比較し増幅する演算増幅器と、パルス巾
変調器の出力を得て、電圧変換、整流、平滑化するスイ
ッチング電源回路素子からなることを特徴とする。
するために採用した手段は、発振器からのクロック信号
の電位に応じてコンデンサの電荷を放電する第一の回路
と、クロック信号の反転電位に応じてコンデンサに充電
を開始する第二の回路と、入力電圧レベルに応じてコン
デンサの充電電流を可変する第三の回路と、コンデンサ
に接続され、該コンデンサの電位があるしきい値を越え
ると出力が反転する第四の回路と、第四の回路の出力
と、クロック信号を入力とする論理ゲートからなること
を特徴とする。また、上記構成から成るパルス巾変調器
を有し、出力電圧を分圧する抵抗分圧器の電圧と、基準
電圧源の電圧を比較し増幅する演算増幅器と、パルス巾
変調器の出力を得て、電圧変換、整流、平滑化するスイ
ッチング電源回路素子からなることを特徴とする。
【０００７】
【作用】上記の構成であるので、本発明のパルス巾変調
器及びパルス巾変調型スイッチング電源は、簡単な回路
構成で、スイッチング動作時のパルスの、立ち上がり、
立ち下がりの短時間とコンデンサの充電時間にのみ電力
を消費するだけなので消費電力を少なくできる。また、
コンデンサを内蔵できるので、小型の電源が実現でき
る。
器及びパルス巾変調型スイッチング電源は、簡単な回路
構成で、スイッチング動作時のパルスの、立ち上がり、
立ち下がりの短時間とコンデンサの充電時間にのみ電力
を消費するだけなので消費電力を少なくできる。また、
コンデンサを内蔵できるので、小型の電源が実現でき
る。
【０００８】
【実施例】本発明の実施例を図に基づいて説明する。図
１は本発明のパルス巾変調器のブロック図である。発振
器１１は第一の回路１２及び第二の回路１３に接続され
ており、該第二の回路１３は、パルス巾変調器のＤＣ入
力（ＰＷＭ ＩＮ）を入力とする第三の回路１４に接続
されている。第一の回路１２と第四の回路１６の間には
コンデンサ１５が並列に接続されている。第四の回路１
６の出力は論理ゲート１７に接続され、さらに該論理ゲ
ート１７の入力は発振器１１とも接続されている。論理
ゲート１７の出力がパルス巾変調器の出力（ＰＷＭ Ｏ
ＵＴ）となる。
１は本発明のパルス巾変調器のブロック図である。発振
器１１は第一の回路１２及び第二の回路１３に接続され
ており、該第二の回路１３は、パルス巾変調器のＤＣ入
力（ＰＷＭ ＩＮ）を入力とする第三の回路１４に接続
されている。第一の回路１２と第四の回路１６の間には
コンデンサ１５が並列に接続されている。第四の回路１
６の出力は論理ゲート１７に接続され、さらに該論理ゲ
ート１７の入力は発振器１１とも接続されている。論理
ゲート１７の出力がパルス巾変調器の出力（ＰＷＭ Ｏ
ＵＴ）となる。
【０００９】発振器１１は上述のようにパルス巾変調器
の内部に置く場合（以下内部発振器という）と，全体を
構成する電子機器の発振器（以下外部発振器という）の
信号を使う場合がある。従来のパルス巾変調器ではラン
プと矩形波の二つが必要なうえにさらにランプ電圧を調
整しなければならないので，その対策の一つとして内部
発振器を外部のトリガー信号（システムクロック）でラ
ンプ波形を発生し同期をとっていたが，同期できる周波
数範囲が狭い欠点があった。
の内部に置く場合（以下内部発振器という）と，全体を
構成する電子機器の発振器（以下外部発振器という）の
信号を使う場合がある。従来のパルス巾変調器ではラン
プと矩形波の二つが必要なうえにさらにランプ電圧を調
整しなければならないので，その対策の一つとして内部
発振器を外部のトリガー信号（システムクロック）でラ
ンプ波形を発生し同期をとっていたが，同期できる周波
数範囲が狭い欠点があった。
【００１０】図１０は内部発振器と外部発振器を切り換
える実施例のブロック図で，切り換えスイッチ１０１が
切り換え信号１０２によって切り換えられ外部発振器１
０３か内部発振器１０４かを選択するし，パルス巾変調
器１０５にクロック信号を送ることができる。
える実施例のブロック図で，切り換えスイッチ１０１が
切り換え信号１０２によって切り換えられ外部発振器１
０３か内部発振器１０４かを選択するし，パルス巾変調
器１０５にクロック信号を送ることができる。
【００１１】図１１は内部発振器と外部発振器を切り換
える他の実施例のブロック図で，外部発振器１１３と内
部発振器１１４をインバータ１１１を介して接続すれ
ば，外部発振器１１３の出力が内部発振器１１４の出力
を強制的に打ち負かしてパルス巾変調器１１５に外部発
振器１１３からのクロック信号を送る。一方，外部発振
器１１３の信号を止めれば，内部発振器１１４からの信
号をクロック信号としてパルス巾変調器に送ることがで
きる。
える他の実施例のブロック図で，外部発振器１１３と内
部発振器１１４をインバータ１１１を介して接続すれ
ば，外部発振器１１３の出力が内部発振器１１４の出力
を強制的に打ち負かしてパルス巾変調器１１５に外部発
振器１１３からのクロック信号を送る。一方，外部発振
器１１３の信号を止めれば，内部発振器１１４からの信
号をクロック信号としてパルス巾変調器に送ることがで
きる。
【００１２】図２は図１のブロック図に実際の回路を当
てはめた本発明のパルス巾変調器の回路図である。第一
の回路１２にはＰ型トランジスタ２１、第二の回路１３
にはＮＭＯＳトランジスタ２２をそれぞれ当てはめ図２
のように相補型ＭＯＳトランジスタとして接続されてい
る。該相補型ＭＯＳトランジスタの出力とＶDDとの間に
はコンデンサ２４が接続されている。第三の回路１４に
はＮＭＯＳトランジスタ２３を当てはめ、第四の回路１
６にはＰＭＯＳトランジスタ２５と抵抗２６が当てはめ
られている。論理ゲート１７にはインバータ２７とＮＯ
Ｒ回路２８が当てはめられている。
てはめた本発明のパルス巾変調器の回路図である。第一
の回路１２にはＰ型トランジスタ２１、第二の回路１３
にはＮＭＯＳトランジスタ２２をそれぞれ当てはめ図２
のように相補型ＭＯＳトランジスタとして接続されてい
る。該相補型ＭＯＳトランジスタの出力とＶDDとの間に
はコンデンサ２４が接続されている。第三の回路１４に
はＮＭＯＳトランジスタ２３を当てはめ、第四の回路１
６にはＰＭＯＳトランジスタ２５と抵抗２６が当てはめ
られている。論理ゲート１７にはインバータ２７とＮＯ
Ｒ回路２８が当てはめられている。
【００１３】つぎに、本発明のパルス巾変調器の動作を
図３のタイムチャート及び図２の回路図を参照して説明
する。発振器からの出力ＯＳＣ ＣＬＫがＬｏｗのと
き、ＰＭＯＳトランジスタ２１はコンデンサ２４を低イ
ンピーダンスで短絡させ、その電荷を放電させるので、
コンデンサ２４の電圧はＶDDとなる。この状態からＣ
ＬＫがＨｉｇｈになった瞬間トランジスタ２１はオフ、
トランジスタ２２がオンとなり、ＮＭＯＳトランジスタ
２３のゲート電圧がしきい値電圧を越えたとき、該トラ
ンジスタのドレイン電流はＮＭＯＳトランジスタ２２を
通ってコンデンサ２４に充電を開始する。コンデンサ２
４が充電されその電圧がＰＭＯＳトランジスタ２５のし
きい値電圧を越えたときトランジスタ２５はオンになり
その出力はＨｉｇｈになる。また、上記ＣＬＫがＨｉ
ｇｈになると、インバータ２７の出力はＬｏｗにな
り、このとを入力としてＮＯＲ回路２８の出力が
パルス巾変調器の出力（ＰＷＭ ＯＵＴ）となる。
図３のタイムチャート及び図２の回路図を参照して説明
する。発振器からの出力ＯＳＣ ＣＬＫがＬｏｗのと
き、ＰＭＯＳトランジスタ２１はコンデンサ２４を低イ
ンピーダンスで短絡させ、その電荷を放電させるので、
コンデンサ２４の電圧はＶDDとなる。この状態からＣ
ＬＫがＨｉｇｈになった瞬間トランジスタ２１はオフ、
トランジスタ２２がオンとなり、ＮＭＯＳトランジスタ
２３のゲート電圧がしきい値電圧を越えたとき、該トラ
ンジスタのドレイン電流はＮＭＯＳトランジスタ２２を
通ってコンデンサ２４に充電を開始する。コンデンサ２
４が充電されその電圧がＰＭＯＳトランジスタ２５のし
きい値電圧を越えたときトランジスタ２５はオンになり
その出力はＨｉｇｈになる。また、上記ＣＬＫがＨｉ
ｇｈになると、インバータ２７の出力はＬｏｗにな
り、このとを入力としてＮＯＲ回路２８の出力が
パルス巾変調器の出力（ＰＷＭ ＯＵＴ）となる。
【００１４】ＮＭＯＳトランジスタ２３のドレイン電流
ＩD は、そのゲート・ソース間電圧ＶGSとトランジスタ
のサイズＷ／Ｌで以下の式で与えられる。 ０＜ＶDS≦（ＶGS−ＶT ） のとき ＩD ＝ＫP （Ｗ／Ｌ）［（ＶGS−ＶT ）−ＶDS／２］Ｖ
DS ０＜（ＶGS−ＶT ）≦ＶDS のとき ＩD ＝ＫP （Ｗ／Ｌ）（ＶGS−ＶT ） ここで、ＶDSはドレインソース電圧、ＶT はしきい値電
圧、ＫP は製造プロセスによって与えられる定数、Ｗ／
Ｌはトランジスタのゲートの巾／長さである。パルス巾
を変えるにはＰＷＭ ＩＮの電圧レベルを変えることに
よってトランジスタ２３のドレイン電流が変化し、コン
デンサ２４に流れる充電電流が変化する。即ち、ＰＷＭ
ＩＮの電圧レベルが増加するとコンデンサ２４の充電
時間が短くなりＰＷＭ ＯＵＴのパルス巾が短くなる。
また、ＰＷＭ ＩＮの電圧レベルが減少すると、パルス
巾は長くなり、トランジスタ２３のしきい値以下まで減
少すると、パルス巾はＣＬＫのＨｉｇｈ時間と同じにな
る。
ＩD は、そのゲート・ソース間電圧ＶGSとトランジスタ
のサイズＷ／Ｌで以下の式で与えられる。 ０＜ＶDS≦（ＶGS−ＶT ） のとき ＩD ＝ＫP （Ｗ／Ｌ）［（ＶGS−ＶT ）−ＶDS／２］Ｖ
DS ０＜（ＶGS−ＶT ）≦ＶDS のとき ＩD ＝ＫP （Ｗ／Ｌ）（ＶGS−ＶT ） ここで、ＶDSはドレインソース電圧、ＶT はしきい値電
圧、ＫP は製造プロセスによって与えられる定数、Ｗ／
Ｌはトランジスタのゲートの巾／長さである。パルス巾
を変えるにはＰＷＭ ＩＮの電圧レベルを変えることに
よってトランジスタ２３のドレイン電流が変化し、コン
デンサ２４に流れる充電電流が変化する。即ち、ＰＷＭ
ＩＮの電圧レベルが増加するとコンデンサ２４の充電
時間が短くなりＰＷＭ ＯＵＴのパルス巾が短くなる。
また、ＰＷＭ ＩＮの電圧レベルが減少すると、パルス
巾は長くなり、トランジスタ２３のしきい値以下まで減
少すると、パルス巾はＣＬＫのＨｉｇｈ時間と同じにな
る。
【００１５】コンデンサ２４の充電時間ｔは以下のよう
になる。 ｔ＝（Ｃ）（ＶTP）／ＩD ここで、Ｃはコンデンサの容量、ＶTPはＰＭＯＳトラン
ジスタ２５のしきい値電圧である。
になる。 ｔ＝（Ｃ）（ＶTP）／ＩD ここで、Ｃはコンデンサの容量、ＶTPはＰＭＯＳトラン
ジスタ２５のしきい値電圧である。
【００１６】このような構成にすることにより、短時間
に於けるトランジスタ２５のゲート電圧ードレイン電流
特性は安定であるから、トランジスタ２５のしきい値電
圧を基準電圧と見なすことができ、パルス巾を制御でき
る。実際に実現できたパルス巾は Ｃ＝２．５ｐＦ，
ＶTP＝０．５Ｖ のとき ＩD ＝２５０μＡ にすると 最小充電時間ｔは５ｎＳ
ｅｃ ＩD ＝Ｏ．２５μＡ にすると 最大充電時間ｔは５μ
Ｓｅｃ となる。このことは、最小充電時間と最大充電時間の比
は、図３のＣＬＫのようにデューティ比が５０％の場
合、１：１０００となり、デューティ比を９０％にすれ
ば、１：１８００となる。即ち、１８００種類のパルス
巾を安定して制御できる。
に於けるトランジスタ２５のゲート電圧ードレイン電流
特性は安定であるから、トランジスタ２５のしきい値電
圧を基準電圧と見なすことができ、パルス巾を制御でき
る。実際に実現できたパルス巾は Ｃ＝２．５ｐＦ，
ＶTP＝０．５Ｖ のとき ＩD ＝２５０μＡ にすると 最小充電時間ｔは５ｎＳ
ｅｃ ＩD ＝Ｏ．２５μＡ にすると 最大充電時間ｔは５μ
Ｓｅｃ となる。このことは、最小充電時間と最大充電時間の比
は、図３のＣＬＫのようにデューティ比が５０％の場
合、１：１０００となり、デューティ比を９０％にすれ
ば、１：１８００となる。即ち、１８００種類のパルス
巾を安定して制御できる。
【００１７】つぎに、上記パルス巾変調器を有するパル
ス巾変調型スイッチング電源について説明する。図４は
本発明のスイッチング電源のブロック図である。抵抗分
圧器４２と基準電圧源４１が演算増幅器４３の入力側に
接続され、該演算増幅器４３の出力と発振器４４がパル
ス巾変調器４５の入力側に接続されている。該パルス巾
変調器４５の出力はトランジスタ４６のゲートに接続さ
れ、スイッチング電源の入力端子とトランジスタ４６の
ドレインの間にコイル４７が接続されている。トランジ
スタ４６のドレインにはダイオード４８に接続され、該
ダイオード４８の他端は抵抗分圧器４２に接続され、さ
らに一端をＶSSに接続されたコンデンサ４９の他端に接
続されこれが出力端子となっている。
ス巾変調型スイッチング電源について説明する。図４は
本発明のスイッチング電源のブロック図である。抵抗分
圧器４２と基準電圧源４１が演算増幅器４３の入力側に
接続され、該演算増幅器４３の出力と発振器４４がパル
ス巾変調器４５の入力側に接続されている。該パルス巾
変調器４５の出力はトランジスタ４６のゲートに接続さ
れ、スイッチング電源の入力端子とトランジスタ４６の
ドレインの間にコイル４７が接続されている。トランジ
スタ４６のドレインにはダイオード４８に接続され、該
ダイオード４８の他端は抵抗分圧器４２に接続され、さ
らに一端をＶSSに接続されたコンデンサ４９の他端に接
続されこれが出力端子となっている。
【００１８】つぎに、本発明のスイッチング電源の動作
について説明する。演算増幅器４３は出力電圧を分圧す
る抵抗分圧器４２の出力電圧と、基準電圧源４１の電圧
を比較し増幅する。演算増幅器４３の出力とクロック信
号を発生する発振器４４の出力を入力とする前述のパル
ス巾変調器４５で入力に応じたパルス巾を作る。該パル
ス巾変調器４５の出力をトランジスタ４６が増幅しダイ
オード４８で整流しコンデンサ４９で平滑化する。この
ような構成により安定した定電圧を低消費電流で得るこ
とができる。実際の使用例として、従来のスイッチング
電源の消費電流が1.5 ｍＡ〜4.5 ｍＡであるのに対し、
本発明では１０μＡ〜２０μＡが実現できた。
について説明する。演算増幅器４３は出力電圧を分圧す
る抵抗分圧器４２の出力電圧と、基準電圧源４１の電圧
を比較し増幅する。演算増幅器４３の出力とクロック信
号を発生する発振器４４の出力を入力とする前述のパル
ス巾変調器４５で入力に応じたパルス巾を作る。該パル
ス巾変調器４５の出力をトランジスタ４６が増幅しダイ
オード４８で整流しコンデンサ４９で平滑化する。この
ような構成により安定した定電圧を低消費電流で得るこ
とができる。実際の使用例として、従来のスイッチング
電源の消費電流が1.5 ｍＡ〜4.5 ｍＡであるのに対し、
本発明では１０μＡ〜２０μＡが実現できた。
【００１９】本発明のスイッチング電源の他の実施例を
図５について説明する。図５は図４の実施例に電圧比較
器５３を加えたものであり、その動作は、演算増幅器４
３の出力電圧が上昇したとき電圧比較器５３が反転出力
を出力して発振器５４の発振を停止させる。このような
構成により、軽負荷時には発振器５４及びこれに係わる
回路の消費電流が削減されるのでスイッチング電源の変
換効率の改善となる。本実施例は前述のパルス巾変調器
が低消費電力を実現できたので、さらに有効となる。実
際の使用例として本発明では２μＡ〜４μＡの消費電流
が実現できた。
図５について説明する。図５は図４の実施例に電圧比較
器５３を加えたものであり、その動作は、演算増幅器４
３の出力電圧が上昇したとき電圧比較器５３が反転出力
を出力して発振器５４の発振を停止させる。このような
構成により、軽負荷時には発振器５４及びこれに係わる
回路の消費電流が削減されるのでスイッチング電源の変
換効率の改善となる。本実施例は前述のパルス巾変調器
が低消費電力を実現できたので、さらに有効となる。実
際の使用例として本発明では２μＡ〜４μＡの消費電流
が実現できた。
【００２０】また、このような構成のうちコイル４７や
コンデンサ４９のような外付け部品以外の集積化された
回路をテストするときに、正確なテスト用電源電圧を抵
抗分圧器４２に印加することによって発振器５４の発振
停止を観測して抵抗分圧器４２の分圧精度または基準電
圧源４１の値を間接的に測定できる。
コンデンサ４９のような外付け部品以外の集積化された
回路をテストするときに、正確なテスト用電源電圧を抵
抗分圧器４２に印加することによって発振器５４の発振
停止を観測して抵抗分圧器４２の分圧精度または基準電
圧源４１の値を間接的に測定できる。
【００２１】つぎに、本発明のスイッチング電源の他の
実施例を図６について説明する。図６は図４の実施例に
抵抗６１、コンデンサ６２を加え演算増幅器４３と共に
積分器６３を構成している。つぎに、本発明のスイッチ
ング電源の他の実施例を図７について説明する。図７は
図６の実施例に電圧比較器５３を加えたものである。こ
のように構成することにより、積分器６３の安定した出
力を得て電圧比較器５３が発振器５４の発振を停止し、
軽負荷時の消費電流を削減することができる。
実施例を図６について説明する。図６は図４の実施例に
抵抗６１、コンデンサ６２を加え演算増幅器４３と共に
積分器６３を構成している。つぎに、本発明のスイッチ
ング電源の他の実施例を図７について説明する。図７は
図６の実施例に電圧比較器５３を加えたものである。こ
のように構成することにより、積分器６３の安定した出
力を得て電圧比較器５３が発振器５４の発振を停止し、
軽負荷時の消費電流を削減することができる。
【００２２】さらに、本発明のスイッチング電源の他の
実施例を図８について説明する。図８は図７の実施例に
スイッチ８５を抵抗６１に平行に接続したものであり、
このスイッチ８５の開閉を行うための入力端子は電圧比
較器５３の出力と接続されている。このように構成する
ことにより、スイッチング電源の負荷変動が発生した場
合、その応答特性を改良するためにスイッチ８５で積分
器６３の積分定数を小さくすることにより過渡応答時間
を短くし、電源出力がほぼ平衡してから元の積分定数に
戻すことができる。
実施例を図８について説明する。図８は図７の実施例に
スイッチ８５を抵抗６１に平行に接続したものであり、
このスイッチ８５の開閉を行うための入力端子は電圧比
較器５３の出力と接続されている。このように構成する
ことにより、スイッチング電源の負荷変動が発生した場
合、その応答特性を改良するためにスイッチ８５で積分
器６３の積分定数を小さくすることにより過渡応答時間
を短くし、電源出力がほぼ平衡してから元の積分定数に
戻すことができる。
【００２３】なお、図２の実施例で説明したパルス巾変
調器のコンデンサ２４の電圧基準をＶDDとしたが、図９
に示すようにコンデンサ９４の電圧基準をＶSSとするこ
とも可能である。この場合パルス巾変調器の入力部はＰ
ＭＯＳトランジスタ９３で構成することになり、その論
理出力は図３と逆になる。また、上記説明した回路は全
てバイポーラトランジスタ回路に置き換えられることは
言うまでもない。
調器のコンデンサ２４の電圧基準をＶDDとしたが、図９
に示すようにコンデンサ９４の電圧基準をＶSSとするこ
とも可能である。この場合パルス巾変調器の入力部はＰ
ＭＯＳトランジスタ９３で構成することになり、その論
理出力は図３と逆になる。また、上記説明した回路は全
てバイポーラトランジスタ回路に置き換えられることは
言うまでもない。
【００２４】また，図４乃至図８では昇圧型のスイッチ
ング電源を例として説明したが，本発明は図１２のよう
に降圧型，図１３のように反転型のスイッチング電源に
も有効であることは言うまでもない。
ング電源を例として説明したが，本発明は図１２のよう
に降圧型，図１３のように反転型のスイッチング電源に
も有効であることは言うまでもない。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
パルス巾の可変範囲が最小パルス巾の１８００倍まで安
定に設定でき、通常のＣＭＯＳロジック設計方法で設計
した回路でも、動作電圧において１Ｖ以下で動作し、消
費電流において数マイクロアンペア以下となり低消費電
力化が実現できる。また、回路が集積化された場合、内
部発振器と電子機器のシステム発振器が容易に切り換え
られるので、電子機器のシステム発振器と完全な同期が
とれ、低雑音で小型のスイッチング電源の実現が可能に
なる。
パルス巾の可変範囲が最小パルス巾の１８００倍まで安
定に設定でき、通常のＣＭＯＳロジック設計方法で設計
した回路でも、動作電圧において１Ｖ以下で動作し、消
費電流において数マイクロアンペア以下となり低消費電
力化が実現できる。また、回路が集積化された場合、内
部発振器と電子機器のシステム発振器が容易に切り換え
られるので、電子機器のシステム発振器と完全な同期が
とれ、低雑音で小型のスイッチング電源の実現が可能に
なる。
【図１】本発明のパルス巾変調器のブロック図である。
【図２】本発明のパルス巾変調器の回路図である。
【図３】図２の回路のタイムチャートである。
【図４】本発明のパルス巾変調型スイッチング電源のブ
ロック図である。
ロック図である。
【図５】本発明のパルス巾変調型スイッチング電源の他
の実施例のブロック図である。
の実施例のブロック図である。
【図６】本発明のパルス巾変調型スイッチング電源の他
の実施例のブロック図である。
の実施例のブロック図である。
【図７】本発明のパルス巾変調型スイッチング電源の他
の実施例のブロック図である。
の実施例のブロック図である。
【図８】本発明のパルス巾変調型スイッチング電源の他
の実施例のブロック図である。
の実施例のブロック図である。
【図９】本発明のパルス巾変調器の他の実施例の回路図
である。
である。
【図１０】本発明のパルス巾変調器の発振器を切り換え
る実施例のブロック図である。
る実施例のブロック図である。
【図１１】本発明のパルス巾変調器の発振器切り換えの
他の実施例のブロック図である。
他の実施例のブロック図である。
【図１２】本発明のパルス巾変調型スイッチング電源の
降圧型のブロック図である。
降圧型のブロック図である。
【図１３】本発明のパルス巾変調型スイッチング電源の
反転型のブロック図である。
反転型のブロック図である。
１１、４４、５４ 発振器 ８５ スイッチ １２ 第一の回路 １３ 第二の回路 １４ 第三の回路 １５ コンデンサ １６ 第四の回路 １７ 論理ゲート ４１ 基準電圧源 ４２ 抵抗分圧器 ４３ 演算増幅器 ４５、１０５、１１５ パルス巾変調器 ４６ トランジスタ ４７ コイル ４８ ダイオード ４９ コンデンサ ５３ 電圧比較器 ６１ 抵抗 ６２ コンデンサ ６３ 積分器 １０３，１１３ 外部発振器 １０４，１１４ 内部発振器
Claims (7)
- 【請求項１】 発振器からのクロック信号の電位に応じ
てコンデンサの電荷を放電する第一の回路と、 前記クロック信号の反転電位に応じて前記コンデンサに
充電を開始する第二の回路と、 入力電圧レベルに応じて前記コンデンサの充電電流を可
変する第三の回路と、 前記コンデンサに接続され、該コンデンサの電位がある
しきい値を越えると出力が反転する第四の回路と、 前記第四の回路の出力と、前記クロック信号を入力とす
る論理ゲートからなることを特徴とするパルス巾変調
器。 - 【請求項２】 請求項１記載のパルス巾変調器を有し、 出力電圧を分圧する抵抗分圧器の電圧と基準電圧源の電
圧を比較し増幅する演算増幅器と、 前記パルス巾変調器の出力を得て、電圧変換、整流、平
滑化するスイッチング電源回路素子からなることを特徴
とするパルス巾変調型スイッチング電源。 - 【請求項３】 パルス巾を変調し、その変調出力を昇
圧、降圧、反転するパルス巾変調型スイッチング電源に
おいて、 請求項１記載のパルス巾変調器を有し、 出力電圧を分圧する抵抗分圧器の電圧と基準電圧源の電
圧を比較し増幅する演算増幅器と、 前記パルス巾変調器の出力を制御端子に接続されたトラ
ンジスタと、 前記トランジスタの主電極端子の一つに接続され、前記
昇圧、降圧、反転の目的に合うように配置されたコイル
およびダイオードと、 前記コイルおよびダイオードのうちの一つとその一端を
接続され、他端を低電圧供給端子側に接続されたコンデ
ンサからなり、前記接続された一端は前記抵抗分圧器に
接続され、かつ出力端子であることを特徴とするパルス
巾変調型スイッチング電源。 - 【請求項４】 出力電圧を分圧する抵抗分圧器の電圧と
基準電圧を比較し増幅する演算増幅器と、 該演算増幅器に接続され、その出力とクロック信号を発
生する発振器の出力を入力とするパルス巾変調器と、 前記演算増幅器の出力電圧が上昇した時、反転出力を出
力して前記発振器の発信を停止させる電圧比較器を具備
することを特徴とするパルス巾変調型スイッチング電
源。 - 【請求項５】 請求項３記載のスイッチング電源におい
て、前記演算増幅幅器に抵抗器とコンデンサとを接続し
た積分器を具備することを特徴とするパルス巾変調型ス
イッチング電源。 - 【請求項６】 請求項５記載のスイッチング電源におい
て、前記積分器からの出力を得て前記発振器の発振を休
止または停止する電圧比較器を具備することを特徴とす
るパルス巾変調型スイッチング電源。 - 【請求項７】 請求項６記載のスイッチング電源におい
て、前記電圧比較器の出力を得て前記積分器の積分定数
を切り換えるスイッチを具備することを特徴とするパル
ス巾変調型スイッチング電源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/347863 | 1994-12-01 | ||
| US08/347,863 US5554925A (en) | 1994-12-01 | 1994-12-01 | Pulse duration modulator and pulse duration modulation type switching power source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08195659A true JPH08195659A (ja) | 1996-07-30 |
| JP3553212B2 JP3553212B2 (ja) | 2004-08-11 |
Family
ID=23365609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16631295A Expired - Fee Related JP3553212B2 (ja) | 1994-12-01 | 1995-06-30 | パルス巾変調器及びパルス巾変調型スイッチング電源 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5554925A (ja) |
| JP (1) | JP3553212B2 (ja) |
| TW (1) | TW290760B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002078319A (ja) * | 2000-08-23 | 2002-03-15 | Sumitomo Metal Ind Ltd | スイッチング回路及び電源 |
| JP2012142019A (ja) * | 2006-09-28 | 2012-07-26 | Intel Corp | 駆動オーバーライドを備えた電圧レギュレータ |
| JP2022165190A (ja) * | 2021-04-19 | 2022-10-31 | ▲けい▼宏電子企業有限公司 | パワーサプライシステム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09288897A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
| US6839590B2 (en) | 2001-10-22 | 2005-01-04 | Medtronic Physio-Control Corp. | Average current mode controlled energy storage in a defibrillator |
| JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
| CN102355241B (zh) * | 2011-08-04 | 2014-03-19 | 内蒙古自治区电子研究所 | 一种脉宽调制电路的同步电路 |
| CN103036541A (zh) * | 2011-10-10 | 2013-04-10 | 联创汽车电子有限公司 | 一种pwm电路 |
| TWI641225B (zh) * | 2018-05-03 | 2018-11-11 | 廣達電腦股份有限公司 | 電壓帶通致能電路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237209A (en) * | 1992-03-02 | 1993-08-17 | Analog Devices, Inc. | Bipolar voltage doubler circuit |
| JP3294343B2 (ja) * | 1992-11-13 | 2002-06-24 | 松下電工株式会社 | 電源装置 |
-
1994
- 1994-12-01 US US08/347,863 patent/US5554925A/en not_active Expired - Lifetime
- 1994-12-27 TW TW083112202A patent/TW290760B/zh not_active IP Right Cessation
-
1995
- 1995-06-30 JP JP16631295A patent/JP3553212B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002078319A (ja) * | 2000-08-23 | 2002-03-15 | Sumitomo Metal Ind Ltd | スイッチング回路及び電源 |
| JP2012142019A (ja) * | 2006-09-28 | 2012-07-26 | Intel Corp | 駆動オーバーライドを備えた電圧レギュレータ |
| US8930741B2 (en) | 2006-09-28 | 2015-01-06 | Intel Corporation | Voltage regulator with drive override |
| JP2022165190A (ja) * | 2021-04-19 | 2022-10-31 | ▲けい▼宏電子企業有限公司 | パワーサプライシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5554925A (en) | 1996-09-10 |
| TW290760B (ja) | 1996-11-11 |
| JP3553212B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283012B1 (ko) | 전하 펌프회로 | |
| US8643443B1 (en) | Comparator and relaxation oscillator employing same | |
| JP6212225B2 (ja) | 電力コンバータソフトスタート回路 | |
| US6278265B1 (en) | Switching regulator | |
| US7583133B2 (en) | Self-oscillating regulated low-ripple charge pump and method | |
| KR100712161B1 (ko) | 차지 펌프 회로 | |
| KR100381832B1 (ko) | 내부 전압 발생기 | |
| US8004351B2 (en) | Semiconductor integrated circuit device and power supply voltage control system | |
| US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
| TWI387190B (zh) | 調節輸出信號之方法及其電路 | |
| US20070057707A1 (en) | Triangular wave generation circuit | |
| JPH05276737A (ja) | 昇圧回路 | |
| KR20110087234A (ko) | 스위칭 레귤레이터 | |
| US20060119422A1 (en) | Semiconductor device including current control circuit of reference current source | |
| US20110187342A1 (en) | Non-linear compensation ramp for current mode pulse width modulation | |
| JPH08195659A (ja) | パルス巾変調器及びパルス巾変調型スイッチング電源 | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| TWI699640B (zh) | 固定開路時間控制器與使用其的降壓變換器裝置 | |
| US8416591B2 (en) | DC-DC converter with soft start circuit | |
| TWI436593B (zh) | 具有前饋補償的高精密度振盪器系統及其方法 | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JP2833891B2 (ja) | ボルテージレギュレータ | |
| US10008923B2 (en) | Soft start circuit and power supply device equipped therewith | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP4211369B2 (ja) | Ａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |