CN109710014B - 一种用于cmos带隙基准的分段线性补偿电路 - Google Patents

Abstract

本发明涉及了一种用于CMOS带隙基准的分段线性补偿电路，包括带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块；带隙基准模块的输出端分别连接第一转换器模块、第二转换器模块和第三转换器模块；第一转换器模块的输出端分别连接第一补偿模块和第二补偿模块；第二转换器模块的输出端连接第一补偿模块；第三转换器模块的输出端连接第二补偿模块；第一补偿模块的输出端和第二补偿模块的输出端均连接至带隙基准模块的S端。本发明提出的补偿电路通过设置分段线性补偿电路，可以在不同温度范围内提供不同的温度补偿，使得电压更加稳定，保证带隙基准精度。

Description

一种用于CMOS带隙基准的分段线性补偿电路

技术领域

本发明涉及微电子技术领域，尤其涉及一种用于CMOS带隙基准的分段线性补偿电路。

背景技术

精确的带隙基准(Bandgap voltage reference，简称BGR)是许多模拟电路、数字电路和混合信号电路的基本构建模块，精确的带隙基准对高精度应用有很大的需求，特别是对于锂离子电池充电应用和其他ADC(Analog-to-digital converte，简称ADC)应用，高精度的带隙基准是必不可少的，然而，温度变化对带隙基准的精度有着较大的影响。

为了克服由于温度变化引起的漂移，现有技术中，一种方案是采用多晶硅电阻和扩散电阻来实现简单的架构和低功耗补偿，但该种方案中，电阻的温度特性可能会受到工艺变化的显着影响，进而影响到补偿效果；另一种方案是结合多个补偿结构来使带隙基准实现良好的温度系数，例如，在低温范围内采用指数曲率补偿结构，而在高温范围内采用对数曲率补偿结构，但是该种方案中，两个补偿结构中的电流镜的不匹配可能会损害带隙基准精度，反而会造成带隙基准精度的下降。

因此，如何解决电压随着温度变化导致的带隙基准的精度降低的技术问题，是本领域的重点研究对象。

发明内容

本发明的目的在于克服上述现有技术存在的缺陷，提出了一种用于CMOS带隙基准的分段线性补偿电路，具体的实施方式如下：

本发明实施例提供一种用于CMOS带隙基准的分段线性补偿电路，包括电源、带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块；

所述电源分别连接所述带隙基准模块、所述第一转换器模块、所述第二转换器模块和所述第三转换器模块；

所述带隙基准模块包括第一输出端、第二输出端和输入端，所述第一输出端分别连接所述第二转换器模块的输入端和所述第三转换器模块的输入端，所述第二输出端连接所述第一转换器模块，所述输入端连接至电源；

所述第一转换器模块的输出端分别连接所述第一补偿模块的正相输入端和所述第二补偿模块的负相输入端；

所述第二转换器模块包括第二转换器，所述第二转换器的输出端连接所述第一补偿模块的负相输入端；

所述第三转换器模块包括第三转换器，所述第三转换器的输出端连接所述第二补偿模块的正相输入端；

所述带隙基准模块还包括S端，所述第一补偿模块的输出端和所述第二补偿模块的输出端均连接至所述带隙基准模块的S端。

在一个具体的实施例中，所述带隙基准模块包括电阻R1、R2、R3、R4、第一三极管Q1、第二三极管Q2、运算放大器及缓冲器，所述运算放大器、所述电阻R1、所述电阻R2、所述电阻R3和所述第二三极管Q2串接于所述电源和接地端之间，其中，所述运算放大器的输出端和所述电阻R1的连接节点构成所述带隙基准模块的第一输出端，运算放大器的输入端为所述带隙基准模块的输入端；所述电阻R1和所述电阻R2的连接节点连接至所述缓冲器的输入端，所述缓冲器的输出端构成所述带隙基准模块的第二输出端；所述第二三极管Q2的基极连接至所述电阻R2和所述电阻R3的连接节点；

所述电阻R4和所述第一三极管Q1串接于所述电阻R2和所述电阻R3的连接节点与所述接地端之间；所述电阻R2和所述电阻R3的连接节点构成所述带隙基准电路的S端；所述第一三极管Q1的基极串接至所述第一三极管Q1的集电极；

所述电阻R4和所述第一三极管Q1的连接节点连接至所述运算放大器的负相输入端，所述电阻R3和所述第二三极管Q2的连接节点连接至所述运算放大器的正相输入端。

在一个具体的实施例中，所述第一转换器模块包括至少一个第一转换器。

在一个具体的实施例中，所述第一转换器、所述第二转换器及所述第三转换器均为V-I转换器。

在一个具体的实施例中，所述第二转换器模块还包括至少一个第二补偿转换器，所述第二补偿转换器的输出端连接所述第一补偿模块的负相输入端，所述第三转换器模块还包括至少一个第三补偿转换器，所述第三补偿转换器的输出端连接所述第二补偿模块的正相输入端，所述第二补偿转换器与所述第三补偿转换器均为V-I转换器。

在一个具体的实施例中，所述V-I转换器包括V-I转换电路，所述V-I转换电路包括多个P型晶体管、多个N型晶体管、电阻R4、电阻R5、电阻R6及多个偏压装置，所述P型晶体管为负压开关，所述N型晶体管为正压开关；

所述P型晶体管包括第一P型晶体管M_P1、第二P型晶体管M_P2、第三P型晶体管M_P3、第四P型晶体管M_P4、第五P型晶体管M_P5、第六P型晶体管M_P6、第七P型晶体管M_P7、第八P型晶体管M_P8、第九P型晶体管M_P9、第十P型晶体管M_P10和第十一P型晶体管M_P11；

所述N型晶体管包括第一N型晶体管M_N1、第二N型晶体管M_N2、第三N型晶体管M_N3、第四N型晶体管M_N4及第五N型晶体管M_N5；

所述第一P型晶体管M_P1、所述第二P型晶体管M_P2和所述第三N型晶体管M_N3串接于所述电源和接地端之间；

所述第四P型晶体管M_P4、所述第六P型晶体管M_P6、所述第一N型晶体管M_N1和所述第三N型晶体管M_N3串接于所述电源和接地端之间；

所述第五P型晶体管M_P5、所述第七P型晶体管M_P7、所述第二N型晶体管M_N2和所述第四N型晶体管M_N4串接于所述电源和接地端之间；

所述电阻R4、所述第八P型晶体管M_P8、所述第十P型晶体管M_P10、所述第五N型晶体管M_N5和所述电阻R6串接于所述电源和接地端之间；

所述电阻R5、所述第九P型晶体管M_P9和第十一P型晶体管M_P11串接于所述电源和所述V-I转换器的输出端之间；

所述第一P型晶体管M_P1的栅极连接所述偏压装置，所述第二P型晶体管M_P2的栅极为所述V-I转换器的输入端；

所述第三P型晶体管M_P3串接于所述第一P型晶体管M_P1和所述第四N型晶体管M_N4之间，所述第三P型晶体管M_P3的栅极连接至所述第五N型晶体管M_N5和所述电阻R6的连接节点；

所述第四P型晶体管M_P4的栅极和所述第五P型晶体管M_P5的栅极串接，且连接至所述第六P型晶体管M_P6的漏极，所述第六P型晶体管M_P6的栅极和所述第七P型晶体管M_P7的栅极串接至所述偏压装置；所述第一N型晶体管M_N1的栅极和所述第二N型晶体管M_N2的栅极串接至所述偏压装置，所述第三N型晶体管M_N3的栅极和所述第四N型晶体管M_N4的栅极串接至所述偏压装置；

所述第七P型晶体管M_P7的漏极连接至所述第五N型晶体管M_N5的栅极；

所述第八P型晶体管M_P8的栅极和所述第九P型晶体管M_P9的栅极串接，并连接至所述第十P型晶体管M_P10的漏极；

所述第十P型晶体管M_P10的栅极和所述第十一P型晶体管M_P11的栅极串接至所述偏压装置；

所述第十一P型晶体管M_P11的漏极为所述V-I转换器的输出端。

在一个具体的实施例中，所述偏压装置有多个，包括第一偏压装置B1、第二偏压装置B2、第三偏压装置B3、第四偏压装置B4及第五偏压装置B5；

所述第一P型晶体管M_P1的栅极连接所述第一偏压装置B1；

所述第三N型晶体管M_N3的栅极和所述第四N型晶体管M_N4的栅极串接至所述第二偏压装置B2；

所述第一N型晶体管M_N1的栅极和所述第二N型晶体管M_N2的栅极串接至所述第三偏压装置B3；

所述第六P型晶体管M_P6的栅极和所述第七P型晶体管M_P7的栅极串接至所述第四偏压装置B4；

所述第十P型晶体管M_P10的栅极和所述第十一P型晶体管M_P11的栅极串接至所述第五偏压装置B5。

在一个具体的实施例中，所述第一补偿模块为第一减法器，所述第二补偿模块为第二减法器，所述第一减法器与所述第二减法器均为电流减法器。

在一个具体的实施例中，所述第一补偿模块还包括至少一个第一补偿减法器，所述第二补偿模块还包括至少一个第二补偿减法器，所述第一补偿减法器的正相输入端与所述第一转换器的输出端连接，所述第一补偿减法器的负相输入端与所述第二补偿转换器的输出端连接，所述第二补偿减法器的正相输入端与所述第三补偿转换器的输出端连接，所述第一补偿减法器的负相输入端与所述第一转换器的输出端连接，所述第一补偿减法器和所述第二补偿减法器的输出端均连接所述带隙基准模块的S端，所述第一补偿减法器与所述第二补偿减法器均为电流减法器。

在一个具体的实施例中，所述电流减法器包括第六N型晶体管M_N6、第七N型晶体管M_N7、第八N型晶体管M_N8、第九N型晶体管M_N9、第十N型晶体管M_N10、第十一N型晶体管M_N11、第十二N型晶体管M_N12、第十三N型晶体管M_N13、电阻R7、电阻R8、电阻R9、电阻R10、第六偏压装置B6和第七偏压装置B7；

所述第六N型晶体管M_N6、所述第八N型晶体管M_N8和所述电阻R7串接于所述电流减法器的负相输入端和接地端之间；

所述第七N型晶体管M_N7、所述第九N型晶体管M_N9和所述电阻R8串接于所述电流减法器的正相输入端和接地端之间；

所述第十N型晶体管M_N10、所述第十二N型晶体管M_N12和所述电阻R9串接于所述电流减法器的正相输入端和接地端之间；

所述第十一N型晶体管M_N11、所述第十三N型晶体管M_N13和所述电阻R10串接于所述电流减法器的输出端和接地端之间；

所述第八N型晶体管M_N8的栅极和所述第九N型晶体管M_N9的栅极并接于所述电流减法器的负相输入端；

所述第十二N型晶体管M_N12的栅极和所述第十三N型晶体管M_N13的栅极并接于所述电流减法器的正相输入端；

所述第六N型晶体管M_N6的栅极和所述第七N型晶体管M_N7的栅极并接于所述第六偏压装置B6；

所述第十N型晶体管M_N10的栅极和所述第十一N型晶体管M_N11的栅极并接于所述第七偏压装置B7。

本发明的有益效果为：

1、本发明提出的补偿电路通过设置分段线性补偿电路，可以在不同温度范围内提供不同的温度补偿，使得电压更加稳定，保证带隙基准精度。

2、本发明提出的分段线性补偿电路能够在较宽的温度范围内实现高精度补偿。

3、对于电压信号或电流信号发生较大波动的电子元器件，本发明提出的分段线性补偿电路均可以提供高精度的补偿。

附图说明

图1为本发明提出的补偿电路框图；

图2为本发明提出的V-I转换器电路图；

图3为本发明提出的电流减法器电路图；

图4为本发明提出的补偿电路的补偿工作原理图；

图5为本发明提出的补偿电路的仿真实验效果图；

图6为本发明提出的补偿电路的仿真工作原理图。

具体实施方式

以下结合附图和具体实施例，对本发明作进一步详细说明。

实施例一

如图1-图3所示，图1为本发明提出的补偿电路框图；图2为本发明提出的V-I转换器电路图；图3为本发明提出的电流减法器电路图；本发明提出了一种用于CMOS带隙基准的分段线性补偿电路，包括电源、带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块，其中，第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块构成分段线性补偿电路，带隙基准模块可以输出电压或者电流等电信号并接受从分段线性补偿电路反馈的补偿信号；

电源分别连接带隙基准模块、第一转换器模块、第二转换器模块和第三转换器模块，电源为补偿电路提供稳定的电源电压VDD，保证电路的正常工作；

带隙基准模块包括第一输出端、第二输出端和输入端，第一输出端分别连接第二转换器模块和第三转换器模块的输入端，第二输出端连接第一转换器模块，输入端连接电源；第一转换器模块、第二转换器模块和第三转换器模块可以对带隙基准模块输出的电信号进行转换，通过转换后的信号可以被第一补偿模块和第二补偿模块接收；

第一转换器模块的输出端分别连接第一补偿模块的正相输入端和第二补偿模块的负相输入端，第一转换器模块可以精确反应带隙基准模块输出的电信号随温度变化而变化的情况，需要说明的是，第二转换器模块和第三转换器模块对温度变换不敏感，因此将带隙基准模块输出的电信号可以近似的看做恒定不变的线段；

第二转换器模块包括第二转换器，第二转换器的输出端连接第一补偿模块的负相输入端，第一补偿模块根据从第一转换器模块和第二转换器模块输入的电信号进行运算，可以产生一个第一补偿信号；

第三转换器模块包括第三转换器，第三转换器的输出端连接第二补偿模块的正相输入端，第二补偿模块根据从第一转换器模块和第三转换器模块输入的电信号进行运算，可以产生一个第二补偿信号；

需要说明的是，第一转换器模块包括至少一个第一转换器，该第一转换器包括至少两个输出端口，即第二转换器模块和第三转换器模块的输出端口数量之和即为第一转换器模块的输出端口数量，优选的，第一转换器模块为一个第一转换器；

带隙基准模块还包括S端，第一补偿模块的输出端和第二补偿模块的输出端均连接至带隙基准模块的S端，第一补偿信号和第二补偿信号进行叠加运算后，产生一个反馈补偿信号，反馈至带隙基准模块上，对电压进行补偿，使带隙基准模块输出的电信号变的稳定。

进一步的，带隙基准模块包括电阻R1、R2、R3、R4、第一三极管Q1、第二三极管Q2、运算放大器及缓冲器，运算放大器、电阻R1、电阻R2、电阻R3和第二三极管Q2串接于电源和接地端GND之间，其中，运算放大器的输出端和电阻R1的连接节点构成带隙基准模块的第一输出端，电阻R1和电阻R2的连接节点连接至缓冲器的输入端，缓冲器的输出端构成带隙基准模块的第二输出端；第二三极管Q2的基极连接至电阻R2和电阻R3的连接节点；

电阻R4和第一三极管Q1串接于电阻R2和电阻R3的连接节点与接地端GND之间；电阻R2和电阻R3的连接节点构成带隙基准电路的S端；第一三极管Q1的基极连接至第一三极管Q1的集电极；

电阻R4和第一三极管Q1的连接节点连接至运算放大器的负相输入端，电阻R3和第二三极管Q2的连接节点连接至运算放大器的正相输入端；运算放大器的输入端构成带隙基准模块的输入端，运算放大器的输入端和电源电压连接。

缓冲器的作用为使带隙基准模块有更好的电压传输特性和更陡峭的输出曲线，使得与缓冲器输出端相连的第一转换器模块可以更清楚、精准的反应带隙基准模块输出的电信号，故经过缓冲器后输出的电信号为一个对温度变化较敏感的信号；而第一输出端设置的位置使得带隙基准模块的电信号没有经过缓冲器，因此输出的信号变化较为平缓，在一定的温度范围内可以看做是恒定电信号。

进一步的，第一转换器、第二转换器及第三转换器均为V-I转换器，V-I转换器可以将电压信号转为电流信号，即带隙基准模块输出电压信号，第一转换器、第二转换器及第三转换器均可以将带隙基准模块输出的电压信号转换为电流信号。

进一步的，第二转换器模块还包括至少一个第二补偿转换器，第二补偿转换器的输出端连接第一补偿模块的负相输入端，第三转换器模块还包括至少一个第三补偿转换器，第三补偿转换器的输出端连接第二补偿模块的正相输入端，第二补偿转换器与第三补偿转换器均为V-I转换器，V-I转换器中的电子元件不同，输出的电流信号的大小也不同，即转换率不同，通过设置不同的电子元件，使得第二补偿转换器和对应的第二转换器输出的电流信号不同，同理，第三补偿转换器和第三转换器输出的电流信号也不同，通过设置第二补偿转换器和第三补偿转换器，使第二转换器模块和第三转换器模块输出的电流信号产生分段的电流信号，使后续的补偿模块输出不同强度的补偿信号；

需要说明的是，第二转换器模块中第二补偿转换器的数量、第三转换器模块中第三补偿转换器的数量可以根据需要进行设置，理论上，补偿转换器数量越多，每个补偿转换器的转换率均不同时，后续的补偿模块中输出的补偿信号分级情况越多，即补偿精度越高，但实际中，补偿转换器的设置会影响到电路的稳定性，补偿转换器越多，电路的稳定性越差，因此设置补偿转换器时，需要综合考虑补偿精度和电路稳定性的关系，经过多次试验验证，当补偿转换器数量为2个时，即第二补偿转换器和第三补偿转换器的数量均为1个时，电路的稳定性和补偿精度得到一个最优的解。

进一步的，V-I转换器包括V-I转换电路，V-I转换电路包括多个P型晶体管、多个N型晶体管、电阻R4、电阻R5、电阻R6及偏压装置，P型晶体管为负压开关，N型晶体管为正压开关，偏压装置采用与电源无关的偏置技术，可为各P型或者N型晶体管提供一个偏置电压，便于电路的快速启动和工作；

P型晶体管包括第一P型晶体管M_P1、第二P型晶体管M_P2、第三P型晶体管M_P3、第四P型晶体管M_P4、第五P型晶体管M_P5、第六P型晶体管M_P6、第七P型晶体管M_P7、第八P型晶体管M_P8、第九P型晶体管M_P9、第十P型晶体管M_P10和第十一P型晶体管M_P11；

N型晶体管包括第一N型晶体管M_N1、第二N型晶体管M_N2、第三N型晶体管M_N3、第四N型晶体管M_N4及第五N型晶体管M_N5；

第一P型晶体管M_P1、第二P型晶体管M_P2和第三N型晶体管M_N3串接于电源和接地端GND之间；

第四P型晶体管M_P4、第六P型晶体管M_P6、第一N型晶体管M_N1和第三N型晶体管M_N3串接于电源和接地端GND之间；

第五P型晶体管M_P5、第七P型晶体管M_P7、第二N型晶体管M_N2和第四N型晶体管M_N4串接于电源和接地端GND之间；

电阻R4、第八P型晶体管M_P8、第十P型晶体管M_P10、第五N型晶体管M_N5和电阻R6串接于电源和接地端GND之间；

电阻R5、第九P型晶体管M_P9和第十一P型晶体管M_P11串接于电源和V-I转换器的输出端之间；

第一P型晶体管M_P1的栅极连接偏压装置，第二P型晶体管M_P2的栅极为V-I转换器的输入端；

第三P型晶体管M_P3串接于第一P型晶体管M_P1和第四N型晶体管M_N4之间，第三P型晶体管M_P3的栅极连接至第五N型晶体管M_N5和电阻R6的连接节点；

第四P型晶体管M_P4的栅极和第五P型晶体管M_P5的栅极串接，且连接至第六P型晶体管M_P6的漏极，第六P型晶体管M_P6的栅极和第七P型晶体管M_P7的栅极串接至偏压装置；第一N型晶体管M_N1的栅极和第二N型晶体管M_N2的栅极串接至偏压装置，第三N型晶体管M_N3的栅极和第四N型晶体管M_N4的栅极串接至偏压装置；

第七P型晶体管M_P7的漏极连接至第五N型晶体管M_N5的栅极；

第八P型晶体管M_P8的栅极和第九P型晶体管M_P9的栅极串接，并连接至第十P型晶体管M_P10的漏极；

第十P型晶体管M_P10的栅极和第十一P型晶体管M_P11的栅极串接至偏压装置。

第十一P型晶体管M_P11的漏极为V-I转换器的输出端。

需要说明的是，影响V-I转换器输出的电流大小的主要因素为电阻R6的大小，具体关系为，电阻R6的电阻值越大，输出的电流值越小，具体的，在本发明实施例中，第二补偿转换器中的电阻R6的电阻值大于第二转换器中的电阻R6的电阻值，第三补偿转换器中的电阻R6的电阻值大于第三转换器中的电阻R6的电阻值。

进一步，偏压装置有多个，包括第一偏压装置B1、第二偏压装置B2、第三偏压装置B3、第四偏压装置B4及第五偏压装置B5，不同的偏压装置提供不同的偏置电压；

第一P型晶体管M_P1的栅极连接第一偏压装置B1；

第六P型晶体管M_P6的栅极和第七P型晶体管M_P7的栅极串接至第四偏压装置B4；

第一N型晶体管M_N1的栅极和第二N型晶体管M_N2的栅极串接至第三偏压装置B3；

第三N型晶体管M_N3的栅极和第四N型晶体管M_N4的栅极串接至第二偏压装置B2；

第十P型晶体管M_P10的栅极和第十一N型晶体管M_N1的栅极串接至第五偏压装置B5。

进一步的，第一补偿模块为第一减法器，第二补偿模块为第二减法器，第一减法器与第二减法器均为电流减法器，电流减法器的作用为：用正相输入端输入的电流信号减去负相输入端输入的电流信号，得到一个补偿电流信号，若正相输入端输入的电流信号小于负相输入端输入的电流信号，则补偿电流信号为0。

进一步的，第一补偿模块还包括至少一个第一补偿减法器，第二补偿模块还包括至少一个第二补偿减法器，第一补偿减法器的正相输入端与第一转换器的输出端连接，第一补偿减法器的负相输入端与第二补偿转换器的输出端连接，第二补偿减法器的正相输入端与第三补偿转换器的输出端连接，第一补偿减法器的负相输入端与第一转换器的输出端连接，第一补偿减法器和第二补偿减法器的输出端均连接带隙基准模块的S端，第一补偿减法器与第二补偿减法器均为电流减法器，第一补偿减法器的设置与第二补偿转换器的设置对应，第二补偿减法器的设置于第三补偿转换器的设置对应，即设置了一定数量的补偿转换器，对应的设置了相同数量的补偿减法器。

进一步的，电流减法器包括第六N型晶体管M_N6、第七N型晶体管M_N7、第八N型晶体管M_N8、第九N型晶体管M_N9、第十N型晶体管M_N10、第十一N型晶体管M_N11、第十二N型晶体管M_N12、第十三N型晶体管M_N13、电阻R7、电阻R8、电阻R9、电阻R10、第六偏压装置B6和第七偏压装置B7；

第六N型晶体管M_N6、第八N型晶体管M_N8和电阻R7串接于电流减法器的负相输入端和接地端GND之间；

第七N型晶体管M_N7、第九N型晶体管M_N9和电阻R8串接于电流减法器的正相输入端和接地端GND之间；

第十N型晶体管M_N10、第十二N型晶体管M_N12和电阻R9串接于电流减法器的正相输入端和接地端GND之间；

第十一N型晶体管M_N11、第十三N型晶体管M_N13和电阻R10串接于电流减法器的输出端和接地端GND之间；

第八N型晶体管M_N8的栅极和第九N型晶体管M_N9的栅极并接于电流减法器的负相输入端；

第十二N型晶体管M_N12的栅极和第十三N型晶体管M_N13的栅极并接于电流减法器的正相输入端；

第六N型晶体管M_N6的栅极和第七N型晶体管M_N7的栅极并接于第六偏压装置B6；

第十N型晶体管M_N10的栅极和第十一N型晶体管M_N11的栅极并接于第七偏压装置B7。

如图4所示，图4为本发明提出的补偿电路的工作原理图，本发明实施例提出的补偿电路的工作原理为：

没有温度补偿(Temperature compensation，简称TC)的带隙基准模块的电压如图4上半部分中的曲线V_REF1所示，其中横坐标为温度，可以看出，随着温度的变化，V_REF1变化幅度较大，因此对带隙基准模块的精度造成很大的影响，可以看出，在T₁～T₂和T₅～T₆的温度范围内，V_REF1的变化相对较快，因此这两个温度范围内采用高TC补偿，在T₂～T₃和T₄～T₅的温度范围内，V_REF1的变化相对较慢，因此这两个温度范围内采用低TC补偿，在T₃～T₄的温度范围内，V_REF1的变化很小，无需补偿；

本发明实施例中的分段线性补偿电路补偿过程如图4下半部分所示，其中，带隙基准模块的第二输出端输出的电压V_CT1经过第一转换器转换为电流信号I_CT1，带隙基准模块的第一输出端输出的电压V_REF经过第二转换器转换为电流信号I_REF1，电压V_REF经过第二补偿转换器转换为电流信号I_REF2，且I_REF1>I_REF2，电压V_REF经过第三转换器转换为电流信号I_REF3，电压V_REF经过第三补偿转换器转换为电流信号I_REF4，且I_REF3>I_REF4；

电流信号I_CT1从第一减法器和第一补偿减法器的正相输入端输入：

电流信号I_REF1从第一减法器的负相输入端输入，经第一减法器处理，得到第一补偿电流I_CM1；

电流信号I_REF2从第一补偿减法器的负相输入端输入，经第一补偿减法器处理，得到第二补偿电流I_CM1；

其中，

I_CM1＝I_CT1-I_REF1，

I_CM2＝I_CT1-I_REF2，

如图4所示，I_CM1和I_CM2均与温度成负相关；

电流信号I_CT1从第二减法器和第二补偿减法器的负相输入端输入：

电流信号I_REF3从第一减法器的负相输入端输入，经第二减法器处理，得到第一补偿电流I_CM3；

电流信号I_REF4从第二补偿减法器的负相输入端输入，经第二补偿减法器处理，得到第二补偿电流I_CM4；

其中，

I_CM3＝I_REF3-I_CT1，

I_CM4＝I_REF4-I_CT1，

如图4所示，I_CM3和I_CM4均与温度成正相关；

电流信号汇总后得到电流信号I_CM5，其中，

I_CM5＝I_CM1+I_CM2+I_CM3+I_CM4，

电流信号I_CM5为最终的补偿电流信号，具体曲线图如图4中所示，在温度为T₁～T₂和T₅～T₆的温度范围内，电流信号I_CM5的值较大，且变化较快，因为T₁～T₂和T₅～T₆时，带隙基准模块的电压V_REF1也变化较快，且该温度范围内，电压V_REF1的值较低，不同的是，带隙基准模块的电压V_REF1的变化趋势与电流信号I_CM5的变化趋势相反；

在T₂～T₃和T₄～T₅的温度范围内，电流信号I_CM5变化较慢，数值也较低，因为在T₂～T₃和T₄～T₅的温度范围内，带隙基准模块的电压V_REF1也变化较平缓，且该温度范围内，电压V_REF1的值较高；

在T₃～T₄的温度范围内，电流信号I_CM5的值为0，即无补偿信号产生，因为在T₃～T₄的温度范围内，带隙基准模块的电压V_REF1的值处于最高点附近，且变化幅度很小，不会影响带隙基准模块的精度，没有补偿的必要。

电流信号I_CM5经带隙基准模块的S端进入带隙基准模块，经过电阻R产生补偿电压信号V_CM，其中，

R＝R1+R2，

即电阻R为R1和R2组成的串联电路，通过补偿电压信号V_CM的反馈，带隙基准模块的电压V_REF1变为电压V_REF2，其中，

V_REF2＝V_REF1+V_CM，

由图4中电压V_REF2的曲线可以看出，经过补偿电压信号V_CM的反馈补偿后，电压V_REF2的变化幅度变得很小，温度变化对带隙基准模块的电压精度的影响大大减小。

如图5和图6所示，图5为本发明提出的补偿电路的仿真实验效果图；图6为本发明提出的补偿电路的仿真工作原理图。

在图5和图6示仿真测试中，采取的参数为：

补偿电阻R＝R1+R2＝46.9KΩ，

电源电压VDD＝3.3mV，

环境温度T＝27℃，

从而得到，

I_REF1＝1.242μA，

I_REF2＝1.204μA，

I_REF3＝1.161μA，

I_REF4＝1.117μA，

I_CT1＝1.196μA，

需要说明的是，I_CT1的值并不是一个恒定值，I_CT1是一个与温度呈负相关的数值，在27℃条件下，I_CT1的值为1.196μA；

图5中，曲线V_REF1代表没有分段线性补偿电路时，带隙基准模块的电压V_REF1情况，由图中可以看出，从T₁～T₆过程中，电压波动值最大可达5.50mV，其中，

T₁～T₂和T₅～T₆阶段时，电压波动分别为3.32mV和3.20mV，电压变化幅度大，变化较快，因此需要高TC补偿；

T₂～T₃和T₄～T₅阶段时，电压波动分别为1.94mV和2.06mV，电压变化幅度相对较小，变化缓慢，可以采取低TC补偿；

在T₃～T₄阶段时，电压波动为0.205mV，电压波动幅度很小，可近似认为该阶段时，电压一直处于极点，无补偿的必要。

曲线V_REF2代表了在分段线性补偿电路的作用下，带隙基准模块的电压V_REF2的情况，由图5可以看出，经过分段线性补偿电路的反馈补偿，带隙基准模块的电压最大波动为0.244mV，波动明显变小，精度得到大幅提高；

图6为本发明提出的补偿电路的仿真工作原理图，可以看出经过第一减法器后得到的电流信号I_CM1最高值为35.3nA，经过第一补偿减法器得到的电流信号I_CM2最高值为74.5nA，因为在T₁～T₂阶段时I_CM3和I_CM4均为0，故该阶段的补偿电流信号I_CM5＝I_CM1+I_CM2，即补偿电流信号的最高值为109.8nA，经过补偿电阻R后，得到补偿电压信号V_CM的最高值为：

V_CM＝I_CM5*R＝109.8nA*46.9KΩ＝5.15mV，

同理可得，在T₂～T₃阶段时，补偿电流信号I_CM5最高值为38.3nA，得到补偿电压信号V_CM的最高值为：

V_CM＝I_CM5*R＝38.3nA*46.9KΩ＝1.80mV，

在T₄～T₅阶段时，补偿电流信号I_CM5最高值为43.5nA，得到补偿电压信号V_CM的最高值为：

V_CM＝I_CM5*R＝43.5nA*46.9KΩ＝2.04mV，

在T₅～T₆阶段时，补偿电流信号I_CM5最高值为116.2nA，得到补偿电压信号V_CM的最高值为：

V_CM＝I_CM5*R＝116.2nA*46.9KΩ＝5.45mV，

经过计算可知，补偿后的带隙基准模块的电压V_REF2＝V_REF1+V_CM满足图5所示的曲线V_REF2，因此该分段线性补偿电路有效，可以看出，在仿真图示中，温度变化范围为-45℃～125℃时，在这么宽的温度范围内，该分段线性补偿电路依然可以提供高精度的电压补偿。

需要说明的是，本实施例提供的分段线性补偿电路是一个与温度系数无关的电路，而带隙基准模块的电压对温度参数的反应体现在带隙基准模块的电压变化幅度较大，因此，在本实施例的基础上显而易见可以得到，本发明实施例中提出的分段线性补偿电路不仅可以用于对带隙基准模块进行温度补偿，也可以对其他随温度变化而产生电压信号波导或者电流信号波动的电子器件进行补偿，还可以推广，凡是电子元器件的电压或电流信号会产生波动，均可以使用本发明提出的分段线性补偿电路进行补偿，这种变化不会超出本发明的应用范围。

综上所述，本文中应用了具体的优选实施方式对本发明提供的一种补偿电路进行了阐述，以上实施例的说明只是用于帮助理解本发明的方案及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求书为准。

Claims (9)

1.一种用于CMOS带隙基准的分段线性补偿电路，其特征在于，包括电源、带隙基准模块、第一转换器模块、第二转换器模块、第三转换器模块、第一补偿模块和第二补偿模块；

所述电源分别连接所述带隙基准模块、所述第一转换器模块、所述第二转换器模块和所述第三转换器模块；

所述带隙基准模块包括第一输出端、第二输出端和输入端，所述第一输出端分别连接所述第二转换器模块的输入端和所述第三转换器模块的输入端，所述第二输出端连接所述第一转换器模块，所述输入端连接至电源；

所述第一转换器模块的输出端分别连接所述第一补偿模块的正相输入端和所述第二补偿模块的负相输入端；

所述第二转换器模块包括第二转换器，所述第二转换器的输出端连接所述第一补偿模块的负相输入端；

所述第三转换器模块包括第三转换器，所述第三转换器的输出端连接所述第二补偿模块的正相输入端；

所述带隙基准模块还包括S端，所述第一补偿模块的输出端和所述第二补偿模块的输出端均连接至所述带隙基准模块的S端，其中，

所述带隙基准模块包括电阻R1、R2、R3、R4、第一三极管Q1、第二三极管Q2、运算放大器及缓冲器，所述运算放大器、所述电阻R1、所述电阻R2、所述电阻R3和所述第二三极管Q2串接于所述电源和接地端之间，其中，所述运算放大器的输出端和所述电阻R1的连接节点构成所述带隙基准模块的第一输出端，运算放大器的输入端为所述带隙基准模块的输入端；所述电阻R1和所述电阻R2的连接节点连接至所述缓冲器的输入端，所述缓冲器的输出端构成所述带隙基准模块的第二输出端；所述第二三极管Q2的基极连接至所述电阻R2和所述电阻R3的连接节点；

所述电阻R4和所述第一三极管Q1串接于所述电阻R2和所述电阻R3的连接节点与所述接地端之间；所述电阻R2和所述电阻R3的连接节点构成所述带隙基准电路的S端；所述第一三极管Q1的基极串接至所述第一三极管Q1的集电极；

所述电阻R4和所述第一三极管Q1的连接节点连接至所述运算放大器的负相输入端，所述电阻R3和所述第二三极管Q2的连接节点连接至所述运算放大器的正相输入端。

2.根据权利要求1所述的补偿电路，其特征在于，所述第一转换器模块包括至少一个第一转换器。

3.根据权利要求2所述的补偿电路，其特征在于，所述第一转换器、所述第二转换器及所述第三转换器均为V-I转换器。

4.根据权利要求3所述的补偿电路，其特征在于，所述第二转换器模块还包括至少一个第二补偿转换器，所述第二补偿转换器的输出端连接所述第一补偿模块的负相输入端，所述第三转换器模块还包括至少一个第三补偿转换器，所述第三补偿转换器的输出端连接所述第二补偿模块的正相输入端，所述第二补偿转换器与所述第三补偿转换器均为V-I转换器。

5.根据权利要求4所述的补偿电路，其特征在于，所述V-I转换器包括V-I转换电路，所述V-I转换电路包括多个P型晶体管、多个N型晶体管、电阻R4、电阻R5、电阻R6及多个偏压装置，所述P型晶体管为负压开关，所述N型晶体管为正压开关；

所述P型晶体管包括第一P型晶体管M_P1、第二P型晶体管M_P2、第三P型晶体管M_P3、第四P型晶体管M_P4、第五P型晶体管M_P5、第六P型晶体管M_P6、第七P型晶体管M_P7、第八P型晶体管M_P8、第九P型晶体管M_P9、第十P型晶体管M_P10和第十一P型晶体管M_P11；

所述N型晶体管包括第一N型晶体管M_N1、第二N型晶体管M_N2、第三N型晶体管M_N3、第四N型晶体管M_N4及第五N型晶体管M_N5；

所述第一P型晶体管M_P1、所述第二P型晶体管M_P2和所述第三N型晶体管M_N3串接于所述电源和接地端之间；

所述第四P型晶体管M_P4、所述第六P型晶体管M_P6、所述第一N型晶体管M_N1和所述第三N型晶体管M_N3串接于所述电源和接地端之间；

所述第五P型晶体管M_P5、所述第七P型晶体管M_P7、所述第二N型晶体管M_N2和所述第四N型晶体管M_N4串接于所述电源和接地端之间；

所述电阻R4、所述第八P型晶体管M_P8、所述第十P型晶体管M_P10、所述第五N型晶体管M_N5和所述电阻R6串接于所述电源和接地端之间；

所述电阻R5、所述第九P型晶体管M_P9和第十一P型晶体管M_P11串接于所述电源和所述V-I转换器的输出端之间；

所述第一P型晶体管M_P1的栅极连接所述偏压装置，所述第二P型晶体管M_P2的栅极为所述V-I转换器的输入端；

所述第三P型晶体管M_P3串接于所述第一P型晶体管M_P1和所述第四N型晶体管M_N4之间，所述第三P型晶体管M_P3的栅极连接至所述第五N型晶体管M_N5和所述电阻R6的连接节点；

所述第四P型晶体管M_P4的栅极和所述第五P型晶体管M_P5的栅极串接，且连接至所述第六P型晶体管M_P6的漏极，所述第六P型晶体管M_P6的栅极和所述第七P型晶体管M_P7的栅极串接至所述偏压装置；所述第一N型晶体管M_N1的栅极和所述第二N型晶体管M_N2的栅极串接至所述偏压装置，所述第三N型晶体管M_N3的栅极和所述第四N型晶体管M_N4的栅极串接至所述偏压装置；

所述第七P型晶体管M_P7的漏极连接至所述第五N型晶体管M_N5的栅极；

所述第八P型晶体管M_P8的栅极和所述第九P型晶体管M_P9的栅极串接，并连接至所述第十P型晶体管M_P10的漏极；

所述第十P型晶体管M_P10的栅极和所述第十一P型晶体管M_P11的栅极串接至所述偏压装置；

所述第十一P型晶体管M_P11的漏极为所述V-I转换器的输出端。

6.根据权利要求5所述的补偿电路，其特征在于，所述偏压装置有多个，包括第一偏压装置B1、第二偏压装置B2、第三偏压装置B3、第四偏压装置B4及第五偏压装置B5；

所述第一P型晶体管M_P1的栅极连接所述第一偏压装置B1；

所述第三N型晶体管M_N3的栅极和所述第四N型晶体管M_N4的栅极串接至所述第二偏压装置B2；

所述第一N型晶体管M_N1的栅极和所述第二N型晶体管M_N2的栅极串接至所述第三偏压装置B3；

所述第六P型晶体管M_P6的栅极和所述第七P型晶体管M_P7的栅极串接至所述第四偏压装置B4；

所述第十P型晶体管M_P10的栅极和所述第十一P型晶体管M_P11的栅极串接至所述第五偏压装置B5。

7.根据权利要求4所述的补偿电路，其特征在于，所述第一补偿模块为第一减法器，所述第二补偿模块为第二减法器，所述第一减法器与所述第二减法器均为电流减法器。

8.根据权利要求7所述的补偿电路，其特征在于，所述第一补偿模块还包括至少一个第一补偿减法器，所述第二补偿模块还包括至少一个第二补偿减法器，所述第一补偿减法器的正相输入端与所述第一转换器的输出端连接，所述第一补偿减法器的负相输入端与所述第二补偿转换器的输出端连接，所述第二补偿减法器的正相输入端与所述第三补偿转换器的输出端连接，所述第一补偿减法器的负相输入端与所述第一转换器的输出端连接，所述第一补偿减法器和所述第二补偿减法器的输出端均连接所述带隙基准模块的S端，所述第一补偿减法器与所述第二补偿减法器均为电流减法器。

9.根据权利要求8所述的补偿电路，其特征在于，所述电流减法器包括第六N型晶体管M_N6、第七N型晶体管M_N7、第八N型晶体管M_N8、第九N型晶体管M_N9、第十N型晶体管M_N10、第十一N型晶体管M_N11、第十二N型晶体管M_N12、第十三N型晶体管M_N13、电阻R7、电阻R8、电阻R9、电阻R10、第六偏压装置B6和第七偏压装置B7；

所述第六N型晶体管M_N6、所述第八N型晶体管M_N8和所述电阻R7串接于所述电流减法器的负相输入端和接地端之间；

所述第七N型晶体管M_N7、所述第九N型晶体管M_N9和所述电阻R8串接于所述电流减法器的正相输入端和接地端之间；

所述第十N型晶体管M_N10、所述第十二N型晶体管M_N12和所述电阻R9串接于所述电流减法器的正相输入端和接地端之间；

所述第十一N型晶体管M_N11、所述第十三N型晶体管M_N13和所述电阻R10串接于所述电流减法器的输出端和接地端之间；

所述第八N型晶体管M_N8的栅极和所述第九N型晶体管M_N9的栅极并接于所述电流减法器的负相输入端；

所述第十二N型晶体管M_N12的栅极和所述第十三N型晶体管M_N13的栅极并接于所述电流减法器的正相输入端；

所述第六N型晶体管M_N6的栅极和所述第七N型晶体管M_N7的栅极并接于所述第六偏压装置B6；

所述第十N型晶体管M_N10的栅极和所述第十一N型晶体管M_N11的栅极并接于所述第七偏压装置B7。

Images