CN109308087A - 一种低成本、超低功耗稳压器 - Google Patents
一种低成本、超低功耗稳压器 Download PDFInfo
- Publication number
- CN109308087A CN109308087A CN201811283730.1A CN201811283730A CN109308087A CN 109308087 A CN109308087 A CN 109308087A CN 201811283730 A CN201811283730 A CN 201811283730A CN 109308087 A CN109308087 A CN 109308087A
- Authority
- CN
- China
- Prior art keywords
- voltage
- oxide
- metal
- semiconductor
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 102100030933 CDK-activating kinase assembly factor MAT1 Human genes 0.000 claims abstract description 15
- 101000583935 Homo sapiens CDK-activating kinase assembly factor MAT1 Proteins 0.000 claims abstract description 15
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 claims description 17
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 claims description 9
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 6
- 238000009966 trimming Methods 0.000 claims description 6
- -1 MP22 Proteins 0.000 claims description 2
- 230000008094 contradictory effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明属于集成电路技术领域,具体涉及一种低成本、超低功耗稳压器。包括电压基准电路和输出缓冲级,所述电压基准电路与启动电路连接,所述输出缓冲级连接在所述电压基准电路的输出端,所述输出缓冲级输出端接负载,所述电压基准电路产生的基准电压是正温度系数电压和负温度系数电压之和,所述输出缓冲级包括两个MOS管MNAT0和MNAT1;功耗与面积通常是模拟集成电路设计中的一对矛盾体,而本发明通过使用电压基准电路和输出缓冲级构成的稳压器,取消传统低功耗低压差线性稳压器结构中的误差放大器、电阻反馈网络电路及环路补偿电路,降低了设计的复杂性,以超低的功耗、较小的芯片面积实现了适用于SoC休眠模式下供电的稳压器。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种低成本、超低功耗稳压器。
背景技术
随着CMOS工艺技术的不断进步,将微处理器、模拟IP核、数字IP核、存储器及各种接口集成在单一芯片上的SoC,因其在性能、成本、功耗、可靠性等方面的优势,取得了快速的发展。在实际应用中,运行不同的工作模式,SoC中的功能模块对电源的要求有所不同,因此根据不同的工作要求实时动态地管理SoC芯片内部电源系统的供电状态可以减少不必要的功耗,提高系统的能源利用率。
SoC系统进入休眠模式后可能只有微安级的电流消耗,这要求在休眠模式为SoC系统供电的稳压器具有超低功耗,通常的方案为低功耗低压差线性稳压器,其由电压基准电路、误差放大器、串联调整管及电阻反馈网络构成。为了实现超低功耗,电路具有很低的偏置电流,这增加了实现稳压器环路稳定的难度,而所需较大的补偿电容又会增加芯片的面积、降低稳压器的负载瞬态响应。
发明内容
本发明的目的在于提供一种低成本、超低功耗稳压器,以解决上述背景技术中提出的传统结构具有的较高的电路复杂性、较大的芯片面积及功耗等问题。
为实现上述目的,本发明提供如下技术方案:一种低成本、超低功耗稳压器,包括电压基准电路和输出缓冲级,所述电压基准电路与启动电路连接,所述输出缓冲级连接在所述电压基准电路的输出端,所述输出缓冲级输出端接负载。
优选的,所述电压基准电路产生的基准电压是正温度系数电压和负温度系数电压之和。
优选的,所述负温度系数电压由两个MOS管MN3和MN4提供,所述MOS管MN4的栅极和漏极相连,其源极连接在所述MOS管MN3的栅极和漏极上,所述MOS管MN3的源极接地。
优选的,基准电压
其中VPTAT为正温度系数电压,VCTAT为负温度系数电压,m为MOS管MP5、MP6与MOS管MP1、MP3构成Cascode电流镜的比例系数,即m=(W/L)MP5/(W/L)MP1=(W/L)MP6/(W/L)MP3,ΔVGS为MOS管MN0的栅源电压与MOS管MN1的栅源电压的差值,即ΔVGS=VGS,MN0-VGS,MN1,R0、R1为电阻阻值,VGS,MN3为MOS管MN3的栅源电压,VGS,MN4为MOS管MN4的栅源电压。
优选的,所述负温度系数电压由两个MOS管MP7和MN3提供,所述MOS管MP7的栅极和漏极与所述MOS管MN3的栅极和漏极连接在一起,所述MOS管MP7的源极与R1连接,所述MOS管MN3的源极接地。
优选的,基准电压
其中VPTAT为正温度系数电压,VCTAT为负温度系数电压,m为MOS管MP5、MP6与MOS管MP1、MP3构成Cascode电流镜的比例系数,即m=(W/L)MP5/(W/L)MP1=(W/L)MP6/(W/L)MP3,ΔVGS为MOS管MN0的栅源电压与MOS管MN1的栅源电压的差值,即ΔVGS=VGS,MN0-VGS,MN1,R0、R1为电阻阻值,VGS,MN3为MOS管MN3的栅源电压,VGS,MP7为MOS管MP7的栅源电压。
优选的,所述输出缓冲级包括两个MOS管MNAT0和MNAT1,且两个MOS管的栅极相连,其中MOS管MNAT0的漏极和栅极相连,并连接在MOS管MP6的漏极,其源极通过R1与所述负温度系数电压模块连接,MOS管MNAT1的漏极接电源电压,其源极接负载。
优选的,自所述输出缓冲级输出的输出电压VOUT等于基准电压VREF加上MOS管MNAT0的栅源电压减去MOS管MNAT1的栅源电压。
优选的,所述负温度系数电压由不同尺寸MOS管的栅源电压构成,以便进行微调,包括MN10、MN11、MN12、MN13、MN14、MN15、MN16及MN17构成VCTAT的微调电路,MN10、MN11、MN12及MN13提供负温度系数的栅源电压,MN14、MN15、MN16及MN17是开关管,控制MN10、MN11、MN12及MN13支路的通断,微调控制信号VTRIM<1>、VTRIM<1>_、VTRIM<0>及VTRIM<0>_分别连接至所述MN14、MN15、MN16及MN17的栅极。
优选的,所述负温度系数电压由不同尺寸MOS管的栅源电压构成,以便进行微调,包括MN20、MN21、MN22、MN23、MN24、MN25、MN26、MN27、MP20、MP21、MP22及MP23构成VCTAT的微调电路,MN20、MN21、MN22、MN23、MP20、MP21、MP22及MP23提供负温度系数的栅源电压,MN24、MN25、MN26及MN27是开关管,控制MN20、MN21、MN22、MN23、MP20、MP21、MP22、MP23支路的通断,微调控制信号VTRIM_11、VTRIM_10、VTRIM_01、VTRIM_00分别连接至所述MN27、MN26、MN25及MN24的栅极。
与现有技术相比,本发明的有益效果是:功耗与面积通常是模拟集成电路设计中的一对矛盾体,而本发明通过使用电压基准电路和输出缓冲级构成的稳压器,取消传统低功耗低压差线性稳压器结构中的误差放大器、电阻反馈网络电路及环路补偿电路,降低了设计的复杂性,以超低的功耗、较小的芯片面积实现了适用于SoC休眠模式下供电的稳压器。
附图说明
图1为现有的传统低压差线性稳压器原理图;
图2为本发明的整体结构示意图;
图3为本发明的实施例1电路示意图;
图4为本发明的实施例2电路示意图;
图5为本发明的实施例1中VCTAT微调电路的电路原理图;
图6为本发明的实施例2中VCTAT微调电路的电路原理图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下面实施例中,器件名称可以以英文和数值示出,并具备本领域中的普遍认知,例如MN*表示为第*NMOS管,MP*表示为第*PMOS管,R*表示第*电阻等。
实施例1
请参阅图2、图3和图5,本发明提供一种技术方案:一种低成本、超低功耗稳压器,包括电压基准电路和输出缓冲级,电压基准电路与启动电路连接,输出缓冲级连接在电压基准电路的输出端,输出缓冲级输出端接负载。
本实施例中,通过使用电压基准电路和输出缓冲级构成的稳压器,取消传统低功耗低压差线性稳压器结构中的误差放大器、电阻反馈网络电路及环路补偿电路,降低了设计的复杂性,以超低的功耗、较小的芯片面积实现了适用于SoC休眠模式下供电的稳压器。本实施例中,包括MN0、MN1、MN2、MP0、MP1、MP2、MP3、MP4及R0构成PTAT(Proportional toAbsolute Temperature,与绝对温度成正比)电流产生电路,电路中的正温度系数电流:
IPTAT=ΔVGS/R0
此电流可以在几十纳安范围内,例如10nA~100nA范围内,如:20nA、30nA、40nA、50nA、60nA、70nA、80nA、90nA等。
进一步的,MP5、MP6与MP1、MP3构成Cascode(共源共栅)电流镜,流过MOS管MP5、MP6的电流为:
IDS,MP5=m*IDS,MP1=m*IPTAT
其中m为Cascode电流镜的比例系数,
进一步的,正温度系数电流流过电阻R1产生正温度系数电压,MN3的栅源电压与MN4的栅源电压相加产生负温度系数电压,电路中的基准电压等于正温度系数电压与负温度系数电压之和:
通过上述表达式可知,利用VPTAT与VCTAT相加进行温度补偿,获得低温漂基准电压VREF。进一步的,输出电压VOUT等于基准电压VREF加上MNAT0的栅源电压减去MNAT1的栅源电压,即
VOUT=VREF+VGS,MNAT0-VGS,MNAT1
通过上述表达式可知,输出电压稳定在基准电压值附近,输出缓冲级的MOS管MNAT0与基准电压输出支路串联,MOS管MNAT1直接连接负载,因此输出缓冲级不增加整体静态功耗。
本实施例中,包括MN10、MN11、MN12、MN13、MN14、MN15、MN16及MN17构成VCTAT的微调电路,MN10、MN11、MN12及MN13提供负温度系数的栅源电压,MN14、MN15、MN16及MN17是开关管,控制MN10、MN11、MN12及MN13支路的通断;微调控制信号VTRIM<1>、VTRIM<1>_、VTRIM<0>、VTRIM<0>_分别连接至所述MN14、MN15、MN16及MN17的栅极,可以通过选择不同的VTRIM<1>、VTRIM<1>_、VTRIM<0>、VTRIM<0>_,选择不同尺寸的MOS管的栅源电压构成VCTAT,从而微调VCTAT的温度系数及绝对值,达到获得低温漂基准电压VREF的目的,进而获得稳定的输出电压。
实施例2
请参阅图2、图4和图6,本发明提供一种技术方案:一种低成本、超低功耗稳压器,包括电压基准电路和输出缓冲级,电压基准电路与启动电路连接,输出缓冲级连接在电压基准电路的输出端,输出缓冲级输出端接负载。
本实施例中,通过使用电压基准电路和输出缓冲级构成的稳压器,取消传统低功耗低压差线性稳压器结构中的误差放大器、电阻反馈网络电路及环路补偿电路,降低了设计的复杂性,以超低的功耗、较小的芯片面积实现了适用于SoC休眠模式下供电的稳压器。
进一步的,包括MN0、MN1、MN2、MP0、MP1、MP2、MP3、MP4及R0构成PTAT(Proportionalto Absolute Temperature,与绝对温度成正比)电流产生电路,电路中的正温度系数电流:
IPTAT=ΔVGS/R0
此电流可以在几十纳安范围内,例如是10nA~100nA范围内。如:20nA、30nA、40nA、50nA、60nA、70nA、80nA、90nA等。
MP5、MP6与MP1、MP3构成Cascode(共源共栅)电流镜,流过MOS管MP5、MP6的电流为:
IDS,MP5=m*IDS,MP1=m*IPTAT
其中m为Cascode电流镜的比例系数,
正温度系数电流流过电阻R1产生正温度系数电压,电路中的基准电压等于正温度系数电压与负温度系数电压之和:
通过上述表达式可知,利用VCTAT与IPTAT*R相加进行温度补偿,获得低温漂基准电压VREF。
进一步的,所述输出缓冲级包括两个MOS管MNAT0和MNAT1,且两个MOS管的栅极相连,其中MOS管MNAT0的漏极和栅极相连,并连接在MOS管MP6的漏极,其源极通过R1与所述负温度系数电压模块连接,MOS管MNAT1的漏极接电源电压,其源极接负载。
进一步的,输出电压VOUT等于基准电压VREF加上MNAT0的栅源电压减去MNAT1的栅源电压,即
VOUT=VREF+VGS,MNAT0-VGS,MNAT1
通过上述表达式可知,输出电压稳定在基准电压值附近,输出缓冲级的MOS管MNAT0与基准电压输出支路串联,MOS管MNAT1直接连接负载,因此输出缓冲级不增加整体静态功耗。
本实施例中,包括MN20、MN21、MN22、MN23、MN24、MN25、MN26及MN27和MP20、MP21、MP22及MP23构成VCTAT的微调电路,MN20、MN21、MN22及MN23和MP20、MP21、MP22及MP23提供负温度系数的栅源电压,MN24、MN25、MN26及MN27是开关管,控制MN20、MN21、MN22及MN23和MP20、MP21、MP22及MP23支路的通断;微调控制信号VTRIM_11、VTRIM_10、VTRIM_01、VTRIM_00分别连接至所述MN27、MN26、MN25及MN24的栅极。可以通过选择不同的VTRIM_11、VTRIM_10、VTRIM_01和VTRIM_00,选择不同尺寸的MOS管构成VCTAT,从而微调VCTAT的温度系数及绝对值,达到获得低温漂VREF的目的,进而获得稳定的输出电压。
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解,硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语,故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式,然所述描述乃以说明本申请的一般原则为目的,并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
上述说明示出并描述了本发明的若干优选实施例,但如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种低成本、超低功耗稳压器,其特征在于:包括电压基准电路和输出缓冲级,所述电压基准电路与启动电路连接,所述输出缓冲级连接在所述电压基准电路的输出端,所述输出缓冲级输出端接负载。
2.根据权利要求1所述的一种低成本、超低功耗稳压器,其特征在于:所述电压基准电路产生的基准电压是正温度系数电压和负温度系数电压之和。
3.根据权利要求2所述的一种低成本、超低功耗稳压器,其特征在于:所述负温度系数电压由两个MOS管MN3和MN4提供,所述MOS管MN4的栅极和漏极相连,其源极连接在所述MOS管MN3的栅极和漏极上,所述MOS管MN3的源极接地。
4.根据权利要求3所述的一种低成本、超低功耗稳压器,其特征在于:
基准电压
其中VPTAT为正温度系数电压,VCTAT为负温度系数电压,m为MOS管MP5、MP6与MOS管MP1、MP3构成Cascode电流镜的比例系数,即m=(W/L)MP5/(W/L)MP1=(W/L)MP6/(W/L)MP3,ΔVGS为MOS管MN0的栅源电压与MOS管MN1的栅源电压的差值,即ΔVGS=VGS,MN0-VGS,MN1,R0、R1为电阻阻值,VGS,MN3为MOS管MN3的栅源电压,VGS,MN4为MOS管MN4的栅源电压。
5.根据权利要求2所述的一种低成本、超低功耗稳压器,其特征在于:所述负温度系数电压由两个MOS管MP7和MN3提供,所述MOS管MP7的栅极和漏极与所述MOS管MN3的栅极和漏极连接在一起,所述MOS管MP7的源极与R1连接,所述MOS管MN3的源极接地。
6.根据权利要求5所述的一种低成本、超低功耗稳压器,其特征在于:
基准电压
其中VPTAT为正温度系数电压,VCTAT为负温度系数电压,m为MOS管MP5、MP6与MOS管MP1、MP3构成Cascode电流镜的比例系数,即m=(W/L)MP5/(W/L)MP1=(W/L)MP6/(W/L)MP3,ΔVGS为MOS管MN0的栅源电压与MOS管MN1的栅源电压的差值,即ΔVGS=VGS,MN0-VGS,MN1,R0、R1为电阻阻值,VGS,MN3为MOS管MN3的栅源电压,VGS,MP7为MOS管MP7的栅源电压。
7.根据权利要求1所述的一种低成本、超低功耗稳压器,其特征在于:所述输出缓冲级包括两个MOS管MNAT0和MNAT1,且两个MOS管的栅极相连,其中MOS管MNAT0的漏极和栅极相连,并连接在MOS管MP6的漏极,其源极通过R1与所述负温度系数电压模块连接,MOS管MNAT1的漏极接电源电压,其源极接负载。
8.根据权利要求6所述的一种低成本、超低功耗稳压器,其特征在于:自所述输出缓冲级输出的输出电压VOUT等于基准电压VREF加上MOS管MNAT0的栅源电压减去MOS管MNAT1的栅源电压。
9.根据权利要求4所述的一种低成本、超低功耗稳压器,其特征在于:所述负温度系数电压由不同尺寸MOS管的栅源电压构成,以便进行微调,包括MN10、MN11、MN12、MN13、MN14、MN15、MN16及MN17构成VCTAT的微调电路,MN10、MN11、MN12及MN13提供负温度系数的栅源电压,MN14、MN15、MN16及MN17是开关管,控制MN10、MN11、MN12及MN13支路的通断,微调控制信号VTRIM<1>、VTRIM<1>_、VTRIM<0>及VTRIM<0>_分别连接至所述MN14、MN15、MN16及MN17的栅极。
10.根据权利要求6所述的一种低成本、超低功耗稳压器,其特征在于:所述负温度系数电压由不同尺寸MOS管的栅源电压构成,以便进行微调,包括MN20、MN21、MN22、MN23、MN24、MN25、MN26、MN27、MP20、MP21、MP22及MP23构成VCTAT的微调电路,包括MN20、MN21、MN22、MN23、MP20、MP21、MP22及MP23提供负温度系数的栅源电压,MN24、MN25、MN26及MN27是开关管,控制MN20、MN21、MN22、MN23、MP20、MP21、MP22、MP23支路的通断,微调控制信号VTRIM_11、VTRIM_10、VTRIM_01、VTRIM_00分别连接至所述MN27、MN26、MN25及MN24的栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811283730.1A CN109308087A (zh) | 2018-10-31 | 2018-10-31 | 一种低成本、超低功耗稳压器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811283730.1A CN109308087A (zh) | 2018-10-31 | 2018-10-31 | 一种低成本、超低功耗稳压器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109308087A true CN109308087A (zh) | 2019-02-05 |
Family
ID=65222618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811283730.1A Withdrawn CN109308087A (zh) | 2018-10-31 | 2018-10-31 | 一种低成本、超低功耗稳压器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109308087A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110945453A (zh) * | 2019-11-05 | 2020-03-31 | 深圳市汇顶科技股份有限公司 | Ldo、mcu、指纹模组及终端设备 |
CN114764261A (zh) * | 2021-01-14 | 2022-07-19 | 浙江聚芯集成电路有限公司 | 一种零温度漂移系数的恒温基准电流源 |
CN114995573A (zh) * | 2022-06-28 | 2022-09-02 | 电子科技大学 | 一种由反馈网络修调的低压差线性稳压器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931834A (zh) * | 2011-08-08 | 2013-02-13 | 上海华虹Nec电子有限公司 | 一种模拟电路中的高压转低压电路 |
CN103092253A (zh) * | 2013-01-25 | 2013-05-08 | 上海宏力半导体制造有限公司 | 参考电压产生电路 |
CN107704008A (zh) * | 2017-10-25 | 2018-02-16 | 丹阳恒芯电子有限公司 | 一种低功耗基准电路 |
CN108693913A (zh) * | 2018-05-21 | 2018-10-23 | 上海华力集成电路制造有限公司 | 温度系数可调节的电流产生电路 |
CN209560384U (zh) * | 2018-10-31 | 2019-10-29 | 上海海栎创微电子有限公司 | 一种低成本、超低功耗稳压器 |
-
2018
- 2018-10-31 CN CN201811283730.1A patent/CN109308087A/zh not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931834A (zh) * | 2011-08-08 | 2013-02-13 | 上海华虹Nec电子有限公司 | 一种模拟电路中的高压转低压电路 |
CN103092253A (zh) * | 2013-01-25 | 2013-05-08 | 上海宏力半导体制造有限公司 | 参考电压产生电路 |
CN107704008A (zh) * | 2017-10-25 | 2018-02-16 | 丹阳恒芯电子有限公司 | 一种低功耗基准电路 |
CN108693913A (zh) * | 2018-05-21 | 2018-10-23 | 上海华力集成电路制造有限公司 | 温度系数可调节的电流产生电路 |
CN209560384U (zh) * | 2018-10-31 | 2019-10-29 | 上海海栎创微电子有限公司 | 一种低成本、超低功耗稳压器 |
Non-Patent Citations (1)
Title |
---|
卢昌鹏: "一种用于MCU的低功耗电源系统设计", 中国优秀硕士学位论文全文数据库信息科技辑, no. 1, pages 15 - 25 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110945453A (zh) * | 2019-11-05 | 2020-03-31 | 深圳市汇顶科技股份有限公司 | Ldo、mcu、指纹模组及终端设备 |
WO2021087744A1 (zh) * | 2019-11-05 | 2021-05-14 | 深圳市汇顶科技股份有限公司 | Ldo、mcu、指纹模组及终端设备 |
EP3845994A4 (en) * | 2019-11-05 | 2021-07-21 | Shenzhen Goodix Technology Co., Ltd. | LDO, MCU, FINGERPRINT MODULE AND TERMINAL DEVICE |
US11644854B2 (en) | 2019-11-05 | 2023-05-09 | Shenzhen GOODIX Technology Co., Ltd. | LDO, MCU, fingerprint module and terminal device |
CN114764261A (zh) * | 2021-01-14 | 2022-07-19 | 浙江聚芯集成电路有限公司 | 一种零温度漂移系数的恒温基准电流源 |
CN114995573A (zh) * | 2022-06-28 | 2022-09-02 | 电子科技大学 | 一种由反馈网络修调的低压差线性稳压器 |
CN114995573B (zh) * | 2022-06-28 | 2023-04-14 | 电子科技大学 | 一种由反馈网络修调的低压差线性稳压器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108803761B (zh) | 一种含有高阶温度补偿的ldo电路 | |
CN100504710C (zh) | 高电源抑制的带隙基准源 | |
Ma et al. | A fully integrated LDO with 50-mV dropout for power efficiency optimization | |
CN109308087A (zh) | 一种低成本、超低功耗稳压器 | |
US10175707B1 (en) | Voltage regulator having feedback path | |
CN111290460B (zh) | 一种高电源抑制比快速瞬态响应的低压差线性稳压器 | |
WO2020156588A1 (zh) | 电压基准源电路及低功耗电源系统 | |
CN106774581A (zh) | 低压差线性稳压器及集成片上系统 | |
CN108052153A (zh) | 新型cmos结构的ldo线性稳压器 | |
CN207731181U (zh) | 新型cmos结构的ldo线性稳压器 | |
CN111625043A (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
CN112987841A (zh) | 一种新型线性稳压器 | |
Pereira-Rial et al. | 0.6-V-V IN 7.0-nA-I Q 0.75-mA-I L CMOS Capacitor-Less LDO for Low-Voltage Micro-Energy-Harvested Supplies | |
CN209560384U (zh) | 一种低成本、超低功耗稳压器 | |
US6380723B1 (en) | Method and system for generating a low voltage reference | |
CN111930167A (zh) | 一种应用于超低静态电流ldo的输出级泄放电路 | |
CN114995573B (zh) | 一种由反馈网络修调的低压差线性稳压器 | |
CN115542988A (zh) | 带采样负载电流技术的低功耗高电源抑制比ldo电路及算法 | |
Wang et al. | A precision voltage reference circuit with trimming for 16-bit SAR ADC in 55nm CMOS technology | |
CN207992862U (zh) | 一种推挽式快速响应ldo电路 | |
US7196505B2 (en) | Device and method for low-power fast-response voltage regulator with improved power supply range | |
CN116225135B (zh) | 一种低压差线性稳压器 | |
CN114815949B (zh) | 宽范围快速响应稳压器 | |
CN218158851U (zh) | 基于耗尽型mos管的全mosfet低压带隙基准电路 | |
Anusha et al. | A fully on-chip low-dropout regulator for soc applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 411, 4th floor, main building, No. 835 and 937, Dangui Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200131 Applicant after: Shanghai hailichuang Technology Co.,Ltd. Address before: 201203 Room 411, 4th Floor, Main Building (1 Building) of Zhangjiang Guochuang Center, 899 Dangui Road, Pudong New Area, Shanghai Applicant before: SHANGHAI HYNITRON MICROELECTRONIC Co.,Ltd. |
|
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190205 |