CN108958347A - 一种带负反馈的基准电路 - Google Patents

一种带负反馈的基准电路 Download PDF

Info

Publication number
CN108958347A
CN108958347A CN201810794721.2A CN201810794721A CN108958347A CN 108958347 A CN108958347 A CN 108958347A CN 201810794721 A CN201810794721 A CN 201810794721A CN 108958347 A CN108958347 A CN 108958347A
Authority
CN
China
Prior art keywords
pipe
circuit
grid
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810794721.2A
Other languages
English (en)
Inventor
陈磊
王雅珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIZHU RUICHENG MICROELECTRONICS Co Ltd
Original Assignee
CHIZHU RUICHENG MICROELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIZHU RUICHENG MICROELECTRONICS Co Ltd filed Critical CHIZHU RUICHENG MICROELECTRONICS Co Ltd
Priority to CN201810794721.2A priority Critical patent/CN108958347A/zh
Publication of CN108958347A publication Critical patent/CN108958347A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种带负反馈的基准电路,属于基准电压电路领域。包括启动电路、核心电路和输出电路,所述启动电路的信号输出端电连接核心电路、输出电路的信号输入端,核心电路的信号输出端电连接输出电路的信号输入端,输出电路的信号输出端电连接核心电路的信号输入端;本发明核心电路在电流镜结构上优化使用了三支路电流结构,同时选择不同的栅极氧化物厚度MOS管,消除了温度影响,获得稳定的基准电流,输出电路通过串联堆叠晶体管,最终在基准电流的基础上产生精准稳定的基准电压,同时带有负反馈自动调整功能。

Description

一种带负反馈的基准电路
技术领域
本发明属于基准电压电路领域,具体涉及一种带负反馈的基准电路。
背景技术
在物联网、EEPROM以及大多数无线通讯的应用中,相关接收电路或者发射电路等都是需要低功耗的,因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。基准电路作为模拟电路的重要部分,一般需要在一个较宽的温度范围内正常工作,因此不仅要求功耗低,还需要性能稳定,有较好的温度特性。传统的方式可以采用带隙基准电路进行设计,但是其功耗都是微瓦级别的,不属于低功耗设计范畴。
发明内容
针对现有技术中缺陷与不足的问题,本发明提出了一种带负反馈的基准电路,具有较好的温度特性,产生的基准电压稳定并且精确,而且还带有负反馈自动调整功能。
本发明解决其技术问题所采用的技术方案为:
一种带负反馈的基准电路, 包括启动电路、核心电路和输出电路,所述启动电路的信号输出端电连接核心电路、输出电路的信号输入端,核心电路的信号输出端电连接输出电路的信号输入端,输出电路的信号输出端电连接核心电路的信号输入端。
进一步的,所述启动电路由第一PMOS管PM1、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一电阻R1和第二电阻R2构成;PM1管的源极连接电源电压VDD;PM1管的的栅极与PM1管的漏极和电阻R1的一端相连接;电阻R1的另一端连接NM1管的栅极和NM1管的漏极;NM1管的源极连接到电阻R2的一端;电阻R2的另一端与NM2管的栅极和NM3管的漏极相连接;NM2管的源极和NM3管的源极接地。
进一步的,所述核心电路由第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6和第三电阻R3构成;PM2管的源极,PM4管的源极和PM6管的源极都与电源电压VDD相连接;PM2管的栅极与PM3管的栅极,PM3管的漏极,NM2管的漏极,NM4管的漏极,PM4管的栅极,PM5管的栅极,PM6管的栅极和PM7管的栅极相连接;PM2管的漏极与PM3管的源极相连接;PM4管的漏极与PM5管的源极相连接;PM6管的漏极与PM7管的源极相连接;PM5管的漏极与NM5管的漏极和NM4管的栅极相连接;PM7管的漏极与NM6管的栅极,NM5管的栅极和NM6管的漏极相连接;NM6管的源极连接电阻R3的一端;电阻R3的另一端和NM5管的源极都接地。
进一步的,所述输出电路由第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11和第四电阻R4构成;PM8管的源极连接电源电压VDD;PM8管的栅极与PM2管的栅极和PM9管的栅极相连接;PM8管的漏极与PM9管的源极相连接;PM9管的漏极与PM10管的源极相连接,其节点作为基准电压VREF的输出端;PM10管的栅极与PM10管的漏极,PM11管的源极和NM3管的栅极相连接,其节点标记为VT;PM11管的栅极与PM11管的漏极,NM4管的源极和电阻R4的一端相连接;电阻R4的另一端接地。
进一步的,所述基准电路采用0.18μm CMOS工艺设计,经过电路仿真,整个电路只有1500nA的静态电流。
进一步的,所述基准电路可在低至1.2V到2.2V的电源电压下工作,并在-40℃到125℃范围内提供1.2V的输出电压。
进一步的,所述基准电路在其温度变化范围内,其电压偏差只有8.2mv。
本发明具有如下有益效果:核心电路在电流镜结构上优化使用了三支路电流结构,同时选择不同的栅极氧化物厚度MOS管,消除了温度影响,获得稳定的基准电流;输出电路通过串联堆叠晶体管,最终在基准电流的基础上产生精准稳定的基准电压,同时带有负反馈自动调整功能;基准电路可在低至1.2V到2.2V的电源电压下工作,并在-40℃到125℃范围内提供1.2V的输出电压,且电压偏差只有8.2mv。
附图说明
图1为本发明一种带负反馈的基准电路图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细说明。
如图1所示,一种带负反馈的基准电路, 其至少包括:一启动电路,用于启动所述基准电路;一核心电路,在电流镜结构上优化使用了三支路电流结构,同时选择不同的栅极氧化物厚度MOS管,消除了温度影响,获得稳定的基准电流;一输出电路,串联堆叠晶体管和电阻,得到基准电压。在实际电路设计中,NM5管选择厚栅氧的MOS管,其阈值也相对较大。
所述启动电路由PM1管、NM1管、NM2管、NM3管、电阻R1和电阻R2构成;PM1管和NM1管都采用二极管连法,正向导通,NM2管的栅极获得高电位,NM2管导通,拉低与之相连的PM2管栅极电压和PM8管栅极电压,启动了核心电路和输出电路。当整个电路稳定工作且VREF输出一个正常值时,VT为高电位,NM3管导通,拉低NM2管的栅极电压,截止NM2管,从而关闭启动电路,整个启动电路也就完成了启动工作。设置合理的电阻R1和电阻R2的电阻值,可以得到所需要的启动电流,例如启动电流想大点,那么电阻R1和电阻R2的值就小点,如果需要低功耗以及较小的启动电流,那么电阻R1和R2的值就相对大点。VT点的电压相当于一PM11管的VGS再加上一个电阻的压降,目的就是使得VT电压在一个预设的电压范围内,这样可以较好的关闭启动电压,又不会过早的关闭启动电路。如果VT电压较小,那么有可能关闭不了启动电路,这样整个电路就不能处于稳定状态,如果VT电压较大,又会使得整个电路还没有达到稳定的工作状态,启动电路就提前被关闭,这样会使得电压启动失败。如果采用VREF电压作为关闭启动电路的电压,那么有可能电路刚开始工作,启动电路就被关闭,导致电路一直在启动和关闭状态之间切换。
所述核心电路由PM2管、PM3管、PM4管、PM5管、PM6管、PM7管、NM4管、NM5管、NM6管和电阻R3构成;由PM4管、PM5管、NM5管组成的支路和由PM6管、PM7管、NM6管组成的支路构成传统电流镜结构,为解决电流镜失配,电路增加了另一条由PM2管、PM3管、NM4管构成的负反馈支路,确保I1等于I2,因为NM4管的存在,三条支路的电流差都被放大了,但由于两条负反馈支路获得的增益大于正反馈支路,所以并没有出现偏移。NM5管的NM6管选择了不同的氧化物厚度,使两者呈现相反的温度特性,进一步消除温度影响。同时电路采用了自共源共栅结构,提高了支路电流比的精度和电源抑制比。NM4管的源极接一个100k欧姆左右的电阻R4,从而使得NM4管工作在亚阈值区,使得其支路电路电流较小,功耗也就更低。
所述输出电路由PM8管、PM9管、PM10管、PM11管和电阻R4构成;串联堆叠了两层MOS管,通过调节R4的大小,可以控制电压VT的占比,使获得的基准电压精度更高。当输出支路的基准电压变大,那么该支路电流也就变大,就是电阻R4上的压降变大,同时NM4管的栅极电压也变小,这就使得NM4管就工作在更加亚阈值区的状态,流过NM4管的电路I3就变小,使得VREF电压降低,最终使得VREF电压达到一个平衡的状态。既稳定的VREF基准电压,又使得其变化范围变小,也就更加精确。
本发明基准电路采用0.18μm CMOS工艺设计,经过电路仿真,整个电路只有1500nA的静态电流,电路可以在低至1.2V到2.2V的电源电压下工作,并在-40℃到125℃范围内提供1.2V的输出电压,在这么大的温度变化范围内,其电压偏差只有8.2mv。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (7)

1.一种带负反馈的基准电路,其特征在于:包括启动电路、核心电路和输出电路,所述启动电路的信号输出端电连接核心电路、输出电路的信号输入端,核心电路的信号输出端电连接输出电路的信号输入端,输出电路的信号输出端电连接核心电路的信号输入端。
2.如权利要求1所述的一种带负反馈的基准电路,其特征在于:所述启动电路由第一PMOS管PM1、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一电阻R1和第二电阻R2构成;PM1管的源极连接电源电压VDD;PM1管的的栅极与PM1管的漏极和电阻R1的一端相连接;电阻R1的另一端连接NM1管的栅极和NM1管的漏极;NM1管的源极连接到电阻R2的一端;电阻R2的另一端与NM2管的栅极和NM3管的漏极相连接;NM2管的源极和NM3管的源极接地。
3.如权利要求1所述的一种带负反馈的基准电路,其特征在于:所述核心电路由第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6和第三电阻R3构成;PM2管的源极,PM4管的源极和PM6管的源极都与电源电压VDD相连接;PM2管的栅极与PM3管的栅极,PM3管的漏极,NM2管的漏极,NM4管的漏极,PM4管的栅极,PM5管的栅极,PM6管的栅极和PM7管的栅极相连接;PM2管的漏极与PM3管的源极相连接;PM4管的漏极与PM5管的源极相连接;PM6管的漏极与PM7管的源极相连接;PM5管的漏极与NM5管的漏极和NM4管的栅极相连接;PM7管的漏极与NM6管的栅极,NM5管的栅极和NM6管的漏极相连接;NM6管的源极连接电阻R3的一端;电阻R3的另一端和NM5管的源极都接地。
4.如权利要求1所述的一种带负反馈的基准电路,其特征在于:所述输出电路由第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11和第四电阻R4构成;PM8管的源极连接电源电压VDD;PM8管的栅极与PM2管的栅极和PM9管的栅极相连接;PM8管的漏极与PM9管的源极相连接;PM9管的漏极与PM10管的源极相连接,其节点作为基准电压VREF的输出端;PM10管的栅极与PM10管的漏极,PM11管的源极和NM3管的栅极相连接,其节点标记为VT;PM11管的栅极与PM11管的漏极,NM4管的源极和电阻R4的一端相连接;电阻R4的另一端接地。
5.如权利要求1所述的一种带负反馈的基准电路,其特征在于:所述基准电路采用0.18μm CMOS工艺设计,经过电路仿真,整个电路只有1500nA的静态电流。
6.如权利要求1所述的一种带负反馈的基准电路,其特征在于:所述基准电路可在低至1.2V到2.2V的电源电压下工作,并在-40℃到125℃范围内提供1.2V的输出电压。
7.如权利要求6所述的一种带负反馈的基准电路,其特征在于:所述基准电路在其温度变化范围内,其电压偏差只有8.2mv。
CN201810794721.2A 2018-07-19 2018-07-19 一种带负反馈的基准电路 Pending CN108958347A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810794721.2A CN108958347A (zh) 2018-07-19 2018-07-19 一种带负反馈的基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810794721.2A CN108958347A (zh) 2018-07-19 2018-07-19 一种带负反馈的基准电路

Publications (1)

Publication Number Publication Date
CN108958347A true CN108958347A (zh) 2018-12-07

Family

ID=64482051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810794721.2A Pending CN108958347A (zh) 2018-07-19 2018-07-19 一种带负反馈的基准电路

Country Status (1)

Country Link
CN (1) CN108958347A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109885122A (zh) * 2019-03-16 2019-06-14 珠海泰芯半导体有限公司 一种用于低电压低压差ldo的限流电路
WO2020156588A1 (zh) * 2019-01-31 2020-08-06 敦泰电子(深圳)有限公司 电压基准源电路及低功耗电源系统
CN111831046A (zh) * 2019-04-16 2020-10-27 联咏科技股份有限公司 输出级电路及其稳压器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020156588A1 (zh) * 2019-01-31 2020-08-06 敦泰电子(深圳)有限公司 电压基准源电路及低功耗电源系统
US11966245B2 (en) 2019-01-31 2024-04-23 Focaltech Electronics (Shenzhen) Co., Ltd. Voltage reference source circuit and low power consumption power supply system
CN109885122A (zh) * 2019-03-16 2019-06-14 珠海泰芯半导体有限公司 一种用于低电压低压差ldo的限流电路
CN109885122B (zh) * 2019-03-16 2023-09-26 珠海泰芯半导体有限公司 一种用于低电压低压差ldo的限流电路
CN111831046A (zh) * 2019-04-16 2020-10-27 联咏科技股份有限公司 输出级电路及其稳压器

Similar Documents

Publication Publication Date Title
CN104238611B (zh) 电流模带隙基准电流源
CN111711172B (zh) 一种超低功耗的欠压保护电路
JP4150326B2 (ja) 定電圧回路
CN111625043B (zh) 一种可修调的超低功耗全cmos参考电压电流产生电路
CN103412596B (zh) 一种基准电压源
CN108958347A (zh) 一种带负反馈的基准电路
US11966245B2 (en) Voltage reference source circuit and low power consumption power supply system
CN108415503A (zh) 一种低压低功耗基准电路
CN109361201B (zh) 一种基于电流比较的ldo限流电路及电子设备
CN101916128A (zh) 一种提高带隙基准源输出电源抑制比的方法及相应的电路
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN101149628B (zh) 一种基准电压源电路
CN112068631A (zh) 一种低功耗抗干扰的过温保护电路
CN208188720U (zh) 一种超低功耗基准电路
CN214335582U (zh) 用于低功耗芯片的过温保护电路
CN208188713U (zh) 一种低压低功耗基准电路
CN208188714U (zh) 一种低压基准电路
CN103440011A (zh) 具有压差补偿的线性恒流源电路
CN110502061A (zh) 一种超低功耗基准电路
CN208459893U (zh) 一种应用于物联网中的基准电路
CN107861556A (zh) 一种用于射频中的低功耗基准电路
CN209708002U (zh) 一种用于低电压低压差ldo的限流电路
CN108829169A (zh) 一种高电源抑制比的带隙基准源
CN208459892U (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN103926967A (zh) 低压低功耗基准电压源及低基准电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181207