JPH03104211A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03104211A JPH03104211A JP24264289A JP24264289A JPH03104211A JP H03104211 A JPH03104211 A JP H03104211A JP 24264289 A JP24264289 A JP 24264289A JP 24264289 A JP24264289 A JP 24264289A JP H03104211 A JPH03104211 A JP H03104211A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- plasma
- cvd
- exterior
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 20
- 239000013626 chemical specie Substances 0.000 claims description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 11
- 239000012495 reaction gas Substances 0.000 abstract description 8
- 239000007789 gas Substances 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［概要］
プラズマＣＶＤによる成膜工程を有する半導体装置の製
造方法に関し、 ダメージが少ないＲＦプラズマＣＶＤ法により、デバイ
スの特性に与える影響を少なくして、半導体装置を製造
する方法を提供することを目的とし、 反応ガスを対向電極間に流し、プラズマ化した活性な化
学種を、前記反応ガスの流れによって前記対向電極の間
の空間から、その外部に搬送し、該外部にてウェハーに
成膜するように構成する。
造方法に関し、 ダメージが少ないＲＦプラズマＣＶＤ法により、デバイ
スの特性に与える影響を少なくして、半導体装置を製造
する方法を提供することを目的とし、 反応ガスを対向電極間に流し、プラズマ化した活性な化
学種を、前記反応ガスの流れによって前記対向電極の間
の空間から、その外部に搬送し、該外部にてウェハーに
成膜するように構成する。
本発明は半導体装置の製造方法に関するものであり、さ
らに詳しく述べるならば、高周波（ＲＦ）により励起さ
れたプラズマＣＶＤによる成膜工程を有する半導体装置
の製造方法に関するものである． 近年の半導体デバイスは各素子の微細化に伴い拡散層を
できるだけ小さくかつ薄くする必要があり、Ａｇ配線と
シリコン基板との反応を抑える必要もあり、これらの必
要性から低温プロセスが求められ、低温プロセスの一つ
として層間絶縁膜及びカバー膜の成膜にプラズマＣＶＤ
法が取り入れられている．（ＶＬＳＩ製造技術、日経Ｂ
Ｐ社．１９８９年ｌ月１４日発行、第１５３〜ｌ６ｏ頁
参照） ［従来の技術］ 従来のプラズマ成長装置は第４図および第５図に示す如
く、プラズマ形成チャンバーで内にウェハーを置いて成
膜を行なっていた。図中、１はＣＶＤチャンバー ２ａ
，２ｂは対向電極、３は反応ガスの導入孔、４ａ，４ｂ
は排気口、５はＲＦ電源、６はウェハーである．第２図
の装置では、電極間のスペースに反応ガスが廻り込んで
流れ、一方第３図の装置では一方の電極２ａの前面７が
ガス吹出口として構成されており、ガスは電極（２ ａ
， ２ ｂ）間スペースに直接吹出る。 ［発明が解決しようとする課題］ しかし、プラズマＣＶＤ法は、デバイスにダメージを与
えることに起因してフラットバンド電圧、スレッシュホ
ールド電圧（ＶｔＨ）などのトランジスタ特性に敏感な
影響を与え、これらの特性を一定化することが難しいこ
とが知られている。 従って、従来のプラズマＣＶＤ法ではデバイスの特性が
変わり、設計した機能を果さなくなる。 このようなｖＴｌ４などへの影響は眉間絶縁膜又はカバ
ー膜成膜に用いるプラズマがデバイスにダメージを与え
ることに因ると考えられており、したがってよりダメー
ジの小さいプラズマＣＶＤ法が求められている．ダメー
ジの原因は、第４図及び第５図に示すように、ＲＦ電極
２ａ，２ｂが平行になっており、その一方の電極２ｂに
ウェハー６を配置しているために、活性な化学種が電極
の極性に影響されて、高エネルギーでウェハーに衝突す
ることにあると考えられる。 一方、マイクロ波とイオン源を組み合わせたＥＣＲＣＶ
Ｄ法では、プラズマ発生部と薄膜形成部とを離てるとい
う考えが見られ、ＲＦＣＶＤ法によりダメージが少ない
ＣＶＤ膜ＥＣＲＣＶＤ法ではが作られるが、ＲＦ−ＣＶ
Ｄ法においてはダメージが大きく、これを防止するため
の有効な方策が知られていない。 本発明の目的は、ダメージが少ないＲＦプラズマＣＶＤ
法により、デバイスの特性に与える影響を少なくして、
半導体装置を製造する方法を提供することを目的とする
。 ［課題を解決するための手段］ 本発明に係る方法は、プラズマＣＶＤによる成膜工程を
有する半導体装置の製造方法において、反応ガスを対向
電極間に流して、プラズマ化した活性な化学種を、前記
反応ガスの流れによって前記対向電極の間の空間から、
その外部に搬送し、該外部にてウェハーに成膜すること
を特徴とする。 第１図を参照し本発明の原理を説明する．図中１，２ａ
，２ｂ，３，５．６は前述のものである。８は一般に、
イオン、微結晶、励起状態の分子または原子、ラジカル
などと称されているプラズマ化された活性な化学種であ
る。これらの化学種を作る方法（反応ガス、ＲＦ周波数
等）自体は公知である． 本発明においては、活性な化学種８を電極２ａ，２ｂの
間の空間から、その外部に、反応ガスの流れ（点線）に
よって搬送し、外部でウェハー６上にＣＶＤ膜を成長さ
せる。なお、第ｌ図の例では、電極２ｂ％ＣＶＤチャン
バー１にそれぞれ反応ガスの流出口９，１０を設けて、
活性な化学種の搬送を効果的にしている．ウェハーはＣ
ＶＤチャンパー１にできるだけ近く配置することが好ま
しく、例えばその配置距離は２０ｃｍ以下である。 ［作用１ 本発明では、反応ガスの流れを利用して活性な化学種を
プラズマチャンバー外へ搬送するようにしたので、ウェ
ハーをプラズマの外にセットすることができ、ウェハー
に作られたデバイスのプラズマダメージを小さくするこ
とができる．以下、実施例によりさらに詳しく本発明を
説明する。 ［実施例Ｊ 第２図は、本発明の一実施例構成図であり、ラズマ成長
装置を示している．第２図では、プラズマチャンバー１
とウェハー６の全体を１０”〜１０’Ｐａの真空チャン
バー１１内に配置している。このような配置によって活
性種が活性状態を維持しながらウェハー６上にデポジッ
トすることができる． さらに、第３図の実施例では第２図と同様に、全体を真
空チャンバーに収納し、さらに電極２ａ，２ｂを垂直に
立て、その下方で、ウェハー６をテーブル１２上で回転
移動させることにより多数のウェハーを同時処理するよ
うに構成している。 気口、 ５−ＲＦ電源、 ６−ウェハー ［発明の効果］ 以上説明したように、本発明によれば、プラズマと化学
種のうち、化学種のみがウェハーに照射されやすくなり
、このためＣＶＤの成膜の効率を下げることなく、プラ
ズマダメージを低減できることとなった．したがって本
発明の製造方法によれば，ウェハーに形成されるデバイ
スの特性を安定させることができる．
らに詳しく述べるならば、高周波（ＲＦ）により励起さ
れたプラズマＣＶＤによる成膜工程を有する半導体装置
の製造方法に関するものである． 近年の半導体デバイスは各素子の微細化に伴い拡散層を
できるだけ小さくかつ薄くする必要があり、Ａｇ配線と
シリコン基板との反応を抑える必要もあり、これらの必
要性から低温プロセスが求められ、低温プロセスの一つ
として層間絶縁膜及びカバー膜の成膜にプラズマＣＶＤ
法が取り入れられている．（ＶＬＳＩ製造技術、日経Ｂ
Ｐ社．１９８９年ｌ月１４日発行、第１５３〜ｌ６ｏ頁
参照） ［従来の技術］ 従来のプラズマ成長装置は第４図および第５図に示す如
く、プラズマ形成チャンバーで内にウェハーを置いて成
膜を行なっていた。図中、１はＣＶＤチャンバー ２ａ
，２ｂは対向電極、３は反応ガスの導入孔、４ａ，４ｂ
は排気口、５はＲＦ電源、６はウェハーである．第２図
の装置では、電極間のスペースに反応ガスが廻り込んで
流れ、一方第３図の装置では一方の電極２ａの前面７が
ガス吹出口として構成されており、ガスは電極（２ ａ
， ２ ｂ）間スペースに直接吹出る。 ［発明が解決しようとする課題］ しかし、プラズマＣＶＤ法は、デバイスにダメージを与
えることに起因してフラットバンド電圧、スレッシュホ
ールド電圧（ＶｔＨ）などのトランジスタ特性に敏感な
影響を与え、これらの特性を一定化することが難しいこ
とが知られている。 従って、従来のプラズマＣＶＤ法ではデバイスの特性が
変わり、設計した機能を果さなくなる。 このようなｖＴｌ４などへの影響は眉間絶縁膜又はカバ
ー膜成膜に用いるプラズマがデバイスにダメージを与え
ることに因ると考えられており、したがってよりダメー
ジの小さいプラズマＣＶＤ法が求められている．ダメー
ジの原因は、第４図及び第５図に示すように、ＲＦ電極
２ａ，２ｂが平行になっており、その一方の電極２ｂに
ウェハー６を配置しているために、活性な化学種が電極
の極性に影響されて、高エネルギーでウェハーに衝突す
ることにあると考えられる。 一方、マイクロ波とイオン源を組み合わせたＥＣＲＣＶ
Ｄ法では、プラズマ発生部と薄膜形成部とを離てるとい
う考えが見られ、ＲＦＣＶＤ法によりダメージが少ない
ＣＶＤ膜ＥＣＲＣＶＤ法ではが作られるが、ＲＦ−ＣＶ
Ｄ法においてはダメージが大きく、これを防止するため
の有効な方策が知られていない。 本発明の目的は、ダメージが少ないＲＦプラズマＣＶＤ
法により、デバイスの特性に与える影響を少なくして、
半導体装置を製造する方法を提供することを目的とする
。 ［課題を解決するための手段］ 本発明に係る方法は、プラズマＣＶＤによる成膜工程を
有する半導体装置の製造方法において、反応ガスを対向
電極間に流して、プラズマ化した活性な化学種を、前記
反応ガスの流れによって前記対向電極の間の空間から、
その外部に搬送し、該外部にてウェハーに成膜すること
を特徴とする。 第１図を参照し本発明の原理を説明する．図中１，２ａ
，２ｂ，３，５．６は前述のものである。８は一般に、
イオン、微結晶、励起状態の分子または原子、ラジカル
などと称されているプラズマ化された活性な化学種であ
る。これらの化学種を作る方法（反応ガス、ＲＦ周波数
等）自体は公知である． 本発明においては、活性な化学種８を電極２ａ，２ｂの
間の空間から、その外部に、反応ガスの流れ（点線）に
よって搬送し、外部でウェハー６上にＣＶＤ膜を成長さ
せる。なお、第ｌ図の例では、電極２ｂ％ＣＶＤチャン
バー１にそれぞれ反応ガスの流出口９，１０を設けて、
活性な化学種の搬送を効果的にしている．ウェハーはＣ
ＶＤチャンパー１にできるだけ近く配置することが好ま
しく、例えばその配置距離は２０ｃｍ以下である。 ［作用１ 本発明では、反応ガスの流れを利用して活性な化学種を
プラズマチャンバー外へ搬送するようにしたので、ウェ
ハーをプラズマの外にセットすることができ、ウェハー
に作られたデバイスのプラズマダメージを小さくするこ
とができる．以下、実施例によりさらに詳しく本発明を
説明する。 ［実施例Ｊ 第２図は、本発明の一実施例構成図であり、ラズマ成長
装置を示している．第２図では、プラズマチャンバー１
とウェハー６の全体を１０”〜１０’Ｐａの真空チャン
バー１１内に配置している。このような配置によって活
性種が活性状態を維持しながらウェハー６上にデポジッ
トすることができる． さらに、第３図の実施例では第２図と同様に、全体を真
空チャンバーに収納し、さらに電極２ａ，２ｂを垂直に
立て、その下方で、ウェハー６をテーブル１２上で回転
移動させることにより多数のウェハーを同時処理するよ
うに構成している。 気口、 ５−ＲＦ電源、 ６−ウェハー ［発明の効果］ 以上説明したように、本発明によれば、プラズマと化学
種のうち、化学種のみがウェハーに照射されやすくなり
、このためＣＶＤの成膜の効率を下げることなく、プラ
ズマダメージを低減できることとなった．したがって本
発明の製造方法によれば，ウェハーに形成されるデバイ
スの特性を安定させることができる．
第１図は本発明の実施例構或図、
第２図および第３図は本発明の実施例構成図、第４図お
よび第５図は従来のプラズマＣＶＤ説明図である。 図中．１−ＣＶＤチャンバー ２ａ，２ｂ一対向電極、
３一反応ガスの導入孔．４ａ，４ｂ一排ＳＢ月図（フ゜
フスマＣｖＤを（厘のｌ黄譚作面図）第１図 ４０ 第 ３図 ４ｂ
よび第５図は従来のプラズマＣＶＤ説明図である。 図中．１−ＣＶＤチャンバー ２ａ，２ｂ一対向電極、
３一反応ガスの導入孔．４ａ，４ｂ一排ＳＢ月図（フ゜
フスマＣｖＤを（厘のｌ黄譚作面図）第１図 ４０ 第 ３図 ４ｂ
Claims (1)
- １．プラズマＣＶＤによる成膜工程を有する半導体装置
の製造方法において、 反応ガスを対向電極間に流し、プラズマ化した活性な化
学種を、前記反応ガスの流れによって前記対向電極の間
の空間から、その外部に搬送し、該外部にてウェハーに
成膜することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24264289A JPH03104211A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24264289A JPH03104211A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104211A true JPH03104211A (ja) | 1991-05-01 |
Family
ID=17092084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24264289A Pending JPH03104211A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525596B2 (en) | 1999-09-13 | 2003-02-25 | Toko, Inc. | Series regulator having a power supply circuit allowing low voltage operation |
-
1989
- 1989-09-19 JP JP24264289A patent/JPH03104211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525596B2 (en) | 1999-09-13 | 2003-02-25 | Toko, Inc. | Series regulator having a power supply circuit allowing low voltage operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI834575B (zh) | 填充間隙之方法 | |
| CN101919030B (zh) | 基板清洗设备及方法、在mos结构中形成栅极绝缘膜的方法 | |
| US9034774B2 (en) | Film forming method using plasma | |
| WO2011034057A1 (ja) | プラズマ処理装置およびプラズマ処理装置用ガス供給機構 | |
| JP2001148378A (ja) | プラズマ処理装置、クラスターツールおよびプラズマ制御方法 | |
| JPH10340857A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| CN107170681A (zh) | 真空管闪存结构之制造方法 | |
| JPH06333857A (ja) | 成膜装置および成膜方法 | |
| CN102312213B (zh) | 制造半导体器件的方法 | |
| KR100710401B1 (ko) | Ｃｖｄ장치 및 그 기판세정방법 | |
| JPH03104211A (ja) | 半導体装置の製造方法 | |
| TWI702304B (zh) | 矽氮化膜之成膜方法及成膜裝置 | |
| JPS6042831A (ja) | 半導体製造装置 | |
| KR890002981A (ko) | 집적 회로 및 그외의 다른 전자 장치를 제조하기 위한 방법 | |
| KR890002980A (ko) | 집적회로 및 그외의 다른 전자 장치를 제조하기 위한 방법 | |
| US6633132B2 (en) | Plasma gereration apparatus and method | |
| US20090114146A1 (en) | Method for Manufacturing Semiconductor Device and Substrate Processing Apparatus | |
| JP4576190B2 (ja) | プラズマ処理装置 | |
| JPH06349931A (ja) | 処理システム | |
| JP2020123646A (ja) | エッチング方法、プラズマ処理装置、及び処理システム | |
| US20240035195A1 (en) | Methods, systems, and apparatus for forming layers having single crystalline structures | |
| JP2016034009A (ja) | 基板処理装置及び基板処理方法 | |
| JPS61579A (ja) | 薄膜製造方法 | |
| JPH03203329A (ja) | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 | |
| KR102643061B1 (ko) | 자기 조립 단층들을 사용하는 선택적 증착을 위한 방법들 |