JPH074653Y2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH074653Y2 JPH074653Y2 JP1988046360U JP4636088U JPH074653Y2 JP H074653 Y2 JPH074653 Y2 JP H074653Y2 JP 1988046360 U JP1988046360 U JP 1988046360U JP 4636088 U JP4636088 U JP 4636088U JP H074653 Y2 JPH074653 Y2 JP H074653Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- terminal
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、定電圧を供給する安定化電源回路に関するも
のである。
のである。
従来の技術 定電圧供給源としての安定化電源回路の一具体例を第２
図を参照して次に示す。同図にて、安定化電源回路
（１）は入出力端子（Vi）（Vo）と接地端子（Ｇ）とを
有する三端子レギュレータで、駆動トランジスタ（Qo）
のエミッタとコレクタとを入出力端子（Vi）（Vo）にれ
ぞれ接続すると共に、出力、接地端子（Vo）（Ｇ）間に
第１、第２分圧負荷抵抗（RL1）（RL2）を直列挿入す
る。そして、基準電圧源（２）の駆動入力を入力端子
（Vi）より入力してその出力と第１、第２分圧負荷抵抗
（RL1）（RL2）の分圧点（Ｐ）とを差動増幅器（３）の
正逆２相の各端子（3a）（3b）に入力すると共に増幅器
出力を駆動トランジスタ（Qo）のベースに接続したもの
である。
図を参照して次に示す。同図にて、安定化電源回路
（１）は入出力端子（Vi）（Vo）と接地端子（Ｇ）とを
有する三端子レギュレータで、駆動トランジスタ（Qo）
のエミッタとコレクタとを入出力端子（Vi）（Vo）にれ
ぞれ接続すると共に、出力、接地端子（Vo）（Ｇ）間に
第１、第２分圧負荷抵抗（RL1）（RL2）を直列挿入す
る。そして、基準電圧源（２）の駆動入力を入力端子
（Vi）より入力してその出力と第１、第２分圧負荷抵抗
（RL1）（RL2）の分圧点（Ｐ）とを差動増幅器（３）の
正逆２相の各端子（3a）（3b）に入力すると共に増幅器
出力を駆動トランジスタ（Qo）のベースに接続したもの
である。
上記安定化電源回路（１）において入力端子（Vi）に整
流された直流の入力電圧（Ei）を印加すると、まず基準
電圧源（２）が起動し、第３図に示すように、入力電圧
（Ei）がEi1に達して基準電圧源（２）より出力電圧（E
r）が立ち上がると、差動増幅器（３）の正相端子（3
a）に入力される。この時、差動増幅器（３）は正逆相
端子（3a）（3b）間の電圧がＯ（Ｖ）になるように出力
（3c）側の電圧が設定されるため逆相端子（3b）の入力
電圧は常に出力電圧（Er）に等しく、従って第１、第２
分圧負荷抵抗（RL1）（RL2）の分圧点（Ｐ）に出力電圧
（Er）に等しい電位が発生する。同時に、差動増幅器
（３）の出力電圧が駆動トランジスタ（Qo）のベースに
加わってコレクタ・エミッタ間が導通し第１、第２分圧
負荷抵抗（RL1）（RL2）が電流（ｉ）が流れ、出力電圧
（Eo）が発生する。そこで、出力端子（Vo）に発生する
出力電圧をEo（Ｖ）とすると、 を得る。そこで、入力電圧（Ei）を更に増してEi2まで
上昇させ、基準電圧源（２）の出力電圧（Er）が基準電
圧（Ero）に達すると、それ以上、入力電圧（Ei）を増
しても基準電圧源（２）の出力は基準電圧（Ero）のま
ま一定である。従って、所定値以上の入力電圧（Ei）で
はEr＝Ero（一定）となって抵抗比 を与えれば、出力電圧（Eo）は定常電圧（Eo1）に達し
入力電圧（Ei）によらず任意の定電圧（Eo1）を選択的
に出力することができる。
流された直流の入力電圧（Ei）を印加すると、まず基準
電圧源（２）が起動し、第３図に示すように、入力電圧
（Ei）がEi1に達して基準電圧源（２）より出力電圧（E
r）が立ち上がると、差動増幅器（３）の正相端子（3
a）に入力される。この時、差動増幅器（３）は正逆相
端子（3a）（3b）間の電圧がＯ（Ｖ）になるように出力
（3c）側の電圧が設定されるため逆相端子（3b）の入力
電圧は常に出力電圧（Er）に等しく、従って第１、第２
分圧負荷抵抗（RL1）（RL2）の分圧点（Ｐ）に出力電圧
（Er）に等しい電位が発生する。同時に、差動増幅器
（３）の出力電圧が駆動トランジスタ（Qo）のベースに
加わってコレクタ・エミッタ間が導通し第１、第２分圧
負荷抵抗（RL1）（RL2）が電流（ｉ）が流れ、出力電圧
（Eo）が発生する。そこで、出力端子（Vo）に発生する
出力電圧をEo（Ｖ）とすると、 を得る。そこで、入力電圧（Ei）を更に増してEi2まで
上昇させ、基準電圧源（２）の出力電圧（Er）が基準電
圧（Ero）に達すると、それ以上、入力電圧（Ei）を増
しても基準電圧源（２）の出力は基準電圧（Ero）のま
ま一定である。従って、所定値以上の入力電圧（Ei）で
はEr＝Ero（一定）となって抵抗比 を与えれば、出力電圧（Eo）は定常電圧（Eo1）に達し
入力電圧（Ei）によらず任意の定電圧（Eo1）を選択的
に出力することができる。
考案が解決しようとする課題 ところで、上述した安定化電源回路（１）において他の
負荷的装置を接続して出力端子（Vo）より電圧（Eo）を
供給した場合、出力電圧（Eo）は入力電圧（Ei）の変化
によらず第１、第２分圧負荷抵抗の比によって決まる値
（Eo1）に一定に設定される。ところが、通常、主とし
て基準電圧源（２）にリップルの影響があるため、出力
電圧（Eo）も若干、変動があり、厳密に一定とならな
い。特に入力電圧（Ei）は整流波を印加しているが、他
の装置を接続することにより交流信号が乗ってくると、
基準電圧源（２）を入力電圧（Ei）によって駆動してい
るため、交流信号の影響が加わって、出力電圧（Eo）の
リップル除去が不完全となる。
負荷的装置を接続して出力端子（Vo）より電圧（Eo）を
供給した場合、出力電圧（Eo）は入力電圧（Ei）の変化
によらず第１、第２分圧負荷抵抗の比によって決まる値
（Eo1）に一定に設定される。ところが、通常、主とし
て基準電圧源（２）にリップルの影響があるため、出力
電圧（Eo）も若干、変動があり、厳密に一定とならな
い。特に入力電圧（Ei）は整流波を印加しているが、他
の装置を接続することにより交流信号が乗ってくると、
基準電圧源（２）を入力電圧（Ei）によって駆動してい
るため、交流信号の影響が加わって、出力電圧（Eo）の
リップル除去が不完全となる。
課題を解決するための手段 本考案は、入・出力端子と接地端子とを有し、入・出力
端子間に駆動トランジスタを接続すると共に、出力、接
地端子間に第１、第２分圧負荷抵抗を直列挿入し、か
つ、基準電圧源の出力と上記分圧負荷抵抗の分圧点とを
差動増幅器に入力すると共に、その増幅器出力信号で上
記駆動トランジスタを制御するものにおいて、上記基準
電源圧の駆動入力部にはダイオードを介して上記出力端
子より入力し、かつ、エミッタを上記駆動入力部側とす
る第１トランジスタを介して上記入力端子より入力する
とともに、第１トランジスタのベースを、第３抵抗を介
して入力端子に接続し、 かつ、コレクタを第１トランジスタのベース側とする第
２トランジスタを介して接地端子に接続し、第２トラン
ジスタのベースを、第４の分圧抵抗を介して出力端子
へ、第５の分圧抵抗を介して接地端子へそれぞれ接続し
たことを特徴とする。
端子間に駆動トランジスタを接続すると共に、出力、接
地端子間に第１、第２分圧負荷抵抗を直列挿入し、か
つ、基準電圧源の出力と上記分圧負荷抵抗の分圧点とを
差動増幅器に入力すると共に、その増幅器出力信号で上
記駆動トランジスタを制御するものにおいて、上記基準
電源圧の駆動入力部にはダイオードを介して上記出力端
子より入力し、かつ、エミッタを上記駆動入力部側とす
る第１トランジスタを介して上記入力端子より入力する
とともに、第１トランジスタのベースを、第３抵抗を介
して入力端子に接続し、 かつ、コレクタを第１トランジスタのベース側とする第
２トランジスタを介して接地端子に接続し、第２トラン
ジスタのベースを、第４の分圧抵抗を介して出力端子
へ、第５の分圧抵抗を介して接地端子へそれぞれ接続し
たことを特徴とする。
作用 上記技術的手段によれば、基準電圧源の駆動入力を起動
時には入力端子より印加し、出力端子の電圧が所定値を
越えた後は第１、第２トランジスタ及びダイオードのス
イッチングによって、出力端子より印加するので、出力
端子が定常電圧となった後は入力端子電圧のリップルや
サージ電圧にかかわらず出力端子側のみより印加するこ
とができる。
時には入力端子より印加し、出力端子の電圧が所定値を
越えた後は第１、第２トランジスタ及びダイオードのス
イッチングによって、出力端子より印加するので、出力
端子が定常電圧となった後は入力端子電圧のリップルや
サージ電圧にかかわらず出力端子側のみより印加するこ
とができる。
実施例 本考案の一実施例を第１図を参照して以下説明する。図
中、第２図に示した従来例と同じものは同一名称とし、
同一符号を付しその説明を省略する。図において（Di）
はダイオード、（Q1）は第１トランジスタ、（Q2）は第
２トランジスタ、（R3）は第３抵抗、（R4）は第４分圧
抵抗、（R5）は第５分圧抵抗である。上記ダイオード
（Di）は出力端子（Vo）と基準電圧源（２）の駆動入力
部（2in）との間に挿入し、そのアノードを出力端子（V
o）側にして接続する。第１トランジスタ（Ｑ１）はNPN
型で、そのコレクタを入力端子（Vi）に接続してエミッ
タをダイオード（Di）のカソード及び駆動入力部（2i
n）に接続すると共に、ベースを第３抵抗（R3）を介し
て入力端子（Vi）に接続する。第２トランジスタ（Q2）
はNPN型で、そのコレクタを第１トランジスタ（Q1）の
ベースに接続してエミッタを接地端子（Ｇ）に接続する
と共に、ベースを第４分圧抵抗（R4）と第５分圧抵抗
（R5）を介してそれぞれ出力及び接地端子（Vo）（Ｇ）
に接続する。
中、第２図に示した従来例と同じものは同一名称とし、
同一符号を付しその説明を省略する。図において（Di）
はダイオード、（Q1）は第１トランジスタ、（Q2）は第
２トランジスタ、（R3）は第３抵抗、（R4）は第４分圧
抵抗、（R5）は第５分圧抵抗である。上記ダイオード
（Di）は出力端子（Vo）と基準電圧源（２）の駆動入力
部（2in）との間に挿入し、そのアノードを出力端子（V
o）側にして接続する。第１トランジスタ（Ｑ１）はNPN
型で、そのコレクタを入力端子（Vi）に接続してエミッ
タをダイオード（Di）のカソード及び駆動入力部（2i
n）に接続すると共に、ベースを第３抵抗（R3）を介し
て入力端子（Vi）に接続する。第２トランジスタ（Q2）
はNPN型で、そのコレクタを第１トランジスタ（Q1）の
ベースに接続してエミッタを接地端子（Ｇ）に接続する
と共に、ベースを第４分圧抵抗（R4）と第５分圧抵抗
（R5）を介してそれぞれ出力及び接地端子（Vo）（Ｇ）
に接続する。
上記構成に基づき本考案の動作を次に示す。まず従来と
同じく入力端子（Vi）に整流された入力電圧（Ei）を印
加すると、第３抵抗（R3）を介して第１トランジスタ
（Q1）にベース電流が流れてコレクターエミッタ間が導
通し、基準電圧源（２）の駆動入力部（2in）に入力電
圧（Ei）を印加して起動する。そして、第３図に示すよ
うに、入力電圧（Ei）がEi1に達して基準電圧源（２）
より出力電圧（Er）が立ち上がると、差動増幅器（３）
の正相端子（3a）に入力される。この時、逆相端子（3
b）の入力電圧も同じ出力電圧（Er）となって第１、第
２分圧負荷抵抗（RL1）（RL2）の分圧点（Ｐ）に出力電
圧（Er）が発生し、更に出力端子（Vo）に式で示した
出力電圧 が発生する。そこで、予め出力電圧（Eo）が定常電圧
（Eo1）に達した時、第２トランジスタ単（Q2）が動作
するように第４、第５分圧抵抗（R4）（R5）の抵抗比に
よりベース電位、従ってベース・エミッタ間電圧（Vb
e）を設定しておく。そうすると、入力電圧（Ei）を上
昇させ出力電圧（Eo）が定常に達すると、第２トランジ
スタ（Q2）のベース・エミッタ間電圧（Vbe）が動作電
圧に達してそのコレクタ・エミッタ間が導通し、入力端
子（Vi）より第３抵抗（R3）を介して電流が流れる。そ
の結果、第１トランジスタ（Q1）のベース電流が第２ト
ランジスタ（Q2）の方に引っ張られて第１トランジスタ
（Q1）が遮断し、更にダイオード（Di）が順バイアスと
なって導通し定常出力電圧（Eo1）が基準電圧源（２）
の駆動入力に印加される。そのため、定常時では基準電
圧源（２）の駆動入力は安定な定常出力電圧（Eo1）と
なり、リップル除去率はデシベル単位で20〜30％位、改
善される。
同じく入力端子（Vi）に整流された入力電圧（Ei）を印
加すると、第３抵抗（R3）を介して第１トランジスタ
（Q1）にベース電流が流れてコレクターエミッタ間が導
通し、基準電圧源（２）の駆動入力部（2in）に入力電
圧（Ei）を印加して起動する。そして、第３図に示すよ
うに、入力電圧（Ei）がEi1に達して基準電圧源（２）
より出力電圧（Er）が立ち上がると、差動増幅器（３）
の正相端子（3a）に入力される。この時、逆相端子（3
b）の入力電圧も同じ出力電圧（Er）となって第１、第
２分圧負荷抵抗（RL1）（RL2）の分圧点（Ｐ）に出力電
圧（Er）が発生し、更に出力端子（Vo）に式で示した
出力電圧 が発生する。そこで、予め出力電圧（Eo）が定常電圧
（Eo1）に達した時、第２トランジスタ単（Q2）が動作
するように第４、第５分圧抵抗（R4）（R5）の抵抗比に
よりベース電位、従ってベース・エミッタ間電圧（Vb
e）を設定しておく。そうすると、入力電圧（Ei）を上
昇させ出力電圧（Eo）が定常に達すると、第２トランジ
スタ（Q2）のベース・エミッタ間電圧（Vbe）が動作電
圧に達してそのコレクタ・エミッタ間が導通し、入力端
子（Vi）より第３抵抗（R3）を介して電流が流れる。そ
の結果、第１トランジスタ（Q1）のベース電流が第２ト
ランジスタ（Q2）の方に引っ張られて第１トランジスタ
（Q1）が遮断し、更にダイオード（Di）が順バイアスと
なって導通し定常出力電圧（Eo1）が基準電圧源（２）
の駆動入力に印加される。そのため、定常時では基準電
圧源（２）の駆動入力は安定な定常出力電圧（Eo1）と
なり、リップル除去率はデシベル単位で20〜30％位、改
善される。
上記実施例では駆動トランジスタQoは入力端子側をエミ
ッタとする（PNP）ものとしたがコレクタとする（NPN）
回路であっても良い。
ッタとする（PNP）ものとしたがコレクタとする（NPN）
回路であっても良い。
さらに上記実施例は、接地端子Ｇに対し入力端子Vi、出
力端子Voを正電位とするものであるが、トランジスタ
Q1、Q1、ダイオードＤ、基準電源２等の極性を逆にすれ
ば接地端子Ｇに対し、入力端子Vi、出力端子Voが負の電
圧である負電源回路とすることもできる。
力端子Voを正電位とするものであるが、トランジスタ
Q1、Q1、ダイオードＤ、基準電源２等の極性を逆にすれ
ば接地端子Ｇに対し、入力端子Vi、出力端子Voが負の電
圧である負電源回路とすることもできる。
考案の効果 本考案によれば、安定化電源回路においてその基準電圧
源の駆動入力部を起動時には入力電圧より印加し、定常
出力電圧発生後は出力電圧より印加するようにしたか
ら、入力電圧のリップルやサージ等の変動にかかわらず
定常時は基準電圧によってのみ駆動され、リップル除去
率が改善されてより安定な出力電圧を供給できる。
源の駆動入力部を起動時には入力電圧より印加し、定常
出力電圧発生後は出力電圧より印加するようにしたか
ら、入力電圧のリップルやサージ等の変動にかかわらず
定常時は基準電圧によってのみ駆動され、リップル除去
率が改善されてより安定な出力電圧を供給できる。
第１図は本考案に係る安定化電源回路の一実施例を示す
回路図、第２図は従来の安定化電源回路の一具体例を示
す回路図、第３図は安定化電源回路の入力電圧に対する
出力電圧の変化を示すグラフである。 （２）……基準電圧源、（３）……差動増幅器、（2i
n）……駆動入力部、（Vi）……入力端子、（Vo）……
出力端子、（Ｇ）……接地端子、（Qo）……駆動トラン
ジスタ、（Q1）……第１トランジスタ、（Q2）……第２
トランジスタ、（Di）……ダイオード、（RL1）……第
１分圧負荷抵抗、（RL2）……第２分圧負荷抵抗、
（R3）……第３抵抗、（R4）……第４分圧抵抗、（R5）
……第５分圧抵抗、（Ｐ）……分圧点。
回路図、第２図は従来の安定化電源回路の一具体例を示
す回路図、第３図は安定化電源回路の入力電圧に対する
出力電圧の変化を示すグラフである。 （２）……基準電圧源、（３）……差動増幅器、（2i
n）……駆動入力部、（Vi）……入力端子、（Vo）……
出力端子、（Ｇ）……接地端子、（Qo）……駆動トラン
ジスタ、（Q1）……第１トランジスタ、（Q2）……第２
トランジスタ、（Di）……ダイオード、（RL1）……第
１分圧負荷抵抗、（RL2）……第２分圧負荷抵抗、
（R3）……第３抵抗、（R4）……第４分圧抵抗、（R5）
……第５分圧抵抗、（Ｐ）……分圧点。
Claims (1)
- 【請求項１】入力端子と出力端子と接地端子とを有し、
入力端子と出力端子間に駆動トランジスタを接続すると
共に、出力端子、接地端子間に第１、第２分圧負荷抵抗
を直列挿入し、かつ基準電源の出力と上記分圧負荷抵抗
の分圧点とを差動増幅器に入力すると共にその増幅器出
力信号で上記駆動トランジスタを制御するものにおい
て、 上記基準電源圧の駆動入力部にはダイオードを介して上
記出力端子より入力し、 かつ、エミッタを上記駆動入力部側とする第１トランジ
スタを介して上記入力端子より入力するとともに、第１
トランジスタのベースを、第３抵抗を介して入力端子に
接続し、かつ、コレクタを第１トランジスタのベース側
とする第２トランジスタを介して接地端子に接続し、 第２トランジスタのベースを第４の分圧抵抗を介して出
力端子へ、第５分圧抵抗を介して接地端子へそれぞれ接
続したことを特徴とする安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988046360U JPH074653Y2 (ja) | 1988-04-05 | 1988-04-05 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988046360U JPH074653Y2 (ja) | 1988-04-05 | 1988-04-05 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01151315U JPH01151315U (ja) | 1989-10-19 |
| JPH074653Y2 true JPH074653Y2 (ja) | 1995-02-01 |
Family
ID=31272632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988046360U Expired - Lifetime JPH074653Y2 (ja) | 1988-04-05 | 1988-04-05 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH074653Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519646B2 (ja) * | 1999-09-13 | 2004-04-19 | 東光株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187826U (ja) * | 1983-06-01 | 1984-12-13 | 株式会社ケンウッド | 安定化電源回路 |
-
1988
- 1988-04-05 JP JP1988046360U patent/JPH074653Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01151315U (ja) | 1989-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242629A (en) | DC Switching voltage regulator with extended input voltage capability | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| JPH074653Y2 (ja) | 安定化電源回路 | |
| EP0789452A1 (en) | A power amplifier with bootstrap voltage clamp | |
| US3986102A (en) | Low loss stabilized power supply circuit | |
| JP2569807B2 (ja) | プリチヤージ回路 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JPH0413692Y2 (ja) | ||
| JP2735524B2 (ja) | リップルフィルタ | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0758896B2 (ja) | モノリシツク集積化制御回路 | |
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH03870Y2 (ja) | ||
| EP0079128A1 (en) | Regulator for a dynamo | |
| SU1665354A1 (ru) | Компенсационный стабилизатор посто нного напр жени | |
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPH034154Y2 (ja) | ||
| JP2691988B2 (ja) | 直流安定化電源の不起動対策回路 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JPH024503Y2 (ja) | ||
| JPS5918860Y2 (ja) | スイツチング・レギユレ−タ | |
| JPH073831Y2 (ja) | 集積回路 |