經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 1 495656 A7 B7 五、發明說明（1 ) [發明所屬的技術領域] 本發明係有關可實現半導體裝置之漣波排斥（ripple injection)特性的提升，及最低動作電壓之低電壓化的技術 者。 [習用技術] 1C化半導體裝置，係於該内部形成眾多放大電路及比 較電路、或高密度之基準電壓產生電路等基本機能電路 者。而於該半導體裝置中，有構成如第2圖所示電路圖之 穩壓器（regulator)IC的存在者。 第2圖中的電路，首先係於輸入端子i與輸出端子2 間串聯PNP型電晶體Ql的主電流路，電晶體仏的基極再 透過PNP型電晶體A的主電流路接地。又於電晶體仏的 基極•射極間連接電阻Rn，在於輪出端子2與接地端間 串聯電阻R!及電阻r2。然後，構成電源供應電路4b、基 準電壓產生電路5及誤差放大電路6，在基準電壓產生電 路5與誤差放大電路6之電源端子與輸入端子】間連接電 源供應電路。誤差放大電路6之—個輸入端子係連接於基 準電壓產生電路5之輸出端子，誤差放大電路6之另一個 輸入端子則連接於電阻心與電阻&之連接點，誤差放大 電路6之輸出端子即連接於電晶體ι的基極。 此時，電源供應電路4b、基準電壓產生電路5及誤差 放大電路ό分別為如下的構成。 將ΡΝΡ里電曰曰體Q41的射極接於輸入端子，將其集極 經由電阻R8及二極體D 不，、，仏 ___43予U接地。於電晶體Q41之基極 本紙張尺度適用中國國家標準（CNS)Aii^7iT^f^7 311685 裝---------t----------線 (請先閱讀背面之注意事項再填寫本頁) 495656 五、發明說明 與輸入端子i間連接電阻R3，而在電晶體〜之基極盘接 地間連接刪型電晶體〜的主電流路，在電晶體Q41的 集極•基極間連接二極體〜。又將電晶體〜的基極經由 電阻R4接於輸入端子3，而構成電源供應電路仆。 又在構成電源供應電路4b之電晶體的集極連接 PNP型電晶體q5i及電晶體之各射極。將電晶體〜 及電晶體Qw之基極互相連接後，連接電晶體的隼極· 基極間。將電晶體q51與電晶體Q52各別的集極分別連接 於NPN型電晶體Qss與電晶體Qw的集極。將電晶體q” 及電晶體Q54之基極互相連接後，連接電晶體之集極· 基極間。電晶體Q53之射極係經由電阻RiG與電阻之串 聯電路接地，而將電晶體Q54之射極接於電阻Rig及電阻 R"的連接點。再使基極連接於電源供應電路仆之電阻& 與二極體Dm的連接點之電晶體PM之主電流路，與電晶 體Q53的主電流路並聯連接，以構成基準電壓產生電路=。 在構成電源供應電路4b的電晶體q4i的集極連接pNp 型電晶體Q01及電晶體Q62之各射極。將電晶體與電晶 體Qu之基極互連，並連接電晶體Q62之集極•基極間。 將電晶體Q01及電晶體Q62各自之集極，分別連接於NpN 型電晶體Q63與電晶體的集極。將電晶體Q㈠與電晶體 Qu之各射極互連，再在各射極之共同連接點與接地間連 接電阻心2。電晶體Q0S之基極即連接於構成基準電壓產生 電路5的電晶體Qw之集極及基極，將電晶體卩64的基極 接於電阻Ri及電阻R2的連接點。亦將電晶體q6i與電晶 - J --- (請先閱讀背面之注意事寫本頁) 訂： --線· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 2 495656 A7 五、發明說明（3 ) 體Q63之集極間的連接點接於電晶體Q2之基極，以構成誤 差放大電路6。 如上述構成的第2圖電路中，施加於控制輸入端子3 之控制信號位準升高時，使電晶體Q42與電晶體為〇n 狀態。即可經由電源供應電路4b的電晶體，由連接在 輸入端子1的外部電源，對基準電壓產生電路5及誤差放 大電路6之各内部電路供應驅動電壓。 獲得驅動電壓之基準電壓產生電路5,在其電路啟動 時，首先，使電晶體Qm導通，由電晶體及電晶體 而使電流鏡（current mirror)電路動作。再由從電晶體Ο” 及電晶體Q”獲得電流供應的電晶體Q”及電晶體Q54使電 流鏡電路動作，隨著電晶體Q53之導通，使電晶體q^-為 OFF狀態。之後，由成為運轉狀態的基準電壓產生電路 依半導體材料的帶隙（band gap)，在電晶體之集極及基 極的位置產生約1，25V的基準電廢。 另於獲得驅動電壓供應之誤差放大電路6中，首先， 使接夂基準電壓之電晶體gw導通，接著亦使電晶體I及 電晶體I導通。而於電晶體Qi導通時，可經由電晶體A 將電力由輸入端子丨送至輸出端子2，在輸出端子2有輸 出電壓出現。出現於輸出端子2的輪出電壓，由電阻 及電阻R2予以分壓後，將該分壓電壓供應於電晶體Q64之 基極，使電晶體導通，致使電晶體Qh、電晶體的 電流鏡電路動作。之後，成為運轉狀態的誤差放大電路6 即依供應於電晶體q63的基準電壓，及供應於電晶體q64 氏張尺度適用ΤΪΪ家標準（CNS)^格⑽χ 297公董） 311685 裝 訂 495656 經 濟 部 智 慧 財 產 局 員 工 消 f 合 社 印 製 A7 五、發明說明（4 ) 的分壓電壓控制電晶體A及電晶體I的導通量，以控制 輸出電壓於一定大小。 如第2圖之電路护，基準電壓產生電路5及誤差放大 電路6係經由0N狀態的電晶體及輸入端子丨連接外 部電源。因此，由外部電源供應的電壓變動肖，該基準電 壓產生電路5及誤差放大電路6將直接承受電壓變動的影 響，再加上各電路5、6接於電源側的各電晶體（^1'(^2' (^〗及Qm為PNP型電晶體，其施加電壓較高且初期（eariy) 效果大，且因PNP型電晶體，在其製造過程中易受諸條件 的變動影響，故有特性值偏差較大之問題。 由上述理由第2圖所示之電路，、尤易受電壓變動影 響’故其對半導體裝置之輸入電壓變動的漣波排斥特性的 提升，與特性的均勻化有困難度。 因此，對該帛2圖之電路係將#冑源供應、電路修改成 如第3圖所示之構成，以謀求特性的改差。 第3圖所示的電路，係將PNp型電晶體〜及電晶體 Q49之各射極連接於輸入端子丨。電晶體及電晶體 之基極互連，再將電晶體q48的集極•基極連接。而於電9 晶體Q48的集極與接地間串聯電阻及電晶體之主電 流路，並經由電阻I將電晶體〇42之基極接於控:輸入端 子3。再將電晶體Q49之集極連接於npn型電晶體Q的 基極，而於電晶體q49之集極與接地間串聯複數個二極體 至Du。然後，將電晶體之集極連接於基準電壓產 ,t電路5及誤差放大電路6,以構成電源供應電路4c 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 4 311685
裝. (請先閱讀背面之注意事寫本頁) 495656 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 311685 A7 五、發明說明（5 ) 如上述構成的電源供應電路4c中，施加於控制輪入端 子3控制信號的位準變高，而使電晶體為〇N狀態， 由電a曰體Q48及電晶體Qc所構成的電流鏡電路動作。通 過電晶體Q49之主電流路的電流之一部分，即經由串聯的 極體E>44至〇48流向接地端，由此時發生於二極體 至〇48的順方向電壓，使電晶體之基極位置的電位上 ;升。電曰曰曰體Q410之動作使射極位置的電壓與其基極•射極 門％®的合成值與基極位置的電壓相同，以使供應於基準 於基準電壓產生電路5及誤差放大電路6的驅動電壓，略 同於發生在二極體d44至〇48之全順方向電壓減去電晶體 之基極•射極間電壓的大小。由此，若輸入電壓變動， 亦可抑制驅動電壓之變動量小於輸入電壓之變動，因而， 得以提升半導體裝置對輸入電壓之變動之連波排斥特性， 及使特性均勻化。 [發明所欲解決的問題] 然而，在第3圖之基準電壓產生電路5中使用盥第2 圖同樣的帶隙型基準電壓產生電路時，供應於基準電壓產 生電路5的驅動電壓約須UV以上。若於第3圖之電路， 該驅動電壓係由二極體〇44至〇48的全順方向下降電壓所 決定。 二極體元件之全順方向下降電壓大小，其每一個於室 溫狀態下為約0.7V。因此，欲使驅動電壓為UV以上時， 若考慮電晶體Q41。的基極·射極間電壓，即需二極體元件 4個。唯因二極體元件約之溫度特性，在該 本紙張尺度適用中國國家標準（CNS)A4規— ^---------t------—----線 (請先閱讀背面之注意事項再填寫本頁) 奶656 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 A7 五、發明說明（6 導體裝置之全使用溫度範圍中，為使驅動電壓不低於 1:V’即須增加一個二極體元件。因而，於第3圖所示之 電源供應電路4c即需要共計5個以上的二極體元件串聯。 此時，由外部電源供應於半導體裝置的電壓，需於二 極體D44至〇48的全順方向下降電壓加上電晶體〜的华 極·射極間電壓，故要求約3.”以上之電壓值。然而，在 現有市場供應的半導體裝置最低動作電麼值為2.5V，故於 採用要求3.5V以上電壓值的第3圖中之電源供應電路4c 的半導體裝置，不能滿足其要求之規格。 為此，於本發明係以提供可實現漣波排斥特性的提 升，及動作電壓之低電壓化的半導體裝置為其目的。 [解決問題的手段] 用以解決上述問題之本發明之半導體裝置，係呈有： 連接於外部電源的輸入端子； 暴準電壓產生電路的内 ，：以及具有用以對内部電路供應驅動電壓之第】電 晶體’及依照基準電壓產生雷 ^ ^ _ 生電路輪出之基準電壓與驅動電 壓的大小而使電流通過之第2電晶體，並使驅動電壓比供 應於輸入端子的電壓低，且比基準電壓產生電路輪出之基 =電壓高之連接於輸入端子與内部電路之間之電源供應； [發明的實施形態] 本發明係在半導體裝置之輪入及包含基準電㈣ 路的内部電路間連接電源供應電路。 € -土述t源、#應、轉’ 有:將其主電流路連 本紙張尺度_ + _家鮮（CNS)A4規格- 饮义禰 6 311685 -n H 1— u —4 n n n n n n n I m I I (請先閱讀背面之注意事項寫本頁) 訂· 495656 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 本,¾¾尺度適用中準（CNS)A4規格⑵·〇 X挪公爱） A7 五、發明說明（7 入端子與内部電路間，以對内部電路供應驅動電壓之第j 電晶體；及於其主電流路的一端供應驅動電壓，且於其控 制端子供應來自基準電壓產生電路之基準電壓，而依照基 準電壓與驅動電壓之大小使電流通過之第2電晶體。且依 照通過第2電晶體的電流控制第丨電晶體之導通量，而將 驅動電壓設定成較施加在輸入端子的電壓為低，而較基準 I笔壓產生電路輸出之基準電壓為高之電壓值。詳言之，係 將驅動電壓設定成只比基準電壓高出半導體元件之順方向 電壓部分的值，以將該半導體元件作為第2電晶體。 [實施例] 於第1圖中表示可提升漣波排斥特性，及可使動作低 電壓化之本發明實施例之半導體裝置的電路圖。在第^圖 所示電路中，電源供應電路4a係如下記構成。又於第工 圖中，與第2圖及第3圖所示者相同之構成要素係給予相 同的符號。
將電s曰體Qq之射極接於輸入端子1，在電晶體Q 之基極•射極間之集極•基極間分別連接電阻&及二極體
Dq。電晶體Qq的基極連接於電晶體Qg之集極，而將電 晶體Q42之射極經由二極體Du與電阻I的串聯電路接 地。電晶體Q42之基極即經由電阻尺4接於控制輪入端子3， 復將電晶體Q42之基極連接於NpN型電晶體的集極。 電晶體Q43之基極係連接於電晶體之射極，電晶體卩 的射極則予以接地。 43 電晶f Q41之集極接於PNP型電晶體Q44之射極， 311685 ----------------------訂---------- (請先閱讀背面之注意事項再填寫本頁) 495656 A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明（8 ) 將電晶體Q44之集極連於PNp型曰 曰骑n ^ ^ ^ 冤日日體Qc的射極，將電 日日體Q45的集極接於二極體D42與電阻^的 兩個NPN型電晶體q及〇 ^ 仏6及go之基極互連，再將各射極予以接地。連接電晶體Q 之隹炻命甘i 6木極，、基極，將電晶體Qm之术極連於電晶體Q的基極。電 电日日體Q47之集極係經由電^而連接於電晶體q44的基極，電晶體Q“的基極經由 '阻心而連接於可獲得基準電㈣生電路5之基準電壓的 電路點上，以構成電源供應電路仏。 復將基準電壓產生電路5起動用電晶體之基極連 於電晶體q42的射極，其餘的電路部分，肖第i圖及第2 圖的電路構成相同。 如上述構成的第i圖的電路中，電源供應電路鈍係對基準電壓產生電路5及誤差放大電路6以如下方式供應驅 動電壓。 施加於控制輪入端子3的控制信號的位準升高，可使 電晶體（^“與電晶體Q42同時導通，而由電源供應電路牦 對基準電壓產生電路5及誤差放大電路6的各内部電路供 應驅動電壓。此時，電晶體Pc係依照顯現在二極體％: 與電阻I的串聯電路間的電壓而使電晶體Qn的基極電流 安定化。而於電晶體Q42剛導通後，由電晶體卩。的導通 使基準電壓產生電路5開始動作，以便於在電晶體ο”的 基極及集極位置上產生約1.25 V的基準電壓。將該基準電 壓供應至誤差放大電路6，同時，亦經由電阻&供應至電 源供應電路4a的電晶體Q44的基極。 .""* — τ I I I I . I 1 (請先閱讀背面之注意事寫本頁) · 丨線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 8 311685 495656 A7
五、發明說明（9 ) 寺右顯現在電日日體Qq的集極位置之驅動電壓高 過預定電壓值，即增加從電晶體Q“的集極經由電晶體q45 的主電流路流入電阻R.的雷治 45 电丨且h的電流，因而使電阻&的端子間 電壓升高，使經由電晶體〜之電晶體％的基極電流量 減少，致使電晶體q41於集極·射極間電壓升高，以抑制 驅動電壓超越預定電壓值。其於第！圖所示電路構成之預 丨定電堡值，係約略等於供應至電晶體Q“的基極之基準電 壓與電晶體Q44基極•射極間之順方向電屢的 值。 如第1圖所示之構成’其基準電屢為l 25v，而電晶 體Q44之基極•射極間之順方向電a為約〇 65v，故供應 2準電壓產生電路5的驅動電壓，係由電源供應電路4a -又疋於1.9V。因而’即使來自外部電源的供應電壓有變 動，亦可藉由上述電源供應電路4a之驅動電壓的設定動 作，使對基準電屢產生電路5及誤差放大電路6之供應電 屋變動之影響為極小。因此’於半導體裝置内的各電路上 顯不的漣波排斥特性提升。若者 考慮1.9V的驅動電壓與電晶 體q41之集極•射極間電屢，可使該第1圖所示構成之半 導體裝置的最低動作電壓為約2 的低電壓化。 因之’可期待動作電壓 而由電晶體Q46及電晶體Q47之電流鏡電路，亦可佟 正電晶體Q44及電晶體Q45之基極電流。於此動作令，第！ 圖所示之電晶體Q41具有：作為對應於施加在控制輸入端 控制信號位準，使供^準電屢產…… 本、、、氏瓜^^朝中國國家標準（CNS)A4規格（210 X 297^^-- 請 先 閱 讀 背 © 意 事 項 再 I 訂 線 9 311685 A7 五、發明說明（10 ) 部電路之驅動電壓為。W Γ\Τ7Τ^ 勒冤歷為ON、0FF之開關’及作為用 =安定化之電壓控制元件的雙重機能。且電晶〜 -I 1 - --- (請先閱讀背面之注意事寫本頁) 電曰曰體Q43及r5的電路部分具有：作為使電晶體 極電流為衫之定電流電路的機能，以及依照由電晶體〇土 流入之電流信號控制電晶體&的基極電流的控制電路的44 機能。 〜 在以上所述之本發明的實施例中，第1圖之電路圖的 整體雖構成為串聯穩壓器(senes regulator)，唯不限於此， 亦可適用於具備包含基準電壓產生電路之内部電路之各 導體裝置。 又於第1圖之實施例中，雖表示具有控制輸入端子3 之可由外部ON、OFF其動作的半導體裝置，但亦可將電 阻I之一端不連接於控制輪入端子3而連接於輪入端子 1以構成不能由外部、OFF其動作的半導體裝置。 -丨線. 亦可省略電源供應電路4a中之二極體〇42、以其他電 路構成基準電壓產生電路5等，在不變更本發明要旨的範 圍内變化電路的構成。 經濟部智慧財產局員工消費合作社印製 [發明的效果] 如上5兑明’本發明的半導體裝置係在輸入端子與内部 電路之間連接具有用以對内部電路供應驅動電壓之第1電| 晶體’及依照基準電壓產生電路輸出之基準電壓與驅動電 壓的大小而使電流通過之第2電晶體之電源供應電路。此 處之電源供應電路係依照通過第2電晶體之電流控制第1 電晶體之導通量，使驅動電壓較基準電壓產生電路輸出之 311685 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 495656 A7 B7 五、發明說明（U ) 基準電壓高半導體元件之順方向電壓之部分。 (請先閱讀背面之注意事項再填寫本頁) 由此，可由電源供應電路之驅動電壓的設定動作，使 對内部電路之供應電壓變動的影響為極小而使半導體裝置 之漣波排斥特性提升。又因將驅動電壓設定成只較基準電 壓高半導體元件之順方向電壓部分之值，故半導體裝置之 動作電壓得以降低。 f 因而，可由本發明提供一種可實現漣波排斥特性的提 升及動作電壓的低電壓化之半導體裝置。 [圖面的簡單說明] 第1圖為本發明半導體裝置實施例之電路圖。 第2圖習用半導體裝置之一例的電路圖。 第3圖在特性上實施改良後之習用半導體裝置之另一 電路圖。 [符號的說明] 2 、輸出端子 4 電源供應電路 經濟部智慧財產局員工消費合作社印製 1 輸入端子 3 控制輸入端子 4a 本發明的電源供應電路 5 基準電壓產生電路 Q41 電晶體（第1電晶體） Rn 電阻 Qn 電晶體 4b，4c習用電源供應電路 6 誤差放大電路 °44 電晶體（第2電晶體） Dn 二極體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 311略，