JP3518187B2 - 電気負荷の通電経路切換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電源に直列に
接続された一対のスイッチング素子の一方をオン，他方
をオフさせて、各スイッチング素子の接続点に接続され
た電気負荷への通電経路を切り換える電気負荷の通電経
路切換回路に関する。

【０００２】

【従来の技術】この種の通電経路切換回路においては、
一方のスイッチング素子をオンからオフ、他方のスイッ
チング素子をオフからオンに切り換えて、電気負荷への
通電経路を切り換える際に、２つのスイッチング素子が
同時にオンすると、これら各スイッチング素子を通って
直流電源からの貫通電流が流れ、スイッチング素子が破
壊してしまうといった問題がある。

【０００３】そこで、従来より、例えば、負荷電流をデ
ューティ制御する装置にあっては、図１１（ａ）に示す
如く、２つのスイッチング素子Ｔra，Ｔrbをオン・オフ
させる駆動信号であるパルス幅変調（ＰＷＭ）信号を発
生する駆動回路を、三角波発生回路５２と、三角波発生
回路５２からの出力を所定レベルだけ下方（Ｌ）及び上
方（Ｈ）に夫々シフトさせるレベルシフト回路５４，５
６と、各レベルシフト回路５４，５６からの出力と、電
気負荷５０の駆動デューティを表す入力信号とを夫々比
較するコンパレータＣＰａ，ＣＰｂとから構成し、各コ
ンパレータＣＰａ，ＣＰｂからの出力を各スイッチング
素子Ｔra，Ｔrbの駆動信号として出力するようにしたも
のが知られている（実開昭６３−１３８８９８号公
報）。

【０００４】なお図１１（ａ）は、正の電源ライン（電
位：Ｖcc）側に配置されるスイッチング素子（以下、ハ
イサイドスイッチともいう）Ｔraとして、Ｐチャネル
（Ｐｃｈ）のＭＯＳ型のＦＥＴを備え、負の電源ライン
（電位：０，所謂グランドライン）側に配置されるスイ
ッチング素子（以下、ローサイドスイッチともいう）Ｔ
rbとして、Ｎチャネル（Ｎｃｈ）のＭＯＳ型のＦＥＴを
備え、電気負荷５０としてのソレノイドに流れる電流を
デューティ制御する通電経路切換回路を表す。

【０００５】また、こうした通電経路切換回路を使用す
る装置としては、直流電源に接続された一対のスイッチ
ング素子をＤＣモータ等の電気負荷の両側に設けること
により所謂Ｈブリッジ回路を構成し、そのＨブリッジの
対角位置に配置された一対のスイッチング素子を夫々一
組として、一方の組のスイッチング素子をオン，他方の
組のスイッチング素子をオフさせ、これらのオン・オフ
状態を切り換えることにより、電気負荷に流れる電流方
向を双方向に切り換え可能としたものも知られている。

【０００６】そして、こうしたＨブリッジ回路を使用し
た装置では、電気負荷の両側に配置されたローサイドス
イッチがオンするタイミングをコンデンサの充電時間に
よって遅延させることにより、電気負荷の両側に夫々配
置されたハイサイドスイッチとローサイドスイッチとが
同時にオンして、貫通電流が流れるのを防止することが
提案されている（特開昭６１−１５７２７７号公報）。

【０００７】

【発明が解決しようとする課題】しかし、上記のような
従来装置では、貫通電流を確実に防止することができ
ず、貫通電流防止対策としては完全なものではなかっ
た。つまり、図１１（ａ）に示した前者の通電経路切換
回路においては、図１１（ｂ）に示すように、電気負荷
５０の駆動デューティを表す入力信号がゆっくりと変化
している場合には、レベルシフト回路５４，５６にてレ
ベルシフトした２つの三角波のレベル差により、通電経
路の切換時に両スイッチング素子Ｔra，Ｔrbが共にオフ
する休止期間を確保し、両スイッチング素子Ｔra，Ｔrb
が同時にオンするのを防止できるものの、入力信号が急
変すると（図１１（ｂ）に示す時点Ｐ参照）、休止期間
がなくなり、各スイッチング素子Ｔra，Ｔrbのオン・オ
フ状態切換時に、両スイッチング素子が同時にオンし
て、貫通電流が流れてしまうことがある。

【０００８】一方、Ｈブリッジ回路を利用した後者の通
電経路切換回路では、電気負荷の両側に配置されるロー
サイドスイッチがオンするタイミングを遅延させること
から、ハイサイドスイッチがオンからオフ，ローサイド
スイッチがオフからオンに切り換わる際には、これら両
スイッチが同時にオン状態となって貫通電流が流れるの
を確実に防止することはできるものの、ローサイドスイ
ッチがオンからオフする際には、ハイサイドスイッチも
同時にオフからオンされるため、これら両スイッチが同
時にオン状態となって貫通電流が流れる虞がある。

【０００９】本発明は、こうした問題に鑑みなされたも
ので、直流電源に直列に接続された一対のスイッチング
素子を相補的にオンさせて電気負荷への通電経路を切り
換える通電経路切換回路において、一対のスイッチング
素子が同時にオンして貫通電流が流れるのを確実に防止
できるようにすることを目的とする。

【００１０】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の通電経路切換回路におい
ては、まず充放電回路が、第１及び第２のスイッチング
素子の一方をオン，他方をオフするために外部から入力
される制御信号に応じて、コンデンサを定電流にて充放
電し、電圧クランプ回路が、充放電回路の充放電動作に
よって変化するコンデンサ電圧を、所定の下限電圧から
上限電圧の間に保つ。つまり、電圧クランプ回路は、コ
ンデンサが定電流にて充電されているとき、コンデンサ
電圧が上限電圧まで上昇すると、コンデンサ電圧をその
上限電圧にクランプし、逆にコンデンサが定電流にて放
電されているとき、コンデンサ電圧が下限電圧まで低下
すると、コンデンサ電圧をその下限電圧にクランプす
る。この結果、制御信号が変化すると、コンデンサは定
電流にて充電又は放電され、コンデンサ電圧が所定の上
限電圧又は下限電圧に達した時点で、コンデンサへの充
電又は放電が停止されることになる。

【００１１】次に、コンデンサ電圧は第１及び第２比較
器に夫々入力される。そして、第１比較器は、その入力
されたコンデンサ電圧と、下限電圧から上限電圧までの
電圧範囲内に設定された第１判定電圧とを比較し、コン
デンサ電圧が第１判定電圧以下であれば第１スイッチン
グ素子をオンさせ、コンデンサ電圧が第１判定電圧を越
えていれば第１スイッチング素子をオフさせる。また、
第２比較器は、下限電圧から上限電圧までの電圧範囲内
でしかも第１判定電圧よりも大きい第２判定電圧と、コ
ンデンサ電圧とを比較し、コンデンサ電圧が第２判定電
圧以上であれば第２スイッチング素子をオンさせ、コン
デンサ電圧が第２判定電圧未満であればスイッチング素
子をオフさせる。

【００１２】従って、本発明によれば、制御信号が変化
して第１及び第２スイッチング素子のオン・オフ状態を
切り換える際、充放電回路によるコンデンサの充放電に
よってコンデンサ電圧が第１判定電圧から第２判定電圧
までの電圧範囲内にあるとき、第１及び第２スイッチン
グ素子が共にオフ状態となる。

【００１３】この結果、本発明によれば、電気負荷の通
電経路の切り換えのために制御信号を変化させた際に、
第１及び第２スイッチング素子が共にオン状態になるこ
とはなく、通電経路切換時に貫通電流が流れるのを確実
に防止することができる。また、本発明の通電経路切換
回路においては、電圧クランプ回路が、充放電回路に接
続されるコンデンサの充放電端子にエミッタが接続さ
れ、ベースが第１基準電位に固定されたＮＰＮトランジ
スタと、コンデンサの充放電端子にエミッタが接続され
ると共に、ベースが第２基準電位に固定されたＰＮＰト
ランジスタと、これら各トランジスタのベースを夫々第
１及び第２基準電位に保持する基準電圧発生回路とから
構成される。

【００１４】このように構成された電圧クランプ回路に
おいては、充放電回路の放電動作によってコンデンサ電
圧が低下し、コンデンサの充放電端子がＮＰＮトランジ
スタのベース電位よりも低くなると、ＮＰＮトランジス
タが、ベース−エミッタ間電圧に応じてコンデンサの充
電方向に電流を流し始める。この電流は、放電によりコ
ンデンサ電圧が低下するに従い増加し、最終的には、充
放電回路がコンデンサを放電させる際に流す定電流とな
る。そして、このようにＮＰＮトランジスタからコンデ
ンサ側に流れる電流が充放電回路が流す定電流と一致す
ると、コンデンサの放電が終了するため、そのときのコ
ンデンサ電圧が下限電圧となる。

【００１５】また充放電回路の充電動作によってコンデ
ンサ電圧が上昇し、コンデンサの充放電端子がＰＮＰト
ランジスタのベース電位よりも高くなると、ＰＮＰトラ
ンジスタが、ベース−エミッタ間電圧に応じてコンデン
サの放電方向に電流を流し始める。この電流は、充電に
よりコンデンサ電圧が上昇するに従い増加し、最終的に
は、充放電回路がコンデンサを充電させる際に流す定電
流となる。そして、このようにコンデンサからＰＮＰト
ランジスタ側に流れる電流が充放電回路が流す定電流と
一致すると、コンデンサの充電が終了するため、そのと
きのコンデンサ電圧が上限電圧となる。

【００１６】一方、第１及び第２比較器は、ＮＰＮトラ
ンジスタ及びＰＮＰトランジスタのコレクタ電流が、充
放電回路がコンデンサの充放電のために流す定電流より
も小さい第１及び第２判定電流以上であるときに、第１
及び第２スイッチング素子をオンするように構成され
る。つまり、本発明では、第１及び第２比較器が、コン
デンサ電圧と第１及び第２判定電圧とを比較する電圧比
較回路ではなく、ＮＰＮトランジスタ及びＰＮＰトラン
ジスタのコレクタ電流から、コンデンサ電圧が第１判定
電圧以下であるか或いは第２判定電圧以上であるかを判
定する。

【００１７】従って、本発明によれば、コンデンサ電圧
を下限電圧から上限電圧の間に保つ電圧クランプ回路
を、ＮＰＮトランジスタと、ＰＮＰトランジスタと、基
準電圧発生回路とからなる簡単な回路にて実現でき、し
かも、第１及び第２比較器では、各トランジスタのコレ
クタ電流からコンデンサ電圧を判定でき、第１及び第２
判定電圧を別途生成する必要はないため、これら各比較
器も簡単な回路にて実現できる。つまり、本発明によれ
ば、電圧クランプ回路，第１及び第２比較器を、簡単な
回路で実現でき、貫通電流を確実に防止可能な通電経路
切換回路を安価に実現できる。

【００１８】ここで、コンデンサ電圧をクランプさせる
下限電圧及び上限電圧に対応した第１及び第２基準電位
を設定する基準電圧発生回路としては、一定電圧を発生
する定電圧回路にて構成することもできるが、請求項２
に記載のように、電源電圧を分圧して各基準電位を発生
する抵抗分圧回路にて構成すれば、本発明の通電経路切
換回路の構成をより簡素化して、コストを低減すること
ができる。

【００１９】また、第１及び第２比較器としては、夫
々、請求項３に記載のように、ＮＰＮトランジスタ及び
ＰＮＰトランジスタのコレクタ電流を夫々電圧に変換す
る電流検出用抵抗と、この電流検出用抵抗の両端にベー
ス及びエミッタが夫々接続され、電流検出用抵抗の両端
電圧が所定のしきい値電圧以上になったときにオン状態
となる第１及び第２トランジスタと、第１及び第２トラ
ンジスタのオン時に第１及び第２スイッチング素子を夫
々オンする駆動回路と、から構成することができる。そ
して、このように構成すれば、電流検出用抵抗とバイポ
ーラトランジスタとにより、コンデンサ電圧が第１判定
電圧以下であるか或いは第２判定電圧以上であるかを判
定できるため、第１及び第２比較器を極めて簡単な回路
にて実現でき、本発明の通電経路切換回路をより安価に
実現できる。

【００２０】なお、本発明の電気負荷の通電経路切換回
路は、従来技術の項にて説明したようなソレノイド等の
電気負荷への通電経路を切り換えて負荷電流をデューテ
ィ制御するための駆動回路や、Ｈブリッジ回路の駆動回
路等にも適用できるし、例えば、容量性の電気負荷に対
して電荷を充放電する際の充放電電流の切換回路等にも
適用できる。

【００２１】

【発明の実施の形態】以下に、本発明の実施例を図面と
共に説明する。図１は、エンジンのスロットルバルブを
開閉するＤＣモータ１０の駆動装置の構成を表わす概略
構成図である。

【００２２】なお、本実施例において、ＤＣモータ１０
が開閉するスロットルバルブは、バネによって閉方向に
付勢されており、ＤＣモータ１０はこのバネの付勢力に
抗してスロットルバルブを開方向に駆動することによ
り、スロットル開度を制御する。

【００２３】図１に示す如く、ＤＣモータ１０の両端に
は、ワイヤハーネス等を介して、夫々、Ｐチャネル（Ｐ
ｃｈ）のＭＯＳ型ＦＥＴからなるスイッチング素子Ｔr
1，Ｔr3のドレインと、Ｎチャネル（Ｎｃｈ）のＭＯＳ
型ＦＥＴからなるスイッチング素子Ｔr2，Ｔr4のドレイ
ンとが接続されている。

【００２４】スイッチング素子Ｔr1，Ｔr3は、夫々、Ｄ
Ｃモータ１０の両端にバッテリ２の正極側端子を接続す
るハイサイドスイッチであり、そのソースは、電源スイ
ッチ４を介してバッテリ２の正極端子に接続されてい
る。また、スイッチング素子Ｔr2，Ｔr4は、夫々、ＤＣ
モータ１０の両端にバッテリ２の負極側端子を接続する
ローサイドスイッチであり、そのソースは、バッテリ２
の負極側端子と同電位の電源ライン（グランドライン）
に接続されている。つまり、ＤＣモータ１０には、これ
ら４個のスイッチング素子Ｔr1〜Ｔr4からなるＨブリッ
ジ回路が備えられている。

【００２５】このようなＨブリッジ回路では、Ｈブリッ
ジの対角位置に配置された一対のスイッチング素子、つ
まりＴr3とＴr2，Ｔr1とＴr4、を夫々一組として、一方
の組のスイッチング素子をオン，他方の組のスイッチン
グ素子をオフさせ、これらのオン・オフ状態を切り換え
ることにより、ＤＣモータ１０に流れる電流方向を切り
換えて、ＤＣモータ１０を正転或いは逆転させることが
できる。そして、本実施例では、ＤＣモータ１０の通電
遮断時には、スロットルバルブが、前述のバネの付勢力
によって閉方向に駆動される。

【００２６】そこで、本実施例では、スロットル開度を
制御する際には、スイッチング素子Ｔr3，Ｔr4が接続さ
れたＤＣモータ１０の端子を＋端子、スイッチング素子
Ｔr1，Ｔr2が接続されたＤＣモータ１０の端子を−端子
として、ＤＣモータ１０に＋端子から−端子側（図に示
す矢印方向）に電流ｉを流すことにより、ＤＣモータ１
０にスロットルバルブの開方向のトルクを発生させて、
スロットルバルブを、バネの付勢力に抗して開方向に駆
動するようにされている。そして、ＤＣモータ１０の回
転位置（換言すればスロットル開度）を制御するには、
モータ電流ｉを制御すればよいため、スロットル開度を
一定に制御する際には、図２（ａ）及び（ｂ）に示す如
く、上記４個のスイッチング素子Ｔr1〜Ｔr4の内、＋端
子に接続されたハイサイドスイッチＴr3をオン状態、ロ
ーサイドスイッチＴr4をオフ状態に夫々保持し、−端子
に接続されたローサイドスイッチＴr2とハイサイドスイ
ッチＴr1とのオン・オフ状態を交互に切り換える。

【００２７】つまり、ハイサイドスイッチＴr1，Ｔr3を
構成するＰｃｈのＭＯＳ型ＦＥＴは、ゲートに入力され
る駆動信号がLow レベルであるときにオン状態となり、
ローサイドスイッチＴr2，Ｔr4を構成するＮｃｈのＭＯ
Ｓ型ＦＥＴは、ゲートに入力される駆動信号がHighレベ
ルであるときにオン状態となることから、本実施例で
は、ＤＣモータ１０の＋端子に接続されたハイサイドス
イッチＴr3及びローサイドスイッチＴr4の駆動信号を共
にLow レベルに保持することにより、ハイサイドスイッ
チＴr3をオン状態，ローサイドスイッチＴr4をオフ状態
にし、ＤＣモータ１０の−端子に接続されたハイサイド
スイッチＴr1及びローサイドスイッチＴr2には、スロッ
トルバルブの目標開度に応じてデューティ制御した同レ
ベルの駆動信号を入力することにより、これら各スイッ
チング素子Ｔr1，Ｔr2のオン・オフ状態を交互に反転さ
せる。

【００２８】この結果、スロットル開度制御の実行時に
は、図２（ｄ）に示すように、ハイサイドスイッチＴr1
がオフ，ローサイドスイッチＴr2がオン状態であれば、
モータ電流ｉが上昇し、ハイサイドスイッチＴr1がオ
ン，ローサイドスイッチＴr2がオフ状態であれば、ＤＣ
モータ１０に蓄積された磁気エネルギにより、ハイサイ
ドスイッチＴr1，Ｔr3，及びＤＣモータ１０からなる閉
回路に回生電流が流れて、モータ電流ｉは減衰し、最終
的にはモータ電流ｉが零になる。そして、ＤＣモータ１
０には、ローサイドスイッチＴr2のオン／オフ時間の比
率（デューティ比）に応じたトルクが発生し、ＤＣモー
タ１０（延いてはスロットルバルブ）は、この発生トル
クとバネの付勢力とが釣り合った位置に制御される。

【００２９】一方、スロットルバルブは、バネにより閉
方向に付勢されているため、スロットルバルブを閉じる
ときには、一時的にＤＣモータ１０の通電を遮断した
後、目標開度に到達した時点で、上述の開度一定の制御
に戻るようにしてもよいが、本実施例では、スロットル
バルブを閉じる要求があったときには、スロットルバル
ブを速やかに閉じるために、図２（ｃ）に示す如く、一
時的にハイサイドスイッチＴr1とローサイドスイッチＴ
Ｒ４をオン状態，ハイサイドスイッチＴr3とローサイド
スイッチＴr2をオフ状態にして、ＤＣモータ１０の−端
子から＋端子側へと、スロットル開度制御実行時とは逆
方向にモータ電流ｉを流し、ＤＣモータ１０にスロット
ルバルブの閉方向へのトルクを発生させる。この結果、
スロットルバルブを閉じる際には、ＤＣモータ１０の発
生トルクとバネによる付勢力とにより、スロットルバル
ブは速やかに閉じられる。

【００３０】ところで、上記のように構成されたＨブリ
ッジ回路においては、図２（ａ）〜（ｃ）に示したよう
に、スイッチング素子Ｔr1〜Ｔr4のオン・オフ状態を切
り換えてＤＣモータ１０の通電経路を切り換える際に、
ＤＣモータ１０の＋端子及び−端子に接続された一対の
スイッチング素子、つまりＴr1とＴr2，Ｔr3とＴr4、が
同時にオンすると、これら各スイッチング素子に貫通電
流が流れて、スイッチング素子が劣化し、場合によって
は破壊することがある。

【００３１】そこで、本実施例では、こうした貫通電流
を防止するために、これら各一対のスイッチング素子
（Ｔr1とＴr2，Ｔr3とＴr4）への駆動信号の入力経路に
は、夫々、制御回路からの制御信号に従い各スイッチン
グ素子のオン・オフタイミングを制御して貫通電流を防
止する、貫通電流防止回路２０，３０が設けられてい
る。

【００３２】図１に示すように、貫通電流防止回路２０
には、スロットル開度を一定に制御するための上述した
デューティ制御を実行するために、制御回路からの信号
を受けて、この入力信号と図示しない三角波発生回路に
て生成された三角波ＳH とを比較することにより、パル
ス幅変調信号（ＰＷＭ信号）を発生するコンパレータＣ
Ｐ０からの出力が、制御信号Ｖａとして入力される。

【００３３】また、貫通電流防止回路３０には、スロッ
トルバルブを速やかに閉じる制御を実行するために、制
御回路からの信号を受けて、この信号と図示しない三角
波発生回路にて生成された三角波ＳL とを比較すること
により、閉方向駆動用の信号を発生するコンパレータＣ
Ｐ４からの出力が、制御信号Ｖｃとして入力される。

【００３４】ここで、図３に示すように、コンパレータ
ＣＰ０に入力される三角波ＳH の電位は、コンパレータ
ＣＰ４に入力される三角波ＳL の電位よりも高く、しか
も、これらの電位は互いに重ならないように設定されて
いる。つまり、三角波ＳH の最低電位は、三角波ＳL の
最高電位よりも高くなるようにされている。また、制御
回路は、スロットル開度を一定に制御する際には、三角
波ＳH と交わる信号を各コンパレータＣＰ０，ＣＰ４に
入力し、スロットルバルブを閉じる要求があると、その
入力信号の電位を三角波ＳL と交わる電位まで、一時的
に低くする。

【００３５】そして、コンパレータＣＰ０は、入力信号
が三角波ＳH よりも高いときに、Highレベルの制御信号
Ｖａを貫通電流防止回路２０に入力し、貫通電流防止回
路２０は、この制御信号ＶａがHighレベルであるとき
に、各スイッチング素子Ｔr1，Ｔr2にHighレベルの駆動
信号を出力する。逆に、コンパレータＣＰ４は、入力信
号が三角波ＳL よりも低いときに、Highレベルの制御信
号Ｖｃを貫通電流防止回路３０に入力し、貫通電流防止
回路３０は、貫通電流防止回路２０と同様、この制御信
号ＶｃがHighレベルであるときに、各スイッチング素子
Ｔr3，Ｔr4にHighレベルの駆動信号を出力する。

【００３６】この結果、本実施例では、制御回路がスロ
ットル開度を所定の目標開度に制御するために三角波Ｓ
H と交わる入力信号を発生している場合には、図２
（ａ）及び（ｂ）に示したように、ハイサイドスイッチ
Ｔr3がオン状態，ローサイドスイッチＴr4がオフ状態に
夫々保持され、ハイサイドスイッチＴr1，ローサイドス
イッチＴr2のオン・オフ状態が、入力信号レベルに応じ
たデューティ比で交互に切り換えられることになり、制
御回路がスロットルバルブを閉じるために入力信号を三
角波ＳL よりも低下させると、図２（ｃ）に示したよう
に、一時的に、ハイサイドスイッチＴr1及びローサイド
スイッチＴr4がオン状態，ハイサイドスイッチＴr3及び
ローサイドスイッチＴr2がオフ状態に切り換えられるこ
とになる。

【００３７】つまり、本実施例では、制御回路にて生成
した一つの入力信号と、レベルが異なる２つの三角波Ｓ
H ，ＳL とにより、スロットル開度を一定にする制御
と、スロットルバルブを閉方向に速やかに変化させる制
御との２種類の制御を実現している。

【００３８】次に、コンパレータＣＰ０，ＣＰ４からの
制御信号Ｖａ，Ｖｃを受けて、各スイッチング素子Ｔr1
〜Ｔr4を駆動する、本発明の主要部である貫通電流防止
回路２０，３０の構成及び動作を説明する。尚、貫通電
流防止回路２０，３０は、コンパレータＣＰ０，ＣＰ４
から入力される制御信号Ｖａ，Ｖｃが異なるだけで、構
成及び動作は全く同じであることから、以下の説明は、
スイッチング素子Ｔr1，Ｔr2の各ゲートに駆動信号を入
力する貫通電流防止回路２０に対して行い、貫通電流防
止回路３０についての説明は省略する。

【００３９】図１に示す如く、貫通電流防止回路２０に
は、コンパレータＣＰ０から入力される制御信号Ｖａが
Low レベルであるときにオン状態となり、Highレベルで
あるときにオフ状態となるアナログスイッチ２２が備え
られている。また、アナログスイッチ２２の一方の端子
には、一端がグランドラインに接地されたコンデンサＣ
１の他端が接続されると共に、電源電圧Ｖccを受けてア
ナログスイッチ２２側に所定の定電流Ｉを流す定電流回
路２４が接続され、アナログスイッチ２２の他方の端子
には、定電流回路２４が流す定電流Ｉの２倍の定電流２
Ｉをグランドライン側に流す定電流回路２６が接続され
ている。

【００４０】このため、貫通電流防止回路２０では、図
４に示す如く、入力信号が三角波ＳH 以上で、コンパレ
ータＣＰ０から入力される制御信号がHighレベルである
ときに、アナログスイッチ２２がオフ状態となって、定
電流回路２４からコンデンサＣ１に定電流Ｉが供給され
て、コンデンサＣ１が定電流Ｉで充電され、逆に、入力
信号が三角波ＳH よりも小さく、コンパレータＣＰ０か
ら入力される制御信号がLow レベルであるときに、アナ
ログスイッチ２２がオン状態となって、コンデンサＣ１
に蓄積された電荷が、定電流回路２６を介して、定電流
Ｉにて放電されることになる。なお、本実施例では、こ
のようにコンデンサＣ１を充放電させるアナログスイッ
チ２２と定電流回路２４，２６とが、本発明の充放電回
路に相当する。

【００４１】またこのように制御信号Ｖａに応じて定電
流Ｉで充放電されるコンデンサＣ１の充放電端子には、
充電時にその端子電圧（以下、コンデンサ電圧という）
Ｖｂが予め設定された上限電圧ＶＨに達するとコンデン
サ電圧Ｖｂをその上限電圧ＶＨに保持するＨレベル電圧
クランプ回路２８と、放電時にコンデンサ電圧Ｖｂが予
め設定された下限電圧ＶＬに達するとコンデンサ電圧Ｖ
ｂをその下限電圧ＶＬに保持するＬレベル電圧クランプ
回路２９と、コンデンサ電圧Ｖｂと第１判定電圧Ｖ１と
を比較し、コンデンサ電圧Ｖｂが第１判定電圧Ｖ１以下
であるときにLow レベルの駆動信号をハイサイドスイッ
チＴr1に出力する第１比較器としてのコンパレータＣＰ
１と、コンデンサ電圧Ｖｂと予め設定された第２判定電
圧Ｖ２とを比較し、コンデンサ電圧Ｖｂが第２判定電圧
Ｖ２以上であるときにHighレベルの駆動信号をローサイ
ドスイッチＴr2に出力する、第２比較器としてのコンパ
レータＣＰ２と、が接続されている。尚、第１判定電圧
Ｖ１及び第２判定電圧Ｖ２は、下限電圧ＶＬから上限電
圧ＶＨの間の電圧値に設定されており、また、第２判定
電圧Ｖ２は、第１判定電圧Ｖ１よりも高い電圧値に設定
されている。

【００４２】このため、本実施例の貫通電流防止回路２
０においては、図４に示す如く、制御信号ＶａがLow レ
ベルで、コンデンサ電圧Ｖｂが下限電圧ＶＬにクランプ
されている状態では、コンパレータＣＰ１，ＣＰ２の出
力（換言すれば各スイッチング素子Ｔr1，Ｔr2のゲート
電圧Ｖg1，Ｖg2）は共にLow レベルとなり、ハイサイド
スイッチＴr1はオン，ローサイドスイッチＴr2はオフ状
態となる。

【００４３】次に、制御信号ＶａがLow レベルからHigh
レベルに反転すると、コンデンサＣ１の充電が開始さ
れ、コンデンサ電圧Ｖｂは、充電電流Ｉに対応した一定
の傾きで上昇し始める。そして、コンデンサ電圧Ｖｂが
第１判定電圧Ｖ１まで上昇すると、コンパレータＣＰ１
の出力（換言すればハイサイドスイッチＴr1のゲート電
圧Ｖg1）がHighレベルとなり、ハイサイドスイッチＴr1
がオフする。また、コンデンサＣ１の充電によって、コ
ンデンサ電圧Ｖｂが第２判定電圧Ｖ２まで上昇すると、
今度は、コンパレータＣＰ２の出力（換言すればローサ
イドスイッチＴr2のゲート電圧Ｖg2）がHighレベルとな
って、ローサイドスイッチＴr2がオンする。そして、更
にコンデンサＣ１が充電されて、コンデンサ電圧Ｖｂが
上限電圧ＶＨまで達すると、コンデンサ電圧Ｖｂは、Ｈ
レベル電圧クランプ回路２８により上限電圧ＶＨにクラ
ンプされ、この状態が保持される。

【００４４】また次に、制御信号ＶａがHighレベルから
Low レベルに反転すると、コンデンサＣ１の放電が開始
され、コンデンサ電圧Ｖｂは、放電電流Ｉに対応した一
定の傾きで低下し始める。そして、コンデンサ電圧Ｖｂ
が第２判定電圧Ｖ２まで低下した時点で、コンパレータ
ＣＰ２の出力（換言すればローサイドスイッチＴr2のゲ
ート電圧Ｖg2）がLow レベルとなり、ローサイドスイッ
チＴr2がオフする。また、コンデンサＣ１の放電によっ
て、コンデンサ電圧Ｖｂが第１判定電圧Ｖ１まで低下す
ると、今度は、コンパレータＣＰ１の出力（換言すれ
ば、ハイサイドスイッチＴr1のゲート電圧Ｖg1）がLow
レベルとなって、ハイサイドスイッチＴr1がオンする。
そして、コンデンサＣ１の放電によって、コンデンサ電
圧Ｖｂが下限電圧ＶＬまで低下すると、コンデンサ電圧
Ｖｂは、Ｌレベル電圧クランプ回路２９により下限電圧
ＶＬにクランプされ、この状態が保持される。

【００４５】このように、本実施例の貫通電流防止回路
２０によれば、制御信号ＶａがLowからHigh、又はHigh
からLow に変化して、スイッチング素子Ｔr1，Ｔr2のオ
ン・オフ状態を切り換える際には、コンデンサＣ１の充
放電により、コンデンサ電圧Ｖｂが第１判定電圧Ｖ１か
ら第２判定電圧Ｖ２又はその逆に変化する休止期間Ｔgd
の間、スイッチング素子Ｔr1，Ｔr2を共にオフすること
ができる。またこの休止期間Ｔgdは、コンデンサＣ１の
容量，充放電電流，及び判定電圧Ｖ１，Ｖ２の電圧差
（Ｖ２−Ｖ１）により決定されるが、コンデンサＣ１の
容量及び判定電圧Ｖ１，Ｖ２は固定値であり、コンデン
サＣ１の充電時及び放電時の電流も、定電流回路２４，
２６により一定電流Ｉに制御されることから、休止期間
Ｔgdを常に一定にすることができる。

【００４６】そして、スイッチング素子Ｔr1，Ｔr2のタ
ーンオフ時間（オンからオフするのに要する時間）は、
通常、ターンオン時間（オフからオンするのに要する時
間）よりも長いことから、コンデンサＣ１の容量と、充
放電時の電流値Ｉと、電圧差（Ｖ２−Ｖ１）とを、休止
期間Ｔgdがスイッチング素子Ｔr1，Ｔr2のターンオフ時
間よりも長くなるように設定しておけば、スイッチング
素子Ｔr1，Ｔr2のオン・オフ状態の切り換え時に貫通電
流が流れるのを確実に防止することができる。

【００４７】従って、本実施例によれば、例えば図４に
示すように、時点Ａ，時点Ｂにて入力信号が急変したと
しても、図１１に示した従来装置のように、休止期間Ｔ
gdがなくなるようなことはなく、休止期間Ｔgdを確保し
て、スイッチング素子Ｔr1，Ｔr2が同時にオンして貫通
電流が流れるのを確実に防止でき、貫通電流からスイッ
チング素子Ｔr1，Ｔr2を確実に保護することが可能にな
る。

【００４８】次に、図１に示した貫通電流防止回路２０
のＨレベル電圧クランプ回路２８，Ｌレベル電圧クラン
プ回路２９，及びコンパレータＣＰ１，ＣＰ２としての
機能を実現するに当たって最適な電気回路について説明
する。図５は、この電気回路の一例を表す回路図であ
る。

【００４９】図５に示す如く、この回路には、電源電圧
Ｖccを抵抗分圧する分圧用の抵抗器Ｒ１〜Ｒ３と、電源
ライン側の抵抗器Ｒ１と抵抗器Ｒ２との間に配置され、
エミッタが抵抗器Ｒ１に、コレクタが抵抗器Ｒ２に、夫
々接続されたＰＮＰトランジスタＱ１と、抵抗器Ｒ２と
グランドライン側の抵抗器Ｒ３との間に配置され、コレ
クタが抵抗器Ｒ２に、エミッタが抵抗器Ｒ３に、夫々接
続されたＮＰＮトランジスタＱ２とからなる、基準電圧
発生回路３１が備えられる。そして、ＰＮＰトランジス
タＱ１のベースは、自己のコレクタに接続されると共
に、同一形状のＰＮＰトランジスタＱ７のベースに接続
され、ＮＰＮトランジスタＱ２のベースは、自己のコレ
クタに接続されると共に、同一形状のＮＰＮトランジス
タＱ３のベースに接続されている。

【００５０】また、ＰＮＰトランジスタＱ７及びＮＰＮ
トランジスタＱ３のエミッタは、夫々、コンデンサＣ１
の充放電用端子に接続されており、ＰＮＰトランジスタ
Ｑ７のコレクタは、抵抗器Ｒ６を介してグランドライン
に接地され、ＮＰＮトランジスタＱ３のコレクタは、Ｐ
ＮＰトランジスタＱ４を介して、電源電圧Ｖccが印加さ
れた電源ラインに接続されている。

【００５１】ＰＮＰトランジスタＱ４は、エミッタが電
源ラインに、コレクタがＮＰＮトランジスタＱ３のコレ
クタに、夫々接続され、ベースが、自己のコレクタに接
続されると共に、同一形状のＰＮＰトランジスタＱ５の
ベースに接続されている。つまり、ＰＮＰトランジスタ
Ｑ４は、ＰＮＰトランジスタＱ５と共にカレントミラー
回路を構成している。そして、ＰＮＰトランジスタＱ５
のエミッタは、ＰＮＰトランジスタＱ４のエミッタと同
様、電源ラインに接続され、コレクタは、抵抗器Ｒ５を
介して、グランドラインに接地されている。尚、ＰＮＰ
トランジスタＱ５のベースと電源ラインとの間には、そ
のベースにリーク電流が流れた際に、ＰＮＰトランジス
タＱ５がオンして、抵抗器Ｒ５に電流が流れるのを防止
するための抵抗器Ｒ４が設けられている。

【００５２】また次に、抵抗器Ｒ５及びＲ６のグランド
ラインとの反対側には、ＮＰＮトランジスタＱ６，Ｑ８
のベースが夫々接続されている。ここで、ＮＰＮトラン
ジスタＱ６は、抵抗器Ｒ５に所定電流以上の電流が流れ
て、その両端電圧がしきい値電圧以上となったときに、
オン状態となって、ゲート駆動回路３２からLow レベル
の駆動信号Ｖg1を出力させ、ハイサイドスイッチＴr1を
オン状態にするためのものであり、エミッタがグランド
ラインに接地され、コレクタがゲート駆動回路３２に接
続されている。また、ＮＰＮトランジスタＱ８は、抵抗
器Ｒ６に所定電流以上の電流が流れて、その両端電圧が
しきい値電圧以上となったときに、オン状態となって、
ゲート駆動回路３４からHighレベルの駆動信号Ｖg2を出
力させ、ローサイドスイッチＴr2をオン状態にするため
のものであり、エミッタがグランドラインに接地され、
コレクタがゲート駆動回路３４に接続されている。尚、
これらＮＰＮトランジスタＱ６，Ｑ８は、夫々、請求項
３に記載の第１トランジスタ，第２トランジスタに相当
する。

【００５３】このように構成された図５の回路では、Ｎ
ＰＮトランジスタＱ３のベースが、ＮＰＮトランジスタ
Ｑ２のベースに接続されているため、そのベース電位
は、基準電圧発生回路３１において、抵抗器Ｒ１〜Ｒ３
にて抵抗分圧された抵抗器Ｒ３側の分圧電圧ＶRLに、Ｎ
ＰＮトランジスタＱ２のベース−エミッタ間ＶBE2 を加
えた、一定の電圧（ＶRL＋ＶBE2 ：第１基準電位）とな
る。

【００５４】そして、ＮＰＮトランジスタＱ３のエミッ
タはコンデンサＣ１の充放電端子に接続されているた
め、コンデンサ電圧Ｖｂがこの第１基準電位を下回るま
では、ＮＰＮトランジスタＱ３に電流が流れることはな
く、コンデンサ電圧Ｖｂが第１基準電位を下回ると、Ｎ
ＰＮトランジスタＱ３からコンデンサＣ１側（つまりコ
ンデンサＣ１の充電方向）に電流が流れ、コンデンサ電
圧Ｖｂが低下するに従い、その電流値も大きくなる。

【００５５】また、ＮＰＮトランジスタＱ２，Ｑ３は、
同一形状であることから、これらのｈFEが無限大で、Ｎ
ＰＮトランジスタＱ３のエミッタ電流をＩE3，そのベー
スエミッタ間電圧をＶBE3 ，基準電圧発生回路３１を流
れる電流をＩR とすると、次式(1) ，(2) が成り立つ。

【００５６】 ＶRL＋ＶBE2 ＝Ｖｂ＋ＶBE3 …(1) Ｖｂ＝ＶRL＋ＶＴ・ｌｎ（ＩR ／ＩE3） …(2) 尚、(2) 式において、ＶＴは、次式(3) で定義される熱
電圧である。 ＶＴ＝ｋＴ／ｑ …(3) ｋ：ポルツマン定数，Ｔ：絶対温度，ｑ：電子の電荷 そして、コンデンサ電圧Ｖｂを下限電圧ＶＬにてクラン
プするには、図６（ｂ）に示すように、コンデンサＣ１
の放電時に充放電端子から定電流回路２６側に流れる定
電流Ｉを、ＮＰＮトランジスタＱ３から供給すればよ
い。そこで、図５の回路では、次式(4) が成立するよう
に、基準電圧発生回路３１にて設定される基準電圧ＶRL
及び電流ＩR が設定されている。

【００５７】 ＶＬ＝ＶRL＋ＶＴ・ｌｎ（ＩR ／Ｉ） …(4) 次に、ＮＰＮトランジスタＱ３のコレクタ電流は、カレ
ントミラー回路を構成するＰＮＰトランジスタＱ４，Ｑ
５を介して、抵抗器Ｒ５にも流れることから、コンデン
サＣ１の放電によってコンデンサ電圧Ｖｂが第１判定電
圧Ｖ１に達した時点で、ＮＰＮトランジスタＱ６をオン
させるには、コンデンサ電圧Ｖｂが第１判定電圧Ｖ１で
あるときのＮＰＮトランジスタＱ３のコレクタ電流が抵
抗器Ｒ５に流れた際に、その両端電圧がＮＰＮトランジ
スタＱ６がオンするしきい値電圧となればよく、図５の
回路では、この条件を満足するように抵抗器Ｒ５の抵抗
値が設定されている。

【００５８】そして、Ｖｂ＝Ｖ１となる条件下では、図
６（ａ）に示す如く、ＮＰＮトランジスタＱ３のエミッ
タ電流がＩT3（ＩT3＜Ｉ）になるものとすれば、コンデ
ンサＣ１は、電流「Ｉ−ＩT3」にて放電されることにな
る。尚、このときのコンデンサ電圧Ｖｂ（つまり第１判
定電圧Ｖ１）は、上記のようにＮＰＮトランジスタＱ
２，Ｑ３のｈFEが無限大であるとすれば、次式(5) のよ
うに表すことができる。

【００５９】 Ｖ１＝ＶRL＋ＶＴ・ｌｎ（ＩR ／ＩT3） …(5) 一方、図５の回路において、ＰＮＰトランジスタＱ７の
ベースは、ＰＮＰトランジスタＱ１のベースに接続され
ているため、そのベース電位は、基準電圧発生回路３１
において、抵抗器Ｒ１〜Ｒ３にて抵抗分圧された抵抗器
Ｒ１側の分圧電圧ＶRHから、ＰＮＰトランジスタＱ１の
ベース−エミッタ間ＶBE1 を減じた、一定の電圧（ＶRH
−ＶBE1 ：第２基準電位）となる。

【００６０】そして、ＰＮＰトランジスタＱ７のエミッ
タは、コンデンサＣ１の充放電端子に接続されているこ
とから、コンデンサ電圧Ｖｂがこの第２基準電位を越え
るまでは、ＰＮＰトランジスタＱ７に電流が流れること
はなく、コンデンサ電圧Ｖｂが第２基準電位を越える
と、コンデンサＣ１からＰＮＰトランジスタＱ７側（つ
まりコンデンサの放電方向）に電流が流れ、コンデンサ
電圧Ｖｂが上昇するに従い、その電流値も大きくなる。

【００６１】また、ＰＮＰトランジスタＱ１，Ｑ７は、
同一形状であることから、これらのｈFEが無限大で、Ｐ
ＮＰトランジスタＱ７のエミッタ電流をＩE7，そのベー
スエミッタ間電圧をＶBE7 ，基準電圧発生回路３１を流
れる電流をＩR とすると、次式(6) ，(7) が成り立つ。

【００６２】 ＶRH−ＶBE1 ＝Ｖｂ−ＶBE7 …(6) Ｖｂ＝ＶRH−ＶＴ・ｌｎ（ＩR ／ＩE7） …(7) そして、コンデンサ電圧Ｖｂを上限電圧ＶＨにてクラン
プするには、図７（ｂ）に示すように、コンデンサＣ１
の充電時に定電流回路２４からコンデンサＣ１に供給さ
れる定電流Ｉを、ＰＮＰトランジスタＱ７にて吸収すれ
ばよい。そこで、図５の回路では、次式(8) が成立する
ように、基準電圧発生回路３１にて設定される基準電圧
ＶRH及び電流ＩR が設定されている。

【００６３】 ＶＨ＝ＶRH−ＶＴ・ｌｎ（ＩR ／Ｉ） …(8) 次に、ＰＮＰトランジスタＱ７のコレクタ電流は、抵抗
器Ｒ６に流れることから、コンデンサＣ１の充電によっ
てコンデンサ電圧Ｖｂが第２判定電圧Ｖ２に達した時点
で、ＮＰＮトランジスタＱ８をオンさせるには、コンデ
ンサ電圧Ｖｂが第２判定電圧Ｖ２であるときのＰＮＰト
ランジスタＱ７のコレクタ電流が抵抗器Ｒ５に流れた際
に、その両端電圧がＮＰＮトランジスタＱ８がオンする
しきい値電圧となればよく、図５の回路では、この条件
を満足するように抵抗器Ｒ６の抵抗値が設定されてい
る。

【００６４】そして、Ｖｂ＝Ｖ１となる条件下では、図
７（ａ）に示す如く、ＰＮＰトランジスタＱ７のエミッ
タ電流がＩT7（ＩT7＜Ｉ）になるものとすれば、コンデ
ンサＣ１は、電流「Ｉ−ＩT7」にて充電されることにな
る。尚、このときのコンデンサ電圧Ｖｂ（つまり第２判
定電圧Ｖ２）は、上記のようにＰＮＰトランジスタＱ
１，Ｑ７のｈFEが無限大であるとすれば、次式(9) のよ
うに表すことができる。

【００６５】 Ｖ２＝ＶRH−ＶＴ・ｌｎ（ＩR ／ＩT7） …(9) 以上説明したように、電圧クランプ回路２８，２９及び
コンパレータＣＰ１，ＣＰ２を図５のように構成すれ
ば、これら各回路を、抵抗器とバイポーラトランジスタ
とからなる簡単な回路で実現できる。

【００６６】ところで、図５に示した回路では、スイッ
チング素子Ｔr1，Ｔr2が共にオフ状態となる休止期間Ｔ
gdを決定する電圧差（Ｖ２−Ｖ１）は、次式(10)で表す
ことができる。 Ｖ２−Ｖ１＝ＶRH−ＶRL −ＶＴ・ｌｎ｛（ＩR／ＩT7）（ＩR／ＩT3）｝ …(10) そして、図５の回路を、モノリシックＩＣにて実現した
場合、抵抗器は、一般に、拡散抵抗で形成され、この拡
散抵抗の温度特性は、約２０００ｐｐｍ／℃である。ま
た、バイポーラトランジスタのベース−エミッタ間電圧
の温度特性は、約−２ｍＶ／℃である。従って、図５の
回路をモノリシックＩＣにて実現した場合、基準電圧発
生回路３１にて生成される基準電圧ＶRH，ＶRLは、抵抗
器Ｒ１〜Ｒ３の温度特性と、ＰＮＰトランジスタＱ１及
びＮＰＮトランジスタＱ２の温度特性との影響を受け
て、温度によって変化することになる。

【００６７】そこで、こうした温度特性の影響を受ける
ことなく、休止期間Ｔgdを決定する電圧差（Ｖ２−Ｖ
１）を設定するには、図５の回路を図８に示すように変
更することが好ましい。即ち、図８に示す回路は、図５
の回路の温度特性を改善した回路であり、図８におい
て、図５と同じ回路素子に対応する素子には、図５と同
じ符号を付与したものである。以下、この図８の回路に
ついて説明する。

【００６８】図８に示す如く、この回路では、電圧差
（Ｖ２−Ｖ１）の温度変化を防止するために、基準電圧
ＶRH，ＶRLを発生する基準電圧発生回路３１′が、抵抗
器Ｒ１〜Ｒ３の直列回路にて構成されている。そして、
抵抗器Ｒ１とＲ２との接続点には、ＮＰＮトランジスタ
Ｑ３と同一形状のＮＰＮトランジスタＱ11のベースが接
続され、抵抗器Ｒ２とＲ３との接続点には、ＰＮＰトラ
ンジスタＱ７と同一形状のＰＮＰトランジスタＱ12のベ
ースが接続されている。

【００６９】ＮＰＮトランジスタＱ11のコレクタは電源
ラインに接続され、エミッタは、定電流Ｉ1 を流す定電
流回路３８を介してグランドラインに接地されると共
に、ＰＮＰトランジスタＱ７のベースに接続されてい
る。また、ＰＮＰトランジスタＱ12のコレクタはグラン
ドラインに接続され、エミッタは、定電流Ｉ2 を流す定
電流回路３６を介して電源ラインに接続されると共に、
ＮＰＮトランジスタＱ３のベースに接続されている。

【００７０】尚、図８の回路には、図５の回路と同様、
トランジスタＱ３〜Ｑ８，抵抗器Ｒ４〜Ｒ６，及びゲー
ト駆動回路３２，３４が備えられているが、これら各部
は、上記説明以外は図５と全く同様に接続されているた
め、説明は省略する。このように構成された図８の回路
において、ＮＰＮトランジスタＱ３，Ｑ11及びＰＮＰト
ランジスタＱ７，Ｑ12のｈFEが無限大であるとし、ＮＰ
ＮトランジスタＱ６，Ｑ８がオンする際のコンデンサ電
圧Ｖｂ（つまり、第１判定電圧Ｖ１及び第２判定電圧Ｖ
２）を計算する。

【００７１】図９（ａ）に示すように、コンデンサＣ１
の放電により、コンデンサ電圧Ｖｂが第１判定電圧Ｖ１
まで低下したとすると、次式(11)が成り立つ。 ＶRL＋ＶBE12＝Ｖ１＋ＶBE3 …(11) 但し、ＶBE12はＰＮＰトランジスタＱ12のベース−エミ
ッタ間電圧である。

【００７２】そして、ＰＮＰトランジスタＱ12のベース
−エミッタ間電圧ＶBE12と定電流回路３６から供給され
るエミッタ電流Ｉ2 との関係は、次式(12)のようにな
る。 ＶBE12＝ＶＴ・ｌｎ（Ｉ2 ／ＩSp） …(12) 但し、ＩSpはＰＮＰトランジスタの逆方向飽和電流を表
す。

【００７３】同様に、ＮＰＮトランジスタＱ３のベース
−エミッタ間電圧ＶBE3 とエミッタ電流ＩT3との関係
は、次式(13)のようになる。 ＶBE3 ＝ＶＴ・ｌｎ（ＩT3／ＩSn） …(13) 但し、ＩSnはＮＰＮトランジスタの逆方向飽和電流を表
わす。

【００７４】そして、上記(12)，(13)式を(11)式へ代入
して整理すると、第１判定電圧Ｖ１は、次式(14)のよう
になる。 Ｖ１＝ＶRL＋ＶＴ・ｌｎ｛（ＩSn／ＩSp）・（Ｉ2／ＩT3）｝ …(14) 一方、図１０（ａ）に示すように、コンデンサＣ１の充
電により、コンデンサ電圧Ｖｂが第２判定電圧Ｖ２に達
したとすると、次式(15)が成り立つ。

【００７５】 ＶRH−ＶBE11＝Ｖ２−ＶBE7 …(15) そして、(15)式におけるＮＰＮトランジスタＱ11のベー
ス−エミッタ間電圧ＶBE11及びＰＮＰトランジスタＱ７
のベース−エミッタ間電圧を、上記と同様に求め、第２
判定電圧Ｖ２を求めると、第２判定電圧Ｖ２は次式(16)
のようになる。

【００７６】 Ｖ２＝ＶRH−ＶＴ・ｌｎ｛（ＩSp／ＩSn）・（Ｉ1／ＩT7）｝ …(16) このため、上記(14)，(16)式より、休止期間Ｔgdを決定
する電圧差（Ｖ２−Ｖ１）は、次式(17)のようになる。 Ｖ２−Ｖ１＝ＶRH−ＶRL −ＶＴ・ｌｎ｛（Ｉ1／ＩT7）・（Ｉ2／ＩT3）｝ …(17) そして、図８の回路では、基準電圧ＶRH，ＶRLは、抵抗
器Ｒ１〜Ｒ３の抵抗比だけで決定され、トランジスタの
温度特性の影響を受けないことから、基準電圧ＶRH，Ｖ
RLの温度特性は図５の回路に比べて向上する。また(1
0)，(17)式において、基準電圧ＶRH，ＶRL以外の項の温
度特性は、ほぼ同程度である。従って、図８の回路によ
れば、図５の回路に比べて、休止期間Ｔgdを決定する電
圧差（Ｖ２−Ｖ１）の温度特性を改善できる。

【００７７】尚、図８の回路において、図９（ｂ）又は
図１０（ｂ）に示すように、図ＮＰＮトランジスタＱ３
又はＰＮＰトランジスタＱ７のエミッタ電流が定電流Ｉ
となって、コンデンサ電圧Ｖｂがクランプされる際の下
限電圧ＶＬ及び上限電圧ＶＨは、夫々、上記(14)，(16)
式と同様に計算でき、次式(18)，(19)のようになる。

【００７８】 ＶＬ＝ＶRL＋ＶＴ・ｌｎ｛（ＩSn／ＩSp）・（Ｉ2／Ｉ）｝ …(18) ＶＨ＝ＶRH−ＶＴ・ｌｎ｛（ＩSp／ＩSn）・（Ｉ1／Ｉ）｝ …(19) 以上、本発明の一実施例について説明したが、本発明は
上記実施例に限定されるものではなく、種々の態様を採
ることができる。

【００７９】例えば、上記実施例では、本発明が適用さ
れた貫通電流防止回路２０，３０は、ＤＣモータ１０に
流れるモータ電流をデューティ制御して内燃機関のスロ
ットル開度を制御するのに用いられるものとして説明し
たが、貫通電流防止回路２０，３０は、ハイサイドスイ
ッチＴr1及びローサイドスイッチＴr4のオン・オフ状態
と、ハイサイドスイッチＴr3及びローサイドスイッチＴ
r2のオン・オフ状態とを、交互に切り換えることによ
り、ＤＣモータ１０を正転・逆転させる駆動回路として
も使用することができる。

【図面の簡単な説明】

【図１】 実施例のＤＣモータの駆動装置の構成を表わ
す概略構成図である。

【図２】 実施例におけるＤＣモータの駆動方法を説明
する説明図である。

【図３】 実施例において制御信号Ｖａ，Ｖｃを生成す
るコンパレータの動作を説明するタイムチャートであ
る。

【図４】 実施例の貫通電流防止回路の動作を説明する
タイムチャートである。

【図５】 貫通電流防止回路を構成する電圧クランプ回
路及びコンパレータの具体例を表す電気回路図である。

【図６】 図５の回路における第１判定電圧及び下限電
圧の設定動作を説明する説明図である。

【図７】 図５の回路における第２判定電圧及び上限電
圧の設定動作を説明する説明図である。

【図８】 図５の回路を変形して温度特性を改善した回
路構成を表す電気回路図である。

【図９】 図８の回路における第１判定電圧及び下限電
圧の設定動作を説明する説明図である。

【図１０】 図８の回路における第２判定電圧及び上限
電圧の設定動作を説明する説明図である。

【図１１】 貫通電流防止機能を有する従来の駆動回路
の一例及びその動作を説明する説明図である。

【符号の説明】

２…バッテリ １０…ＤＣモータ Ｔr1〜Ｔr4…ス
イッチング素子 ２０，３０…貫通電流防止回路 ２２…アナログスイ
ッチ Ｃ１…コンデンサ ２４，２６…定電流回路 ２８…Ｈレベル電圧クランプ回路 ２９…Ｌレベル電
圧クランプ回路 ＣＰ１，ＣＰ２…コンパレータ ３１…基準電圧発生
回路 Ｑ１，Ｑ４，Ｑ５，Ｑ７…ＰＮＰトランジスタ Ｑ２，Ｑ３，Ｑ６，Ｑ８…ＮＰＮトランジスタ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 5/00 - 5/26 H02P 7/00 - 7/34

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源から電源供給がなされる正負の
   電源ライン間に直列に接続された第１及び第２スイッチ
   ング素子を備え、外部から入力される制御信号に応じて
   該第１及び第２スイッチング素子の一方をオン，他方を
   オフさせて、各スイッチング素子の接続点に接続された
   電気負荷への通電経路を切り換える電気負荷の通電経路
   切換回路であって、 前記制御信号に応じてコンデンサを定電流にて充放電さ
   せる充放電回路と、 該充放電回路の充放電動作によって変化するコンデンサ
   電圧を、所定の下限電圧から上限電圧の間に保つ電圧ク
   ランプ回路と、 前記下限電圧から上限電圧までの電圧範囲内に設定され
   た第１判定電圧と、前記コンデンサ電圧とを比較し、該
   コンデンサ電圧が第１判定電圧以下であれば前記第１ス
   イッチング素子をオンさせ、該コンデンサ電圧が第１電
   圧を越えていれば前記第１スイッチング素子をオフさせ
   る第１比較器と、 前記下限電圧から上限電圧までの電圧範囲内でしかも前
   記第１判定電圧よりも大きい第２判定電圧と、前記コン
   デンサ電圧とを比較し、該コンデンサ電圧が第２判定電
   圧以上であれば前記第２スイッチング素子をオンさせ、
   該コンデンサ電圧が第２電圧未満であれば前記スイッチ
   ング素子をオフさせる第２比較器と、を備え、 前記電圧クランプ回路は、 前記充放電回路に接続される前記コンデンサの充放電端
   子にエミッタが接続されると共に、ベースが前記下限電
   圧に対応した第１基準電位に固定され、ベース−エミッ
   タ間電圧に応じて前記コンデンサの充電方向に電流を流
   すＮＰＮトランジスタと、 前記コンデンサの充放電端子にエミッタが接続されると
   共に、ベースが前記上限電圧に対応した第２基準電位に
   固定され、ベース−エミッタ間電圧に応じて前記コンデ
   ンサの放電方向に電流を流すＰＮＰトランジスタと、 前記ＮＰＮトランジスタ及びＰＮＰトランジスタのベー
   スを夫々前記第１及び第２基準電位に保持する基準電圧
   発生回路と、 を備え、前記第１及び第２比較器は、夫々、前記ＮＰＮ
   トランジスタ及びＰＮＰトランジスタのコレクタ電流
   が、前記充放電回路が前記コンデンサの充放電のために
   流す定電流よりも小さい第１及び第２判定電流以上であ
   るときに、前記第１及び第２スイッチング素子をオンす
   ることを特徴とする 電気負荷の通電経路切換回路。
2. 【請求項２】 前記基準電圧発生回路は、電源電圧を分
   圧して前記第１及び第２基準電位を発生する抵抗分圧回
   路からなることを特徴とする請求項１に記載の電気負荷
   の通電経路切換回路。
3. 【請求項３】 前記第１及び第２比較器は、夫々、 前記ＮＰＮトランジスタ及びＰＮＰトランジスタのコレ
   クタ電流を夫々電圧に変換する電流検出用抵抗と、 該電流検出用抵抗の両端にベース及びエミッタが夫々接
   続され、該電流検出用抵抗の両端電圧が所定のしきい値
   電圧以上になったときにオン状態となる第１及び第２ト
   ランジスタと、 該第１及び第２トランジスタのオン時に前記第１及び第
   ２スイッチング素子を夫々オンする駆動回路と、 を備えたことを特徴とする請求項１又は請求項２に記載
   の電気負荷の通電経路切換回路。