CN100505520C - 放大电路、半导体装置和电子设备 - Google Patents
放大电路、半导体装置和电子设备 Download PDFInfo
- Publication number
- CN100505520C CN100505520C CNB2005800204578A CN200580020457A CN100505520C CN 100505520 C CN100505520 C CN 100505520C CN B2005800204578 A CNB2005800204578 A CN B2005800204578A CN 200580020457 A CN200580020457 A CN 200580020457A CN 100505520 C CN100505520 C CN 100505520C
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- output
- output signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 230000003321 amplification Effects 0.000 claims description 41
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 41
- 230000005856 abnormality Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/441—Protection of an amplifier being implemented by clamping means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Feeding And Guiding Record Carriers (AREA)
Abstract
希望即使在产生故障等的异常时,也可以紧急避难性地提供某些电压。半导体装置(10)内的放大电路(100)将放大生成来自可变电压源(12)的输入电压Vin的电压的输出信号提供给线圈负载(20)的一端,将规定的固定电压,例如0V的输出信号提供给线圈负载(20)的另一端,并以这些输出信号的电压差使线圈负载旋转。由此,进行CD托盘或DVD托盘的装载控制。本实施方式的半导体装置(10)通过将输出信号的电压箝位在非零的规定电压,使得即使装载控制端子(T1)和地产生短路,也能够得到足够的驱动电压,从而实现托盘的紧急避难性的装载控制。
Description
技术领域
本发明涉及放大对目的负载提供的电压的放大电路,以及利用该电路的半导体装置和电子设备。
背景技术
近年的个人计算机、汽车导航设备和音频设备中,多具有用于送入送出CD(Compact Disc)或DVD(Digital Versatile Disk)的托盘。该托盘的开闭通常通过包含转子的线圈或电动机等负载的驱动来控制。对于负载的驱动控制,提出了各种方法,例如,在专利文献1中,公开了通过检测电动机的速度和位置,并比较其检测结果和目标值,控制对电动机提供的转矩值的技术。
专利文献1:特开平5-328774号公报
发明内容
过去,为了对电动机等提供驱动电压,有时利用放大输入电压的放大电路。可是,在放大电路及其周边的电路中由于某些原因产生了故障时,不能对负载提供充足的驱动电压,根据情况,有时对作为设备的功能产生障碍。例如,在放大电路及其周边的电路内发生了短路时,有时对负载提供的驱动电压变为0V,托盘不能开闭。因此,最好在故障产生等异常时,可以紧急避难性地提供某些电压。
本发明是鉴于这样的课题而完成的,其目的是提供即使在异常时也可以紧急避难性地提供某些电压的放大电路、利用该电路的半导体装置和电子设备。
本发明的一个方式关于放大电路。该放大电路包括箝位电路,将对应于输入电压的电压箝位在非零的规定电压。按照该方式,即使对应于输入电压的电压变为接地电位附近的电压值,也可以确保一定电平的电压。该放大电路还可以包括差动电路,作为对应于输入电压的电压,生成对应于输入电压和参照电压的差的放大电压,箝位电路在输入电压和参照电压的差为零时,将对应于放大电压的电压箝位在非零的规定电压。由此,即使输入电压与参照电压相等,由于将对应于由差动电路得到的放大电压的电压箝位在非零的规定电压,所以可以确保一定电平的电压。该放大电路还可以包括补偿电路,补偿箝位电路的温度特性。而且,该箝位电路也可以是双极型晶体管。
本发明的另一个方式也关于放大电路。该放大电路包括:差动电路,生成对应于输入电压和参照电压的差的放大电压;第一输出电路,接受来自差动电路的放大电压的输入而生成第一输出信号;第二输出电路,接受来自差动电路的放大电压的输入而生成第二输出信号;以及选择电路,选择第一输出电路和第二输出电路中的其中一个,在通过选择电路选择了第一输出电路时,第一输出电路输出对应于来自差动电路的放大电压的电压,另一方面,第二输出电路输出规定的固定电压,在通过选择电路选择了第二输出电路时,第二输出电路输出对应于来自差动电路的放大电压的电压,另一方面,第一输出电路输出规定的固定电压,第一输出电路还具有第一箝位电路,该第一箝位电路不依赖于来自差动电路的放大电压的值而生成该箝位电压,使得第一输出信号不变为规定的箝位电压以下,即使在输入电压与参照电压相等时,也以非零的电压输出第一输出信号,第二输出电路还具有第二箝位电路,该第二箝位电路不依赖于来自差动电路的放大电压的值而生成该箝位电压,使得第二输出信号不变为规定的箝位电压以下,即使在输入电压与参照电压相等时,也以非零的电压输出第二输出信号。该放大电路还可以包括补偿电路,补偿第一箝位电路和第二箝位电路的温度特性。而且,该第一箝位电路和第二箝位电路也可以是双极型晶体管。
本发明的另一个方式也关于放大电路。该放大电路包括:第一晶体管,在其基极被输入输入电压或者对应于输入电压的电压,集电极被接地;恒流源,被连接到第一晶体管的发射极;以及第二晶体管,在其发射极连接电源电压,集电极被连接到负载,放大电路被构成为将从第一晶体管和恒流源的连接点至第二晶体管的基极的路径选择性地设为导通状态或者非导通状态,第一晶体管生成该箝位电压,使得由连接点得到的电压不变为规定的箝位电压以下,第二晶体管在路径为导通状态时,取出由第一晶体管生成的箝位电压。
本发明的再一个方式关于半导体装置。该半导体装置包括上述记载的任意一个放大电路。本发明的再一个方式还关于半导体装置。该半导体装置包括:差动电路,生成对应于输入电压和参照电压的差的放大电压;第一输出电路,接受来自差动电路的放大电压的输入而生成第一输出信号;第二输出电路,接受来自差动电路的放大电压的输入而生成第二输出信号;选择电路,选择第一输出电路和第二输出电路中的其中一个;以及负载,被连接在输出第一输出信号的第一输出端子和输出第二输出信号的第二输出端子之间,在通过选择电路选择了第一输出电路时,第一输出电路输出对应于来自差动电路的放大电压的电压,另一方面,第二输出电路输出规定的固定电压,在通过选择电路选择了第二输出电路时,第二输出电路输出对应于来自差动电路的放大电压的电压,另一方面,第一输出电路输出规定的固定电压,第一输出电路还具有第一箝位电路,该第一箝位电路不依赖于来自差动电路的放大电压的值而生成该箝位电压,使得第一输出信号不变为规定的箝位电压以下,即使在输入电压与参照电压相等时,也以非零的电压输出第一输出信号,第二输出电路还具有第二箝位电路,该第二箝位电路不依赖于来自差动电路的放大电压的值而生成该箝位电压,使得第二输出信号不变为规定的箝位电压以下,即使在输入电压与参照电压相等时,也以非零的电压输出第二输出信号。
本发明的再一个方式关于电子设备。该电子设备包括上述记载的半导体装置。
按照本发明,可以确保一定电平的电压。
附图说明
图1是表示实施方式的半导体装置的结构的图。
图2(a)表示在对FWD端子输入了高电平信号,对REV端子输入了低电平信号时的输入电压和输出信号的关系。
图2(b)是表示在对FWD端子输入了低电平信号,对REV端子输入了高电平信号时的输入电压和输出信号的关系的图。
图3是表示实施方式的电子设备的结构的图。
标号说明
10 半导体装置、20 线圈负载、50 电子设备、100 放大电路、110 差动电路、120 选择电路、150a 第一输出电路、150b 第二输出电路、T2 第一输出端子、T3 第二输出端子、Tr1 第一晶体管、Tr2a 第二晶体管、Tr2b 第五晶体管、Vin 输入电压、Vb 参照电压、Vc 放大电压、Vout1 第一输出信号、Vout2 第二输出信号
具体实施方式
首先,叙述实施方式的概要。本实施方式的半导体装置被组装到个人计算机、汽车导航设备或音频设备等电子设备中,进行CD托盘或DVD托盘的开闭控制(以下,适当称为“装载控制”)。半导体装置内的放大电路为所谓的差动放大电路,生成对应于来自可变电压源的输入电压和参照电压的差的放大电压。半导体装置将对应于该放大电压的电压(以下,有时也简单地称为“中间电压”)的输出信号提供给线圈负载的一端,将规定的固定电压例如0V的输出信号提供给线圈负载的另一端,并且以这些输出信号的电压差对线圈负载流过电流,使转子驱动。以下,总称转子和线圈负载而简单地称为线圈负载。
该半导体装置至少除了可变电压源和线圈负载以外,作为半导体电路被一体集成。当然通过半导体制造工艺可变电压源也可以被一体集成。至少包含放大电路的半导体电路如上所述,被组装到汽车导航设备或音频设备等电子设备中来使用,但是,在设计该半导体电路的人,例如LSI(Large ScaleIntegration)制造商,以及将可变电压源连接到该LSI的端子并设计汽车导航设备或音频设备等的设备的人,例如设备制造商之间有如下那样的决定。即,LSI制造商作为LSI的规格对设备制造商进行指示,以进行对端子施加规定的电压的安装。设备制造商按照这样进行的指示,进行对该端子施加规定的电压的安装。
在通过设备制造商对电子设备安装了该半导体电路,将该电子设备作为产品出厂后,有时由于某些原因,可变电压源产生故障,端子被短路到地。作为上述的原因,举出由于用户的误操作或产品运输中产生的物理性的冲击等。这时,由于输入电压变为0V,输入电压和参照电压的差变为零,所以放大电压变为接地电位附近的电压值,例如变为0V。这时,如果放大电压原样提供给线圈负载,则由于放大电压和规定的固定电压的电压差为零,所以半导体装置不能驱动线圈负载,不能进行托盘的装载控制。因此,在本实施方式的半导体装置中,设置用于生成对应于放大电压的电压-即中间电压的箝位电路,在端子被短路到地时,即输入电压和参照电压的差为零时,将该中间电压箝位在非零的规定电压。由此,半导体装置即使在异常时也可以对线圈负载提供某个一定电平的电压,可以实现托盘的紧急避难性的装载控制。
图1表示半导体装置10的结构。图3表示安装了图1所示的半导体装置10的电子设备的一例的个人计算机50的结构。图3所示的个人计算机50包括:输入单元54,经由鼠标或键盘等外部设备(未图示)接受来自用户的输入指示;DVD驱动器60,装填DVD64;硬盘或存储器等存储单元58,存储文件或数据;CPU(Central Processing Unit)等的控制单元52,进行被安装在个人计算机50中的各结构要素和数据或信号的存取,控制数据的输入输出或各结构要素的动作;输出单元56,将存储在DVD64和存储单元58中的数据经由外部的显示器(未图示)输出。而且,DVD驱动器60包含用于装填DVD64的DVD托盘62、和进行DVD托盘62的装填控制的半导体装置10。本实施方式的控制单元52在各个抽出DVD托盘62的定时、返回的定时以及不进行送入送出的定时中,将各自不同的信号输出到半导体装置10,进行DVD托盘62的装填控制。在图3中,作为电子设备的一例表示了个人计算机,但是作为另一例,也可以是汽车导航设备或者音频设备。
返回图1,与本实施方式有关的半导体装置10包含可变电压源12、线圈负载20和放大电路100。而且,对于转子没有图示。放大电路100对经由装载控制端子T1输入的来自可变电压源12的输入电压Vin进行放大,并提供给线圈负载20。在放大电路100的装载控制端子T1中连接可变电压源12的正极端,可变电压源12的负极端被接地。在本实施方式中,至放大电路100的输入电压Vin可变,当然也可以固定。如果输入电压Vin可变,则可以根据输入电压Vin的电压值来控制线圈负载20的转速,其结果,可以控制托盘的送入送出的速度的大小。
在放大电路100的第一输出端子T2和第二输出端子T3之间连接有线圈负载20。经由第一输出端子T2提供第一输出信号Sig1,经由第二输出端子T3提供第二输出信号Sig2。细节在后叙述,但是在第一输出信号Sig1有效,并且第二输出信号Sig2为规定的固定电压的情况下,线圈负载20正旋转,托盘被插入设备中。另一方面,在相反的情况下,线圈负载反旋转,托盘从设备中被抽出。这些输出信号的切换通过后述的选择电路120来进行。本实施方式中的规定的固定电压是接地电位附近的电压值,例如为0V。
放大电路100包括:差动电路110,生成对应于输入电压Vin和参照电压Vb的差的放大电压Vc;第一输出电路150a,接受来自差动电路110的放大电压Vc的输入而输出第一输出信号Sig1;第二输出电路150b,接受来自差动电路110的放大电压Vc的输入而输出第二输出信号Sig2;以及选择电路120,选择第一输出电路150a和第二输出电路150b中的一个。将第一输出电路150a和第二输出电路150b适当地称为输出电路150。
差动电路110包含第一恒流源102、PNP型的第一晶体管Tr1、第一差动放大器106、第一分压电阻R1和第二分压电阻R2。这里,设对于第一分压电阻R1、第二分压电阻R2各自的电阻值也表现为R1、R2。
来自可变电压源12的输入电压Vin经由装载控制端子T1被输入到第一差动放大器106的非反转输入端子。第一晶体管Tr1的发射极被连接到第一恒流源102的一端,集电极被连接点第一差动放大器106的输出端,而且,基极被连接到集电极。第一恒流源102的另一端被连接到电源电压源Vcc。这里,将第一晶体管Tr1的基极、发射极间的阈值电压设为Vbe。该阈值电压Vbe是切换晶体管的导通截止的电压,例如为0.7V。而且,0.7V是可驱动线圈负载20的一定电平的电压值。而且,虽然在后叙述,但是第一晶体管Tr1被设置用于补偿第二晶体管Tr2a和第五晶体管Tr2b的温度特性。
第一晶体管Tr1的发射极和第一恒流源102之间产生的电压通过第一分压电阻R1和第二分压电阻R2被分压为参照电压Vb,被输入到第一差动放大器106的反转输入端子。第一恒流源102控制流过第一晶体管Tr1、第一分压电阻R1和第二分压电阻R2的电流。
这里,第一差动放大器106输出的放大电压Vc利用输入电压Vin,如下那样表现。
Vc=Vin×(R1+R2)/R2-Vbe (1)
如上述式(1)所示,输入电压Vin变得越大,放大电压Vc变得越大。接地电位附近的电压值Vin已被输入时,放大电压Vc能够变为负的电压值,或者0V附近的电压值。
选择电路120通过控制后述的第一输出电路150a和第二输出电路150b内的各种开关的导通截止,控制第一输出信号Sig1和第二输出信号Sig2,控制线圈负载20。具体来说,选择电路120将第一输出信号Sig1和第二输出信号Sig2的其中一个作为对应于放大电压Vc的电压的信号,将另一个作为规定的固定电压。
选择电路120包含“异或”(XOR)门S1、第一“与”门S2以及第二“与”门S3。FWD信号A经由FWD端子T4被输入到“异或”门S1的第一输入端子I1和第一“与”门S2的第三输入端子I3。REV信号B经由REV端子T5被输入到“异或”门S1的第二输入端子I2和第二“与”门S3的第六输入端子I6中。“异或”门S1对两个输入信号进行异或的逻辑和运算,将其运算结果输出到第一“与”门S2的第四输入端子I4和第二“与”门S3的第五输入端子I5。第一“与”门S2和第二“与”门S3将输入的信号取“与”,并将“与”后的结果分别作为第一控制信号C、第二控制信号D控制各个第一输出电路150a、第二输出电路150b内的各种开关。
选择电路120对应于从图3所示的控制单元52提供的FWD信号A和REV信号B的高电平、低电平,控制第一输出电路150a和第二输出电路150b内的各种开关的导通截止。由此,选择电路120在第一输出电路150a和第二输出电路150b中,将其中一个后述的路径选择性地设为导通状态或者非导通状态。在使线圈负载20正旋转的情况下,即在设备中插入托盘的情况下,高电平的FWD信号A,并且低电平的B被输入选择电路120。这时,选择电路120输出高电平的第一控制信号C、低电平的第二控制信号D。由此,选择第一输出电路150a,放大电路100输出对应于差动电路110来自的放大电压Vc的电压作为第一输出信号Sig1,输出规定的固定电压作为第二输出信号Sig2。在本实施方式中,如果是低电平的信号,则开关被导通,如果是高电平的信号则开关被截止。
在使线圈负载20反向旋转的情况下,即在从设备中抽出托盘的情况下,输入低电平的FWD信号A,并且输入高电平的REV信号B。这时,选择电路120输出低电平的第一控制信号C、高电平的第二控制信号D。由此,选择第二输出电路150b,放大电路100输出对应于来自差动电路110的放大电压Vc的电压作为第二输出信号Sig2,输出规定的固定电压作为第一输出信号Sig1。
进而,在不使线圈负载20被驱动的情况下,即为CD或DVD正被设备使用的状态,不进行托盘的开闭的情况下,输入都为高电平或者低电平的FWD信号A、REV信号B。这时,选择电路120输出任意一个都为低电平的第一控制信号C以及第二控制信号D。这时,第一输出电路150a和第二输出电路150b的任意一个都不被选择。因此,在线圈负载20的两端施加规定的固定电压,线圈负载20不进行驱动。
输出电路150生成对应于由差动电路110提供的放大电压Vc的电压的输出信号,将该输出信号经由第一输出端子T2或第二输出端子T3提供给线圈负载20的一端。对线圈负载20的另一端提供规定的固定电压。输出信号的切换控制如上所述,由选择电路120进行。第一输出电路150a和第二输出电路150b被并联连接在差动电路110和线圈负载20之间。第二输出电路150b具有与第一输出电路150a一样的结构,所以以下对第一输出电路150a进行说明,并且适当省略对第二输出电路150b的说明。
第一输出电路150a在其内部具有生成箝位电压的双极型的PNP型的第二晶体管Tr2a,使得不依赖来自差动电路110的放大电压Vc的值,第一输出信号Sig1不为规定的箝位电压以下。虽然细节在后面叙述,但是通过该第二晶体管Tr2a,即使在输入电压Vin与参照电压Vb相等时,也可以以非零的电压生成第一输出信号Sig1。
第一输出电路150a包括:第二恒流源152a、第二晶体管Tr2a、第二运算放大器156a、NPN型的第三晶体管Tr3a、NPN型的第四晶体管Tr4a,第一开关SW1a、第二开关SW2a以及反转电路166a。
第二晶体管Tr2a的集电极被接地,发射极被连接到第二恒流源152a的一端。第二恒流源152a的另一端被连接到电源电压源Vcc。第二晶体管Tr2a的发射极和第二恒流源152a之间的中间电压Vda被输入到形成所谓电压跟随器的第二运算放大器156a的非反转输入端子。第二运算放大器156a的输出端经由第一开关SW1a被连接到第三晶体管Tr3a的基极。第三晶体管Tr3a的集电极被连接到电源电压源Vcc,进而被连接到第二运算放大器156a的反转输入端子,发射极被连接到第四晶体管Tr4a的集电极。第四晶体管Tr4a的发射极被接地,基极经由第二开关SW2a连接到电源电压源Vcc。第三晶体管Tr3a的发射极和第四晶体管Tr4a的集电极间产生的第一输出电压Vout1的第一输出信号Sig1经由第一输出端子T2提供给线圈负载20的一端。
在通过选择电路120选择了第一输出电路150a时,第一开关SW1a被导通,第二开关SW2a被截止,第三开关SW1b被截止,第四开关SW2b被导通。这时,从第二晶体管Tr2a的发射极和第二恒流源152a之间的连接点至第三晶体管Tr3a的路径为导通状态,经由第一输出电路150a内的第二运算放大器156a和第一输出电路150a输出对应于放大电压Vc的电压。而且,从第二输出电路150b内的第三运算放大器156b的输出被截止状态的第三开关SW1b中断,第七晶体管Tr4b被导通,输出规定的固定电压。另一方面,在通过选择电路120选择了第二输出电路150b时,第一开关SW1a被截止,第二开关SW2a被导通,第三开关SW1b被截止,第四开关SW2b被导通。
在本实施方式中,第二晶体管Tr2a的基极、发射极间的阈值电压设为与第一晶体管Tr1的基极、发射极间的阈值电压Vbe相同。中间电压Vda为对放大电压Vc增加了阈值电压Vbe的值,如下那样被表现。
Vda=Vc+Vbe (2)
=Vin×(R1+R2)/R2
在使线圈负载20正旋转时,第一输出电压Vout1与Vda相等,利用输入电压Vin而如下那样被表现。
Vout1=Vin×(R1+R2)/R2
第二晶体管Tr2a的基极、发射极间的阈值电压Vbe由于使用产生的发热而缓慢降低。这时,在没有将第一晶体管Tr1设置在放大电路100中时,在上述式(1)中,第一晶体管Tr1的阈值电压Vbe的要素不存在。因此,在上述式(2)中,阈值电压Vbe的参数剩余,中间电压Vda对应于第二晶体管Tr2a的基极、发射极间的阈值电压Vbe的变化而变动。其结果,在相同的条件下,例如,即使提供相同的输入电压Vin、电阻值R1和R2,随着时间的经过,增益产生变动。
在本实施方式中,为了补偿第二晶体管Tr2a的温度特性,设置有第一晶体管Tr1。在第二晶体管Tr2a的基极、发射极间的阈值电压Vbe降低时,第一晶体管Tr1的基极、发射极间的阈值电压Vbe也同样降低。这时,按照上述式(1)和上述式(2),由于它们处于相互抵消的方向,所以作为结果可以吸收第二晶体管Tr2a的基极、发射极间的阈值电压Vbe的变动。由此,可以减轻相同条件下的增益的变动。第五晶体管Tr2b也可以得到与第二晶体管Tr2a同样的效果。
以下,说明本实施方式中的半导体装置10的动作。按照上述式(1),随着输入电压Vin的增加,放大电压Vc增加。但是,通过设置第二晶体管Tr2a,还进行以下的动作。在放大电压Vc已增大时,第二晶体管Tr2a的导通的程度减弱,集电极电流变小。在放大电压Vc进一步增大时,第二晶体管Tr2a被截止,其结果,第二运算放大器156a的非反转输入端子中输入被箝位在截止时的电压的中间电压Vda,作为第一输出电压Vout1输出。
在装载控制端子T1和地产生短路时,在第一差动放大器106的非反转输入端子中输入接地电位附近例如0V的输入电压Vin。这时,输入电压Vin和参照电压Vb相等,放大电压Vc变为接地电位附近的电压值,例如0V。这时,第二晶体管Tr2a被导通,流过大的集电极电流,中间电压Vda被箝位在第二晶体管Tr2a的基极、发射极间的阈值电压Vbe,作为第一输出电压Vout1被输出。由此,即使在异常时,由于将中间电压Vda箝位在非零的规定电压,即第二晶体管Tr2a的基极、发射极间的阈值电压Vbe,所以可以将非零的输出信号提供给线圈负载20。第二输出电路150b也进行与第一输出电路150a同样的动作。
以下,利用附图说明放大电路100中的输出信号的变化。图2(a)表示在对FWD端子T4输入高电平、对REV端子T5输入了低电平的信号时,对装载控制端子T1施加的输入电压Vin和放大电路100的输出信号的关系,图2(b)表示在对FWD端子T4输入了低电平,对REV端子T5输入了高电平时,对装载控制端子T1施加了输入电压Vin和放大电路100的输出信号的关系。横轴表示对装载控制端子T1施加的输入电压Vin,纵轴表示放大电路100的输出信号。
如图2(a)所示,在对FWD端子T4输入高电平,对REV端子T5输入了低电平的信号时,第一输出信号Sig1有效,另一方面,第二输出信号Sig2变为0V。如上所述,放大电路100以第一输出信号Sig1和第二输出信号Sig2的电压差驱动线圈负载20。如果该差变大,则线圈负载20的转速变大。
如图2(b)所示,第一输出信号Sig1为0V,另一方面,第二输出信号Sig2变为有效。而且,图2(b)中的第二输出信号Sig2的极性与图2(a)中的第一输出信号Sig1的极性相反。虽然以第一输出信号Sig1和第二输出信号Sig2的电压差使线圈负载20驱动这一点与图2(a)的情况相同,但是使线圈负载20反向旋转这一点有所不同。
如图2(a)所示,通过第二晶体管Tr2a生成箝位电压,以便第一输出信号Sig1不变为规定的箝位电压以下。由此,即使在装载控制端子T1和地产生了短路时,即,在对装载控制端子T1施加的电压为接地电位附近的电压值,例如0V时,放大电路100也可以将非零的一定电平的电压提供给线圈负载20,可以实现托盘紧急避难性的装载控制。
而且,例示本发明和实施方式的结构的对应。“箝位电路”对应于第二晶体管Tr2a和第五晶体管Tr2b,“第一箝位电路”对应于第二晶体管Tr2a,“第二箝位电路”对应于第五晶体管Tr2b。“补偿电路”对应于第一晶体管Tr1。而且,“第一晶体管”对应于第二晶体管Tr2a和第五晶体管Tr2b,“第二晶体管”对应于第三晶体管Tr3a。
以上,基于实施例说明了本发明。本技术领域的技术人员应了解,实施方式为例示,可以在它们的各结构要素和各处理过程的组合中有各种变形例,而且这样的变形例也处于本发明的范围。以下叙述这样的变形例。
实施方式中的放大电路100的驱动对象是线圈负载20,但是不限于此,只要是通过利用放大电路100作为电力供给而进行动作的设备就可以,例如,还可以是电机、LED元件、有机EL(Electro-Luminescence)元件、加热器、风扇或通信单元。按照该变形例,在发生故障等异常时,通过提供不变为固定电压以下那样的非零的箝位电压作为驱动电压,可以实现紧急避难性的驱动。
虽然实施方式的放大电路100具有差动电路110,但是作为变形例,提出除去了该差动电路110的放大电路100。这时,经由装载控制端子T1输入的来自可变电压源12的输入电压Vin原样,即作为1倍的放大电压Vc被输入到第二晶体管Tr2a的基极。这时,由于产生异常等的理由,在输入电压Vin变为了0V时,放大电压Vc变为0V,但是由于通过第二晶体管Tr2a,放大电压Vc被箝位在非零的电压,所以与实施方式一样,作为放大电路100的输出可以确保一定的电压。由此,在本变形例中,可以得到与实施方式同样的效果。
产业上的可利用性
本发明可以在控制托盘的开闭的电子设备等中利用。
Claims (9)
1、一种放大电路,其特征在于,包括:
差动电路,生成对应于输入电压和参照电压的差的放大电压;
第一输出电路,接受来自所述差动电路的所述放大电压的输入而生成第一输出信号;
第二输出电路,接受来自所述差动电路的所述放大电压的输入而生成第二输出信号;以及
选择电路,选择所述第一输出电路和所述第二输出电路中的其中一个,
在通过所述选择电路选择了所述第一输出电路时,所述第一输出电路输出对应于来自所述差动电路的所述放大电压的电压,另一方面,所述第二输出电路输出规定的固定电压,
在通过所述选择电路选择了所述第二输出电路时,所述第二输出电路输出对应于来自所述差动电路的所述放大电压的电压,另一方面,所述第一输出电路输出规定的固定电压,
所述第一输出电路还具有第一箝位电路,该第一箝位电路不依赖于来自所述差动电路的所述放大电压的值而生成该箝位电压,使得所述第一输出信号不变为规定的箝位电压以下,即使在所述输入电压与所述参照电压相等时,也以非零的电压输出所述第一输出信号,
所述第二输出电路还具有第二箝位电路,该第二箝位电路不依赖于来自所述差动电路的所述放大电压的值而生成该箝位电压,使得所述第二输出信号不变为规定的箝位电压以下,即使在所述输入电压与所述参照电压相等时,也以非零的电压输出所述第二输出信号。
2、如权利要求1所述的放大电路,其特征在于,还包括:
补偿电路,对所述第一箝位电路和所述第二箝位电路的温度特性进行补偿。
3、如权利要求1或2所述的放大电路,其特征在于,
所述第一箝位电路和所述第二箝位电路是双极型的晶体管。
4、一种放大电路,其特征在于,包括:
第一晶体管,在其基极被输入输入电压或者对应于输入电压的电压,集电极被接地;
恒流源,被连接到所述第一晶体管的发射极;以及
第二晶体管,在其发射极连接电源电压,集电极被连接到负载,
所述放大电路被构成为将从所述第一晶体管和所述恒流源的连接点至所述第二晶体管的基极的路径选择性地设为导通状态或者非导通状态,
所述第一晶体管生成该箝位电压,使得由所述连接点得到的电压不变为规定的箝位电压以下,
所述第二晶体管在所述路径为导通状态时,取出由所述第一晶体管生成的箝位电压。
5、一种半导体装置,其特征在于,包括:
差动电路,生成对应于输入电压和参照电压的差的放大电压;
第一输出电路,接受来自所述差动电路的所述放大电压的输入而生成第一输出信号;
第二输出电路,接受来自所述差动电路的所述放大电压的输入而生成第二输出信号;
选择电路,选择所述第一输出电路和所述第二输出电路中的其中一个;以及
负载,被连接在输出所述第一输出信号的第一输出端子和输出所述第二输出信号的第二输出端子之间,
在通过所述选择电路选择了所述第一输出电路时,所述第一输出电路输出对应于来自所述差动电路的所述放大电压的电压,另一方面,所述第二输出电路输出规定的固定电压,
在通过所述选择电路选择了所述第二输出电路时,所述第二输出电路输出对应于来自所述差动电路的所述放大电压的电压,另一方面,所述第一输出电路输出规定的固定电压,
所述第一输出电路还具有第一箝位电路,该第一箝位电路不依赖于来自所述差动电路的所述放大电压的值而生成该箝位电压,使得所述第一输出信号不变为规定的箝位电压以下,即使在所述输入电压与所述参照电压相等时,也以非零的电压输出所述第一输出信号,
所述第二输出电路还具有第二箝位电路,该第二箝位电路不依赖于来自所述差动电路的所述放大电压的值而生成该箝位电压,使得所述第二输出信号不变为规定的箝位电压以下,即使在所述输入电压与所述参照电压相等时,也以非零的电压输出所述第二输出信号。
6、一种半导体装置,其特征在于,该半导体装置包括如权利要求1所述的放大电路。
7、一种半导体装置,其特征在于,该半导体装置包括如权利要求4所述的放大电路。
8、一种电子设备,其特征在于,该电子设备包括权利要求6所述的半导体装置。
9、一种电子设备,其特征在于,该电子设备包括权利要求7所述的半导体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215314 | 2004-07-23 | ||
JP215314/2004 | 2004-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1973433A CN1973433A (zh) | 2007-05-30 |
CN100505520C true CN100505520C (zh) | 2009-06-24 |
Family
ID=35786068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800204578A Expired - Fee Related CN100505520C (zh) | 2004-07-23 | 2005-06-17 | 放大电路、半导体装置和电子设备 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7432761B2 (zh) |
JP (1) | JP5128128B2 (zh) |
KR (1) | KR20070026636A (zh) |
CN (1) | CN100505520C (zh) |
TW (1) | TW200623610A (zh) |
WO (1) | WO2006011316A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100825408B1 (ko) * | 2007-04-13 | 2008-04-29 | 엘에스전선 주식회사 | 고속 통신용 케이블 |
KR100951051B1 (ko) * | 2007-05-17 | 2010-04-05 | 엘에스전선 주식회사 | 고속 통신용 케이블 |
US9882553B2 (en) * | 2015-12-18 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and circuit protecting method |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545076A (en) * | 1979-03-13 | 1985-10-01 | Spectronics, Inc. | Data transmission link |
JP2529492Y2 (ja) * | 1986-06-12 | 1997-03-19 | パイオニア株式会社 | アクチユエータ駆動回路 |
JPH01268263A (ja) * | 1988-04-19 | 1989-10-25 | Fuji Photo Film Co Ltd | クリップ回路 |
JPH02130009A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | クリップ回路 |
JPH03121603A (ja) | 1989-10-04 | 1991-05-23 | Nec Ic Microcomput Syst Ltd | 差動増幅器 |
JPH05328774A (ja) | 1991-03-27 | 1993-12-10 | Copal Electron Co Ltd | Dcモータ速度制御方法 |
JPH04345960A (ja) | 1991-05-22 | 1992-12-01 | Fujitsu General Ltd | ディスク駆動装置の制御方法 |
JP2584368B2 (ja) | 1991-09-09 | 1997-02-26 | 三洋電機株式会社 | クランプ回路 |
JPH0567745A (ja) * | 1991-09-09 | 1993-03-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH08129425A (ja) * | 1994-10-31 | 1996-05-21 | Nec Eng Ltd | 定電圧出力回路 |
US5767744A (en) * | 1995-11-22 | 1998-06-16 | Qsc Audio Products, Inc. | Lightweight fixed frequency discontinuous resonant power supply for audio amplifiers |
JP3518187B2 (ja) | 1996-08-09 | 2004-04-12 | 株式会社デンソー | 電気負荷の通電経路切換回路 |
JP3443591B2 (ja) | 1996-09-24 | 2003-09-02 | ローム株式会社 | コイル負荷駆動回路 |
JPH1146120A (ja) * | 1997-07-25 | 1999-02-16 | Mitsubishi Electric Corp | 差動増幅回路 |
JPH1174733A (ja) * | 1997-08-29 | 1999-03-16 | Nec Corp | 周波数変換用集積回路 |
JP3867582B2 (ja) * | 2002-01-22 | 2007-01-10 | ミツミ電機株式会社 | 駆動回路 |
JP3966016B2 (ja) | 2002-02-26 | 2007-08-29 | 株式会社デンソー | クランプ回路 |
-
2005
- 2005-06-17 WO PCT/JP2005/011171 patent/WO2006011316A1/ja not_active Application Discontinuation
- 2005-06-17 US US11/658,102 patent/US7432761B2/en not_active Expired - Fee Related
- 2005-06-17 KR KR1020067027075A patent/KR20070026636A/ko not_active Application Discontinuation
- 2005-06-17 CN CNB2005800204578A patent/CN100505520C/zh not_active Expired - Fee Related
- 2005-06-17 JP JP2006528500A patent/JP5128128B2/ja not_active Expired - Fee Related
- 2005-07-22 TW TW094125018A patent/TW200623610A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN1973433A (zh) | 2007-05-30 |
TW200623610A (en) | 2006-07-01 |
JPWO2006011316A1 (ja) | 2008-05-01 |
KR20070026636A (ko) | 2007-03-08 |
WO2006011316A1 (ja) | 2006-02-02 |
US20080024186A1 (en) | 2008-01-31 |
JP5128128B2 (ja) | 2013-01-23 |
US7432761B2 (en) | 2008-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8054123B2 (en) | Fast differential level shifter and boot strap driver including the same | |
US8072244B1 (en) | Current sensing amplifier and method thereof | |
US7411367B2 (en) | Full bridge circuit and DC motor capable of fixing output voltage and avoiding reverse current | |
JP4034279B2 (ja) | 電流検出回路、負荷駆動回路、及び記憶装置 | |
JP2013094051A (ja) | コントロールコンタクト駆動システム | |
WO2005085879A1 (ja) | 電流検出回路、負荷駆動装置、及び記憶装置 | |
CN102136819A (zh) | 马达驱动电路 | |
JP3329541B2 (ja) | モータ制御装置とモータ制御方法 | |
JP2011188271A (ja) | ゲート駆動回路 | |
CN100505520C (zh) | 放大电路、半导体装置和电子设备 | |
JP2647014B2 (ja) | BiCMOS論理回路 | |
US8786322B2 (en) | Gate driver circuit and operating method thereof | |
US7313244B2 (en) | Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply | |
US7429886B2 (en) | Poly fuse trimming circuit | |
US8080959B2 (en) | Motor driving circuit | |
JP3949443B2 (ja) | ディセーブルオプションを有する変換スイッチ回路 | |
US20110156769A1 (en) | Power-up signal generation circuit in semiconductor integrated circuit | |
US6522199B2 (en) | Reconfigurable dual-mode multiple stage operational amplifiers | |
US7564232B2 (en) | Charging circuit and control method and integrated circuit utilizing the same | |
JP5193751B2 (ja) | 電流源制御回路 | |
CN102412794B (zh) | 保护装置、互补型保护装置、信号输出装置、闩锁阻止方法 | |
JP5838743B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
US6191619B1 (en) | Translators and methods for converting differential signals to single-ended signals | |
KR100320795B1 (ko) | 출력버퍼회로 | |
US7049770B2 (en) | Current control circuit and motor drive circuit that can accurately and easily control a drive current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20130617 |