JPS5934703A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPS5934703A JPS5934703A JP57145737A JP14573782A JPS5934703A JP S5934703 A JPS5934703 A JP S5934703A JP 57145737 A JP57145737 A JP 57145737A JP 14573782 A JP14573782 A JP 14573782A JP S5934703 A JPS5934703 A JP S5934703A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- load
- output voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ発明の技術分野〕
この発明は、トランジスタ回路やＩＣ回路に使用される
バイアス回路の改良に関する。
バイアス回路の改良に関する。
周知の工うに、例えばトランジスタ回路等に通常工〈使
用されるバイアス回路は、Ｅｒｒ、１図に示す工うに構
成されている。すなわち、第１図中１１は直流電圧源で
、その−（マイナス）娼は接地され、＋（プラス）端は
直流電流源１２゜図示極性のダイオードＤ、及び抵抗Ｒ
、を直列に介して接地されている。そして、」−配置Ｄ
ｌｊ電流源１２とダイオードＤ、との接続点が、出力端
子１３及び負荷回路、１４を介して接地されるものであ
る。この場合、上記ダイオードＩ〕、はトランジスタを
ダイオード接続し水ものでもよく（また上記直流電流源
１２は単に抵抗であっても、トランジスタと抵抗とを組
み合せて構成される定電流回路であってもよいものであ
る。
用されるバイアス回路は、Ｅｒｒ、１図に示す工うに構
成されている。すなわち、第１図中１１は直流電圧源で
、その−（マイナス）娼は接地され、＋（プラス）端は
直流電流源１２゜図示極性のダイオードＤ、及び抵抗Ｒ
、を直列に介して接地されている。そして、」−配置Ｄ
ｌｊ電流源１２とダイオードＤ、との接続点が、出力端
子１３及び負荷回路、１４を介して接地されるものであ
る。この場合、上記ダイオードＩ〕、はトランジスタを
ダイオード接続し水ものでもよく（また上記直流電流源
１２は単に抵抗であっても、トランジスタと抵抗とを組
み合せて構成される定電流回路であってもよいものであ
る。
ここで、上記直流電流源１２の出力電流をエ１ 、負荷
回路１４に流れる負荷電流をＩＬ 。
回路１４に流れる負荷電流をＩＬ 。
ダイオードＤ１の順方向電圧をＶＦ とすると、出力
電圧ＶＯＩノＴ は、 ｖＯＬ＋７ ＝ ＶＦ 十（Ｉ、 −ｉｔ ） Ｒ＋と
なる。上式において、ダイメートＤ、の順方向型θ；し
をＩＤ、どし、逆方向飽和電流をＩ８ｎ、 とすると
、 Ｋ：ボルツマン定ζユ′ζ Ｔ：絶対温度 ｑ：電子の電荷 となる。
電圧ＶＯＩノＴ は、 ｖＯＬ＋７ ＝ ＶＦ 十（Ｉ、 −ｉｔ ） Ｒ＋と
なる。上式において、ダイメートＤ、の順方向型θ；し
をＩＤ、どし、逆方向飽和電流をＩ８ｎ、 とすると
、 Ｋ：ボルツマン定ζユ′ζ Ｔ：絶対温度 ｑ：電子の電荷 となる。
そして、周囲温度が２７〔℃〕の場合、上記ｖＴ−′：
２６〔ｎｌ■〕であり、例えばｔ、＝ｔＯＯ（μＡ〕ｌ
Ｒ，＝３（ＫΩ：］ 、 ＩｇＤ、 ＝２．０３ Ｘ
１０−”ＣμＡ〕として、無負荷時（つまりＩＬ＝ＯＣ
Ａ））の場合の出力電圧ｖＯυ”（０）を、上記（１）
式から求めると、となる。次に、負荷椛流工Ｌ が５
０〔μＡＪ流れた場合の出力Ｎ１圧Ｖ１３υ丁（５０）
を、上記（１）式から算出すると、 ＝＝ｏ６ｓ：２＋ｏ１ｓｏ＝ｏ、５３２Ｃｖ〕どなる。
２６〔ｎｌ■〕であり、例えばｔ、＝ｔＯＯ（μＡ〕ｌ
Ｒ，＝３（ＫΩ：］ 、 ＩｇＤ、 ＝２．０３ Ｘ
１０−”ＣμＡ〕として、無負荷時（つまりＩＬ＝ＯＣ
Ａ））の場合の出力電圧ｖＯυ”（０）を、上記（１）
式から求めると、となる。次に、負荷椛流工Ｌ が５
０〔μＡＪ流れた場合の出力Ｎ１圧Ｖ１３υ丁（５０）
を、上記（１）式から算出すると、 ＝＝ｏ６ｓ：２＋ｏ１ｓｏ＝ｏ、５３２Ｃｖ〕どなる。
すなわち、このバイアス回路では、無負荷部の出力電圧
ｙｏｕ丁（。）が１．０００ （Ｖ ：］ であるのに
交・ｊし、負荷電疏Ｉｔ、 が直汎電流源１２の出力
′電流Ｉ、の半分である５ ０ Ｃ／Ｉ Ａ ）流Ａま
た場合に、出力電圧ｖＯ電ＩＴ（５ｏ） ！・よ０．
８３２ （Ｖ Ｊ となり、結局０１７８１Ｖ）もず
へ丁するものである。つまり、第１図に示すバイアス回
路は、頁間変動による出力電圧ＶＯＵＴ の変動が大
きいという問題がある。
ｙｏｕ丁（。）が１．０００ （Ｖ ：］ であるのに
交・ｊし、負荷電疏Ｉｔ、 が直汎電流源１２の出力
′電流Ｉ、の半分である５ ０ Ｃ／Ｉ Ａ ）流Ａま
た場合に、出力電圧ｖＯ電ＩＴ（５ｏ） ！・よ０．
８３２ （Ｖ Ｊ となり、結局０１７８１Ｖ）もず
へ丁するものである。つまり、第１図に示すバイアス回
路は、頁間変動による出力電圧ＶＯＵＴ の変動が大
きいという問題がある。
そこで、従来エリ負荷変動が大きい場合には、第２図に
示す、【うに、トランジスタＱＩ 、Ｑ２を組み合わ
せたバイアス回路が用いられている０この場合、トラン
ジスタＱ、／７）ベース＋ｉ流ＩＢＩと負荷電流ＩＬ
とが ｌ Ｂ、 ＜ Ｉｔ と考え、トランシフ、りＱｌのベース−エミッタ間電圧
、エミッタ電流及び逆方向飽第１」電流をそれぞれＶＩ
Ｌ！、 、 ｌＰ、 ｙ ＣＱ＋ どすると、出力電
圧ｖＯυＴ は、 ＶＯＵＴ 二ｖｎＦ、＋ 十ＩＦ：ＩＪとなる○そして
、トランジスタＱｌ、Ｑ２の−ｎｎミッタ接地泥流増幅
率・そλしそれβ４．β、とすると、 となる。ここでβ２が非當に大きいとすると、とンにり
、エミッタ電流ＩＥ、は負荷電、諦、１１．の影響を受
けなくなるものである０このため、上記（２）式で表わ
される出力電圧Ｖ Ｏ１１７もｊ）、荷電流１１、
に影響されｌｃくなるものである０ここで、第２図に壓
すバイアス回路におい°Ｃ１上記（３）式が成立するた
めには、トランジスタＱ２のエミッタ接地電流増幅率β
２が非常に太きいという条件が必要となる。すなわち、
第２図に示すバイアス回路の出力電圧ＶＯＵＴ が負
荷電流ＩＬ の変動に応じて変化する率は、トランジ
スタＱ２の電流増幅作用に大きく依存することになる。
示す、【うに、トランジスタＱＩ 、Ｑ２を組み合わ
せたバイアス回路が用いられている０この場合、トラン
ジスタＱ、／７）ベース＋ｉ流ＩＢＩと負荷電流ＩＬ
とが ｌ Ｂ、 ＜ Ｉｔ と考え、トランシフ、りＱｌのベース−エミッタ間電圧
、エミッタ電流及び逆方向飽第１」電流をそれぞれＶＩ
Ｌ！、 、 ｌＰ、 ｙ ＣＱ＋ どすると、出力電
圧ｖＯυＴ は、 ＶＯＵＴ 二ｖｎＦ、＋ 十ＩＦ：ＩＪとなる○そして
、トランジスタＱｌ、Ｑ２の−ｎｎミッタ接地泥流増幅
率・そλしそれβ４．β、とすると、 となる。ここでβ２が非當に大きいとすると、とンにり
、エミッタ電流ＩＥ、は負荷電、諦、１１．の影響を受
けなくなるものである０このため、上記（２）式で表わ
される出力電圧Ｖ Ｏ１１７もｊ）、荷電流１１、
に影響されｌｃくなるものである０ここで、第２図に壓
すバイアス回路におい°Ｃ１上記（３）式が成立するた
めには、トランジスタＱ２のエミッタ接地電流増幅率β
２が非常に太きいという条件が必要となる。すなわち、
第２図に示すバイアス回路の出力電圧ＶＯＵＴ が負
荷電流ＩＬ の変動に応じて変化する率は、トランジ
スタＱ２の電流増幅作用に大きく依存することになる。
ところで、トランジスタＱ２に電流増幅作用を持たせる
ためには、トランジスタＱ、のベース−エミッタ間を順
方向にバイアスする必要がある。このため、直流電圧８
１１の出力電圧Ｖｃｃは翫 Ｖｃ ｃ ａ：、 Ｖｏ ｎ ７ −ト Ｖ＋＋
Ｆ。
ためには、トランジスタＱ、のベース−エミッタ間を順
方向にバイアスする必要がある。このため、直流電圧８
１１の出力電圧Ｖｃｃは翫 Ｖｃ ｃ ａ：、 Ｖｏ ｎ ７ −ト Ｖ＋＋
Ｆ。
但し、””２ ： ）ランジスタＱ２（’）ペースエ
ミッタ間電圧 どする必要があり、電力消費ａ、が多いという問題があ
る。なお、この点に対し、第１図に示すバイアス回路の
直流踵圧源１１の出力電圧Ｖｃｃは Ｖｃｃ ≧ｖＯＵ丁 で↓いものである。
ミッタ間電圧 どする必要があり、電力消費ａ、が多いという問題があ
る。なお、この点に対し、第１図に示すバイアス回路の
直流踵圧源１１の出力電圧Ｖｃｃは Ｖｃｃ ≧ｖＯＵ丁 で↓いものである。
〔発明の目的〕
この発明は上記事情を考慮してなされたもので、低電圧
で動作可能で、しかも負荷電流の変動に対して出力電圧
の敦動弄の少ない極めて良好なバイアス回路を提供する
ことを目的どする。
で動作可能で、しかも負荷電流の変動に対して出力電圧
の敦動弄の少ない極めて良好なバイアス回路を提供する
ことを目的どする。
すなわち、この発明は、第１のトランジスタと、この第
１のトランジスタの一方及び他方の被制御電極に一方の
被制御電極及び側脚Ｖ！極がそれぞれ接続され他方の被
制宿ｊ電極が第１の基準電位点に接続された第２のトラ
ンジスタと、前記第１及び第２のトランジスタの各一方
の被制御電極同志の接続点と第２の基準電位点との間に
介在される第１の抵抗と、前記第１のトランジスタの他
方の被制御電極と制御電極との間に介在される第２の抵
抗と、前記第１のトランジスタの他方の被制卸電極、前
記第２のトランジスタの制御電極及び前記第２の抵抗の
共通接続点と前記第１の基準電位点との間に介在される
電流供給回路とを具備し、前記第１のトランジスタの制
御電極から出力を得るようにしてなることを特徴とする
ものである。
１のトランジスタの一方及び他方の被制御電極に一方の
被制御電極及び側脚Ｖ！極がそれぞれ接続され他方の被
制宿ｊ電極が第１の基準電位点に接続された第２のトラ
ンジスタと、前記第１及び第２のトランジスタの各一方
の被制御電極同志の接続点と第２の基準電位点との間に
介在される第１の抵抗と、前記第１のトランジスタの他
方の被制御電極と制御電極との間に介在される第２の抵
抗と、前記第１のトランジスタの他方の被制卸電極、前
記第２のトランジスタの制御電極及び前記第２の抵抗の
共通接続点と前記第１の基準電位点との間に介在される
電流供給回路とを具備し、前記第１のトランジスタの制
御電極から出力を得るようにしてなることを特徴とする
ものである。
以下、この発明の一実施例について図面を参照して詳細
に説明する０ｆ４ｒわち、第３図において、２１は直流
電所源で、その−（マイナス）端は接地され、」−（プ
ラス）端は直流電流び２２を介してＮＰＮ形のトランジ
スタＱ３のコレクタに接続されるとともｆｊ 、他のＮ
Ｐ Ｎ形のトランジスタＱ４のコレクタに接続されて
いる。
に説明する０ｆ４ｒわち、第３図において、２１は直流
電所源で、その−（マイナス）端は接地され、」−（プ
ラス）端は直流電流び２２を介してＮＰＮ形のトランジ
スタＱ３のコレクタに接続されるとともｆｊ 、他のＮ
Ｐ Ｎ形のトランジスタＱ４のコレクタに接続されて
いる。
これらトランジスタＱ！＝Ｑ＋のエミッタは互いに接続
され、そのエミッタ共通接続点は抵抗Ｒ２を介して接地
されてい２）（１ｆだ、上記トランジスタＱ、のコレク
タと１４１流電流源２２どの接条先点は、」二８己トラ
ンジスタ（ン、のベースに接続されるとともに、抵抗Ｒ
，を介してトランジスタＱ＝のペース（Ｃ長井光されて
いる。そして、１−記トランジスタＱ、のペースと抵抗
Ｒ８との接続点は、出力動子２３及び負荷回路２４を介
して接地されている。
され、そのエミッタ共通接続点は抵抗Ｒ２を介して接地
されてい２）（１ｆだ、上記トランジスタＱ、のコレク
タと１４１流電流源２２どの接条先点は、」二８己トラ
ンジスタ（ン、のベースに接続されるとともに、抵抗Ｒ
，を介してトランジスタＱ＝のペース（Ｃ長井光されて
いる。そして、１−記トランジスタＱ、のペースと抵抗
Ｒ８との接続点は、出力動子２３及び負荷回路２４を介
して接地されている。
上記の工うな梠成において、その出力電圧７００丁
を求める。この場合、解析を容易にするために、トラン
ジスタＱ３ 、Ｑイの各エミッタ接地電流増幅率β７．
βイは１１゛常に大きく、コレクタ電流ＩＣ３，ＩＣ４
（エミッタ電流”’３＋ＩＥ、 ）に対してペース電流
ＩＦＩｑ、 ＩＰ、は無視できるものとする。すなわち
、 工Ｃ３キＩ”３ ｒ Ｉ”４ 才”１とする。また、
ｐ荷ｉｔ流Ｉ１．に対しても各トランジスタＱｓ 、
Ｑ、ｓのベース電流Ｉ！Ｉ３ ＋ ＩＰ４は無視できる
程小さいと考える。さらに、トランジスタＱ３＝Ｑ４の
緒特性は完全に同一であるとする０そして、トランジス
タＱ、のペース−エミッタ間電圧ｆＶＲｗ、、 とす
ると、出力電圧ＶＯＴＪ丁 は、 ｖｏｕｒ ＝ ＶＩＩＦｓ＋（ＩＥ３ ＋ ＩＥ４ ）
Ｒ。
を求める。この場合、解析を容易にするために、トラン
ジスタＱ３ 、Ｑイの各エミッタ接地電流増幅率β７．
βイは１１゛常に大きく、コレクタ電流ＩＣ３，ＩＣ４
（エミッタ電流”’３＋ＩＥ、 ）に対してペース電流
ＩＦＩｑ、 ＩＰ、は無視できるものとする。すなわち
、 工Ｃ３キＩ”３ ｒ Ｉ”４ 才”１とする。また、
ｐ荷ｉｔ流Ｉ１．に対しても各トランジスタＱｓ 、
Ｑ、ｓのベース電流Ｉ！Ｉ３ ＋ ＩＰ４は無視できる
程小さいと考える。さらに、トランジスタＱ３＝Ｑ４の
緒特性は完全に同一であるとする０そして、トランジス
タＱ、のペース−エミッタ間電圧ｆＶＲｗ、、 とす
ると、出力電圧ＶＯＴＪ丁 は、 ｖｏｕｒ ＝ ＶＩＩＦｓ＋（ＩＥ３ ＋ ＩＥ４ ）
Ｒ。
となる。ここで、１”４／Ｉ 、 ３−にとし、上記１
白流電流源２２の出力電流を工、とすると、ＩＥ３ ：
＝ １２−１ｓ、 １、＝ ■ｃ（ｉ２− Ｉし ） となる。そして、トランジスタ。４色・ベース・−エミ
ッタ間電圧を■ｌＩ２４ とし、上記トランジスタＱ
、のベース−エミッタ間電圧ＶＢＫ３ との差電圧Δ
ｖｓＰ、を求めると、 ΔＶＢＩＩ ＝Ｖｎｐ：４− ＶＩＥ３＝ｖｔ ２ｎ
Ｋ＝１ｔ、Ｒ。
白流電流源２２の出力電流を工、とすると、ＩＥ３ ：
＝ １２−１ｓ、 １、＝ ■ｃ（ｉ２− Ｉし ） となる。そして、トランジスタ。４色・ベース・−エミ
ッタ間電圧を■ｌＩ２４ とし、上記トランジスタＱ
、のベース−エミッタ間電圧ＶＢＫ３ との差電圧Δ
ｖｓＰ、を求めると、 ΔＶＢＩＩ ＝Ｖｎｐ：４− ＶＩＥ３＝ｖｔ ２ｎ
Ｋ＝１ｔ、Ｒ。
となる。
ここで、トランジスタＱ、の逆方向飽和電流をＩ３Ｑ、
とすると、上記出カ電圧ＶＯＵＴ は、となる。
とすると、上記出カ電圧ＶＯＵＴ は、となる。
そして、上記（４）式において、Ｉｔ（Ｉ。
の場合、抵抗Ｒ３の値全適宜選定することにより、負荷
回路２４が接続さＪ’した場合の負荷時出力電圧Ｖｏυ
丁（すと、無負荷時（っ１すＩｔ ＝−（’１のときの
）出力電圧ＶＯＵＴ ・とを等しくするこ（０） とができる。すなわち、無負荷時出力電圧Ｖｏ ＩＩ
Ｔ （０）は、上記（４）式において、Ｉｔ ＝ Ｑを
代入することにエリ、 となる。そして、ｖＯＵＴ（ｏ）（リ として抵＝ｙ
ｏｕ丁 抗Ｒ８を求めると、 となる。ここで、Ｉ２ ”１００（／ＩＡ）、ＩＬ＝５
Ｑ（μＡ）。
回路２４が接続さＪ’した場合の負荷時出力電圧Ｖｏυ
丁（すと、無負荷時（っ１すＩｔ ＝−（’１のときの
）出力電圧ＶＯＵＴ ・とを等しくするこ（０） とができる。すなわち、無負荷時出力電圧Ｖｏ ＩＩ
Ｔ （０）は、上記（４）式において、Ｉｔ ＝ Ｑを
代入することにエリ、 となる。そして、ｖＯＵＴ（ｏ）（リ として抵＝ｙ
ｏｕ丁 抗Ｒ８を求めると、 となる。ここで、Ｉ２ ”１００（／ＩＡ）、ＩＬ＝５
Ｑ（μＡ）。
Ｒｘ ＝ １．５ （ＫΩ〕として、ＶＯＵＴ（０）
（’Ｊ＝ＶＯυ丁 となるための抵抗Ｒ８の値を、上記（５）式から算出す
ると、 となる。
（’Ｊ＝ＶＯυ丁 となるための抵抗Ｒ８の値を、上記（５）式から算出す
ると、 となる。
ここにおいて、先に第１図に示した従来のバイアス回路
で、 ＩＩ ＝１００ （＃Ａ 〕、 ｌ５ＤＩ ＝２．０３
Ｘ１０−”（μＡ 〕Ｒ１二３（ＫΩ〕 とした場合と、第３図に示す実施例で Ｉｔ ＝１００ （ｐ Ａ ） 、 Ｉ８Ｑ、 ＝２．
Ｑ３ｘ１０−’。〔μＡ〕Ｒｖ ＝ １．５ （ＫΩ〕
、Ｒ３二６１１（ρ〕とした場合とにおいて、負荷電流
ＩＬ を−９０（μＡ） 〜９０ （／ＩＡ ） （
Ｄ範囲でｉｏ［＃Ａ、］毎に変化させた場合の出力電圧
ＶＯＩＩＴ の値を、前記（１１式及び（４）代金用
いてＩＩ算した値を次表に示す０ この表から明「）かな、【うに、第１図に示す従来のバ
イアス回路では、Ｊ’、荷電＋１１１ＥＩＬ が−５
０（μＡ〕−５０（ｚｎＡ ）の範囲で出力電圧ＶＯＩ
Ｉ７が＋０．１６１（Ｖ） 〜０．１６８（Ｖ） の
範囲で変動しているのに対し、第３図に示す実施例Ｃは
出力電圧Ｖｏｕｒ が＋〇、００９ （Ｖ）〜−０，０
０３ＣＶ） （１）わずかな範囲しか変動していないも
のである。このため、従来のものに比して負荷電流！！
、の変動に対して出力電圧Ｖｏｕ丁 の変動が極めて
少なくなるものである。
で、 ＩＩ ＝１００ （＃Ａ 〕、 ｌ５ＤＩ ＝２．０３
Ｘ１０−”（μＡ 〕Ｒ１二３（ＫΩ〕 とした場合と、第３図に示す実施例で Ｉｔ ＝１００ （ｐ Ａ ） 、 Ｉ８Ｑ、 ＝２．
Ｑ３ｘ１０−’。〔μＡ〕Ｒｖ ＝ １．５ （ＫΩ〕
、Ｒ３二６１１（ρ〕とした場合とにおいて、負荷電流
ＩＬ を−９０（μＡ） 〜９０ （／ＩＡ ） （
Ｄ範囲でｉｏ［＃Ａ、］毎に変化させた場合の出力電圧
ＶＯＩＩＴ の値を、前記（１１式及び（４）代金用
いてＩＩ算した値を次表に示す０ この表から明「）かな、【うに、第１図に示す従来のバ
イアス回路では、Ｊ’、荷電＋１１１ＥＩＬ が−５
０（μＡ〕−５０（ｚｎＡ ）の範囲で出力電圧ＶＯＩ
Ｉ７が＋０．１６１（Ｖ） 〜０．１６８（Ｖ） の
範囲で変動しているのに対し、第３図に示す実施例Ｃは
出力電圧Ｖｏｕｒ が＋〇、００９ （Ｖ）〜−０，０
０３ＣＶ） （１）わずかな範囲しか変動していないも
のである。このため、従来のものに比して負荷電流！！
、の変動に対して出力電圧Ｖｏｕ丁 の変動が極めて
少なくなるものである。
次に、上記直流電圧源２ノの出力電圧Ｖｃｃの範囲を、
第２図に示す従来のバイアス回路の直流電圧源１ノの出
力電圧Ｖｃｃと比較する。すｔＩわち、第３図に示す実
施例の出力電圧ＶｃｃはｖＣｃ ≧ ＶＯＩＩＴ ＋
Ｉｌ、Ｒ。
第２図に示す従来のバイアス回路の直流電圧源１ノの出
力電圧Ｖｃｃと比較する。すｔＩわち、第３図に示す実
施例の出力電圧ＶｃｃはｖＣｃ ≧ ＶＯＩＩＴ ＋
Ｉｌ、Ｒ。
であり、第２図に示す従来のバイアス回路の直流電圧源
１１の出力電圧Ｖｃｃは、 但し、ｌ８Ｑ２：トランジスタＱ２の送方向飽和電流 となる。
１１の出力電圧Ｖｃｃは、 但し、ｌ８Ｑ２：トランジスタＱ２の送方向飽和電流 となる。
ココテ、ｖｏｏＴ＝ｌ （Ｖ〕、 Ｉｒ、＝ｓｏ ［／
’Ａ） ＋Ｒ，＝６１１［：Ω） Ｉ ｌ８Ｑ２ ＝２
．０３Ｘ１０−”（μＡ〕とすると、［窮３図に示す実
施例における直流電圧源２Ｊ ）最低出力電圧Ｖｃｃｌ
：ｔ、約ｔ、ｏ ａ １ （Ｖ ） となり、第２図
に示す従来のバイアス回路における直流電圧源１１の最
低出力電圧Ｖｃｃは約ｘ、６ｓ２〔Ｖ） となる０た
だし、ｉｆｆｆｆ流源流源１２２の電圧降下分は無視し
ている０すなわち、第３図１に示す実施例の方が従来の
ものに比して、直流電圧源２ノの最低出力電圧Ｖｃｃが
少なくて済むものである。
’Ａ） ＋Ｒ，＝６１１［：Ω） Ｉ ｌ８Ｑ２ ＝２
．０３Ｘ１０−”（μＡ〕とすると、［窮３図に示す実
施例における直流電圧源２Ｊ ）最低出力電圧Ｖｃｃｌ
：ｔ、約ｔ、ｏ ａ １ （Ｖ ） となり、第２図
に示す従来のバイアス回路における直流電圧源１１の最
低出力電圧Ｖｃｃは約ｘ、６ｓ２〔Ｖ） となる０た
だし、ｉｆｆｆｆ流源流源１２２の電圧降下分は無視し
ている０すなわち、第３図１に示す実施例の方が従来の
ものに比して、直流電圧源２ノの最低出力電圧Ｖｃｃが
少なくて済むものである。
したがって、上記実施例のような構成にぶれば、負荷電
流ＩＬ の変動に対して出力電圧ｖｏｕｔの変動が極
め”Ｃ少なく、かつ電力油費量も少なくて済むものであ
る。
流ＩＬ の変動に対して出力電圧ｖｏｕｔの変動が極
め”Ｃ少なく、かつ電力油費量も少なくて済むものであ
る。
ここで、第４図は上記実施例の変形例を示すもので、ト
ランジスタＱ ｓ ｒ Ｑ ４ ｋ ＰＮ ”形どし
た状態を示すものである。この場合、直流電圧源２ノ及
び直流電流源２２の極性を第３図と逆にすることにより
実現でき、上記実施例と同様な効：５）’：を得ること
ができるものである。また、上記実施例で１・１トラン
ジスタＱｓ 、Ｑ４ ｋ同一特性のものとして説明し
たが、例えばトランジスタＱ３に文Ｊしてトランジスタ
Ｑ４のエミッタ面積を変えたりして、必要に応じ又特性
に違いを持たせるようにすることもできる。さらに、第
３図に示す回路中に適宜抵抗等を介在させて各部の電圧
制御を行なうようにしＣも工いことはもちろんである。
ランジスタＱ ｓ ｒ Ｑ ４ ｋ ＰＮ ”形どし
た状態を示すものである。この場合、直流電圧源２ノ及
び直流電流源２２の極性を第３図と逆にすることにより
実現でき、上記実施例と同様な効：５）’：を得ること
ができるものである。また、上記実施例で１・１トラン
ジスタＱｓ 、Ｑ４ ｋ同一特性のものとして説明し
たが、例えばトランジスタＱ３に文Ｊしてトランジスタ
Ｑ４のエミッタ面積を変えたりして、必要に応じ又特性
に違いを持たせるようにすることもできる。さらに、第
３図に示す回路中に適宜抵抗等を介在させて各部の電圧
制御を行なうようにしＣも工いことはもちろんである。
また、第５図は−り記実施例をカレントミラー回路に応
用した一例を示すもので、トランジスタＱｌ＋乃至Ｑ
Ｉｎの各ベース電流の和が負荷電流ＩＬ となるもの
である。この場合、先に説明した工うに、負荷電流■ｒ
、 つまりトランジスタＱ３のベースＴＩＥ流の変動
に対して出力電圧ｖＯＬＩＴの変動が極めて少ないので
、各トランジスタＱ３ ｐ Ｑ４ ｒ Ｑ、ｌ乃至
Ｑｌｎのエミツタ接地１ａ流増幅率βに依存されること
が少ないすぐれた・カレ／トミラ−回路全実現すること
ができる。
用した一例を示すもので、トランジスタＱｌ＋乃至Ｑ
Ｉｎの各ベース電流の和が負荷電流ＩＬ となるもの
である。この場合、先に説明した工うに、負荷電流■ｒ
、 つまりトランジスタＱ３のベースＴＩＥ流の変動
に対して出力電圧ｖＯＬＩＴの変動が極めて少ないので
、各トランジスタＱ３ ｐ Ｑ４ ｒ Ｑ、ｌ乃至
Ｑｌｎのエミツタ接地１ａ流増幅率βに依存されること
が少ないすぐれた・カレ／トミラ−回路全実現すること
ができる。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨全逸脱しない範囲で神々変形して実施
することができる。
、この外その要旨全逸脱しない範囲で神々変形して実施
することができる。
したがって、以上詳述した２【うにこの発明によれば、
低電圧で動作可能で、しかも負荷電流の変動に対して出
力電圧の変動率の少ない極めて良好なバイアス回路を提
供することができる（
低電圧で動作可能で、しかも負荷電流の変動に対して出
力電圧の変動率の少ない極めて良好なバイアス回路を提
供することができる（
第１図及び第２図はそれぞれ従来のバイアス回路を示す
回路構成図、第３図はこの発明に係るバイアス回路の一
実施例を示す回路４５！成図、第４図及び第５図はそれ
ぞれ同実施例の変形例を示す回路Ｕ％ｌ、成因である。 １１・・・直流電圧源、１２・・・直θ１ｔ、電流源、
１３・・・出力端子、１４・・・負荷回路、２）・・直
流電圧源、２２・・・直流准流源、２３・・出力端子、
２４・・・負荷回路。 出島人代理人 弁理士 鈴 江 武 彦第１図
第２図 第３図 第４図 第５図
回路構成図、第３図はこの発明に係るバイアス回路の一
実施例を示す回路４５！成図、第４図及び第５図はそれ
ぞれ同実施例の変形例を示す回路Ｕ％ｌ、成因である。 １１・・・直流電圧源、１２・・・直θ１ｔ、電流源、
１３・・・出力端子、１４・・・負荷回路、２）・・直
流電圧源、２２・・・直流准流源、２３・・出力端子、
２４・・・負荷回路。 出島人代理人 弁理士 鈴 江 武 彦第１図
第２図 第３図 第４図 第５図
Claims (1)
- 第１のトランジスタと、この第１のトランジスタの一方
及び他方の被制御電極に一方の被制血１１！極及び制御
電極がそれぞれ接続され他方の被制御電極が第１の基準
電位点に接続された第２のトランジスタと、前記第１及
び第２のトランジスタの各一方の被制御電極同志の接続
点と第２の基準電位点との間に介在される第１の抵抗と
、前記第１のトランジスタの他方の被制御電極と制御電
極との間に介在される第２の抵抗と、前記第１ ｐ ）
ランジスタの他方の被制御電極、前記第２のトランジス
タの制御電極及び前記第２の抵抗の共通接続点と前記第
１の基準電位点との間に介在される電流供給回路とを具
備し、前記第１のトランジスタの制卸電極から出力を得
る工うにしてなることを特徴とする゛バイアス回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145737A JPS5934703A (ja) | 1982-08-23 | 1982-08-23 | バイアス回路 |
| EP83304803A EP0104752B1 (en) | 1982-08-23 | 1983-08-19 | A bias voltage supply circuit |
| DE8383304803T DE3369892D1 (en) | 1982-08-23 | 1983-08-19 | A bias voltage supply circuit |
| US06/525,706 US4571536A (en) | 1982-08-23 | 1983-08-23 | Semiconductor voltage supply circuit having constant output voltage characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145737A JPS5934703A (ja) | 1982-08-23 | 1982-08-23 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934703A true JPS5934703A (ja) | 1984-02-25 |
| JPH0225561B2 JPH0225561B2 (ja) | 1990-06-04 |
Family
ID=15391971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145737A Granted JPS5934703A (ja) | 1982-08-23 | 1982-08-23 | バイアス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4571536A (ja) |
| EP (1) | EP0104752B1 (ja) |
| JP (1) | JPS5934703A (ja) |
| DE (1) | DE3369892D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5934703A (ja) * | 1982-08-23 | 1984-02-25 | Toshiba Corp | バイアス回路 |
| DE3577952D1 (de) * | 1984-11-12 | 1990-06-28 | Matsushita Electric Ind Co Ltd | Geschwindigkeitsregelgeraet fuer einen gleichstrommotor. |
| US4945259A (en) * | 1988-11-10 | 1990-07-31 | Burr-Brown Corporation | Bias voltage generator and method |
| FR2639761B1 (fr) * | 1988-11-30 | 1996-03-01 | Thomson Csf | Alimentation regulee en tension, notamment pour tubes hyperfrequences |
| US5004971A (en) * | 1990-04-05 | 1991-04-02 | Gazelle Microcircuits, Inc. | Floating transistor switch |
| CN102856892B (zh) * | 2012-04-18 | 2016-03-30 | 张宏志 | 一种电源 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3809928A (en) * | 1962-09-07 | 1974-05-07 | Texas Instruments Inc | Integrated structure amplifier with thermal feedback |
| US3660694A (en) * | 1970-09-25 | 1972-05-02 | Gordon Eng Co | Current source |
| US4057789A (en) * | 1974-06-19 | 1977-11-08 | International Business Machines Corporation | Reference voltage source for memory cells |
| US3939434A (en) * | 1974-08-23 | 1976-02-17 | Tektronix, Inc. | Wideband DC current amplifier |
| US4059793A (en) * | 1976-08-16 | 1977-11-22 | Rca Corporation | Semiconductor circuits for generating reference potentials with predictable temperature coefficients |
| JPS5934703A (ja) * | 1982-08-23 | 1984-02-25 | Toshiba Corp | バイアス回路 |
-
1982
- 1982-08-23 JP JP57145737A patent/JPS5934703A/ja active Granted
-
1983
- 1983-08-19 DE DE8383304803T patent/DE3369892D1/de not_active Expired
- 1983-08-19 EP EP83304803A patent/EP0104752B1/en not_active Expired
- 1983-08-23 US US06/525,706 patent/US4571536A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0104752B1 (en) | 1987-02-25 |
| EP0104752A1 (en) | 1984-04-04 |
| DE3369892D1 (en) | 1987-04-02 |
| US4571536A (en) | 1986-02-18 |
| JPH0225561B2 (ja) | 1990-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995621A (ja) | 基準電圧回路 | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPS6222283B2 (ja) | ||
| JPS5934703A (ja) | バイアス回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS59135519A (ja) | 電流源回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JP3116593B2 (ja) | 増幅装置 | |
| JPS5835612A (ja) | 安定化電源回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPH0476714A (ja) | 定電圧発生回路 | |
| JPS5879312A (ja) | カレントミラ−回路 | |
| JPH0514571Y2 (ja) | ||
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0435775Y2 (ja) | ||
| JPS62133810A (ja) | 掛算回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS63309014A (ja) | 電圧−電流変換回路 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS63177214A (ja) | 基準電圧発生回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0358603A (ja) | 利得制御回路 |