JPWO2002031968A1 - 高周波増幅装置 - Google Patents
高周波増幅装置 Download PDFInfo
- Publication number
- JPWO2002031968A1 JPWO2002031968A1 JP2002535251A JP2002535251A JPWO2002031968A1 JP WO2002031968 A1 JPWO2002031968 A1 JP WO2002031968A1 JP 2002535251 A JP2002535251 A JP 2002535251A JP 2002535251 A JP2002535251 A JP 2002535251A JP WO2002031968 A1 JPWO2002031968 A1 JP WO2002031968A1
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- current
- base
- npn bipolar
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3215—To increase the output power or efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
抵抗１３，１４とＮＰＮバイポーラトランジスタ１２との間に、ＮＰＮバイポーラトランジスタ１２のコレクタ電流を基準電流とし、かつ、ＮＰＮバイポーラトランジスタ１１のコレクタ電流を決定するカレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２を備えた。このことによって、電圧降下ΔＶｂが０に近い値となるように、ＰＮＰバイポーラトランジスタ２１，２２のサイズ比Ａを設計することにより、高周波入力信号Ｐｉｎが増加してベース整流電流が発生した際にベース電圧Ｖｂの電圧降下ΔＶｂを抑圧し、結果として高出力、高効率を得ることができる。
Description
技術分野
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に用いられる高周波増幅装置に関するものである。
背景技術
一般にＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタを用いた高周波増幅器においては、高出力、高効率を得るためにベース電圧を定電圧で印加する定電圧バイアス回路が用いられる。定電流でベースバイアスを印加した場合には、高周波の入力電力が増加した場合に整流電流が発生すると定電流を維持するためにベース電圧が降下する。そのため、入力電力が大きくなると、Ｂ級動作に急速に近づくために飽和電力が小さくなり、高出力、高効率を得ることができない。一方、定電圧でベースバイアスを印加した場合には、ベース電圧は降下することはないため、バイアス級は変化せず、定電流バイアスの場合と比較して大きな飽和出力電力と高効率を得ることができる。したがって、入力電力が増加することによって、ベース電流が増加しても、ベース電圧が低下しないような定電圧バイアス回路が必要となる。
第１図は例えば「アナログＩＣの機能回路設計入門 回路シミュレータＳＰＩＣＥを用いたＩＣ設計法」（青木英彦著、ＣＱ出版社、１９９２年９月２０日発行、Ｐ７４）に示されたベース電流補償カレントミラー回路を定電圧バイアス回路に用いた場合の高周波増幅装置を示す回路図である。
図において、１はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタを増幅素子として用いた高周波増幅器、２はその高周波増幅器１にベースバイアス電圧を供給する定電圧バイアス回路である。
高周波増幅器１において、３はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ、４はそのＮＰＮバイポーラトランジスタ３のエミッタ端子に接続されたグランド、５は高周波信号入力端子、６は高周波信号出力端子、７はベースバイアス端子、８はコレクタバイアス端子である。
また、定電圧バイアス回路２において、１１は高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタであり、そのベース端子がベースバイアス端子７に接続され、そのエミッタ端子がグランド４に接続されたものである。１２はベース電流補償用のＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタであり、そのベース端子がＮＰＮバイポーラトランジスタ１１のコレクタ端子に接続され、そのエミッタ端子がＮＰＮバイポーラトランジスタ１１のベース端子に接続されたものである。１３はＮＰＮバイポーラトランジスタ１２のコレクタ端子と電源供給／電圧設定端子１５との間に接続された抵抗、１４はＮＰＮバイポーラトランジスタ１２のベース端子と電源供給／電圧設定端子１５との間に接続された抵抗である。
次に動作について説明する。
高周波信号Ｐｉｎは、高周波信号入力端子５より高周波増幅器１に入力され、高周波増幅器１で増幅された後、高周波信号出力端子６より出力される。高周波増幅器１のベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、定電圧バイアス回路２より供給され、高周波増幅器１のコレクタ電流Ｉｃｒｆおよびコレクタ電圧Ｖｃは、コレクタバイアス端子８より供給される。
定電圧バイアス回路２において、ベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、以下のように決定される。ここで、仮に、高周波増幅器１と共にカレントミラーを構成するＮＰＮバイポーラトランジスタ１１のサイズを１、高周波増幅器１のＮＰＮバイポーラトランジスタ３のサイズをＮ、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のサイズをＭとする。また、これら３つのＮＰＮバイポーラトランジスタ３，１１，１２は同じ構造のものであるとし、電流増幅率をβとする。さらに、接点電圧Ｖｒｅｆ、電流Ｉｒｅｆ、Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｃｄｃ２、Ｉｅｄｃ２、Ｉｂｄｃ２、Ｉｂｒｆ、Ｉｃｒｆ、抵抗Ｒｒｅｆを第１図に示すように定義する。
定電圧バイアス回路２の電源供給／電圧設定端子１５より電源電圧Ｖｐｃが印加された場合のカレントミラーの基準電流Ｉｒｅｆは、
で与えられる。この基準電流に対して、高周波増幅器１のＮＰＮバイポーラトランジスタ３のコレクタ電流Ｉｃｒｆは、
となる。その際に、高周波増幅器１のＮＰＮバイポーラトランジスタ３のベースバイアス電圧Ｖｂは、
に設定される。この際に流れるベース電流Ｉｂｒｆは次式となる。
このようにして、定電圧バイアス回路２の出力として、ベース電圧Ｖｂ、ベース電流Ｉｂを供給する。
従来の高周波増幅装置は、以上のように構成されているので、以下に示すように高周波入力信号Ｐｉｎが増加され、ベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂなる電圧降下分だけ低下してしまう。従って、高周波入力信号Ｐｉｎが増加した場合に、高周波増幅器１のバイアス級がＢ級に近づき、飽和出力電力、効率が低下するという課題がある。以下に、電圧降下ΔＶｂが発生する動作について説明する。
従来の技術において、高周波増幅器１の入力電力が増加し、ΔＩｂなるベース整流電流が発生し、結果として、定電圧バイアス回路２から出力されるベース電流ＩｂｒｆがΔＩｂだけ増加した場合について検討する。ベース電流ＩｂｒｆがΔＩｂだけ増加した場合に、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のエミッタ電流Ｉｅｄｃ２はΔＩｅｄｃ２だけ増加し、カレントミラーを構成するＮＰＮバイポーラトランジスタ１１のベース電流Ｉｂｄｃ１はΔＩｂｄｃ１だけ減少するとすると、これらの電流の変化量には次式の関係がある。
次に、カレントミラーを構成するＮＰＮバイポーラトランジスタ１１のベース電流Ｉｃｄｃ１の変化量ΔＩｃｄｃ１は、
となる。ここで、基準電流Ｉｒｅｆは、ほぼ一定であるとすると、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のベース電流Ｉｂｄｃ２の変化量ΔＩｂｄｃ２は、
となる。従って、ベース電流補償用のバイポーラトランジスタ１２のエミッタ電流Ｉｅｄｃ２の変化量ΔＩｅｄｃ２は、
となる。よって、
より、ΔＩｂｄｃ１は次式となる。
その際のカレントミラーを構成するＮＰＮバイポーラトランジスタ１１の電圧降下、すなわち出力電圧Ｖｂの電圧降下ΔＶｂは以下の式となる。
但し、ｎは補正係数、ｋはボルツマン係数、Ｔは絶対温度、ｑは電荷、Ｉｓは飽和電流である。
以上より、上述の従来の技術の高周波増幅装置においては、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂなる電圧降下を生じ、その結果として、高周波入力信号Ｐｉｎが増加した場合に、高周波増幅器１のバイアス級がＢ級に近づき、飽和出力電力、効率が低下するという課題があった。
この発明は上記のような課題を解決するためになされたもので、高周波入力信号が増加してベース整流電流が発生しても、高効率を維持することができる高周波増幅装置を得ることを目的とする。
発明の開示
この発明に係る高周波増幅装置は、第１および第２の抵抗と第３のＮＰＮバイポーラトランジスタとの間に、第３のＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、第２のＮＰＮバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタを備えたものである。
このことによって、カレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタのサイズ比を、電圧降下がちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号が増加してベース整流電流が発生した際にベース電圧の電圧降下を抑圧し、結果として高出力、高効率を得ることができる効果がある。
また、カレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタのサイズ比を可変することにより、高周波入力信号が増加してベース整流電流が発生した際にベース電圧を上昇させたり、一定にしたり、減少させたり、調整することができる効果がある。
この発明に係る高周波増幅装置は、第１および第２の抵抗と第３のＮＰＮバイポーラトランジスタとの間に、第３のＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、第２のＮＰＮバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第１および第２のＰＭＯＳトランジスタを備えたものである。
このことによって、カレントミラーを構成する第１および第２のＰＭＯＳトランジスタのサイズ比を、電圧降下がちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号が増加してベース整流電流が発生した際に、ベース電圧の電圧降下を抑圧し、結果として高出力、高効率を得ることができる効果がある。
また、カレントミラーを構成する第１および第２のＰＭＯＳトランジスタのサイズ比を可変することにより、高周波入力信号が増加してベース整流電流が発生した際に、ベース電圧を上昇させたり、一定にしたり、減少させたり、調整することができる効果がある。
発明を実施するための最良の形態
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
第２図はこの発明の実施の形態１による高周波増幅装置を示す回路図であり、図において、１はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタを増幅素子として用いた高周波増幅器、２はその高周波増幅器１にベースバイアス電圧を供給する定電圧バイアス回路である。
高周波増幅器１において、３はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ（第１のＮＰＮバイポーラトランジスタ）、４はそのＮＰＮバイポーラトランジスタ３のエミッタ端子に接続されたグランド、５は高周波信号入力端子、６は高周波信号出力端子、７はベースバイアス端子、８はコレクタバイアス端子である。
また、定電圧バイアス回路２において、１１は高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ（第２のＮＰＮバイポーラトランジスタ）であり、そのベース端子がベースバイアス端子７に接続され、そのエミッタ端子がグランド４に接続されたものである。１２はベース電流補償用のＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ（第３のＮＰＮバイポーラトランジスタ）であり、そのベース端子がＮＰＮバイポーラトランジスタ１１のコレクタ端子に接続され、そのエミッタ端子がＮＰＮバイポーラトランジスタ１１のベース端子に接続されたものである。
さらに、２０はＮＰＮバイポーラトランジスタ１２のコレクタ電流を基準電流とし、かつ、ＮＰＮバイポーラトランジスタ１１のコレクタ電流を決定するカレントミラー、２１，２２はそのカレントミラーを構成するＢＪＴ、ＨＢＴ等のＰＮＰバイポーラトランジスタ（第１および第２のＰＮＰバイポーラトランジスタ）であり、ＰＮＰバイポーラトランジスタ２１，２２のベース端子同士が接続され、かつ、ＰＮＰバイポーラトランジスタ２１のベース端子とコレクタ端子が共にＮＰＮバイポーラトランジスタ１２のコレクタ端子に接続され、ＰＮＰバイポーラトランジスタ２２のコレクタ端子は、ＮＰＮバイポーラトランジスタ１２のベース端子に接続されたものである。
１３はＰＮＰバイポーラトランジスタ２１のエミッタ端子と電源供給／電圧設定端子１５との間に接続された抵抗（第１の抵抗）、１４はＰＮＰバイポーラトランジスタ２２のエミッタ端子と電源供給／電圧設定端子１５との間に接続された抵抗（第２の抵抗）、４１はＰＮＰバイポーラトランジスタ２２のコレクタ端子と電源供給／電圧設定端子１５との間に接続された抵抗、４２は抵抗４１で構成された起動回路である。
次に動作について説明する。
高周波信号Ｐｉｎは、高周波信号入力端子５より高周波増幅器１に入力され、その高周波増幅器１で増幅された後、高周波信号出力端子６より出力される。ベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、定電圧ベースバイアス回路２より供給され、コレクタ電流Ｉｃｒｆおよびコレクタ電圧Ｖｃはコレクタバイアス端子８より供給される。
定電圧バイアス回路２においてベース電圧Ｖｂおよびベース電流Ｉｂｒｆは以下のように決定される。ここで、仮に、高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＮＰＮバイポーラトランジスタ１１のサイズを１、高周波増幅器１のＮＰＮバイポーラトランジスタ３のサイズをＮ、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のサイズをＭとする。また、これら３つのＮＰＮバイポーラトランジスタ３，１１，１２は同じ構造のものであるとし、電流増幅率をβとする。さらに、カレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２のサイズ比を第２図に示すように１：Ａとし、電流増幅率をβ２とする。さらに、接点電圧Ｖｒｅｆ、電流Ｉｒｅｆ、Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｃｄｃ２、Ｉｅｄｃ２、Ｉｂｄｃ２、Ｉｂｒｆ、Ｉｃｒｆ、抵抗Ｒｒｅｆを第２図に示すように定義する。
定電圧バイアス回路２の電源供給／電圧設定端子１５より電源電圧Ｖｐｃが印加された場合のＮＰＮバイポーラトランジスタ３，１１からなるカレントミラーの基準電流Ｉｒｅｆは、ＰＮＰバイポーラトランジスタ２２のベース−エミッタ間電圧をＶｂｐｎｐとすると、
で与えられる。この基準電流Ｉｒｅｆに対して、高周波増幅器１のＮＰＮバイポーラトランジスタ３のコレクタ電流Ｉｃｒｆは、
となる。その際に、高周波増幅器１のＮＰＮバイポーラトランジスタ３のベースバイアス電圧Ｖｂは、
に設定される。この際に流れるベース電流Ｉｂｒｆは次式となる。
このようにして、定電圧バイアス回路２の出力として、ベース電圧Ｖｂ、ベース電流Ｉｂを供給する。なお、電源供給／電圧設定端子１５より、抵抗４１で構成される起動回路４２を介して、ＮＰＮバイポーラトランジスタ１１のコレクタ端子とＰＮＰバイポーラトランジスタ２２のコレクタ端子とを接続した点へ起動電圧が供給されることにより、定電圧バイアス回路２は起動する。
第２図において、高周波増幅器１の入力電力が増加し、ΔＩｂなるベース整流電流が発生し、結果として、定電圧ベースバイアス回路２から出力されるベース電流ＩｂｒｆがΔＩｂだけ増加した場合について検討する。ベース電流ＩｂｒｆがΔＩｂだけ増加した場合の各電流の変化量は以下の関係となる。
これより、
よって、
一方、
その際のカレントミラーを構成するＮＰＮバイポーラトランジスタ１１の電圧降下、すなわち出力電圧Ｖｂの電圧降下ΔＶｂは以下の式となる。
但し、ｎは補正係数、ｋは絶対温度、Ｔはボルツマン係数、ｑは電荷、Ｉｓは飽和電流である。
従って、一般的にはβ２＋２＜Ａ・β２・βとなるので、ΔＶｂ＞０となる。
以上により、この発明に係わる実施の形態１による高周波増幅装置においては、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ電圧が上昇する。その結果として、高周波入力信号Ｐｉｎが増加した場合に高周波増幅器１のバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができる。
また、第２図の高周波増幅器１のベースバイアス端子７と定電圧バイアス回路２の間に、一般的にはアイソレーションのために抵抗を挿入する場合が多いが、その場合には、抵抗の値によっては、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂを上昇させたり、一定にしたり、減少させたり、調整することが可能となる。また、カレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２のサイズ比Ａを調整することにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂを上昇させたり、一定にしたり、減少させたり、調整することができる。
ただし、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ上昇させた場合には、ベース電圧Ｖｂが増加することにより、高周波増幅器１に流れるベース電流Ｉｂがさらに増加し、それにより、さらにベース電圧Ｖｂが増加するという繰り返しにより発散する可能性がある。そのため、ベースバイアス端子７と定電圧バイアス回路２との間に、一般的に挿入するアイソレーション抵抗、カレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２のサイズ比Ａを、電圧降下ΔＶｂがちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂの電圧降下を抑圧し、結果として高出力、高効率を得ることができる。
実施の形態２．
第３図はこの発明の実施の形態２による高周波増幅装置を示す回路図であり、図において、３０はＮＰＮバイポーラトランジスタ１２のコレクタ電流を基準電流とし、かつ、ＮＰＮバイポーラトランジスタ１１のコレクタ電流を決定するカレントミラー、３１，３２はそのカレントミラーを構成するＰＭＯＳトランジスタ（第１および第２のＰＭＯＳトランジスタ）であり、ＰＭＯＳトランジスタ３１，３２のゲート端子同士が接続され、かつ、ＰＭＯＳトランジスタ３１のゲート端子とドレイン端子が共にＮＰＮバイポーラトランジスタ１２のコレクタ端子に接続され、ＰＭＯＳトランジスタ３２のドレイン端子は、ＮＰＮバイポーラトランジスタ１２のベース端子に接続されたものである。
なお、抵抗（第１の抵抗）１３は、ＰＭＯＳトランジスタ３１のソース端子と電源供給／電圧設定端子１５との間に接続され、抵抗（第２の抵抗）１４は、ＰＭＯＳトランジスタ３２のソース端子と電源供給／電圧設定端子１５との間に接続され、抵抗４１は、ＰＭＯＳトランジスタ３２のドレイン端子と電源供給／電圧設定端子１５との間に接続されたものである。また、起動回路４２は抵抗４１によって構成される。
次に動作について説明する。
高周波信号Ｐｉｎは、高周波信号入力端子５より高周波増幅器１に入力され、その高周波増幅器１で増幅された後、高周波信号出力端子６より出力される。ベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、定電圧バイアス回路２より供給され、コレクタ電流Ｉｃｒｆおよびコレクタ電圧Ｖｃはコレクタバイアス端子８より供給される。
定電圧バイアス回路２においてベース電圧Ｖｂおよびベース電流Ｉｂｒｆは以下のように決定される。ここで、仮に、高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＮＰＮバイポーラトランジスタ１１のサイズを１、高周波増幅器１のＮＰＮバイポーラトランジスタ３のサイズをＮ、ベース電流補償用のＮＰＮバイポーラトランジスタ１１のサイズをＭとする。また、これら３つのＮＰＮバイポーラトランジスタ３，１１，１２は同じ構造のものであるとし、電流増幅率をβとする。さらに、カレントミラー３０を構成するＰＭＯＳトランジスタ３１，３２のサイズ比を第３図に示すように１：Ｂとする。さらに、接点電圧Ｖｒｅｆ、電流Ｉｒｅｆ、Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｃｄｃ２、Ｉｅｄｃ２、Ｉｂｄｃ２、Ｉｂｒｆ、Ｉｃｒｆ、抵抗Ｒｒｅｆを第３図に示すように定義する。
定電圧バイアス回路２の電源供給／電圧設定端子１５より電源電圧Ｖｐｃが印加された場合のＮＰＮバイポーラトランジスタ３，１１からなるカレントミラーの基準電流Ｉｒｅｆは、ＰＭＯＳトランジスタ３２のゲート−ソース間電圧をＶｇｓとすると、
で与えられる。この基準電流Ｉｒｅｆに対して、高周波増幅器１のＮＰＮバイポーラトランジスタ３のコレクタ電流Ｉｃｒｆは、
となる。その際に、高周波増幅器１のＮＰＮバイポーラトランジスタ３のベースバイアス電圧Ｖｂは、
に設定される。この際に流れるベース電流Ｉｂｒｆは次式となる。
このようにして、定電圧バイアス回路２の出力として、ベース電圧Ｖｂ、ベース電流Ｉｂを供給する。なお、電源供給／電圧設定端子１５より、抵抗４１で構成される起動回路４２を介して、ＮＰＮバイポーラトランジスタ１１のコレクタ端子とＰＭＯＳトランジスタ３２のドレイン端子とを接続した点へ起動電圧が供給されることにより、定電圧バイアス回路２は起動する。
第３図において高周波増幅器１の入力電力が増加し、ΔＩｂなるベース整流電流が発生し、結果として、定電圧バイアス回路２から出力されるベース電流ＩｂｒｆがΔＩｂだけ増加した場合について検討する。ベース電流ＩｂｒｆがΔＩｂだけ増加した場合の各電流の変化量は以下の関係となる。
これより、
よって、
一方、
よって、
その際のカレントミラーを構成するＮＰＮバイポーラトランジスタ１１の電圧降下、すなわち出力電圧Ｖｂの電圧降下ΔＶｂは以下の式となる。
従って、Ｂ＞１とすれば、ΔＶｂ＞０となり、Ｂ＝１ならば、ΔＶｂ＝０、Ｂ＜１ならば、ΔＶｂ＜１となる。
以上により、この発明に係わる実施の形態２による高周波増幅装置においては、カレントミラー３０のＰＭＯＳトランジスタ３１，３２のサイズ比をＢ＞１とすることで、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ電圧が上昇させることができる。その結果として、高周波入力信号Ｐｉｎが増加した場合に高周波増幅器１のバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができる。
また、カレントミラー２０のＰＭＯＳトランジスタ３１，３２のサイズ比をＢ＝１とすることで、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂの電圧降下を０とすることができる。結果として、高周波入力信号Ｐｉｎが増加した場合に高周波増幅器１のバイアス級を一定とすることができ、飽和出力電力、効率を増加することができる。
このように、カレントミラー３０のＰＭＯＳトランジスタ３１，３２のサイズ比Ｂだけを変えることにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂを増加することも、一定にすることも、減少させることもでき、調整することができる。
また、第３図の高周波増幅器１のベースバイアス端子７と定電圧バイアス回路２との間に、一般的にはアイソレーションのために抵抗を挿入する場合が多い。その場合にも、抵抗による電圧降下分を補償するだけ、カレントミラー３０のＰＭＯＳトランジスタ３１，３２のサイズ比Ｂを大きくすることにより、上述で述べた特性を全て実現することが可能である。
但し、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ電圧が上昇させた場合には、ベース電圧Ｖｂが増加することにより、高周波増幅器１に流れるベース電流Ｉｂがさらに増加し、それにより、さらにベース電圧Ｖｂが増加するという繰り返しにより発散する可能性がある。
そのため、高周波増幅器１のベースバイアス端子７と定電圧バイアス回路２との間に、一般的に挿入するアイソレーション抵抗とカレントミラー３０を構成するＰＭＯＳトランジスタ３１，３２のサイズ比Ｂを、電圧降下ΔＶｂがちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際にベース電圧Ｖｂの電圧降下ΔＶｂを抑圧し、結果として高出力、高効率を得ることができる。
産業上の利用可能性
以上のように、この発明に係る高周波増幅装置は、カレントミラーを構成するトランジスタのサイズ比を調整することにより、高周波入力信号が増加しベース整流電流が発生した際にベース電圧を調整することができ、衛星通信、地上マイクロ波通信、移動体通信等に用いるのに適している。
【図面の簡単な説明】
第１図は従来の高周波増幅装置を示す回路図である。
第２図はこの発明の実施の形態１による高周波増幅装置を示す回路図である。
第３図はこの発明の実施の形態２による高周波増幅装置を示す回路図である。
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に用いられる高周波増幅装置に関するものである。
背景技術
一般にＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタを用いた高周波増幅器においては、高出力、高効率を得るためにベース電圧を定電圧で印加する定電圧バイアス回路が用いられる。定電流でベースバイアスを印加した場合には、高周波の入力電力が増加した場合に整流電流が発生すると定電流を維持するためにベース電圧が降下する。そのため、入力電力が大きくなると、Ｂ級動作に急速に近づくために飽和電力が小さくなり、高出力、高効率を得ることができない。一方、定電圧でベースバイアスを印加した場合には、ベース電圧は降下することはないため、バイアス級は変化せず、定電流バイアスの場合と比較して大きな飽和出力電力と高効率を得ることができる。したがって、入力電力が増加することによって、ベース電流が増加しても、ベース電圧が低下しないような定電圧バイアス回路が必要となる。
第１図は例えば「アナログＩＣの機能回路設計入門 回路シミュレータＳＰＩＣＥを用いたＩＣ設計法」（青木英彦著、ＣＱ出版社、１９９２年９月２０日発行、Ｐ７４）に示されたベース電流補償カレントミラー回路を定電圧バイアス回路に用いた場合の高周波増幅装置を示す回路図である。
図において、１はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタを増幅素子として用いた高周波増幅器、２はその高周波増幅器１にベースバイアス電圧を供給する定電圧バイアス回路である。
高周波増幅器１において、３はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ、４はそのＮＰＮバイポーラトランジスタ３のエミッタ端子に接続されたグランド、５は高周波信号入力端子、６は高周波信号出力端子、７はベースバイアス端子、８はコレクタバイアス端子である。
また、定電圧バイアス回路２において、１１は高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタであり、そのベース端子がベースバイアス端子７に接続され、そのエミッタ端子がグランド４に接続されたものである。１２はベース電流補償用のＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタであり、そのベース端子がＮＰＮバイポーラトランジスタ１１のコレクタ端子に接続され、そのエミッタ端子がＮＰＮバイポーラトランジスタ１１のベース端子に接続されたものである。１３はＮＰＮバイポーラトランジスタ１２のコレクタ端子と電源供給／電圧設定端子１５との間に接続された抵抗、１４はＮＰＮバイポーラトランジスタ１２のベース端子と電源供給／電圧設定端子１５との間に接続された抵抗である。
次に動作について説明する。
高周波信号Ｐｉｎは、高周波信号入力端子５より高周波増幅器１に入力され、高周波増幅器１で増幅された後、高周波信号出力端子６より出力される。高周波増幅器１のベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、定電圧バイアス回路２より供給され、高周波増幅器１のコレクタ電流Ｉｃｒｆおよびコレクタ電圧Ｖｃは、コレクタバイアス端子８より供給される。
定電圧バイアス回路２において、ベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、以下のように決定される。ここで、仮に、高周波増幅器１と共にカレントミラーを構成するＮＰＮバイポーラトランジスタ１１のサイズを１、高周波増幅器１のＮＰＮバイポーラトランジスタ３のサイズをＮ、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のサイズをＭとする。また、これら３つのＮＰＮバイポーラトランジスタ３，１１，１２は同じ構造のものであるとし、電流増幅率をβとする。さらに、接点電圧Ｖｒｅｆ、電流Ｉｒｅｆ、Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｃｄｃ２、Ｉｅｄｃ２、Ｉｂｄｃ２、Ｉｂｒｆ、Ｉｃｒｆ、抵抗Ｒｒｅｆを第１図に示すように定義する。
定電圧バイアス回路２の電源供給／電圧設定端子１５より電源電圧Ｖｐｃが印加された場合のカレントミラーの基準電流Ｉｒｅｆは、
従来の高周波増幅装置は、以上のように構成されているので、以下に示すように高周波入力信号Ｐｉｎが増加され、ベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂなる電圧降下分だけ低下してしまう。従って、高周波入力信号Ｐｉｎが増加した場合に、高周波増幅器１のバイアス級がＢ級に近づき、飽和出力電力、効率が低下するという課題がある。以下に、電圧降下ΔＶｂが発生する動作について説明する。
従来の技術において、高周波増幅器１の入力電力が増加し、ΔＩｂなるベース整流電流が発生し、結果として、定電圧バイアス回路２から出力されるベース電流ＩｂｒｆがΔＩｂだけ増加した場合について検討する。ベース電流ＩｂｒｆがΔＩｂだけ増加した場合に、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のエミッタ電流Ｉｅｄｃ２はΔＩｅｄｃ２だけ増加し、カレントミラーを構成するＮＰＮバイポーラトランジスタ１１のベース電流Ｉｂｄｃ１はΔＩｂｄｃ１だけ減少するとすると、これらの電流の変化量には次式の関係がある。
以上より、上述の従来の技術の高周波増幅装置においては、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂなる電圧降下を生じ、その結果として、高周波入力信号Ｐｉｎが増加した場合に、高周波増幅器１のバイアス級がＢ級に近づき、飽和出力電力、効率が低下するという課題があった。
この発明は上記のような課題を解決するためになされたもので、高周波入力信号が増加してベース整流電流が発生しても、高効率を維持することができる高周波増幅装置を得ることを目的とする。
発明の開示
この発明に係る高周波増幅装置は、第１および第２の抵抗と第３のＮＰＮバイポーラトランジスタとの間に、第３のＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、第２のＮＰＮバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタを備えたものである。
このことによって、カレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタのサイズ比を、電圧降下がちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号が増加してベース整流電流が発生した際にベース電圧の電圧降下を抑圧し、結果として高出力、高効率を得ることができる効果がある。
また、カレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタのサイズ比を可変することにより、高周波入力信号が増加してベース整流電流が発生した際にベース電圧を上昇させたり、一定にしたり、減少させたり、調整することができる効果がある。
この発明に係る高周波増幅装置は、第１および第２の抵抗と第３のＮＰＮバイポーラトランジスタとの間に、第３のＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、第２のＮＰＮバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第１および第２のＰＭＯＳトランジスタを備えたものである。
このことによって、カレントミラーを構成する第１および第２のＰＭＯＳトランジスタのサイズ比を、電圧降下がちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号が増加してベース整流電流が発生した際に、ベース電圧の電圧降下を抑圧し、結果として高出力、高効率を得ることができる効果がある。
また、カレントミラーを構成する第１および第２のＰＭＯＳトランジスタのサイズ比を可変することにより、高周波入力信号が増加してベース整流電流が発生した際に、ベース電圧を上昇させたり、一定にしたり、減少させたり、調整することができる効果がある。
発明を実施するための最良の形態
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
第２図はこの発明の実施の形態１による高周波増幅装置を示す回路図であり、図において、１はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタを増幅素子として用いた高周波増幅器、２はその高周波増幅器１にベースバイアス電圧を供給する定電圧バイアス回路である。
高周波増幅器１において、３はＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ（第１のＮＰＮバイポーラトランジスタ）、４はそのＮＰＮバイポーラトランジスタ３のエミッタ端子に接続されたグランド、５は高周波信号入力端子、６は高周波信号出力端子、７はベースバイアス端子、８はコレクタバイアス端子である。
また、定電圧バイアス回路２において、１１は高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ（第２のＮＰＮバイポーラトランジスタ）であり、そのベース端子がベースバイアス端子７に接続され、そのエミッタ端子がグランド４に接続されたものである。１２はベース電流補償用のＢＪＴ、ＨＢＴ等のＮＰＮバイポーラトランジスタ（第３のＮＰＮバイポーラトランジスタ）であり、そのベース端子がＮＰＮバイポーラトランジスタ１１のコレクタ端子に接続され、そのエミッタ端子がＮＰＮバイポーラトランジスタ１１のベース端子に接続されたものである。
さらに、２０はＮＰＮバイポーラトランジスタ１２のコレクタ電流を基準電流とし、かつ、ＮＰＮバイポーラトランジスタ１１のコレクタ電流を決定するカレントミラー、２１，２２はそのカレントミラーを構成するＢＪＴ、ＨＢＴ等のＰＮＰバイポーラトランジスタ（第１および第２のＰＮＰバイポーラトランジスタ）であり、ＰＮＰバイポーラトランジスタ２１，２２のベース端子同士が接続され、かつ、ＰＮＰバイポーラトランジスタ２１のベース端子とコレクタ端子が共にＮＰＮバイポーラトランジスタ１２のコレクタ端子に接続され、ＰＮＰバイポーラトランジスタ２２のコレクタ端子は、ＮＰＮバイポーラトランジスタ１２のベース端子に接続されたものである。
１３はＰＮＰバイポーラトランジスタ２１のエミッタ端子と電源供給／電圧設定端子１５との間に接続された抵抗（第１の抵抗）、１４はＰＮＰバイポーラトランジスタ２２のエミッタ端子と電源供給／電圧設定端子１５との間に接続された抵抗（第２の抵抗）、４１はＰＮＰバイポーラトランジスタ２２のコレクタ端子と電源供給／電圧設定端子１５との間に接続された抵抗、４２は抵抗４１で構成された起動回路である。
次に動作について説明する。
高周波信号Ｐｉｎは、高周波信号入力端子５より高周波増幅器１に入力され、その高周波増幅器１で増幅された後、高周波信号出力端子６より出力される。ベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、定電圧ベースバイアス回路２より供給され、コレクタ電流Ｉｃｒｆおよびコレクタ電圧Ｖｃはコレクタバイアス端子８より供給される。
定電圧バイアス回路２においてベース電圧Ｖｂおよびベース電流Ｉｂｒｆは以下のように決定される。ここで、仮に、高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＮＰＮバイポーラトランジスタ１１のサイズを１、高周波増幅器１のＮＰＮバイポーラトランジスタ３のサイズをＮ、ベース電流補償用のＮＰＮバイポーラトランジスタ１２のサイズをＭとする。また、これら３つのＮＰＮバイポーラトランジスタ３，１１，１２は同じ構造のものであるとし、電流増幅率をβとする。さらに、カレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２のサイズ比を第２図に示すように１：Ａとし、電流増幅率をβ２とする。さらに、接点電圧Ｖｒｅｆ、電流Ｉｒｅｆ、Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｃｄｃ２、Ｉｅｄｃ２、Ｉｂｄｃ２、Ｉｂｒｆ、Ｉｃｒｆ、抵抗Ｒｒｅｆを第２図に示すように定義する。
定電圧バイアス回路２の電源供給／電圧設定端子１５より電源電圧Ｖｐｃが印加された場合のＮＰＮバイポーラトランジスタ３，１１からなるカレントミラーの基準電流Ｉｒｅｆは、ＰＮＰバイポーラトランジスタ２２のベース−エミッタ間電圧をＶｂｐｎｐとすると、
第２図において、高周波増幅器１の入力電力が増加し、ΔＩｂなるベース整流電流が発生し、結果として、定電圧ベースバイアス回路２から出力されるベース電流ＩｂｒｆがΔＩｂだけ増加した場合について検討する。ベース電流ＩｂｒｆがΔＩｂだけ増加した場合の各電流の変化量は以下の関係となる。
従って、一般的にはβ２＋２＜Ａ・β２・βとなるので、ΔＶｂ＞０となる。
以上により、この発明に係わる実施の形態１による高周波増幅装置においては、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ電圧が上昇する。その結果として、高周波入力信号Ｐｉｎが増加した場合に高周波増幅器１のバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができる。
また、第２図の高周波増幅器１のベースバイアス端子７と定電圧バイアス回路２の間に、一般的にはアイソレーションのために抵抗を挿入する場合が多いが、その場合には、抵抗の値によっては、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂを上昇させたり、一定にしたり、減少させたり、調整することが可能となる。また、カレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２のサイズ比Ａを調整することにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂを上昇させたり、一定にしたり、減少させたり、調整することができる。
ただし、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ上昇させた場合には、ベース電圧Ｖｂが増加することにより、高周波増幅器１に流れるベース電流Ｉｂがさらに増加し、それにより、さらにベース電圧Ｖｂが増加するという繰り返しにより発散する可能性がある。そのため、ベースバイアス端子７と定電圧バイアス回路２との間に、一般的に挿入するアイソレーション抵抗、カレントミラー２０を構成するＰＮＰバイポーラトランジスタ２１，２２のサイズ比Ａを、電圧降下ΔＶｂがちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂの電圧降下を抑圧し、結果として高出力、高効率を得ることができる。
実施の形態２．
第３図はこの発明の実施の形態２による高周波増幅装置を示す回路図であり、図において、３０はＮＰＮバイポーラトランジスタ１２のコレクタ電流を基準電流とし、かつ、ＮＰＮバイポーラトランジスタ１１のコレクタ電流を決定するカレントミラー、３１，３２はそのカレントミラーを構成するＰＭＯＳトランジスタ（第１および第２のＰＭＯＳトランジスタ）であり、ＰＭＯＳトランジスタ３１，３２のゲート端子同士が接続され、かつ、ＰＭＯＳトランジスタ３１のゲート端子とドレイン端子が共にＮＰＮバイポーラトランジスタ１２のコレクタ端子に接続され、ＰＭＯＳトランジスタ３２のドレイン端子は、ＮＰＮバイポーラトランジスタ１２のベース端子に接続されたものである。
なお、抵抗（第１の抵抗）１３は、ＰＭＯＳトランジスタ３１のソース端子と電源供給／電圧設定端子１５との間に接続され、抵抗（第２の抵抗）１４は、ＰＭＯＳトランジスタ３２のソース端子と電源供給／電圧設定端子１５との間に接続され、抵抗４１は、ＰＭＯＳトランジスタ３２のドレイン端子と電源供給／電圧設定端子１５との間に接続されたものである。また、起動回路４２は抵抗４１によって構成される。
次に動作について説明する。
高周波信号Ｐｉｎは、高周波信号入力端子５より高周波増幅器１に入力され、その高周波増幅器１で増幅された後、高周波信号出力端子６より出力される。ベース電圧Ｖｂおよびベース電流Ｉｂｒｆは、定電圧バイアス回路２より供給され、コレクタ電流Ｉｃｒｆおよびコレクタ電圧Ｖｃはコレクタバイアス端子８より供給される。
定電圧バイアス回路２においてベース電圧Ｖｂおよびベース電流Ｉｂｒｆは以下のように決定される。ここで、仮に、高周波増幅器１のＮＰＮバイポーラトランジスタ３と共にカレントミラーを構成するＮＰＮバイポーラトランジスタ１１のサイズを１、高周波増幅器１のＮＰＮバイポーラトランジスタ３のサイズをＮ、ベース電流補償用のＮＰＮバイポーラトランジスタ１１のサイズをＭとする。また、これら３つのＮＰＮバイポーラトランジスタ３，１１，１２は同じ構造のものであるとし、電流増幅率をβとする。さらに、カレントミラー３０を構成するＰＭＯＳトランジスタ３１，３２のサイズ比を第３図に示すように１：Ｂとする。さらに、接点電圧Ｖｒｅｆ、電流Ｉｒｅｆ、Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｃｄｃ２、Ｉｅｄｃ２、Ｉｂｄｃ２、Ｉｂｒｆ、Ｉｃｒｆ、抵抗Ｒｒｅｆを第３図に示すように定義する。
定電圧バイアス回路２の電源供給／電圧設定端子１５より電源電圧Ｖｐｃが印加された場合のＮＰＮバイポーラトランジスタ３，１１からなるカレントミラーの基準電流Ｉｒｅｆは、ＰＭＯＳトランジスタ３２のゲート−ソース間電圧をＶｇｓとすると、
第３図において高周波増幅器１の入力電力が増加し、ΔＩｂなるベース整流電流が発生し、結果として、定電圧バイアス回路２から出力されるベース電流ＩｂｒｆがΔＩｂだけ増加した場合について検討する。ベース電流ＩｂｒｆがΔＩｂだけ増加した場合の各電流の変化量は以下の関係となる。
以上により、この発明に係わる実施の形態２による高周波増幅装置においては、カレントミラー３０のＰＭＯＳトランジスタ３１，３２のサイズ比をＢ＞１とすることで、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ電圧が上昇させることができる。その結果として、高周波入力信号Ｐｉｎが増加した場合に高周波増幅器１のバイアス級がＡ級に近づき、飽和出力電力、効率を増加することができる。
また、カレントミラー２０のＰＭＯＳトランジスタ３１，３２のサイズ比をＢ＝１とすることで、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂの電圧降下を０とすることができる。結果として、高周波入力信号Ｐｉｎが増加した場合に高周波増幅器１のバイアス級を一定とすることができ、飽和出力電力、効率を増加することができる。
このように、カレントミラー３０のＰＭＯＳトランジスタ３１，３２のサイズ比Ｂだけを変えることにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧Ｖｂを増加することも、一定にすることも、減少させることもでき、調整することができる。
また、第３図の高周波増幅器１のベースバイアス端子７と定電圧バイアス回路２との間に、一般的にはアイソレーションのために抵抗を挿入する場合が多い。その場合にも、抵抗による電圧降下分を補償するだけ、カレントミラー３０のＰＭＯＳトランジスタ３１，３２のサイズ比Ｂを大きくすることにより、上述で述べた特性を全て実現することが可能である。
但し、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際に、ベース電圧ＶｂがΔＶｂだけ電圧が上昇させた場合には、ベース電圧Ｖｂが増加することにより、高周波増幅器１に流れるベース電流Ｉｂがさらに増加し、それにより、さらにベース電圧Ｖｂが増加するという繰り返しにより発散する可能性がある。
そのため、高周波増幅器１のベースバイアス端子７と定電圧バイアス回路２との間に、一般的に挿入するアイソレーション抵抗とカレントミラー３０を構成するＰＭＯＳトランジスタ３１，３２のサイズ比Ｂを、電圧降下ΔＶｂがちょうど０もしくは限りなく０に近い値となるように設計することにより、高周波入力信号Ｐｉｎが増加してベース整流電流ΔＩｂが発生した際にベース電圧Ｖｂの電圧降下ΔＶｂを抑圧し、結果として高出力、高効率を得ることができる。
産業上の利用可能性
以上のように、この発明に係る高周波増幅装置は、カレントミラーを構成するトランジスタのサイズ比を調整することにより、高周波入力信号が増加しベース整流電流が発生した際にベース電圧を調整することができ、衛星通信、地上マイクロ波通信、移動体通信等に用いるのに適している。
【図面の簡単な説明】
第１図は従来の高周波増幅装置を示す回路図である。
第２図はこの発明の実施の形態１による高周波増幅装置を示す回路図である。
第３図はこの発明の実施の形態２による高周波増幅装置を示す回路図である。
Claims (2)
- 第１のＮＰＮバイポーラトランジスタを増幅素子とした高周波増幅器と、上記高周波増幅器にベースバイアス電圧を供給する定電圧バイアス回路とを備えた高周波増幅装置において、上記定電圧バイアス回路は、上記第１のＮＰＮバイポーラトランジスタと共にカレントミラーを構成する第２のＮＰＮバイポーラトランジスタと、上記カレントミラーのベース電流を補償する第３のＮＰＮバイポーラトランジスタと、上記第３のＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、上記第２のＮＰＮバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第１および第２のＰＮＰバイポーラトランジスタと、上記第１および第２のＰＮＰバイポーラトランジスタのコレクタ端子と電源供給／電圧設定端子との間に挿入された第１および第２の抵抗とを備えたことを特徴とする高周波増幅装置。
- 第１のＮＰＮバイポーラトランジスタを増幅素子とした高周波増幅器と、上記高周波増幅器にベースバイアス電圧を供給する定電圧バイアス回路とを備えた高周波増幅装置において、上記定電圧バイアス回路は、上記第１のＮＰＮバイポーラトランジスタと共にカレントミラーを構成する第２のＮＰＮバイポーラトランジスタと、上記カレントミラーのベース電流を補償する第３のＮＰＮバイポーラトランジスタと、上記第３のＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とし、かつ、上記第２のＮＰＮバイポーラトランジスタのコレクタ電流を決定するカレントミラーを構成する第１および第２のＰＭＯＳトランジスタと、上記第１および第２のＰＭＯＳトランジスタのソース端子と電源供給／電圧設定端子との間に挿入された第１および第２の抵抗とを備えたことを特徴とする高周波増幅装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2000/007085 WO2002031968A1 (en) | 2000-10-12 | 2000-10-12 | High-frequency amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002031968A1 true JPWO2002031968A1 (ja) | 2004-02-26 |
| JP4083573B2 JP4083573B2 (ja) | 2008-04-30 |
Family
ID=11736583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002535251A Expired - Lifetime JP4083573B2 (ja) | 2000-10-12 | 2000-10-12 | 高周波増幅装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6750720B1 (ja) |
| EP (1) | EP1326328B1 (ja) |
| JP (1) | JP4083573B2 (ja) |
| KR (1) | KR100490819B1 (ja) |
| CN (1) | CN1205741C (ja) |
| DE (1) | DE60025376T2 (ja) |
| WO (1) | WO2002031968A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100521511C (zh) * | 2002-12-09 | 2009-07-29 | Nxp股份有限公司 | 具有扩展威尔逊电流镜自偏置提升电路的放大器电路 |
| JP4672320B2 (ja) * | 2004-09-24 | 2011-04-20 | 三菱電機株式会社 | 高周波増幅装置 |
| JP2006304178A (ja) * | 2005-04-25 | 2006-11-02 | New Japan Radio Co Ltd | 電力増幅器 |
| EP1855379B1 (en) * | 2006-05-12 | 2011-02-09 | STMicroelectronics Srl | Output power control of an RF amplifier |
| US8854140B2 (en) * | 2012-12-19 | 2014-10-07 | Raytheon Company | Current mirror with saturated semiconductor resistor |
| CN109416916B (zh) | 2016-06-29 | 2022-09-27 | 美光科技公司 | 电压产生电路 |
| US10249348B2 (en) | 2017-07-28 | 2019-04-02 | Micron Technology, Inc. | Apparatuses and methods for generating a voltage in a memory |
| CN112532191B (zh) * | 2021-02-10 | 2021-05-14 | 广州慧智微电子有限公司 | 一种功率放大器的功率检测电路及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01168473A (ja) | 1987-12-24 | 1989-07-03 | Canon Inc | 画像記録装置 |
| JP3098451B2 (ja) | 1997-04-25 | 2000-10-16 | 山形日本電気株式会社 | 増幅回路 |
| JP3125723B2 (ja) | 1997-08-18 | 2001-01-22 | 日本電気株式会社 | エミッタ接地増幅回路用バイアス回路 |
| US6137347A (en) | 1998-11-04 | 2000-10-24 | Motorola, Ltd. | Mid supply reference generator |
| US6417734B1 (en) * | 2000-06-26 | 2002-07-09 | Koninklijke Philips Electronics N.V. | High-frequency amplifier circuit with negative impedance cancellation |
| US6486739B1 (en) * | 2001-11-08 | 2002-11-26 | Koninklijke Philips Electronics N.V. | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme |
-
2000
- 2000-10-12 US US10/149,390 patent/US6750720B1/en not_active Expired - Fee Related
- 2000-10-12 KR KR10-2002-7007434A patent/KR100490819B1/ko not_active IP Right Cessation
- 2000-10-12 CN CNB008170614A patent/CN1205741C/zh not_active Expired - Fee Related
- 2000-10-12 WO PCT/JP2000/007085 patent/WO2002031968A1/ja active IP Right Grant
- 2000-10-12 DE DE60025376T patent/DE60025376T2/de not_active Expired - Fee Related
- 2000-10-12 JP JP2002535251A patent/JP4083573B2/ja not_active Expired - Lifetime
- 2000-10-12 EP EP00966443A patent/EP1326328B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100490819B1 (ko) | 2005-05-24 |
| WO2002031968A1 (en) | 2002-04-18 |
| JP4083573B2 (ja) | 2008-04-30 |
| EP1326328A4 (en) | 2005-02-09 |
| EP1326328A1 (en) | 2003-07-09 |
| CN1409892A (zh) | 2003-04-09 |
| KR20020067541A (ko) | 2002-08-22 |
| DE60025376T2 (de) | 2006-09-28 |
| DE60025376D1 (de) | 2006-03-30 |
| US6750720B1 (en) | 2004-06-15 |
| CN1205741C (zh) | 2005-06-08 |
| EP1326328B1 (en) | 2006-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8222955B2 (en) | Compensated bandgap | |
| EP0942524A2 (en) | Radio frequency amplifiers | |
| KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US6541949B2 (en) | Current source with low temperature dependence | |
| JP4083573B2 (ja) | 高周波増幅装置 | |
| US4678947A (en) | Simulated transistor/diode | |
| US6380723B1 (en) | Method and system for generating a low voltage reference | |
| US7372317B1 (en) | PTATn bias cell for improved temperature performance | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| US7345526B2 (en) | Linear-in-decibel current generators | |
| US20050200418A1 (en) | Temperature compensating circuit | |
| EP1242853A1 (en) | Electronic circuit | |
| US6292056B1 (en) | Differential amplifier with adjustable common mode output voltage | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4439745A (en) | Amplifier circuit | |
| JP2004072250A (ja) | 高周波増幅器 | |
| US6535059B2 (en) | Amplifier circuit | |
| US6741119B1 (en) | Biasing circuitry for generating bias current insensitive to process, temperature and supply voltage variations | |
| JPH11261500A (ja) | 低電圧動作可能なｒｓｓｉ回路 | |
| US6407615B2 (en) | Temperature compensation circuit and method of compensating | |
| JP3906188B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP2727389B2 (ja) | 温度特性補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071101 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071101 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4083573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |