WO2002031968A1 - High-frequency amplifier - Google Patents

High-frequency amplifier Download PDF

Info

Publication number
WO2002031968A1
WO2002031968A1 PCT/JP2000/007085 JP0007085W WO0231968A1 WO 2002031968 A1 WO2002031968 A1 WO 2002031968A1 JP 0007085 W JP0007085 W JP 0007085W WO 0231968 A1 WO0231968 A1 WO 0231968A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
bipolar transistor
voltage
base
npn bipolar
Prior art date
Application number
PCT/JP2000/007085
Other languages
English (en)
French (fr)
Inventor
Kazutomi Mori
Shintarou Shinjo
Hiroyuki Joba
Yoshinori Takahashi
Yukio Ikeda
Tadashi Takagi
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to EP00966443A priority Critical patent/EP1326328B1/en
Priority to DE60025376T priority patent/DE60025376T2/de
Priority to KR10-2002-7007434A priority patent/KR100490819B1/ko
Priority to PCT/JP2000/007085 priority patent/WO2002031968A1/ja
Priority to CNB008170614A priority patent/CN1205741C/zh
Priority to JP2002535251A priority patent/JP4083573B2/ja
Priority to US10/149,390 priority patent/US6750720B1/en
Publication of WO2002031968A1 publication Critical patent/WO2002031968A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215To increase the output power or efficiency

Definitions

  • the present invention relates to a high-frequency amplifier used for satellite communication, terrestrial microwave communication, mobile communication, and the like.
  • a constant voltage bias circuit that applies a base voltage at a constant voltage is used to obtain high output and high efficiency.
  • a base bias is applied at a constant current, if a rectified current occurs when the high-frequency input power increases, the pace voltage drops to maintain the constant current. For this reason, when the input power increases, the saturation power decreases due to the rapid approach to class II operation, and high output and high efficiency cannot be obtained.
  • the pace voltage does not drop, so that the bias class does not change, and a larger saturation output power and higher efficiency are obtained as compared with the case of the constant current bias. Can be. Therefore, a constant voltage bias circuit is required so that the base voltage does not decrease even if the base current increases due to an increase in the input power.
  • Figure 1 shows, for example, “Introduction to Functional Circuit Design of Analog ICs, IC Simulation Method Using Circuit Simulator SPIC II” (Hidehiko Aoki, CQ Publishing Company, published September 20, 1992, ⁇ 74 2) is a circuit diagram showing a high-frequency amplifying device when one circuit of the base current compensation current mirror shown in 2) is used for a constant voltage bias circuit.
  • 1 is a high-frequency amplifier using an NPN bipolar transistor such as a BJT or HBT as an amplifying element
  • 2 is a constant voltage bias circuit for supplying the high-frequency amplifier 1 with a spice voltage.
  • 3 is an NPN bipolar transistor such as a BJT or HBT
  • 4 is a ground connected to the emitter terminal of the NPN bipolar transistor 3
  • 5 is a high-frequency signal input terminal
  • 6 is a high-frequency signal output terminal.
  • 7 is a base bias terminal
  • 8 is a collector bias terminal.
  • reference numeral 11 denotes an NPN bipolar transistor such as a BJT or HBT which constitutes a current mirror together with the NPN bipolar transistor 3 of the high-frequency amplifier 1, and its base terminal is a base spiral. It is connected to terminal 7, and its emitter terminal is connected to ground 4.
  • Reference numeral 1 denotes a bipolar transistor such as a BJT or HBT for base current compensation, the base terminal of which is connected to the collector terminal of the bipolar transistor 11 and the emitter terminal thereof is connected to the bipolar transistor. It is connected to the base terminal of bipolar transistor 11.
  • 13 is a resistor connected between the collector terminal of bipolar transistor 12 and the power supply and voltage setting terminal 15.14 is a resistor connected between the base terminal of bipolar transistor 12 and the power supply terminal. This is a resistor connected between the voltage setting terminals 15 and 15.
  • the high-frequency signal Pin is input from the high-frequency signal input terminal 5 to the high-frequency amplifier 1, amplified by the high-frequency amplifier 1, and then output from the high-frequency signal output terminal 6.
  • the base voltage Vb and the pace current I brf of the high frequency amplifier 1 are supplied from the constant voltage bias circuit 2, and the collector current I crf and the collector voltage V c of the high frequency amplifier 1 are supplied from the collector bias terminal 8.
  • base voltage Vb and base current Ibrf are determined as follows.
  • the size of the NPN bipolar transistor 11 constituting the current mirror together with the high-frequency amplifier 1 is 1
  • the size of the NPN bipolar transistor 3 of the high-frequency amplifier 1 is N
  • the size of the NPN bipolar transistor 3 is N.
  • M be the size of the NPN bipolar transistor 12. Further, it is assumed that these three NPN bipolar transistors 3, 11, 12 have the same structure, and the current amplification factor is?. Further, a contact voltage V ref, a current I ref, I cdcl, I bdcl, ledc 2, I edc 2 I bdc 2, I brf, I crf, and a resistance R ref are defined as shown in FIG.
  • the collector current I crf of the N PN bipolar transistor of the high-frequency amplifier 1 is
  • V b (Vp c-I r e fR r e f) / 2
  • the base voltage Vb and the pace current Ib are supplied as the outputs of the constant voltage bias circuit 2.
  • the conventional high-frequency amplifier is configured as described above, As shown, when the high-frequency input signal Pin is increased and the base rectified current ⁇ Ib is generated, the base voltage Vb is reduced by a voltage drop of A Vb. Therefore, when the high-frequency input signal Pin increases, the bias class of the high-frequency amplifier 1 approaches the class B, and the saturation output power and the efficiency are reduced.
  • the operation in which the voltage drop AVb occurs will be described.
  • the input power of the high-frequency amplifier 1 increases, and A lb or a base rectified current is generated.
  • the constant voltage bias circuit 2 Let us consider the case where the base current I brf output from A increases by A lb.
  • a I b A I e d c 2 + A I b d c l
  • ⁇ I bdc1 is given by the following equation.
  • AIbdcl AIb
  • the voltage drop A Vb of the output voltage V b is ing the following equation.
  • n is a correction coefficient
  • k is a Boltzmann coefficient
  • T is an absolute temperature
  • q is a charge
  • Is is a saturation current
  • the present invention has been made in order to solve the above-described problems, and to provide a high-frequency amplifier capable of maintaining high efficiency even when a high-frequency input signal increases and a pace rectification current is generated. With the goal. Disclosure of the invention
  • the high-frequency amplifier according to the present invention includes a first and a second resistor and a third N
  • the first and second power mirrors which constitute a power mirror between the PN bipolar transistor and the collector current of the third NPN bipolar transistor and determine the collector current of the second NPN bipolar transistor. It has a PNP bipolar transistor.
  • the size ratio of the first and second PNP bipolar transistors constituting the current mirror it is possible to increase the base voltage when a high-frequency input signal increases and a pace rectification current occurs.
  • the effect is that it can be adjusted to a constant, reduced, or adjusted.
  • the high frequency amplifying device is characterized in that a collector current of a third NPN bipolar transistor is used as a reference current between the first and second resistors and the third NPN bipolar transistor, and a second NPN It has first and second PMOS transistors that constitute a power mirror that determines the collector current of a bipolar transistor.
  • the size ratio of the first and second PMOS transistors forming the current mirror is designed so that the voltage drop becomes zero or infinitely close to zero.
  • a voltage drop of a pace voltage is suppressed, and as a result, high output and high efficiency can be obtained.
  • the base voltage is increased when the high-frequency input signal increases and base rectification current occurs. Or to keep it constant There is an effect that can be reduced and adjusted.
  • FIG. 1 is a circuit diagram showing a conventional high-frequency amplifier.
  • FIG. 2 is a circuit diagram showing a high-frequency amplifier according to Embodiment 1 of the present invention.
  • FIG. 3 is a circuit diagram showing a high-frequency amplifier according to Embodiment 2 of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 2 is a circuit diagram showing a high-frequency amplifier according to Embodiment 1 of the present invention.
  • 1 is a high-frequency amplifier using an NPN bipolar transistor such as a BJT or HBT as an amplifying element
  • 2 is a high-frequency amplifier.
  • This is a constant voltage bias circuit that supplies a base bias voltage to the high frequency amplifier 1.
  • 3 is an NPN bipolar transistor (first NPN bipolar transistor) such as a BJT or HBT
  • 4 is a ground connected to the emitter terminal of the NPN bipolar transistor 3
  • 5 is a high-frequency signal input terminal.
  • Reference numeral 6 denotes a high-frequency signal output terminal
  • 7 denotes a base bias terminal
  • 8 denotes a collector bias terminal.
  • reference numeral 11 denotes an NPN bipolar transistor (second NPN bipolar transistor) such as a BJT or HBT which constitutes a current mirror together with the NPN bipolar transistor 3 of the high-frequency amplifier 1.
  • Base terminal is connected to pace bias terminal 7.
  • the emitter terminal is connected to ground 4.
  • Reference numeral 2 denotes an NPN bipolar transistor (third NPN bipolar transistor) such as a BJT or HBT for base current compensation, the base terminal of which is connected to the collector terminal of the NPN bipolar transistor 11 and its emitter. ⁇
  • the evening terminal is connected to the base terminal of NPN bipolar transistor 11.
  • reference numeral 20 denotes a current mirror which determines the collector current of the NPN bipolar transistor 11 using the collector current of the NPN bipolar transistor 12 as a reference current
  • reference numerals 21 and 22 which constitute the current mirror of the BJT and HBT PNP bipolar transistors (first and second PNP bipolar transistors)
  • the base terminals of PNP bipolar transistors 21 and 22 are connected to each other
  • the PNP bipolar transistors 21 Both the negative terminal and the collector terminal are connected to the collector terminal of the NPN bipolar transistor 12 and the collector terminal of the PNP bipolar transistor 22 is connected to the base terminal of the NPN bipolar transistor 12 .
  • 13 is a resistor (first resistor) connected between the emitter terminal of the PNP bipolar transistor 21 and the power supply / voltage setting terminal 15, and 14 is an emitter of the PNP bipolar transistor 22.
  • a resistor (second resistor) connected between the terminal and the power supply / voltage setting terminal 15 (second resistor), 41 is between the collector terminal of the PNP bipolar transistor 22 and the power supply voltage setting terminal 15
  • the connected resistor, 42 is an activation circuit composed of the resistor 41.
  • the high-frequency signal Pin is input from the high-frequency signal input terminal 5 to the high-frequency amplifier 1, amplified by the high-frequency amplifier 1, and then output from the high-frequency signal output terminal 6.
  • the base voltage Vb and the base current I brf are —Supplied from the bias circuit 2, the collector current I crf and the collector voltage V c are supplied from the collector bias terminal 8.
  • the base voltage Vb and the base current Ibrf are determined as follows.
  • the size of the NPN bipolar transistor 11 constituting the current mirror together with the NPN bipolar transistor 3 of the high-frequency amplifier 1 is 1
  • the size of the NPN bipolar transistor 3 of the high-frequency amplifier 1 is N
  • the pace current compensation is M
  • M the size of the NPN Bipo for La Transis evening 12
  • these three NPN bipolar transistors 3, 11, 12 have the same structure, and the current amplification factor is / ?.
  • the size ratio of the PNP bipolar transistors 21 and 22 constituting the current mirror 20 is 1: A as shown in FIG. 2, and the current amplification factor is /? 2.
  • the contact voltage V ref, the current I ref, I cdcl, I bdcl, I cdc 2, I edc 2, I bdc 2, I brf, I crf and the resistance R ref are defined as shown in FIG.
  • the reference current I ref of the current mirror consisting of the NPN bipolar transistors 3 and 11 when the power supply voltage V pc is applied from the power supply / voltage setting terminal 15 of the constant voltage bias circuit 2 is the PNP bipolar transistor. Transistor Evening 2 When the pace-emitter voltage is Vb p np,
  • I r e f (V p c-2-Vb -Vb p np) / R r e f
  • V b (V p c-I r e f-R r e f -V b p n p) / 2
  • the base voltage Vb and the pace current Ib are supplied as the outputs of the constant voltage bias circuit 2.
  • the collector terminal of the NPN bipolar transistor 11 and the collector terminal of the PNP bipolar transistor 22 are connected to the power supply / voltage setting terminal 15 via the starter circuit 42 composed of the resistor 41.
  • the constant voltage bias circuit 2 starts.
  • a I b A I e d c 2 + A I b d c l
  • AI bdc 2 AI ref-AI cdcl ⁇ 2
  • AIbdc2 -AIbdcl
  • a I b A I e d c 2 + A I b d c
  • is a correction coefficient
  • k is an absolute temperature
  • T is a Bollmann coefficient
  • q is a charge
  • Is is a saturation current
  • the high-frequency amplifier according to Embodiment 1 of the present invention when the high-frequency input signal Pin increases and the pace rectification current ⁇ Ib occurs, the base voltage Vb is reduced by only AVb. To rise. As a result, when the high-frequency input signal Pin increases, the bias class of the high-frequency amplifier 1 approaches the class A, and the saturation output power and the efficiency can be increased.
  • a resistor is generally inserted between the base bias terminal 7 of the high-frequency amplifier 1 of FIG. 2 and the constant-voltage bias circuit 2 for isolation.
  • the base voltage Vb can be increased, made constant, decreased, or adjusted.
  • the size ratio A of the PNP bipolar transistors 21 and 22 constituting the current mirror 20 the high-frequency input signal Pin increases and the base rectification current ⁇ Ib is generated.
  • the base voltage V b can be increased, made constant, decreased, or adjusted
  • FIG. 3 is a circuit diagram showing a high-frequency amplifier according to a second embodiment of the present invention.
  • reference numeral 30 denotes a collector current of the NPN bipolar transistor 12 as a reference current
  • reference numeral 30 denotes a collector current of the NPN bipolar transistor 11.
  • Current mirrors 31 and 32 which determine the collector current, are PMOS transistors (first and second PMOS transistors) constituting the current mirror, and the gates of the PMOS transistors 31 and 32 are the same.
  • the gate terminals and the drain terminal of the PMOS transistor 31 are both connected to the collector terminal of the NPN bipolar transistor 12 and the drain terminal of the PMOS transistor 32 is an NPN bipolar transistor. It is connected to the base terminal of Rungis 12
  • the resistor (first resistor) 13 is connected between the source terminal of the PMOS transistor 31 and the power supply Z voltage setting terminal 15, and the resistor (second resistor) 14 is
  • the resistor 41 is connected between the source terminal of the PMOS transistor 32 and the power supply / voltage setting terminal 15, and the resistor 41 is connected between the drain terminal of the PMOS transistor 32 and the power supply / voltage setting terminal 15. Connected between Things.
  • the starting circuit 42 is constituted by the resistor 41.
  • the high-frequency signal Pin is input from the high-frequency signal input terminal 5 to the high-frequency amplifier 1, amplified by the high-frequency amplifier 1, and then output from the high-frequency signal output terminal 6.
  • the base voltage Vb and the base current I brf are supplied from the constant voltage bias circuit 2, and the collector current Icrf and the collector voltage Vc are supplied from the collector bias terminal 8.
  • the base voltage Vb and the base current I brf are determined as follows.
  • the size of the NPN bipolar transistor 11 constituting the current mirror together with the NPN bipolar transistor 3 of the high-frequency amplifier 1 is 1
  • the size of the NPN bipolar transistor 3 of the high-frequency amplifier 1 is N
  • the base current compensation is M
  • M the size of the NPN bipolar transistor Transistor evening 11
  • these three NPN bipolar transistors 3, 11 and 12 have the same structure, and the current gain is / ?.
  • the size ratio of the PMSO transistors 31 and 32 constituting the current mirror 30 is set to 1: B as shown in FIG.
  • a contact voltage Vref, a current Iref, Icdcl, Ibdc1, Icdc2, Iedc2, Ibdc2, Ibrf, Icrf, and a resistor Rref are defined as shown in FIG.
  • the reference current I ref of the current mirror consisting of NPN bipolar transistors 3 and 11 when the power supply voltage V pc is applied from the power supply / voltage setting terminal 15 of the constant voltage bias circuit 2 is PMO. Assuming that the gate-to-source voltage of S transistor 32 is Vgs,
  • I r e f (Vp c— 2-V b-V g s) / R r e f
  • the collector current I crf of the NPN bipolar transistor 3 of the high-frequency amplifier 1 is Becomes At that time, the pace bias voltage V b of the ⁇ ⁇ ⁇ bipolar transistor 3 of the high-frequency amplifier 1 becomes
  • V b (Vp c-I r e f-R r e f -Vg s) / 2
  • the base voltage Vb and the base current Ib are supplied as outputs of the constant voltage bias circuit 2.
  • the collector terminal of the NPN bipolar transistor 11 and the drain terminal of the PMOS transistor 32 are connected to the power supply / voltage setting terminal 15 via the start circuit 42 composed of the resistor 41.
  • the constant voltage bias circuit 2 is activated by supplying the activation voltage to the point where is connected.
  • a I b A I e d c 2 + A I b d c l
  • a I b d c 2 A I r e f -A I c d c l
  • AI bdc 2 AI ref-AI cdcl
  • AIbdc2 ⁇ Ibdcl
  • the high-frequency amplifier by setting the size ratio of the PMOS transistors 31 and 32 of the current mirror 30 to B> 1, the high-frequency input When the signal Pin increases and the base rectified current ⁇ Ib is generated, the pace voltage Vb can be increased by ⁇ Vb. As a result, when the high-frequency input signal Pin increases, the bias class of the high-frequency amplifier 1 approaches the class A, and the saturation output power and the efficiency can be increased.
  • the high-frequency input signal Pin increased and the base rectification current ⁇ Ib was generated. At this time, the voltage drop of the base voltage Vb can be made zero. As a result, when the high-frequency input signal Pin increases, the bias class of the high-frequency amplifier 1 can be kept constant, and the saturation output power and the efficiency can be increased.
  • the base voltage Vb can be increased, kept constant, decreased, and adjusted.
  • a resistor is often inserted between the pace bias terminal 7 of the high-frequency amplifier 1 of FIG. 3 and the constant voltage bias circuit 2 for isolation.
  • the size ratio B of the PMOS transistors 31 and 32 of the current mirror 30 simply by compensating for the voltage drop due to the resistance, it is possible to realize all the characteristics described above. It is possible.
  • the high-frequency input signal Pin increases and the pace rectification current ⁇ Ib occurs. Then, if the base voltage Vb is increased by AVb, the base voltage Vb is increased, so that the pace current lb flowing to the high-frequency amplifier 1 is further increased. It may diverge due to the repetition of increasing voltage Vb.
  • the isolation resistor to be generally inserted and the PMOS transistors 31, 32 constituting the power mirror 30 are connected.
  • the size ratio B such that the voltage drop ⁇ Vb is exactly 0 or as close to 0 as possible, the high-frequency input signal Pin increases and the base rectification current ⁇ Ib occurs.
  • the voltage drop AVb of the source voltage Vb is suppressed, and as a result, high output and high efficiency can be obtained.
  • the high-frequency amplifier according to the present invention adjusts the base voltage when the high-frequency input signal increases and a base rectified current is generated by adjusting the size ratio of the transistors constituting the current mirror. It is suitable for satellite communication, terrestrial microwave communication, mobile communication, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

明 細 書 高周波増幅装置 技術分野
この発明は、 衛星通信、 地上マイクロ波通信、 移動体通信等に用いら れる高周波増幅装置に関するものである。 背景技術
一般に B J T、 Η Β Τ等の Ν Ρ Νバイポーラ トランジスタを用いた高 周波増幅器においては、 高出力、 高効率を得るためにべ一ス電圧を定電 圧で印加する定電圧バイァス回路が用いられる。 定電流でベースバイァ スを印加した場合には、 高周波の入力電力が増加した場合に整流電流が 発生すると定電流を維持するためにペース電圧が降下する。 そのため、 入力電力が大きくなると、 Β級動作に急速に近づくために飽和電力が小 さくなり、 高出力、 高効率を得ることができない。 一方、 定電圧でベー スパイァスを印加した場合には、 ペース電圧は降下することはないため 、 バイアス級は変化せず、 定電流バイアスの場合と比較して大きな飽和 出力電力と髙効率を得ることができる。 したがって、 入力電力が増加す ることによって、 ベース電流が増加しても、 ベース電圧が低下しないよ うな定電圧バイァス回路が必要となる。
第 1図は例えば 「アナログ I Cの機能回路設計入門 回路シミュレ一 夕 S P I C Εを用いた I C設計法」 (青木英彦著、 C Q出版社、 1 9 9 2年 9月 2 0 日発行、 Ρ 7 4 ) に示されたベース電流補償カレン トミラ 一回路を定電圧バイァス回路に用いた場合の高周波増幅装置を示す回路 図である。 図において、 1は B J T、 HB T等の NPNバイポーラ トランジスタ を増幅素子として用いた高周波増幅器、 2はその高周波増幅器 1にべ一 スパイァス鼋圧を供給する定電圧バイァス回路である。
高周波増幅器 1において、 3は B J T、 H B T等の N P Nバイポーラ トランジスタ、 4はその N P Nバイポーラ トランジスタ 3のエミ ヅ夕端 子に接続されたグラン ド、 5は高周波信号入力端子、 6は高周波信号出 力端子、 7はべ一スバイアス端子、 8はコレクタバイアス端子である。
また、 定電圧バイアス回路 2において、 1 1は高周波増幅器 1の NP Nバイポーラ トランジスタ 3と共にカレン ト ミラ一を構成する B J T、 HB T等の NPNバイポーラ トランジスタであり、 そのべ一ス端子がベ 一スパイァス端子 7に接続され、 そのエミ ヅ夕端子がグランド 4に接続 されたものである。 1 2はベース電流補償用の B J T、 HB T等の ΝΡ Νバイポーラ トランジスタであり、 そのべ一ス端子が Ν Ρ Νバイポーラ トランジスタ 1 1のコレクタ端子に接続され、 そのエミ ッ夕端子が Ν Ρ Νバイポーラ トランジスタ 1 1のべ一ス端子に接続されたものである。 1 3は ΝΡΝバイポーラ トランジスタ 1 2のコレクタ端子と電源供給 Ζ 電圧設定端子 1 5との間に接続された抵抗、 1 4は Ν Ρ Νバイポーラ ト ランジス夕 1 2のべ一ス端子と電源供給ノ電圧設定端子 1 5との間に接 続された抵抗である。
次に動作について説明する。
高周波信号 P i nは、 高周波信号入力端子 5より高周波増幅器 1に入 力され、 高周波増幅器 1で増幅された後、 高周波信号出力端子 6より出 力される。 高周波増幅器 1のベース電圧 Vbおよびペース電流 I b r f は、 定電圧バイアス回路 2より供給され、 高周波増幅器 1のコレクタ電 流 I c r f およびコレクタ電圧 V cは、 コレクタバイアス端子 8より供 給される。 定電圧バイァス回路 2において、 ベース電圧 V bおよびベース電流 I b r f は、 以下のように決定される。 ここで、 仮に、 高周波増幅器 1 と 共にカレン ト ミ ラ一を構成する NP Nバイポーラ トランジスタ 1 1のサ ィズを 1、 高周波増幅器 1の NP Nバイポーラ トランジスタ 3のサイズ を N、 ペース電流補償用の N P Nバイポーラ トランジスタ 1 2のサイズ を Mとする。 また、 これら 3つの N P Nバイポーラ トランジスタ 3 , 1 1 , 1 2は同じ構造のものであるとし、 電流増幅率を ?とする。 さらに 、 接点電圧 V r e f 、 電流 I r e f、 I c d c l、 I b d c l、 l e d c 2、 I e d c 2 I b d c 2、 I b r f、 I c r f 、 抵抗 R r e f を 第 1図に示すように定義する。
定電圧バイァス回路 2の電源供給 Z電圧設定端子 1 5よ り電源電圧 V p cが印加された場合の力レン ト ミラーの基準電流 I r e f は、
I r e f = ( V p c - 2 · V b ) /R r e f
で与えられる。 この基準電流に対して、 高周波増幅器 1の N P Nバイポ —ラ トランジスタ 3のコレクタ電流 I c r f は、
N
icrf = : ~― ~~ Irer
N
β·(1 + β)
となる。 その際に、 高周波増幅器 1の Ν Ρ Νバイポーラ トランジスタ 3 のべ一スバイァス電圧 V bは、
V b = (Vp c - I r e f · R r e f ) / 2
に設定される。 この際に流れるベース電流 I b r f は次式となる。
I b r f = I c r f / β
このようにして、 定電圧バイアス回路 2の出力として、 ベース電圧 V b、 ペース電流 I bを供給する。
従来の高周波増幅装置は、 以上のように構成されているので、 以下に 示すように高周波入力信号 P i nが増加され、 ベース整流電流 Δ I bが 発生した際に、 ベース電圧 V bが A Vbなる電圧降下分だけ低下してし まう。 従って、 高周波入力信号 P i nが増加した場合に、 高周波増幅器 1のバイアス級が B級に近づき、 飽和出力電力、 効率が低下するという 課題がある。 以下に、 電圧降下 A V bが発生する動作について説明する 従来の技術において、 高周波増幅器 1の入力電力が増加し、 A l bな るべ一ス整流電流が発生し、 結果として、 定電圧バイアス回路 2から出 力されるベース電流 I b r f が A l bだけ増加した場合について検討す る。 ベース電流 I b r f が△ I bだけ増加した場合に、 ペース電流補償 用の N P Nバイポーラ トランジスタ 1 2のエミ ヅ夕電流 I e d c 2は△ I e d c 2だけ増加し、 カレン トミラーを構成する N P Nバイポーラ ト ランジス夕 1 1のベース電流 I b d c lは A l b d c lだけ減少すると すると、 これらの電流の変化量には次式の関係がある。
△ I b = A I e d c 2 + A I b d c l
次に、 カレン トミラ一を構成する N P Nバイポーラ トランジスタ 1 1 のべ一ス電流 I c d c 1の変化量 Δ I c d c 1は、
△ I c d c l =—/? · Δ I b d c 1
となる。 ここで、 基準電流 I r e f は、 ほぼ一定であるとすると、 ベー ス電流補償用の N P Nバイポーラ トランジスタ 1 2のペース電流 I b d c 2の変化量△ I b d c 2は、
△ I b d c 2 =— A I c d c l = ? , 厶 I b d c l
となる。 従って、 ベース電流補償用のバイポーラ トランジスタ 1 2のェ ミ ヅ夕電流 I e d c 2の変化量 Δ I e d c 2は、
A I e d c 2 = · Δ I b d c 2
= β · ( 1 + ? ) · Δ I b d c 1 となる。 よって、
A I b = A I e d c 2 + A I b d c l
= Δ I b d c 1 - { 1 + β ■ ( 1 + j3 ) }
= Δ I b d c 1 · ( 1 + j3 + /32 )
より、 Δ I b d c 1は次式となる。
AIbdcl= AIb
1 + β + β2 その際のカレン トミラ一を構成する N P Nバイポーラ トランジスタ 1 1の電圧降下、 すなわち出力電圧 V bの電圧降下 A Vbは以下の式とな る。
Figure imgf000007_0001
但し、 nは補正係数、 kはボルツマン係数、 Tは絶対温度、 qは電荷 、 I sは飽和電流である。
以上より、 上述の従来の技術の高周波増幅装置においては、 高周波入 力信号 P i nが増加してペース整流電流 Δ I bが発生した際に、 ペース 電圧 V bが△ V bなる電圧降下を生じ、 その結果として、 高周波入力信 号 P i nが増加した場合に、 高周波増幅器 1のバイアス級が B級に近づ き、 飽和出力電力、 効率が低下するという課題があった。
この発明は上記のような課題を解決するためになされたもので、 高周 波入力信号が増加してペース整流電流が発生しても、 高効率を維持する ことができる高周波増幅装置を得ることを目的とする。 発明の開示
この発明に係る高周波増幅装置は、 第 1および第 2の抵抗と第 3の N P Nパイポーラ トランジスタとの間に、 第 3の N P Nバイポーラ トラン ジス夕のコレクタ電流を基準電流とし、 かつ、 第 2の N P Nバイポーラ トランジスタのコレクタ電流を決定する力レン ト ミラーを構成する第 1 および第 2の P N Pバイポーラ トランジスタを備えたものである。
このことによって、 カレン ト ミラ一を構成する第 1および第 2の P N Pパイポーラ トランジスタのサイズ比を、 電圧降下がちょうど 0も しく は限りなく 0に近い値となるように設計することにより、 高周波入力信 号が増加してベース整流電流が発生した際にベース電圧の電圧降下を抑 圧し、 結果として高出力、 高効率を得ることができる効果がある。
また、 カレン ト ミラ一を構成する第 1および第 2の P N Pバイポーラ トランジスタのサイズ比を可変することによ り、 高周波入力信号が増加 してペース整流電流が発生した際にベース電圧を上昇させたり、 一定に .したり、 減少させたり、 調整することができる効果がある。
この発明に係る高周波増幅装置は、 第 1および第 2の抵抗と第 3の N P Nバイポーラ トランジスタとの間に、 第 3の N P Nバイポーラ トラン ジス夕のコレクタ電流を基準電流とし、 かつ、 第 2の N P Nバイポーラ トランジスタのコレク夕電流を決定する力レン ト ミラーを構成する第 1 および第 2の P M O S トランジスタを備えたものである。
このことによって、 カレン ト ミラ一を構成する第 1および第 2の P M O S トランジスタのサイズ比を、 電圧降下がちょう ど 0も しくは限りな く 0に近い値となるように設計することによ り、 高周波入力信号が増加 してペース整流電流が発生した際に、 ペース電圧の電圧降下を抑圧し、 結果として高出力、 高効率を得ることができる効果がある。
また、 カレン ト ミラ一を構成する第 1および第 2の P M O S トランジ ス夕のサイズ比を可変することにより、 高周波入力信号が増加してベ一 ス整流電流が発生した際に、 ベース電圧を上昇させた り、 一定にしたり 、 減少させ り、 調整することができる効果がある。 図面の簡単な説明
第 1図は従来の高周波増幅装置を示す回路図である。
第 2図はこの発明の実施の形態 1による高周波増幅装置を示す回路図 である。
第 3図はこの発明の実施の形態 2による高周波増幅装置を示す回路図 である。 発明を実施するための最良の形態
以下、 この発明をより詳細に説明するために、 この発明を実施するた めの最良の形態について、 添付の図面に従って説明する。
実施の形態 1.
第 2図はこの発明の実施の形態 1による高周波増幅装置を示す回路図 であり、 図において、 1は B J T、 HB T等の NPNバイポーラ トラン ジス夕を増幅素子として用いた高周波増幅器、 2はその高周波増幅器 1 にべ一スバイァス電圧を供給する定電圧バイァス回路である。
高周波増幅器 1において、 3は B J T、 H B T等の N P Nバイポーラ トランジスタ (第 1の NPNバイポーラ トランジスタ) 、 4はその NP Nバイポーラ トランジスタ 3のエミ ッ夕端子に接続されたグラン ド、 5 は高周波信号入力端子、 6は高周波信号出力端子、 7はベースバイアス 端子、 8はコレクタバイアス端子である。
また、 定電圧バイアス回路 2において、 1 1は高周波増幅器 1の NP Nバイポーラ トランジスタ 3と共にカレン トミラーを構成する B J T、 HB T等の NPNバイポーラ トランジスタ (第 2の NPNバイポーラ ト ランジス夕) であり、 そのベース端子がペースバイアス端子 7に接続さ れ、 そのエミ ッ夕端子がグラン ド 4に接続されたものである。 1 2はべ —ス電流補償用の B J T、 H B T等の N P Nバイポーラ トランジスタ ( 第 3の NPNバイポーラ トランジスタ) であり、 そのべ一ス端子が NP Nバイポーラ トランジスタ 1 1のコレクタ端子に接続され、 そのエミ ヅ 夕端子が N P Nバイポーラ トランジスタ 1 1のべ ス端子に接続された ものである。
さらに、 2 0は NPNバイポーラ トランジスタ 1 2のコレクタ電流を 基準電流とし、 かつ、 NPNバイポーラ トランジスタ 1 1のコレクタ電 流を決定するカレント ミラー、 2 1 , 2 2はそのカレン トミラーを構成 する B J T、 H B T等の P N Pバイポーラ トランジスタ (第 1および第 2の PNPバイポーラ トランジスタ) であり、 PNPバイポ一ラ トラン ジス夕 2 1, 2 2のベース端子同士が接続され、 かつ、 PNPバイポー ラ トランジス夕 2 1のべ一ス端子とコレクタ端子が共に N P Nバイポ一 ラ トランジスタ 1 2のコレクタ端子に接続され、 P N Pバイポーラ トラ ンジス夕 2 2のコレク夕端子は、 NPNパイポーラ トランジスタ 1 2の ベース端子に接続されたものである。
1 3は PNPバイポーラ トランジスタ 2 1のエミ ヅ夕端子と電源供給 /電圧設定端子 1 5との間に接続された抵抗 (第 1の抵抗) 、 1 4は P NPバイポーラ トランジスタ 2 2のエミ ッ夕端子と電源供給/電圧設定 端子 1 5との間に接続された抵抗 (第 2の抵抗) 、 4 1は P N Pバイポ —ラ トランジス夕 22のコレクタ端子と電源供給 電圧設定端子 1 5と の間に接続された抵抗、 42は抵抗 4 1で構成された起動回路である。 次に動作について説明する。
高周波信号 P i nは、 高周波信号入力端子 5より高周波増幅器 1に入 力され、 その高周波増幅器 1で増幅された後、 高周波信号出力端子 6よ り出力される。 ベース電圧 Vbおよびべ一ス電流 I b r f は、 定電圧べ —スバイアス回路 2より供給され、 コレク夕電流 I c r f およびコレク 夕電圧 V cはコレクタバイァス端子 8よ り供給される。
定電圧バイァス回路 2においてベース電圧 V bおよびべ一ス電流 I b r f は以下のように決定される。 ここで、 仮に、 高周波増幅器 1の NP Nバイポーラ トランジスタ 3と共にカレン ト ミラ一を構成する NPNバ ィポーラ トランジスタ 1 1のサイズを 1、 高周波増幅器 1の N P Nバイ ポーラ トランジスタ 3のサイズを N、 ペース電流補償用の N P Nバイポ —ラ トランジス夕 1 2のサイズを Mとする。 また、 これら 3つの NP N バイポーラ トランジスタ 3 , 1 1, 1 2は同じ構造のものであるとし、 電流増幅率を /?とする。 さらに、 カレン ト ミラ一 2 0を構成する P N P バイポーラ トランジスタ 2 1, 2 2のサイズ比を第 2図に示すように 1 : Aとし、 電流増幅率を /? 2とする。 さらに、 接点電圧 V r e f 、 電流 I r e f 、 I c d c l、 I b d c l、 I c d c 2、 I e d c 2、 I b d c 2、 I b r f 、 I c r f 、 抵抗 R r e f を第 2図に示すように定義す る o
定電圧バイァス回路 2の電源供給/電圧設定端子 1 5より電源電圧 V p cが印加された場合の N P Nバイポーラ トランジスタ 3 , 1 1からな るカレン ト ミラ一の基準電流 I r e f は、 PNPバイポ一ラ トランジス 夕 2 2のペース一エミ ッ夕間電圧を Vb p npとすると、
I r e f = ( V p c - 2 - Vb -Vb p np) /R r e f
で与えられる。 この基準電流 I r e f に対して、 高周波増幅器 1の N P Nバイポーラ トランジスタ 3のコレクタ電流 I c r f は、
Icrf = ~——Iref
1+ N
β·(ι+β) となる。 その際に、 高周波増幅器 1の Ν Ρ Νバイポーラ トランジスタ 3 のべ一スバイァス電圧 V bは、
V b = (V p c - I r e f - R r e f -V b p n p ) / 2
に設定される。 この際に流れるベース電流 I b r f は次式となる。
I b r f = I c r f / β
このようにして、 定電圧バイアス回路 2の出力として、 ベース電圧 V b、 ペース電流 I bを供給する。 なお、 電源供給/電圧設定端子 1 5 よ り、 抵抗 4 1で構成される起動回路 4 2 を介して、 N P Nバイポーラ ト ランジス夕 1 1のコレクタ端子と P N Pバイポーラ トランジスタ 2 2の コレクタ端子とを接続した点へ起動電圧が供給されることによ り、 定電 圧バイァス回路 2は起動する。
第 2図において、 高周波増幅器 1の入力電力が増加し、 A l bなるベ —ス整流電流が発生し、 結果として、 定電圧ベースバイアス回路 2から 出力されるベース電流 I b r f が△ I bだけ増加した場合について検討 する。 ベース電流 I b r f が Δ I bだけ増加した場合の各電流の変化量 は以下の関係となる。
A I b = A I e d c 2 + A I b d c l
A I e d c 2 = ( 1 + β) · Δ I b d c 2
A I c d c 2 = ? - 厶 I b d c 2
A I c d c l = - ? - A I b d c l
Alref = ^-^-AIcdc2
β2 + 2
△ I b d c 2 = A I r e f —厶 I c d c l
これより、
A I b d c 2 = A I r e f - A I c d c l Α·β2
AIcdc2 + -AIbdcl
β2 + 2
Α·β2·β
AIbdc2 + -AIbdcl
β2 + 2—
Α·β2·β、
AIbdc2 = -AIbdcl
β2 + 2 よって、 β
△Ibdc2: △Ibdcl
Α·β2·β
β2 + 2 一方、
A I b = A I e d c 2 + A I b d c
= A I b d c l + 1 + β) Δ I b d c 2
= Albdcl +
. Α·β21)。 Albdcl
·β
β2 + 2
Figure imgf000013_0001
β2 + 2 - Α·β2·β
Mb
β2 + 2-Α·β2·β + β·(β + ΐ)·(β2 + 2) その際のカレン ト ミラ一を構成する Ν Ρ Νバイポーラ トランジスタ 1 1の電圧降下、 すなわち出力電圧 Vbの電圧降下 AVbは以下の式とな る
Figure imgf000014_0001
但し、 ηは補正係数、 kは絶対温度、 Tはボルヅマン係数、 qは電荷 、 I sは飽和電流である。
従って、 一般的には^ 2 + 2く Α · ? 2 · ?となるので、 AVb > 0 となる。
以上により、 この発明に係わる実施の形態 1による高周波増幅装置に おいては、 高周波入力信号 P i nが増加してペース整流電流 Δ I bが発 生した際に、 ベース電圧 Vbが AVbだけ電圧が上昇する。 その結果と して、 高周波入力信号 P i nが増加した場合に高周波増幅器 1のバイァ ス級が A級に近づき、 飽和出力電力、 効率を増加することができる。
また、 第 2図の高周波増幅器 1のべ一スバイアス端子 7と定電圧パイ ァス回路 2の間に、 一般的にはアイソレーションのために抵抗を挿入す る場合が多いが、 その場合には、 抵抗の値によっては、 高周波入力信号 P i nが増加してベース整流電流 Δ I bが発生した際に、 ベース電圧 V bを上昇させたり、 一定にしたり、 減少させたり、 調整することが可能 となる。 また、 カレン ト ミラ一 2 0を構成する P N Pバイポ一ラ トラン ジス夕 2 1 , 2 2のサイズ比 Aを調整することにより、 高周波入力信号 P i nが増加してベース整流電流 Δ I bが発生した際に、 ベース電圧 V bを上昇させたり、 一定にしたり、 減少させたり、 調整することができ る
ただし、 高周波入力信号 P i nが増加してベース整流電流 Δ I bが発 生した際に、 ペース電圧 Vbが AVbだけ上昇させた場合には、 ペース 電圧 V bが増加することにより、 高周波増幅器 1に流れるベース電流 I bがさらに増加し、 それにより、 さらにベース電圧 Vbが増加するとい う繰り返しにより発散する可能性がある。 そのため、 ベースバイアス端 子 7と定電圧バイァス回路 2との間に、 一般的に挿入するアイソレーシ ョン抵抗、 カレントミラ一 2 0を構成する PNPバイポーラ トランジス 夕 2 1 , 2 2のサイズ比 Aを、 電圧降下 AVbがちょうど 0もしくは限 りなく 0に近い値となるように設計することにより、 高周波入力信号 P i nが増加してベース整流電流 Δ I bが発生した際に、 ペース電圧 Vb の電圧降下を抑圧し、 結果として高出力、 高効率を得ることができる。 実施の形態 2.
第 3図はこの発明の実施の形態 2による高周波増幅装置を示す回路図 であり、 図において、 3 0は NPNバイポーラ トランジスタ 1 2のコレ クタ電流を基準電流とし、 かつ、 NPNバイポーラ トランジスタ 1 1の コレクタ電流を決定するカレン トミラー、 3 1 , 3 2はそのカレント ミ ラーを構成する PMO S トランジスタ (第 1および第 2の PMO S トラ ンジス夕) であり、 PMO S トランジスタ 3 1, 32のゲ一ト端子同士 が接続され、 かつ、 PMO S トランジスタ 3 1のゲート端子と ドレイン 端子が共に NP Nバイポーラ トランジスタ 1 2のコレクタ端子に接続さ れ、 PMO S トランジスタ 3 2のドレイ ン端子は、 NPNバイポーラ ト ランジス夕 1 2のベース端子に接続されたものである。
なお、 抵抗 (第 1の抵抗) 1 3は、 PMO S トランジスタ 3 1のソ一 ス端子と電源.供給 Z電圧設定端子 1 5との間に接続され、 抵抗 (第 2の 抵抗) 1 4は、 P MO S トランジスタ 3 2のソース端子と電源供給/電 圧設定端子 1 5との間に接続され、 抵抗 4 1は、 PMO S トランジスタ 32のドレイン端子と電源供給/電圧設定端子 1 5との間に接続された ものである。 また、 起動回路 42は抵抗 4 1によって構成される。
次に動作について説明する。
高周波信号 P i nは、 高周波信号入力端子 5より高周波増幅器 1に入 力され、 その高周波増幅器 1で増幅された後、 高周波信号出力端子 6よ り出力される。 ベース電圧 Vbおよびべ一ス電流 I b r f は、 定電圧バ ィァス回路 2よ り供給され、 コレクタ電流 I c r f およびコレクタ電圧 V cはコレクタバイアス端子 8よ り供給される。
定電圧バイァス回路 2においてベース電圧 Vbおよびベース電流 I b r f は以下のように決定される。 ここで、 仮に、 高周波増幅器 1の NP Nバイポーラ トランジスタ 3と共にカレン ト ミラ一を構成する NPNバ ィポーラ トランジスタ 1 1のサイズを 1、 高周波増幅器 1の N P Nバイ ポーラ トランジスタ 3のサイズを N、 ベース電流補償用の N P Nバイポ 一ラ トランジス夕 1 1のサイズを Mとする。 また、 これら 3つの NP N バイポーラ トランジスタ 3, 1 1, 1 2は同じ構造のものであるとし、 電流増幅率を/?とする。 さらに、 カレン ト ミ ラ一 30を構成する P M 0 S トランジスタ 3 1, 32のサイズ比を第 3図に示すように 1 : Bとす る。 さらに、 接点電圧 V r e f 、 電流 I r e f 、 I c d c l、 I b d c 1、 I c d c 2、 I e d c 2、 I b d c 2、 I b r f , I c r f , 抵抗 R r e f を第 3図に示すように定義する。
定電圧バイァス回路 2の電源供給/電圧設定端子 1 5より電源電圧 V p cが印加された場合の N P Nバイポ一ラ トランジス夕 3, 1 1からな るカレン ト ミラ一の基準電流 I r e f は、 PMO S トランジスタ 3 2の ゲ一トーソース間電圧を Vg sとすると、
I r e f = (Vp c— 2 - V b - V g s ) /R r e f
で与えられる。 この基準電流 I r e f に対して、 高周波増幅器 1の NP Nバイポーラ トランジスタ 3のコレクタ電流 I c r f は、
Figure imgf000017_0001
となる。 その際に、 高周波増幅器 1の Ν Ρ Νバイポーラ トランジスタ 3 のペースバイァス電圧 V bは、
V b = (Vp c - I r e f - R r e f -Vg s) /2
に設定される。 この際に流れるベース電流 I b r f は次式となる。
I b r f = I c r f / ?
このようにして、 定電圧バイアス回路 2の出力として、 ベース電圧 V b、 ベース電流 I bを供給する。 なお、 電源供給/電圧設定端子 1 5よ り、 抵抗 4 1で構成される起動回路 42を介して、 NPNパイポ一ラ ト ランジス夕 1 1のコレクタ端子と PMO S トランジスタ 3 2の .ドレイ ン 端子とを接続した点へ起動電圧が供給されることによ り、 定電圧バイ ァ ス回路 2は起動する。
第 3図において高周波増幅器 1の入力電力が増加し、 A l bなるベ一 ス整流電流が発生し、 結果として、 定電圧バイアス回路 2から出力され るべ一ス電流 I b r f が△ I bだけ増加した場合について検討する。 ベ ース電流 I b r f が Δ I bだけ増加した場合の各電流の変化量は以下の 関係となる。
A I b=A I e d c 2 +A I b d c l
A I e d c 2 = ( l +^) · Δ I b d c 2
厶 I c d c 2 = ? - A I b d c 2
A I c d c l =- ? - A I b d c l
Δ I r e f = B · Δ I c d c 2
A I b d c 2 =A I r e f -A I c d c l
これより、 A I b d c 2 = A I r e f - A I c d c l
= Β · Δ Ι ο (1 ο 2 + ? · 厶 I b d c
( 1— B ) . A l b d c S - ? . 厶 I b d c l よって、 β
AIbdc2 = △Ibdcl
-B 一方、
△ I b = A I e d c 2 + A I b d c = Δ I b d c 1 + ( 1 + β ) 厶 I b d c 2 ^AIbdcl + ^^AIbdcl
B
1+ Albdcl
Figure imgf000018_0001
よって
Albdcl■■ Alb
1+
B
Figure imgf000018_0002
1-B
Alb
β2 +β-Β + 2 その際のカレン ト ミラーを構成する N P Nバイポーラ トランジスタ 1 1の電圧降下、 すなわち出力電圧 Vbの電圧降下 ^V bは以下の式とな る o
Figure imgf000018_0003
従って、 B > 1 とすれば、 A V b > 0 となり、 B = lならば、 AV b = 0、 B< 1ならば、 AVbく 1となる。
以上により、 この発明に係わる実施の形態 2による高周波増幅装置に おいては、 カレントミラ一 3 0の PMO S トランジスタ 3 1 , 3 2のサ ィズ比を B> 1 とすることで、 高周波入力信号 P i nが増加してベース 整流電流△ I bが発生した際に、 ペース電圧 Vbが Δ Vbだけ電圧が上 昇させることができる。 その結果として、 高周波入力信号 P i nが増加 した場合に高周波増幅器 1のバイアス級が A級に近づき、 飽和出力電力 、 効率を増加することができる。
また、 カレン ト ミラ一 2 0の PMO S トランジスタ 3 1, 3 2のサイ ズ比を: B = 1とすることで、 高周波入力信号 P i nが増加してベース整 流電流 Δ I bが発生した際に、 ベース電圧 V bの電圧降下を 0とするこ とができる。 結果として、 高周波入力信号 P i nが増加した場合に高周 波増幅器 1のバイアス級を一定とすることができ、 飽和出力電力、 効率 を増加することができる。
このように、 カレン ト ミラ一 3 0の PMO S トランジスタ 3 1, 3 2 のサイズ比 Bだけを変えることにより、 高周波入力信号 P i nが増加し てベース整流電流 Δ I bが発生した際に、 ベース電圧 Vbを増加するこ とも、 一定にすることも、 減少させることもでき、 調整することができ る。
また、 第 3図の高周波増幅器 1のペースバイアス端子 7と定電圧バイ ァス回路 2との間に、 一般的にはアイソレーションのために抵抗を揷入 する場合が多い。 その場合にも、 抵抗による電圧降下分を補償するだけ 、 カレン トミラ一 3 0の PMO S トランジスタ 3 1 , 3 2のサイズ比 B を大きくすることにより、 上述で述べた特性を全て実現することが可能 である。
但し、 高周波入力信号 P i nが増加してペース整流電流 Δ I bが発生 した際に、 ベース電圧 Vbが AVbだけ電圧が上昇させた場合には、 ベ ース電圧 V bが増加することにより、 高周波増幅器 1に流れるペース電 流 l bがさらに増加し、 それにより、 さらにベース電圧 Vbが増加する という繰り返しにより発散する可能性がある。
そのため、 高周波増幅器 1のべ一スバイアス端子 7と定電圧バイァス 回路 2との間に、 一般的に挿入するアイソレーション抵抗と力レン ト ミ ラ一 3 0を構成する PMO S トランジスタ 3 1 , 32のサイズ比 Bを、 電圧降下 Δ V bがちょうど 0もしくは限りなく 0に近い値となるように 設計することにより、 高周波入力信号 P i nが増加してベース整流電流 Δ I bが発生した際にべ一ス電圧 Vbの電圧降下 AVbを抑圧し、 結果 として高出力、 高効率を得ることができる。 産業上の利用可能性
以上のように、 この発明に係る高周波増幅装置は、 カレント ミラ一を 構成する トランジスタのサイズ比を調整することにより、 高周波入力信 号が増加しベース整流電流が発生した際にベース電圧を調整することが でき、 衛星通信、 地上マイクロ波通信、 移動体通信等に用いるのに適し ている。

Claims

請 求 の 範 囲
1. 第 1の NPNバイポーラ トランジスタを増幅素子'とした高周波増幅 器と、 上記高周波増幅器にベースバイァス電圧を供給する定電圧バイァ ス回路とを備えた高周波増幅.装置において、 上記定電圧バイァス回路は 、 上記第 1の NPNバイポーラ トランジスタと共にカレン トミラ一を構 成する第 2の NPNバイポーラ トランジスタと、 上記カレント ミラ一の ベース電流を補償する第 3の N P Nバイポーラ トランジスタと、 上記第 3の NPNバイポーラ トランジスタのコレクタ電流を基準電流とし、 か つ、 上記第 2の NPNバイポーラ トランジスタ コレク夕電流を決定す るカレント ミラ一を構成する第 1およぴ第 2の PNPバイポ一ラ トラン ジス夕と、 上記第 1および第 2の PNPバイポーラ トランジスタのコレ クタ端子と電源供給/電圧設定端子との間に挿入された第 1および第 2 の抵抗とを備えたことを特徴とする高周波増幅装置。
2. 第 1の NPNバイポーラ トランジスタを増幅素子とした高周波増幅 器と、 上記高周波増幅器にベースバイァス電圧を供給する定電圧バイァ ス回路とを備えた高周波増幅装置において、 上記定電圧バイアス回路は 、 上記第 1の NPNバイポーラ トランジスタと共にカレン トミラーを構 成する第 2の NPNバイポーラ トランジスタと、 上記カレント ミラーの ベース電流を補償する第 3の N P Nバイポーラ トランジスタと、 上記第 3の NPNバイポーラ トランジスタのコレクタ電流を基準電流とし、 か つ、 上記第 2の N P Nバイポーラ トランジスタのコレクタ電流を決定す るカレント ミラ一を構成する第 1および第 2の PMO S トランジスタと 、 上記第 1および第 2の PMO S トランジス夕のソース端子と電源供給 電圧設定端子との間に挿入された第 1および第 2の抵抗とを備えたこ とを特徴とする高周波増幅装置,
PCT/JP2000/007085 2000-10-12 2000-10-12 High-frequency amplifier WO2002031968A1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP00966443A EP1326328B1 (en) 2000-10-12 2000-10-12 High-frequency amplifier
DE60025376T DE60025376T2 (de) 2000-10-12 2000-10-12 Hochfrequenzverstärker
KR10-2002-7007434A KR100490819B1 (ko) 2000-10-12 2000-10-12 고주파 증폭 장치
PCT/JP2000/007085 WO2002031968A1 (en) 2000-10-12 2000-10-12 High-frequency amplifier
CNB008170614A CN1205741C (zh) 2000-10-12 2000-10-12 高频放大装置
JP2002535251A JP4083573B2 (ja) 2000-10-12 2000-10-12 高周波増幅装置
US10/149,390 US6750720B1 (en) 2000-10-12 2000-10-12 High-frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/007085 WO2002031968A1 (en) 2000-10-12 2000-10-12 High-frequency amplifier

Publications (1)

Publication Number Publication Date
WO2002031968A1 true WO2002031968A1 (en) 2002-04-18

Family

ID=11736583

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/007085 WO2002031968A1 (en) 2000-10-12 2000-10-12 High-frequency amplifier

Country Status (7)

Country Link
US (1) US6750720B1 (ja)
EP (1) EP1326328B1 (ja)
JP (1) JP4083573B2 (ja)
KR (1) KR100490819B1 (ja)
CN (1) CN1205741C (ja)
DE (1) DE60025376T2 (ja)
WO (1) WO2002031968A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006509458A (ja) * 2002-12-09 2006-03-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する増幅回路
JP2006094184A (ja) * 2004-09-24 2006-04-06 Mitsubishi Electric Corp 高周波増幅装置
JP2006304178A (ja) * 2005-04-25 2006-11-02 New Japan Radio Co Ltd 電力増幅器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1855379B1 (en) * 2006-05-12 2011-02-09 STMicroelectronics Srl Output power control of an RF amplifier
US8854140B2 (en) * 2012-12-19 2014-10-07 Raytheon Company Current mirror with saturated semiconductor resistor
US10446195B2 (en) 2016-06-29 2019-10-15 Micron Technology, Inc. Voltage generation circuit
US10249348B2 (en) 2017-07-28 2019-04-02 Micron Technology, Inc. Apparatuses and methods for generating a voltage in a memory
CN112532191B (zh) * 2021-02-10 2021-05-14 广州慧智微电子有限公司 一种功率放大器的功率检测电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303655A (ja) * 1997-04-25 1998-11-13 Nec Yamagata Ltd 増幅回路
JPH1168473A (ja) * 1997-08-18 1999-03-09 Nec Corp エミッタ接地増幅回路用バイアス回路
GB2343762A (en) * 1998-11-04 2000-05-17 Motorola Inc Mid supply reference voltage generator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168473A (ja) 1987-12-24 1989-07-03 Canon Inc 画像記録装置
US6417734B1 (en) * 2000-06-26 2002-07-09 Koninklijke Philips Electronics N.V. High-frequency amplifier circuit with negative impedance cancellation
US6486739B1 (en) * 2001-11-08 2002-11-26 Koninklijke Philips Electronics N.V. Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303655A (ja) * 1997-04-25 1998-11-13 Nec Yamagata Ltd 増幅回路
JPH1168473A (ja) * 1997-08-18 1999-03-09 Nec Corp エミッタ接地増幅回路用バイアス回路
GB2343762A (en) * 1998-11-04 2000-05-17 Motorola Inc Mid supply reference voltage generator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006509458A (ja) * 2002-12-09 2006-03-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する増幅回路
JP2006094184A (ja) * 2004-09-24 2006-04-06 Mitsubishi Electric Corp 高周波増幅装置
JP4672320B2 (ja) * 2004-09-24 2011-04-20 三菱電機株式会社 高周波増幅装置
JP2006304178A (ja) * 2005-04-25 2006-11-02 New Japan Radio Co Ltd 電力増幅器

Also Published As

Publication number Publication date
KR20020067541A (ko) 2002-08-22
DE60025376T2 (de) 2006-09-28
DE60025376D1 (de) 2006-03-30
US6750720B1 (en) 2004-06-15
CN1205741C (zh) 2005-06-08
CN1409892A (zh) 2003-04-09
KR100490819B1 (ko) 2005-05-24
JP4083573B2 (ja) 2008-04-30
EP1326328A1 (en) 2003-07-09
JPWO2002031968A1 (ja) 2004-02-26
EP1326328B1 (en) 2006-01-04
EP1326328A4 (en) 2005-02-09

Similar Documents

Publication Publication Date Title
US6737908B2 (en) Bootstrap reference circuit including a shunt bandgap regulator with external start-up current source
JP4680447B2 (ja) リニアレギュレータ
US6373330B1 (en) Bandgap circuit
US7636016B2 (en) Current mirror circuit
US20020079876A1 (en) Bandgap reference circuit
US20090140792A1 (en) Temperature compensation circuit
KR20030031073A (ko) 전력증폭기에서의 바이어스 안정화 회로
WO2002031968A1 (en) High-frequency amplifier
TWI435200B (zh) 能隙電壓及電流參考
US7319310B2 (en) Regulated power supply unit
JP2757747B2 (ja) ベータ補償を有する温度補償型電圧レギュレータ
JP4328391B2 (ja) 電圧および電流基準回路
US7233209B2 (en) Integrated preamplifier circuit for detecting a signal current from a photodiode
US7345526B2 (en) Linear-in-decibel current generators
US6292056B1 (en) Differential amplifier with adjustable common mode output voltage
US20020074984A1 (en) Temperature characteristic compensating circuit and semiconductor integrated circuit having the same
JP3461276B2 (ja) 電流供給回路およびバイアス電圧回路
JP3495282B2 (ja) 温度補償を施した増幅器
KR101258281B1 (ko) 전압-전류 변환기 및 변환하기 위한 방법
US7116158B2 (en) Bandgap reference circuit for ultra-low current applications
US6448853B1 (en) Distortion improvement in amplifiers
JP2004185426A (ja) 定電圧発生回路
US4820967A (en) BiCMOS voltage reference generator
JP3134343B2 (ja) バンドギャップ基準電圧発生回路
JP2727389B2 (ja) 温度特性補償回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 535251

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 2000966443

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020027007434

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10149390

Country of ref document: US

Ref document number: 008170614

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020027007434

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000966443

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020027007434

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 2000966443

Country of ref document: EP