JP2845699B2 - 増幅回路 - Google Patents

増幅回路

Info

Publication number
JP2845699B2
JP2845699B2 JP4319881A JP31988192A JP2845699B2 JP 2845699 B2 JP2845699 B2 JP 2845699B2 JP 4319881 A JP4319881 A JP 4319881A JP 31988192 A JP31988192 A JP 31988192A JP 2845699 B2 JP2845699 B2 JP 2845699B2
Authority
JP
Japan
Prior art keywords
potential
transistor
current
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4319881A
Other languages
English (en)
Other versions
JPH06169227A (ja
Inventor
秀樹 三宅
勉 上藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4319881A priority Critical patent/JP2845699B2/ja
Priority to US08/117,687 priority patent/US5382917A/en
Publication of JPH06169227A publication Critical patent/JPH06169227A/ja
Application granted granted Critical
Publication of JP2845699B2 publication Critical patent/JP2845699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、入力信号の電位範囲
の広い増幅回路に関するものである。
【０００２】
【従来の技術】図１１は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ
Ｄｒｉｖｅ）装置の磁気ヘッドの位置決めの制御を示
すブロック図である。目標値Ｔによって与えられたトラ
ックへ磁気ヘッドを移動させる場合、信号処理回路ＳＰ
によって、オペアンプＯＰ及びフィルタＦＬを介してモ
ータドライバＭＤを駆動する。モータドライバＭＤはモ
ータＭを動作させる。この結果、移動した磁気ヘッドの
位置をセンサＳＮが検知し、その位置情報を位置検出回
路ＰＤを介して信号処理回路ＳＰに与える。信号処理回
路ＳＰは、目標値Ｔと位置情報とを考慮してモータ制御
信号ＭＳをオペアンプＯＰに与える。
【０００３】磁気ヘッドの位置が目標値から大きく外れ
ていた場合には、大きなモータ制御信号ＭＳをオペアン
プＯＰに与える。このとき、オペアンプＯＰはボルテー
ジフォロワとして用いられるが、その入力信号の電位範
囲のダイナミックレンジが不十分であれば、モータドラ
イバＭＤを適切に駆動することはできない。
【０００４】従って、オペアンプＯＰの入力信号の電位
範囲のダイナミックレンジは大きいことが望ましい。
【０００５】図１２は、従来の増幅回路の一例である演
算増幅器（以下、オペアンプと称す）２０００を示す回
路図である。このオペアンプ２０００は、非反転入力端
子１及び反転入力端子２に与えられた入力信号を処理し
て、出力端子３に出力信号を与える。
【０００６】このオペアンプ２０００の入力端子１，２
へ入力することのできる入力信号の電位範囲は、電位点
４の電位Ｖccや電位点５の電位ＧＮＤ（＝０）のみなら
ず、トランジスタ３０２の飽和電圧Ｖsat 、及びトラン
ジスタ１０１，１０２のベースーエミッタ間電圧ＶBEに
よって制限される。
【０００７】即ち、入力信号の電位範囲の上限は｛Ｖcc
−（Ｖsat ＋ＶBE）｝に制限されてしまう。
【０００８】
【発明が解決しようとする課題】従来の増幅回路の一例
であるオペアンプは以上のように構成されているため、
その入力信号の電位範囲がオペアンプを構成するトラン
ジスタの飽和電圧や、ベースーエミッタ間電圧によって
制限されてしまうという問題点があった。
【０００９】近年では電源電圧Ｖccは低く要求される傾
向にあり、その一方でトランジスタの飽和電圧Ｖsat
や、ベースーエミッタ間電圧ＶBEを大きく低下させるこ
とはできない。したがって入力信号の電位範囲のダイナ
ミックレンジは、電源電圧Ｖccの低下に伴って悪化す
る。
【００１０】この発明は、上記のような問題点を解決す
るためになされたもので、入力信号の電位範囲の広い増
幅回路を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明にかかる増幅回
路の基本的構成は、（ａ）第１信号が与えられる第１入
力端子と、第２信号が与えられる第２入力端子と、
（ｂ）出力端子と、（ｃ）（ｃ−１）第１所定電流を供
給する第１定電流源と、（ｃ−２）前記第１定電流源に
接続された第１接続点を含み、前記第１及び第２信号の
少なくとも一方が第１電位範囲にある場合に、前記第１
信号と前記第２信号との差に応じて前記第１所定電流を
分配して得られる第１及び第２電流を出力する第１入出
力手段とを有する第１増幅器と、（ｄ）（ｄ−１）第２
所定電流を供給する第２定電流源と、（ｄ−２）前記第
２定電流源に接続された第２接続点を含み、前記第１及
び第２信号の少なくとも一方が第２電位範囲にある場合
に、前記第１信号と前記第２信号との差に応じて前記第
２所定電流を分配して得られる第３及び第４電流を出力
する第２入出力手段（１２）とを有する第２増幅器とを
備える。ここで前記第１電位範囲は第１電位及び前記第
１電位よりも高い第２電位を含まず、前記第１電位範囲
は前記第１電位より高く前記第２電位以下の第３電位を
含まず、前記第１電位範囲は前記第１電位以上で前記第
３電位よりも低い第４電位を含み、前記第１電位範囲は
前記第３電位よりも低く前記第４電位よりも高い第５電
位を含み、前記第２電位範囲は前記第１電位と前記第２
電位と前記第４電位とを含まず、前記第２電位範囲は前
記第３電位及び第５電位を含む。そして増幅回路は、
（ｅ）前記第１接続点の電位を前記第３電位に固定し、
前記第１及び第２信号のいずれもが前記第１電位範囲を
逸脱した場合に前記第１入出力手段の機能を停止させる
第１制御手段と、（ｆ）前記第２接続点の電位を前記第
４電位に固定し、前記第１及び第２信号のいずれもが前
記第２電位範囲を逸脱した場合に前記第２入出力手段の
機能を停止させる第２制御手段と、（ｇ）前記第１ない
し第４電流を合成して前記出力端子に出力する出力合成
手段とを含む。
【００１２】望ましくは、前記第１制御手段は、前記第
１及び第２信号のいずれもが前記第１電位範囲を逸脱し
た場合に前記第１所定電流を前記第１入出力段からバイ
パスして前記第１増幅器の機能を停止させ、前記第２制
御手段は、前記第１及び第２信号のいずれもが前記第２
電位範囲を逸脱した場合に前記第２所定電流を前記第２
入出力手段からバイパスして前記第２増幅器の機能を停
止させる。
【００１３】
【００１４】
【００１５】この発明の基本的構成に対し、第１変形
は、前記第１入出力手段が（ｃ−２−１）前記第１入力
端子に接続されたベースと、前記第１接続点に接続され
たエミッタと、前記第１電流を流すコレクタとを備える
第１のトランジスタと、（ｃ−２−２）前記第２入力端
子に接続されたベースと、前記第１接続点に接続された
エミッタと、前記第２電流を流すコレクタとを備える第
２のトランジスタとを更に含み、前記第２入出力手段が
（ｄ−２−１）前記第１入力端子に接続されたベース
と、前記第２接続点に接続されたエミッタと、前記第３
電流を流すコレクタとを備える第３のトランジスタと、
（ｄ−２−２）前記第２入力端子に接続されたベース
と、前記第２接続点に接続されたエミッタと、前記第４
電流を流すコレクタとを備える第４のトランジスタとを
更に含み、前記増幅回路は（ｉ）前記第１及び第２トラ
ンジスタの前記ベースに流れるベース電流を補う第１電
流補償手段と、（ｊ）前記第３及び第４トランジスタの
前記ベースに流れるベース電流を補う第２電流補償手段
とを更に備える。
【００１６】望ましくは、第１電流補償手段に接続さ
れ、第１及び第２信号のいずれもが第１範囲を逸脱した
場合に補償を停止させる第３の制御手段と、第２電流補
償手段に接続され、第１及び第２信号のいずれもが第２
範囲を逸脱した場合に補償を停止させる第４の制御手段
と、を更に備える。
【００１７】この発明の基本的構成に対し、第２変形
は、第１増幅器が、第１及び第２入力端子と第１入出力
手段との間に第１ボルテージフォロワ回路を更に有し、
第２増幅器が、第１及び第２入力端子と第２入出力手段
との間に第２ボルテージフォロワ回路を更に有する。
【００１８】望ましくは、第１ボルテージフォロワ回路
は第１レベルシフト手段を有し、第２ボルテージフォロ
ワ回路は第２レベルシフト手段を有する。
【００１９】
【作用】この発明の基本的構成において、第１及び第２
信号のいずれもが第１範囲に含まれ、かつ第２範囲に含
まれない場合には、実質的に第１増幅器が出力端子に出
力を与える。逆に、第１及び第２信号のいずれもが第２
範囲に含まれ、かつ第１範囲に含まれない場合には、実
質的に第２増幅器が出力端子に出力を与える。
【００２０】第１変形においては、第１及び第２増幅器
に入力する電流の補償が行われる。第１及び第２増幅器
はいずれも第１及び第２入力端子に接続されているの
で、第１及び第２電流補償手段は、第１及び第２入力端
子に電流が流れることを抑制する。特に、第３及び第４
の制御手段が設けられた場合には、第１及び第２電流補
償手段が流す補償電流の、第１及び第２入力端子への逆
流が防止される。
【００２１】第２変形において、ボルテージフォロワ回
路は、第１及び第２入力端子に電流が流れることを抑制
する。特に、第１及び第２レベルシフト手段を設けた場
合には、第１及び第２範囲を広げる。
【００２２】
【実施例】
第１実施例：図１は、この発明の第１実施例であるオペ
アンプ１０００の回路図である。オペアンプ１０００は
非反転入力端子１、反転入力端子２、出力端子３を備え
る。出力端子３は、入力端子１，２の間に印加された電
圧を処理して得られた電位を与える。
【００２３】電位がＶcc（＞０）である電位点４、接地
された（電位が０（ＧＮＤ））である）電位点５の間に
は、入出力回路１１，１２、電流合成回路２１乃至２
４、定電流回路３１，３２、クランプ回路５１，５２が
設けられている。
【００２４】また、電流電圧変換回路９が電流合成回路
２２，２４の出力端と、出力端子３との間に設けられて
おり、電流合成回路２２，２４の出力する電流を電圧に
変換する。
【００２５】入出力回路１１及び定電流回路３１、入出
力回路１２及び定電流回路３２は、それぞれ対になって
第１及び第２の差動増幅器を形成している。電流合成回
路２１乃至２４はこれらの差動増幅器の出力を合成する
機能を有する。
【００２６】電流合成回路２１は、トランジスタ２０２
とトランジスタ２０４とが作るカレントミラー回路で構
成されている。即ち、トランジスタ２０２のエミッタと
トランジスタ２０４のエミッタは共通して電位点５に接
続されている。またトランジスタ２０２のベースとトラ
ンジスタ２０４のベースは共通してトランジスタ２０２
のコレクタに接続されている。
【００２７】同様に、電流合成回路２２は、トランジス
タ２０１とトランジスタ２０３とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０１のエ
ミッタとトランジスタ２０３のエミッタは共通して電位
点５に接続されている。またトランジスタ２０１のベー
スとトランジスタ２０３のベースは共通してトランジス
タ２０１のコレクタに接続されている。
【００２８】同様に、電流合成回路２３は、トランジス
タ２０５とトランジスタ２０７とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０５のエ
ミッタとトランジスタ２０７のエミッタは共通して電位
点４に接続されている。またトランジスタ２０５のベー
スとトランジスタ２０７のベースは共通してトランジス
タ２０５のコレクタに接続されている。
【００２９】同様に、電流合成回路２４は、トランジス
タ２０６とトランジスタ２０８とが作るカレントミラー
回路で構成されている。即ち、トランジスタ２０６のエ
ミッタとトランジスタ２０８のエミッタは共通して電位
点４に接続されている。またトランジスタ２０６のベー
スとトランジスタ２０８のベースは共通してトランジス
タ２０６のコレクタに接続されている。
【００３０】入出力回路１１はトランジスタ１０１，１
０２を備えている。トランジスタ１０１のコレクタには
電流合成回路２２のトランジスタ２０１のコレクタが接
続されている。また、トランジスタ１０２のコレクタに
は電流合成回路２１のトランジスタ２０２のコレクタが
接続されている。
【００３１】同様に、入出力回路１２はトランジスタ１
０３，１０４を備えている。トランジスタ１０３のコレ
クタには電流合成回路２３のトランジスタ２０５のコレ
クタが接続されている。また、トランジスタ１０４のコ
レクタには電流合成回路２４のトランジスタ２０６のコ
レクタが接続されている。
【００３２】電流合成回路２１，２４はトランジスタ１
０４のコレクタを介して互いに接続されている。即ち電
流合成回路２１のトランジスタ２０４のコレクタは、ト
ランジスタ１０４のコレクタと接続されている。
【００３３】また、電流合成回路２２，２３はトランジ
スタ１０１のコレクタを介して互いに接続されている。
即ち電流合成回路２２のトランジスタ２０１のコレクタ
は、電流合成回路２３のトランジスタ２０７のコレクタ
と共通に接続されている。
【００３４】更に、電流合成回路２２，２４は、互いに
接続されている。即ち電流合成回路２２のトランジスタ
２０３のコレクタは、電流合成回路２４のトランジスタ
２０８のコレクタと共通に接続されている。そしてトラ
ンジスタ２０３，２０８の双方のコレクタは共通して電
流電圧変換回路９の入力端に接続される。
【００３５】定電流回路３１は、カレントミラー回路を
成すトランジスタ３０１，３０２と、電流源３０３とを
備えている。即ち、トランジスタ３０１のエミッタとト
ランジスタ３０２のエミッタとは共通して電位点４に接
続されている。そしてトランジスタ３０１のベースとト
ランジスタ３０２のベースとは共通してトランジスタ３
０１のコレクタに接続されている。電流源３０３は、ト
ランジスタ３０１のコレクタと電位点５との間に接続さ
れている。
【００３６】そして、トランジスタ３０２のコレクタ
は、入出力回路１１のトランジスタ１０１，１０２のい
ずれのエミッタにも共通して接続されている。
【００３７】同様にして、定電流回路３２は、カレント
ミラー回路を成すトランジスタ３０４，３０５と、電流
源３０６とを備えている。即ち、トランジスタ３０４の
エミッタとトランジスタ３０５のエミッタとは共通して
電位点５に接続されている。そしてトランジスタ３０４
のベースとトランジスタ３０５のベースとは共通してト
ランジスタ３０４のコレクタに接続されている。電流源
３０６は、トランジスタ３０４のコレクタと電位点４と
の間に接続されている。
【００３８】そして、トランジスタ３０５のコレクタ
は、入出力回路１２のトランジスタ１０３，１０４のい
ずれのエミッタにも共通して接続されている。
【００３９】クランプ回路５１はトランジスタ５０１
と、電圧源５０２とを備えている。電圧源５０２はその
正極が電位点４に、その負極がトランジスタ５０１のベ
ースに、それぞれ接続されている。トランジスタ５０１
のエミッタは入出力回路１１のトランジスタ１０１，１
０２のいずれのエミッタにも共通して接続されている。
トランジスタ５０１のコレクタは電位点５に接続されて
いる。
【００４０】同様に、クランプ回路５２はトランジスタ
５０３と、電圧源５０４とを備えている。電圧源５０４
はその負極が電位点５に、その正極がトランジスタ５０
３のベースに、それぞれ接続されている。トランジスタ
５０３のエミッタは入出力回路１２のトランジスタ１０
３，１０４のいずれのエミッタにも共通して接続されて
いる。トランジスタ５０３のコレクタは電位点４に接続
されている。
【００４１】これらの構成において、トランジスタ１０
１，１０２，２０５，２０６，２０７，２０８，３０
１，３０２，５０１はＰＮＰバイポーラトランジスタで
あり、トランジスタ１０３，１０４，２０１，２０２，
２０３，２０４，３０４，３０５，５０３はＮＰＮバイ
ポーラトランジスタである。
【００４２】次に動作について説明する。入力端子１，
２に与えられた入力信号の電位は、いずれも第１及び第
２の差動増幅器に与えられる。即ち、２つの入力信号の
いずれもが入出力回路１１，１２に与えられる。
【００４３】入出力回路１１はトランジスタ１０１のコ
レクタ電流Ｉ101 と、トランジスタ１０２のコレクタ電
流Ｉ102 を出力する。同様に、入出力回路１２はトラン
ジスタ１０３のコレクタ電流Ｉ103 と、トランジスタ１
０４のコレクタ電流Ｉ104 を出力する。
【００４４】電流Ｉ102 は電流合成回路２１によって、
電流合成回路２１と電流合成回路２４を結ぶ配線に流さ
れる。よって、電流合成回路２４は、電流Ｉ102 と電流
Ｉ104 との和をトランジスタ２０８のコレクタ電流とし
て出力する。同様にして、電流Ｉ103 は電流合成回路２
３によって、電流合成回路２３と電流合成回路２２を結
ぶ配線に流され、電流合成回路２２は、電流Ｉ101 と電
流Ｉ103 との和をトランジスタ２０３のコレクタ電流と
して出力する。
【００４５】即ち、電流合成回路２１乃至２４は、第１
の差動増幅器の出力と、第２の差動増幅器の出力とを合
成して電流電圧変換回路９の入力端に与える機能を有し
ている。
【００４６】一方、クランプ回路５１，５２は、それぞ
れ第１及び第２の差動増幅器を動作させない機能を備え
る。クランプ回路５１がなければ、２つの入力信号の電
位が共に｛Ｖcc−（Ｖsat ＋ＶBE）｝以上となった場合
に第１の差動増幅器が正常に機能しない。一方、クラン
プ回路５２がなければ、２つの入力信号の電位が共に
（Ｖsat ＋ＶBE）以下となった場合に第２の差動増幅器
が正常に機能しない。そこで、２つの入力信号の電位が
共に｛Ｖcc−（Ｖsat ＋ＶBE）｝以上になれば、クラン
プ回路５１が第１の差動増幅器を動作させなくする。ま
た、２つの入力信号の電位が共に（Ｖsat ＋ＶBE）以下
になれば、クランプ回路５２が第２の差動増幅器を動作
させなくする。
【００４７】その一方で、第１の差動増幅器の出力と、
第２の差動増幅器の出力とは電流合成回路２１乃至２４
によって合成されるので、全体としてこの実施例にかか
るオペアンプ１０００の入力信号の電位の範囲は、改善
される。以下クランプ回路５１，５２の動作を詳細に説
明する。
【００４８】クランプ回路５１において、トランジスタ
５０１のベース−エミッタ間電圧は、トランジスタ１０
１，１０２のベース−エミッタ間電圧ＶBEと等しく設定
される。またトランジスタ３０２の飽和電圧Ｖsat に対
して、電圧源５０２の有する電圧は（Ｖsat ＋ＶBE）に
設定される。
【００４９】このように設定すると、入力端子１，２に
与えられた２つの入力信号の電位が共に｛Ｖcc−（Ｖsa
t ＋ＶBE）｝以上になった場合、トランジスタ５０１に
はそのベース−エミッタ間電圧がＶBEに保たれつつコレ
クタ電流が流れる。よってトランジスタ３０２のコレク
タ−エミッタ間電圧はＶsat 以下に低下することがな
く、トランジスタ３０２は飽和しない。
【００５０】一方、トランジスタ１０１，１０２のエミ
ッタ電位は（Ｖcc−Ｖsat ）に固定される。よって、入
力端子１，２に与えられた入力信号の電位が｛Ｖcc−
（Ｖsat ＋ＶBE）｝以上になると、トランジスタ１０
１，１０２にはベース電流が流れず、コレクタ電流Ｉ
101 ，Ｉ102 もゼロになり、第１の差動増幅器は動作し
ない。このときトランジスタ３０２のコレクタ電流はト
ランジスタ５０１に流れる。
【００５１】しかし、入力信号の電位がそのような電位
である場合には第２の差動増幅器が動作し、トランジス
タ１０３，１０４のコレクタ電流Ｉ103 ，Ｉ104 が流れ
る。このため、既述した電流合成回路２１乃至２４の機
能により、電流電圧変換回路９にはこれらの差の電流が
与えられ、入力端子１，２に与えられた電圧に対応した
出力が得られることになる。
【００５２】クランプ回路５２の動作も同様である。ト
ランジスタ５０３のベース−エミッタ間電圧は、トラン
ジスタ１０３，１０４のベース−エミッタ間電圧ＶBEと
等しく設定される。またトランジスタ３０５の飽和電圧
Ｖsat に対して、電圧源５０４の有する電圧は（Ｖsat
＋ＶBE）に設定される。
【００５３】このように設定すると、入力端子１，２に
与えられた２つの入力信号の電位が共に（Ｖsat ＋ＶB
E）以下になった場合、トランジスタ５０３にはそのベ
ース−エミッタ間電圧がＶBEに保たれつつコレクタ電流
が流れる。よってトランジスタ３０５のコレクタ−エミ
ッタ間電圧はＶsat 以下に低下することがなく、トラン
ジスタ３０５は飽和しない。
【００５４】一方、トランジスタ１０３，１０４のエミ
ッタ電位はＶsat に固定される。よって、入力端子１，
２に与えられた２つの入力信号の電位が共に（Ｖsat ＋
ＶBE）以下になると、トランジスタ１０３，１０４には
ベース電流が流れず、コレクタ電流Ｉ103 ，Ｉ104 もゼ
ロになり、第２の差動増幅器は動作しない。このときト
ランジスタ３０５のコレクタ電流はトランジスタ５０３
に流れる。
【００５５】しかし、入力信号の電位がそのような電位
である場合には第１の差動増幅器が動作し、トランジス
タ１０１，１０２のコレクタ電流Ｉ101 ，Ｉ102 が流れ
る。このため、既述した電流合成回路２１乃至２４の機
能により、電流電圧変換回路９にはこれらの差の電流が
与えられ、入力端子１，２に与えられた電圧に対応した
出力が得られることになる。
【００５６】ところで、２つの入力信号の電位が共に高
く、実質的な動作が第２の差動増幅器において行われて
いる場合であっても、２つの入力信号の電位が（Ｖcc−
Ｖsat ）以上であれば、第２の入出力回路１２のトラン
ジスタ１０３，１０４が飽和する。同様に、２つの入力
信号の電位が共に低く、実質的な動作が第１の差動増幅
器において行われている場合であっても、２つの入力信
号の電位がＶsat 以下であれば、第１の入出力回路１１
のトランジスタ１０１，１０２が飽和する。
【００５７】以上より、オペアンプ１０００の入力信号
の電位範囲は、トランジスタ１０１乃至１０４の飽和電
圧Ｖsat によってのみ制限を受ける。従って、入力信号
の電位範囲をＶsat 〜（Ｖcc−Ｖsat ）まで広げること
ができる。
【００５８】そして、例えば反転入力端子２と出力端子
３を接続し、オペアンプ１０００にボルテージフォロワ
としての機能を与えれば、これらの電位範囲に収まる入
力信号を歪ませることなく出力することができる。
【００５９】図２は、オペアンプ１０００が正常に動作
する、入力信号の電位の範囲を概念的に示した図であ
る。従来のオペアンプ２０００よりもその範囲が広がっ
ていることがわかる。
【００６０】図３は、クランプ回路５１の電圧源５０２
の構成例を示す回路図である。電流源ＣＳ1 と、２つの
トランジスタＱ1 ，Ｑ2 の成すカレントミラー回路によ
って抵抗Ｒ1 とダイオードＤ1 に電流が供給される。そ
して抵抗Ｒ1 において電圧Ｖsat が生起されるように設
計される。ダイオードＤ1 において、トランジスタ１０
１，１０２のベース−エミッタ間電圧ＶBEが得られるよ
うに設計するのは容易であり、トランジスタ５０１のベ
ースに電位｛Ｖcc−（Ｖsat ＋ＶBE）｝を与えることが
できる。
【００６１】同様に、トランジスタ５０１のベース−エ
ミッタ間電圧を、トランジスタ１０１，１０２のベース
−エミッタ間電圧ＶBEと等しく設定することは容易であ
り、既述のように設計されたクランプ回路５１は容易に
実現することができる。
【００６２】図４は、クランプ回路５２の電圧源５０４
の構成例を示す回路図である。電流源ＣＳ2 と、２つの
トランジスタＱ3 ，Ｑ4 の成すカレントミラー回路によ
って抵抗Ｒ2 とダイオードＤ2 に電流が供給される。そ
して抵抗Ｒ2 において電圧Ｖsat が生起されるように設
計される。ダイオードＤ2 において、トランジスタ１０
３，１０４のベース−エミッタ間電圧ＶBEが得られるよ
うに設計するのは容易であり、トランジスタ５０３のベ
ースに電位（Ｖsat ＋ＶBE）を与えることができる。
【００６３】同様に、トランジスタ５０３のベース−エ
ミッタ間電圧を、トランジスタ１０３，１０４のベース
−エミッタ間電圧ＶBEと等しく設定することは容易であ
り、既述のように設計されたクランプ回路５２は容易に
実現することができる。
【００６４】第２実施例：図５は、この発明の第２実施
例であるオペアンプ１００１の回路図である。オペアン
プ１００１はオペアンプ１０００に、ベース電流補償回
路４１，４２と、これらの動作の制御を行う制御回路６
１，６２を付加した構成を有する。
【００６５】ベース電流補償回路４１は、電位点４と電
位点５の間に設けられ、トランジスタ４０１乃至４０５
から構成されている。トランジスタ４０１のエミッタは
電位点４に接続され、そのベースは定電流回路３１のト
ランジスタ３０１，３０２のベースに共通して接続され
ている。トランジスタ４０２のコレクタは電位点５に接
続され、そのエミッタはトランジスタ４０１のコレクタ
に接続されている。
【００６６】トランジスタ４０３乃至４０５はカレント
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点５に接続され、またこれらのト
ランジスタのベース及びトランジスタ４０３のコレクタ
は、トランジスタ４０２のベースに共通して接続されて
いる。
【００６７】同様にして、ベース電流補償回路４２は、
電位点４と電位点５の間に設けられ、トランジスタ４０
６乃至４１０から構成されている。トランジスタ４０６
のエミッタは電位点５に接続され、そのベースは定電流
回路３２のトランジスタ３０４，３０５のベースに共通
して接続されている。トランジスタ４０７のコレクタは
電位点４に接続され、そのエミッタはトランジスタ４０
６のコレクタに接続されている。
【００６８】トランジスタ４０８乃至４１０はカレント
ミラー回路を構成している。これらのトランジスタのエ
ミッタは共通して電位点４に接続され、またこれらのト
ランジスタのベース及びトランジスタ４０８のコレクタ
は、トランジスタ４０７のベースに共通して接続されて
いる。
【００６９】ベース電流補償回路４１のトランジスタ４
０４，４０５のそれぞれのコレクタは、入出力回路１１
のトランジスタ１０１，１０２のそれぞれのベースに接
続されている。即ち、それぞれが入力端子１，２に接続
されている。トランジスタ４０１，４０２をそれぞれト
ランジスタ３０２，１０１（１０２）と同じ仕様に設計
することは容易であり、ベース電流補償回路４１は、ト
ランジスタ１０１，１０２のそれぞれのベース電流補償
を行うことができる。
【００７０】同様にして、ベース電流補償回路４２のト
ランジスタ４０９，４１０のそれぞれのコレクタは、入
出力回路１１のトランジスタ１０３，１０４のそれぞれ
のベースに接続されている。即ち、それぞれが入力端子
２，１に接続されている。トランジスタ４０６，４０７
をそれぞれトランジスタ３０５，１０３（１０４）と同
じ仕様に設計ることは容易であり、ベース電流補償回路
４２は、トランジスタ１０３，１０４のそれぞれのベー
ス電流補償を行う。
【００７１】結局、オペアンプ１００１の実質的な動作
が第１の差動増幅器で行われるか、第２の差動増幅器で
行われるかを問わず、入力信号の入力電流を小さくする
ことができる。
【００７２】ところで入力信号の電位が｛Ｖcc−（Ｖsa
t ＋ＶBE）｝より大きくなった場合、第１実施例で述べ
たように、トランジスタ１０１，１０２のベース電流は
流れなくなる。このままでは第１の差動増幅器が実質的
に動作しないのに、ベース電流補償回路４１が流すベー
ス補償電流が入力端子１，２に流れることになり、望ま
しくない。入力信号の電位が（Ｖsat ＋ＶBE）より小さ
くなった場合についても、第２の差動増幅器が実質的に
動作しないのに、ベース電流補償回路４２が流すベース
補償電流が入力端子１，２に流れることになり、望まし
くない。そこでこのような状況下では、制御回路６１，
６２は、それぞれベース電流補償回路４１，４２の動作
が行われないようにする。
【００７３】制御回路６１は、カレントミラー回路を構
成する２つのトランジスタ６０１，６０２からなる。ト
ランジスタ６０１，６０２のエミッタは共通して電位点
５に接続され、ベースは共通してトランジスタ６０１の
コレクタに接続される。
【００７４】トランジスタ６０１のコレクタがクランプ
回路５１のトランジスタ５０１のコレクタに接続されて
いる一方、トランジスタ６０２のコレクタはベース電流
補償回路４１のトランジスタ４０１のコレクタに接続さ
れている。入力信号の電位が｛Ｖcc−（Ｖsat ＋ＶB
E）｝以上になると、トランジスタ５０１にコレクタ電
流が流れるので、トランジスタ４０２のベース電流は流
れなくなる。その結果、トランジスタ４０４，４０５の
コレクタ電流、即ちトランジスタ１０１，１０２のベー
ス補償電流も流れず、入力端子１，２には電流が流れに
くくなる。
【００７５】同様に、制御回路６２は、カレントミラー
回路を構成する２つのトランジスタ６０３，６０４から
なる。トランジスタ６０３，６０４のエミッタは共通し
て電位点４に接続され、ベースは共通してトランジスタ
６０３のコレクタに接続される。
【００７６】トランジスタ６０３のコレクタがクランプ
回路５２のトランジスタ５０３のコレクタに接続されて
いる一方、トランジスタ６０４のコレクタはベース電流
補償回路４２のトランジスタ４０６のコレクタに接続さ
れている。入力信号の電位が（Ｖsat ＋ＶBE）以下にな
ると、トランジスタ５０３にコレクタ電流が流れるの
で、トランジスタ４０７のベース電流は流れなくなる。
その結果、トランジスタ４０９，４１０のコレクタ電
流、即ちトランジスタ１０３，１０４のベース補償電流
も流れず、入力端子１，２には電流が流れにくくなる。
【００７７】以上のように、第２実施例では第１実施例
の効果を得ることができ、更に入力端子１，２に電流が
流れにくくなるという効果を得ることができる。
【００７８】第３実施例：図６は、この発明の第３実施
例であるオペアンプ１００２の回路図である。オペアン
プ１００２はオペアンプ１０００において、エミッタフ
ォロワ回路７１乃至７４を設けたものである。これに起
因してクランプ回路５１，５２が、それぞれクランプ回
路５３，５４に置換されている。
【００７９】エミッタフォロワ回路７１，７２は入出力
回路１１と入力端子１，２の間に設けられる。同様に、
エミッタフォロワ回路７３，７４は入出力回路１２と入
力端子１，２の間に設けられる。即ち、エミッタフォロ
ワ回路７１，７２は入出力回路１１の前段として機能
し、エミッタフォロワ回路７３，７４は入出力回路１２
の前段として機能する。エミッタフォロワ回路７１，７
２は入出力回路１１、定電流回路３１と共に第１の差動
増幅器を構成し、エミッタフォロワ回路７３，７４は入
出力回路１２、定電流回路３２と共に第２の差動増幅器
を構成する。
【００８０】エミッタフォロワ回路７１は、電位点４，
５の間において直列に接続された２つのトランジスタ７
０１，７０２から構成されている。即ち、トランジスタ
７０１のコレクタは電位点４に、トランジスタ７０２の
エミッタは電位点５に、それぞれ接続されている。ま
た、トランジスタ７０１のエミッタとトランジスタ７０
２のコレクタは共通して入出力回路１１のトランジスタ
１０１のベースに接続されている。
【００８１】トランジスタ７０２のベースは定電流回路
３２のトランジスタ３０４，３０５のベースと共通に接
続されており、トランジスタ７０１のベースは入力端子
１に接続されている。したがって、エミッタフォロワ回
路７１はトランジスタ１０１に前置されたエミッタフォ
ロワ回路として機能する。
【００８２】同様に、エミッタフォロワ回路７２は、電
位点４，５の間において直列に接続された２つのトラン
ジスタ７０３，７０４から構成されている。即ち、トラ
ンジスタ７０３のコレクタは電位点４に、トランジスタ
７０４のエミッタは電位点５に、それぞれ接続されてい
る。また、トランジスタ７０３のエミッタとトランジス
タ７０４のコレクタは共通して入出力回路１１のトラン
ジスタ１０２のベースに接続されている。
【００８３】トランジスタ７０４のベースは定電流回路
３２のトランジスタ３０４，３０５のベースと共通に接
続されており、トランジスタ７０３のベースは入力端子
２に接続されている。したがって、エミッタフォロワ回
路７２はトランジスタ１０２に前置されたエミッタフォ
ロワ回路として機能する。
【００８４】また、エミッタフォロワ回路７３は、電位
点４，５の間において直列に接続された２つのトランジ
スタ７０５，７０６から構成されている。即ち、トラン
ジスタ７０５のコレクタは電位点５に、トランジスタ７
０６のエミッタは電位点４に、それぞれ接続されてい
る。また、トランジスタ７０５のエミッタとトランジス
タ７０６のコレクタは共通して入出力回路１２のトラン
ジスタ１０３のベースに接続されている。
【００８５】トランジスタ７０６のベースは定電流回路
３１のトランジスタ３０１，３０２のベースと共通に接
続されており、トランジスタ７０５のベースは入力端子
２に接続されている。したがって、エミッタフォロワ回
路７３はトランジスタ１０３に前置されたエミッタフォ
ロワ回路として機能する。
【００８６】同様に、エミッタフォロワ回路７４は、電
位点４，５の間において直列に接続された２つのトラン
ジスタ７０７，７０８から構成されている。即ち、トラ
ンジスタ７０７のコレクタは電位点５に、トランジスタ
７０８のエミッタは電位点４に、それぞれ接続されてい
る。また、トランジスタ７０７のエミッタとトランジス
タ７０８のコレクタは共通して入出力回路１２のトラン
ジスタ１０４のベースに接続されている。
【００８７】トランジスタ７０８のベースは定電流回路
３１のトランジスタ３０１，３０２のベースと共通に接
続されており、トランジスタ７０７のベースは入力端子
１に接続されている。したがって、エミッタフォロワ回
路７４はトランジスタ１０４に前置されたエミッタフォ
ロワ回路として機能する。
【００８８】以上の構成において、トランジスタ７０１
〜７０４はＮＰＮトランジスタで、トランジスタ７０５
〜７０８はＰＮＰトランジスタである。
【００８９】それぞれがトランジスタ１０１，１０２に
前置されたエミッタフォロワ回路７１，７２の存在によ
り、またそれぞれがトランジスタ１０３，１０４に前置
されたエミッタフォロワ回路７３，７４の存在により、
第１実施例で示されたオペアンプ１０００と比較して、
入力端子１，２に流れる電流は少なくすることができ
る。
【００９０】しかも、エミッタフォロワ回路７１のトラ
ンジスタ７０１及びエミッタフォロワ回路７２のトラン
ジスタ７０３のベース−エミッタ間電圧を、トランジス
タ１０１，１０２のベース−エミッタ間電圧ＶBEと等し
く設定すれば、定電流回路３１のトランジスタ３０２は
入力信号の電位が（Ｖcc−Ｖsat ）となるまで飽和しな
い。従って、第１の差動増幅器の動作に関しては、入力
信号の電位範囲の上限は（Ｖcc−Ｖsat ）にまで拡大さ
れることになる。同様に、エミッタフォロワ回路７３の
トランジスタ７０５及びエミッタフォロワ回路７４のト
ランジスタ７０７のベース−エミッタ間電圧を、トラン
ジスタ１０３，１０４のベース−エミッタ間電圧ＶBEと
等しく設定すれば、定電流回路３２のトランジスタ３０
５は入力信号の電位がＶsat となるまで飽和しない。従
って、第２の差動増幅器の動作に関しては、入力信号の
電位範囲の下限はＶsat にまで拡大されることになる。
【００９１】しかし第１乃至第２実施例とは異なり、第
１の差動増幅器においては入力信号の電位範囲の下限
が、また第２の差動増幅器においては入力信号の電位範
囲の上限が、それぞれ問題となる。
【００９２】第１の差動増幅器に関しては、エミッタフ
ォロワ回路７１のトランジスタ７０２及びエミッタフォ
ロワ回路７２のトランジスタ７０４のベース−エミッタ
間電圧をトランジスタ１０１，１０２，７０１，７０３
と等しくＶBEとすると、入力信号の電位が（Ｖsat ＋Ｖ
BE）以下になったとき、トランジスタ７０２，７０４は
飽和してしまう可能性がある。また、第２の差動増幅器
に関しては、エミッタフォロワ回路７３のトランジスタ
７０６及びエミッタフォロワ回路７４のトランジスタ７
０８のベース−エミッタ間電圧をトランジスタ１０３，
１０４，７０５，７０７と等しくＶBEとすると、入力信
号の電位が｛Ｖcc−（Ｖsat ＋ＶBE）｝以上になったと
き、トランジスタ７０６，７０８は飽和してしまう可能
性がある。したがって、このままでは従来の技術と同じ
入力信号の電位範囲しか得られなくなってしまう。
【００９３】そのためクランプ回路５１の代わりにクラ
ンプ回路５３を、クランプ回路５２の代わりにクランプ
回路５４をそれぞれ設け、トランジスタ７０２，７０
４，７０６，７０８の飽和を回避している。クランプ回
路５３は、第１実施例で説明したクランプ回路５２と類
似の構成を有し、またクランプ回路５４は、第１実施例
で説明したクランプ回路５１と類似の構成を有してい
る。
【００９４】即ち、クランプ回路５３は電圧源５０４
と、２つのトランジスタ５０３ａ，５０３ｂとからな
る。電圧源５０４の負極は電位点５に接続され、その正
極はトランジスタ５０３ａ，５０３ｂの両方のベースに
共通して接続されている。またトランジスタ５０３ａ，
５０３ｂの両方のコレクタは共通して電位点４に接続さ
れている。トランジスタ５０３ａのエミッタはエミッタ
フォロワ回路７１のトランジスタ７０１のエミッタに接
続されており、トランジスタ５０３ｂのエミッタはエミ
ッタフォロワ回路７２のトランジスタ７０３のエミッタ
に接続されている。従って、トランジスタ５０３ａ，５
０３ｂのエミッタは、それぞれ入出力回路１１のトラン
ジスタ１０１，１０２にも接続されていることになる。
【００９５】クランプ回路５２と同様に、トランジスタ
５０３ａ，５０３ｂのベース−エミッタ間電圧はトラン
ジスタ７０２，７０４のベース−エミッタ間電圧ＶBEと
等しく、電圧源５０４の電圧は（Ｖsat ＋ＶBE）に設定
される。
【００９６】また、クランプ回路５４は電圧源５０２
と、２つのトランジスタ５０１ａ，５０１ｂとからな
る。電圧源５０２の正極は電位点４に接続され、その負
極はトランジスタ５０１ａ，５０１ｂの両方のベースに
共通して接続されている。またトランジスタ５０１ａ，
５０１ｂの両方のコレクタは共通して電位点５に接続さ
れている。トランジスタ５０１ａのエミッタはエミッタ
フォロワ回路７３のトランジスタ７０５のエミッタに接
続されており、トランジスタ５０１ｂのエミッタはエミ
ッタフォロワ回路７４のトランジスタ７０７のエミッタ
に接続されている。従って、トランジスタ５０１ａ，５
０１ｂのエミッタは、それぞれ入出力回路１２のトラン
ジスタ１０３，１０４にも接続されていることになる。
【００９７】クランプ回路５１と同様に、トランジスタ
５０１ａ，５０１ｂのベース−エミッタ間電圧はトラン
ジスタ７０６，７０８のベース−エミッタ間電圧ＶBEと
等しく、電圧源５０２の電圧は（Ｖsat ＋ＶBE）に設定
される。
【００９８】以上の構成において、トランジスタ５０１
ａ，５０１ｂはＰＮＰトランジスタで、トランジスタ５
０３ａ，５０３ｂはＮＰＮトランジスタである。
【００９９】この場合、入力信号の電位が（Ｖsat ＋Ｖ
BE）以下になったとき、第１の差動増幅器に前置される
トランジスタ７０２，７０４のコレクタ電流はそれぞれ
トランジスタ５０３ａ，５０３ｂに流れることになる。
よって入出力回路１１のトランジスタ１０１，１０２に
流れるコレクタ電流は、入力端子１，２に加えられる入
力信号の電位に依存せずに一定の値をとる。そして、入
力信号はエミッタフォロワ回路７３，７４を介して、第
２の差動増幅器において処理されることになる。
【０１００】また、入力信号の電位が｛Ｖcc−（Ｖsat
＋ＶBE）｝以上になったとき、第２の差動増幅器に前置
されるトランジスタ７０６，７０８のコレクタ電流はそ
れぞれトランジスタ５０１ａ，５０１ｂに流れることに
なる。よって入出力回路１２のトランジスタ１０３，１
０４に流れるコレクタ電流は、入力端子１，２に加えら
れる入力信号の電位に依存せずに一定の値をとる。そし
て、入力信号はエミッタフォロワ回路７１，７２を介し
て、第１の差動増幅器において処理されることになる。
【０１０１】以上のことから、オペアンプ１００２の入
力信号の電位範囲は、低電位側は第２の差動増幅器を構
成するトランジスタ３０５の飽和電圧によって、また高
電位側は第１の差動増幅器を構成するトランジスタ３０
２の飽和電圧によってしか制限を受けないこととなる。
従ってＶsat 〜（Ｖcc−Ｖsat ）まで入力信号の電位範
囲を広げることができる。しかも、第１及び第２の差動
増幅器にはエミッタフォロワ回路が備えられているの
で、入力端子１，２に流れる電流を抑制することができ
る。
【０１０２】図７は、オペアンプ１００２が正常に動作
する、入力信号の電位の範囲を概念的に示した図であ
る。従来のオペアンプ２０００よりもその範囲が広がっ
ていることがわかる。
【０１０３】第４実施例：第４実施例は、第１及び第２
の差動増幅器にエミッタフォロワ回路を前置するのみな
らず、このエミッタフォロワ回路を構成するトランジス
タに対し、第２実施例の様にベース電流補償回路を設け
たものである。
【０１０４】図８は、この発明の第４実施例であるオペ
アンプ１００３の回路図である。第３実施例で説明した
オペアンプ１００２を改善し、入力端子１，２に流れる
電流を更に抑制できるようにしたものである。
【０１０５】まず、第１の差動増幅器に関して説明す
る。入出力回路１１に前置されたエミッタフォロワ回路
７１，７２に対し、それぞれベース電流補償回路４３，
４４が設けられている。また、ベース電流補償回路４
３，４４に対し、これらの動作を制御する制御回路６
３，６４がそれぞれ設けられている。
【０１０６】ベース電流補償回路４３，４４は、第２実
施例で示されたベース電流補償回路４２と類似の構造を
備えている。ベース電流補償回路４３は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４２のトラ
ンジスタ４０６乃至４０９にそれぞれ対応するトランジ
スタ４０６ａ乃至４０９ａから構成されている。ベース
電流補償回路４３においては、ベース電流補償回路４２
のトランジスタ４１０に対応するトランジスタは備えら
れていない。トランジスタ４１０の機能に対応して別途
ベース電流補償回路４４が設けられているからである。
同様にして、ベース電流補償回路４４は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４２のトラ
ンジスタ４０６乃至４０９にそれぞれ対応するトランジ
スタ４０６ｂ乃至４０９ｂから構成されている。ベース
電流補償回路４４に関し、ベース電流補償回路４２のト
ランジスタ４１０の機能に対応するのはベース電流補償
回路４３である。
【０１０７】ベース電流補償回路４２と同様に、ベース
電流補償回路４３，４４は入力端子１，２に接続されて
いる。入力端子１，２はそれぞれエミッタフォロワ回路
７１のトランジスタ７０１、エミッタフォロワ回路７２
のトランジスタ７０３のベースに接続されているので、
ベース電流補償回路４３，４４はそれぞれトランジスタ
７０１，７０３のベース電流を補償する機能を有する。
【０１０８】制御回路６３，６４は制御回路６２と同様
の構成を備えている。トランジスタ６０３に対応してト
ランジスタ６０３ａ，６０３ｂが、トランジスタ６０４
に対応してトランジスタ６０４ａ，６０４ｂが、それぞ
れ制御回路６３，６４に設けられている。そして制御回
路６３，６４は、入力信号の電位が（Ｖsat ＋ＶBE）よ
り小さくなった場合に、ベース電流補償回路４３，４４
が動作しないように制御する。
【０１０９】第２の差動増幅器に関しても同様に説明さ
れる。入出力回路１２に前置されたエミッタフォロワ回
路７３，７４に対し、それぞれベース電流補償回路４
５，４６が設けられている。また、ベース電流補償回路
４５，４６に対し、これらの動作を制御する制御回路６
５，６６がそれぞれ設けられている。
【０１１０】ベース電流補償回路４５，４６は、第２実
施例で示されたベース電流補償回路４１と類似の構造を
備えている。ベース電流補償回路４５は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４１のトラ
ンジスタ４０１乃至４０４にそれぞれ対応するトランジ
スタ４０１ａ乃至４０４ａから構成されている。ベース
電流補償回路４５に関して、ベース電流補償回路４１の
トランジスタ４０５の機能はベース電流補償回路４６が
行う。また、ベース電流補償回路４６は、電位点４と電
位点５の間に設けられ、ベース電流補償回路４１のトラ
ンジスタ４０１乃至４０４にそれぞれ対応するトランジ
スタ４０１ｂ乃至４０４ｂから構成されている。ベース
電流補償回路４６に関して、ベース電流補償回路４１の
トランジスタ４０５の機能に対応するのはベース電流補
償回路４５である。
【０１１１】ベース電流補償回路４５，４６はそれぞれ
エミッタフォロワ回路７３のトランジスタ７０５、エミ
ッタフォロワ回路７４のトランジスタ７０７のベース電
流を補償する機能を有している。
【０１１２】制御回路６５，６６は制御回路６１と同様
の構成を備えている。トランジスタ６０１に対応してト
ランジスタ６０１ａ，６０１ｂが、トランジスタ６０２
に対応してトランジスタ６０２ａ，６０２ｂが、それぞ
れ制御回路６５，６６に設けられている。そして制御回
路６５，６６は、入力信号の電位が｛Ｖcc−（Ｖsat＋
ＶBE）｝より大きくなった場合に、ベース電流補償回路
４５，４６が動作しないように制御する。
【０１１３】以上の説明から分かるように、第４実施例
は第２及び第３実施例の構成を併せた構成を備えてお
り、従ってオペアンプ１００３は、第２実施例及び第３
実施例のそれぞれで示されたオペアンプ１００１，１０
０２と同じ入力信号の電位範囲を備え、かつ入力端子
１，２に流れる電流を一層抑制することができるという
効果がある。
【０１１４】第５実施例：第１乃至第４実施例において
説明されたオペアンプ１０００乃至１００３は、その入
力信号の電位範囲が改善されたものの、トランジスタの
飽和電圧Ｖsat によって制限されている。この発明の第
５実施例であるオペアンプ１００４は、この制限をも回
避できるように構成したものである。
【０１１５】図９にこの発明の第５実施例であるオペア
ンプ１００４の回路図を示す。オペアンプ１００４は第
３実施例に示したオペアンプ１００２（図６）と類似し
た構成を備えている。但し、エミッタフォロワ回路７１
乃至７４は、それぞれエミッタフォロワ回路７５乃至７
８に置換されている。また、クランプ回路５３乃至５４
は、それぞれクランプ回路５５乃至５６に置換されてい
る。
【０１１６】エミッタフォロワ回路７５とエミッタフォ
ロワ回路７１との差異は、トランジスタ７０１のエミッ
タとトランジスタ７０２のコレクタとの間に抵抗７０９
が挿入されていることである。そして入出力回路１１の
トランジスタ１０１のベースはトランジスタ７０２のコ
レクタとは直接に接続されるが、トランジスタ７０１の
エミッタとは抵抗７０９を介して接続されている。
【０１１７】同様に、エミッタフォロワ回路７６がエミ
ッタフォロワ回路７２と異なる点は、抵抗７１０がトラ
ンジスタ７０３のエミッタとトランジスタ７０４のコレ
クタとの間に挿入されていることである。そして入出力
回路１１のトランジスタ１０２のベースはトランジスタ
７０４のコレクタとは直接に接続されるが、トランジス
タ７０３のエミッタとは抵抗７１０を介して接続されて
いる。
【０１１８】また、エミッタフォロワ回路７７がエミッ
タフォロワ回路７３と異なる点は、抵抗７１１がトラン
ジスタ７０５のエミッタとトランジスタ７０６のコレク
タとの間に挿入されていることである。そして入出力回
路１２のトランジスタ１０３のベースはトランジスタ７
０６のコレクタとは直接に接続されるが、トランジスタ
７０５のエミッタとは抵抗７１１を介して接続されてい
る。
【０１１９】同様に、エミッタフォロワ回路７８がエミ
ッタフォロワ回路７４と異なる点は、抵抗７１２がトラ
ンジスタ７０７のエミッタとトランジスタ７０８のコレ
クタとの間に挿入されていることである。そして入出力
回路１２のトランジスタ１０４のベースはトランジスタ
７０８のコレクタとは直接に接続されるが、トランジス
タ７０７のエミッタとは抵抗７１２を介して接続されて
いる。
【０１２０】クランプ回路５５乃至５６が、それぞれク
ランプ回路５３乃至５４と異なる点は、単に電圧源の備
える電圧が異なることのみである。クランプ回路５５に
おいてはクランプ回路５３における電圧源５０４の代わ
りに電圧源５０５が備えられている。またクランプ回路
５６においてはクランプ回路５４における電圧源５０２
の代わりに電圧源５０６が備えられている。
【０１２１】電圧源５０５の有する電圧を、電圧源５０
４の有する電圧に抵抗７０９，７１０における電圧降下
分を加えた値とすることにより、入力信号の電位の上限
を更に高くすることができる。同様に、電圧源５０６の
有する電圧を、電圧源５０２の有する電圧に抵抗７１
１，７１２における電圧降下分を加えた値とすることに
より、入力信号の電位の下限を更に低くすることができ
る。
【０１２２】特に抵抗７０９乃至７１０における電圧降
下がいずれもトランジスタ３０２の飽和電圧Ｖsat と等
しくなるように設定すれば、入力端子１，２に与えられ
る入力信号の電位が（Ｖcc−Ｖsat ）より大きくなっ
て、電位点４に与えられる電位Ｖccと等しくなってもト
ランジスタ３０２は飽和しなくなる。但し、トランジス
タ７０２，７０４の飽和が生じないように、電圧源５０
５の電圧値は（ＶBE＋２×Ｖsat ）に設定しておく必要
がある。
【０１２３】同様にして、抵抗７１１乃至７１２におけ
る電圧降下がいずれもトランジスタ３０５の飽和電圧Ｖ
sat と等しくなるように設定すれば、入力端子１，２に
与えられる入力信号の電位がＶsat より小さくなって、
電位点５に与えられる電位０（ＧＮＤ）に等しくなって
もトランジスタ３０５は飽和しなくなる。但し、トラン
ジスタ７０６，７０８の飽和が生じないように、電圧源
５０６の電圧値は（ＶBE＋２×Ｖsat ）に設定しておく
必要がある。
【０１２４】以上の説明からわかるように、第５実施例
では、抵抗７０９乃至７１２がレベルシフト回路となっ
て第１及び第２の差動増幅器において電流を供給するた
めのトランジスタ３０２，３０５の飽和電圧Ｖsat の影
響をキャンセルするので、入力信号の電位範囲を電位点
４，５の電位差、即ち０（ＧＮＤ）〜Ｖccにまで広げる
ことができる。
【０１２５】図１０は、オペアンプ１００４が正常に動
作する、入力信号の電位の範囲を概念的に示した図であ
る。従来のオペアンプ２０００、第１乃至第４実施例の
オペアンプ１０００乃至１００３よりもその範囲が広が
っていることがわかる。
【０１２６】なお、レベルシフト回路として抵抗７０９
乃至７１１の代わりに、ショットキーバリアダイオード
や、ＰＮダイオードを用いて電圧Ｖsat を支えることも
できる。
【０１２７】その他：上記第１乃至第５実施例において
は、トランジスタの飽和電圧を全てＶsat に、またトラ
ンジスタのベース−エミッタ間電圧を全てＶBEとして説
明してきた。第１実施例で述べたように、トランジスタ
においてこのように設計することは容易である。しか
し、この発明はそのようなトランジスタの設計に制限さ
れるものではない。
【０１２８】更に、電流合成回路２１乃至２４はカレン
トミラー回路の構成を備えているが、その電流を流す２
つのトランジスタのコレクタ電流の電流比を１対１に限
定するものではない。
【０１２９】また、第１実施例で述べたように、ボルテ
ージフォロワとしてこの発明を適用することができる
が、この発明はボルテージフォロワに対する適用に限定
されるものではないことは各実施例の説明から明らかで
ある。即ち、必ずしも出力端子３は、反転入力端子２と
接続して使用される必要はない。
【０１３０】
【発明の効果】以上のように、この発明に係る増幅回路
の基本的構成によれば、第１及び第２の信号の値が第１
の電位範囲を逸脱した場合には第２の増幅器が、第２の
電位範囲を逸脱した場合には第１の増幅器が、それぞれ
実質的に出力端子に出力を与えるので、第１及び第２の
信号に許される値の範囲が広くなる。そして第２の入力
端子と出力端子を接続した場合に、入力信号のダイナミ
ックレンジの良好なバッファを得ることができる。
【０１３１】更に、第１の変形によれば、増幅回路の入
力インピダンスを増大させることができる。
【０１３２】また、第２の変形によっても増幅回路の入
力インピダンスを増大させることができ、特にレベルシ
フト手段を設けた場合には、基本的構成のみの場合より
も更に第１及び第２の信号に許される値の範囲が広くな
る。
【図面の簡単な説明】
【図１】この発明の第１実施例である増幅回路を示す回
路図である。
【図２】この発明の第１実施例の動作を説明する概念図
である。
【図３】この発明の第１実施例を説明する回路図であ
る。
【図４】この発明の第１実施例を説明する回路図であ
る。
【図５】この発明の第２実施例である増幅回路を示す回
路図である。
【図６】この発明の第３実施例である増幅回路を示す回
路図である。
【図７】この発明の第３実施例の動作を説明する概念図
である。
【図８】この発明の第４実施例である増幅回路を示す回
路図である。
【図９】この発明の第５実施例である増幅回路を示す回
路図である。
【図１０】この発明の第５実施例の動作を説明する概念
図である。
【図１１】この発明の背景を説明するブロック図であ
る。
【図１２】従来の増幅回路を示す回路図である。
【符号の説明】
１ 非反転入力端子 ２ 反転入力端子 ３ 出力端子 ９ 電流電圧変換回路 １１，１２ 入力回路 ２１〜２４ 電流合成回路 ３１，３２ 定電流回路 ４１〜４６ ベース電流補償回路 ５１〜５６ クランプ回路 ６１〜６６ 制御回路 ７１〜７８ エミッタフォロワ回路 ７０９〜７１２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/68 H03F 3/45

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 （ａ）第１信号が与えられる第１入力端
    子と、第２信号が与えられる第２入力端子と、 （ｂ）出力端子と、 （ｃ）（ｃ−１）第１所定電流を供給する第１定電流源
    と、 （ｃ−２）前記第１定電流源に接続された第１接続点を
    含み、前記第１及び第２信号の少なくとも一方が第１電
    位範囲にある場合に、前記第１信号と前記第２信号との
    差に応じて前記第１所定電流を分配して得られる第１及
    び第２電流を出力する第１入出力手段とを有する第１増
    幅器と、 （ｄ）（ｄ−１）第２所定電流を供給する第２定電流源
    と、 （ｄ−２）前記第２定電流源に接続された第２接続点を
    含み、前記第１及び第２信号の少なくとも一方が第２電
    位範囲にある場合に、前記第１信号と前記第２信号との
    差に応じて前記第２所定電流を分配して得られる第３及
    び第４電流を出力する第２入出力手段とを有する第２増
    幅器とを備え、 前記第１電位範囲は第１電位及び前記第１電位よりも高
    い第２電位を含まず、 前記第１電位範囲は前記第１電位より高く前記第２電位
    以下の第３電位を含まず、 前記第１電位範囲は前記第１電位以上で前記第３電位よ
    りも低い第４電位を含み、 前記第１電位範囲は前記第３電位よりも低く前記第４電
    位よりも高い第５電位を含み、 前記第２電位範囲は前記第１電位と前記第２電位と前記
    第４電位とを含まず、 前記第２電位範囲は前記第３電位及び第５電位を含み、 （ｅ）前記第１接続点の電位を前記第３電位に固定し、
    前記第１及び第２信号のいずれもが前記第１電位範囲を
    逸脱した場合に前記第１入出力手段の機能を停止させる
    第１制御手段と、 （ｆ）前記第２接続点の電位を前記第４電位に固定し、
    前記第１及び第２信号のいずれもが前記第２電位範囲を
    逸脱した場合に前記第２入出力手段の機能を停止させる
    第２制御手段と、 （ｇ）前記第１ないし第４電流を合成して前記出力端子
    に出力する出力合成手段とを更に備える増幅回路。
  2. 【請求項２】 前記第１制御手段は、前記第１及び第２
    信号のいずれもが前記第１電位範囲を逸脱した場合に前
    記第１所定電流を前記第１入出力段からバイパスして前
    記第１増幅器の機能を停止させ、 前記第２制御手段は、前記第１及び第２信号のいずれも
    が前記第２電位範囲を逸脱した場合に前記第２所定電流
    を前記第２入出力段からバイパスして前記第２増幅器の
    機能を停止させる、請求項１記載の増幅回路。
  3. 【請求項３】 前記第１入出力手段は （ｃ−２−１）前記第１入力端子に接続されたベース
    と、前記第１接続点に接続されたエミッタと、前記第１
    電流を流すコレクタとを備える第１のトランジスタと、 （ｃ−２−２）前記第２入力端子に接続されたベース
    と、前記第１接続点に接続されたエミッタと、前記第２
    電流を流すコレクタとを備える第２のトランジスタとを
    更に含み、 前記第２入出力手段は （ｄ−２−１）前記第１入力端子に接続されたベース
    と、前記第２接続点に接続されたエミッタと、前記第３
    電流を流すコレクタとを備える第３のトランジスタと、 （ｄ−２−２）前記第２入力端子に接続されたベース
    と、前記第２接続点に接続されたエミッタと、前記第４
    電流を流すコレクタとを備える第４のトランジスタとを
    更に含み、 （ｉ）前記第１及び第２トランジスタの前記ベースに流
    れるベース電流を補う第１電流補償手段と、 （ｊ）前記第３及び第４トランジスタの前記ベースに流
    れるベース電流を補う第２電流補償手段とを更に備え
    る、請求項１記載の増幅回路。
  4. 【請求項４】 （ｋ）前記第１電流補償手段に接続さ
    れ、前記第１及び第２信号のいずれもが前記第１電位範
    囲を逸脱した場合に前記第１電流補償手段の機能を停止
    させる第３制御手段と、 （ｌ）前記第２電流補償手段に接続され、前記第１及び
    第２信号のいずれもが前記第２電位範囲を逸脱した場合
    に前記第２電流補償手段の機能を停止させる第４制御手
    段と、 を更に備える請求項３記載の増幅回路。
  5. 【請求項５】 前記第１増幅器は （ｃ−３）前記第１及び第２入力端子と前記第１入出力
    手段との間に設けられた第１ボルテージフォロワ回路を
    更に有し、 前記第２増幅器は （ｄ−３）前記第１及び第２入力端子と前記第２入出力
    手段との間に設けられた第２ボルテージフォロワ回路を
    更に有する、請求項１記載の増幅回路。
  6. 【請求項６】 前記第１ボルテージフォロワ回路は （ｃ−３−１）第１レベルシフト手段を有し、 前記第２ボルテージフォロワ回路は （ｄ−３−１）第２レベルシフト手段 を有する、請求項５記載の増幅回路。
JP4319881A 1992-11-30 1992-11-30 増幅回路 Expired - Fee Related JP2845699B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4319881A JP2845699B2 (ja) 1992-11-30 1992-11-30 増幅回路
US08/117,687 US5382917A (en) 1992-11-30 1993-09-08 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4319881A JP2845699B2 (ja) 1992-11-30 1992-11-30 増幅回路

Publications (2)

Publication Number Publication Date
JPH06169227A JPH06169227A (ja) 1994-06-14
JP2845699B2 true JP2845699B2 (ja) 1999-01-13

Family

ID=18115282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4319881A Expired - Fee Related JP2845699B2 (ja) 1992-11-30 1992-11-30 増幅回路

Country Status (2)

Country Link
US (1) US5382917A (ja)
JP (1) JP2845699B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646560A (en) * 1994-09-30 1997-07-08 National Semiconductor Corporation Integrated low-power driver for a high-current laser diode
JP3118393B2 (ja) * 1995-06-21 2000-12-18 シャープ株式会社 差動増幅回路
JPH09148857A (ja) * 1995-09-19 1997-06-06 Nec Corp バイポーラｏｔａ
US5691654A (en) * 1995-12-14 1997-11-25 Cypress Semiconductor Corp. Voltage level translator circuit
US5666069A (en) * 1995-12-22 1997-09-09 Cypress Semiconductor Corp. Data output stage incorporating an inverting operational amplifier
DE59810241D1 (de) * 1997-07-22 2004-01-08 Infineon Technologies Ag Verstärkerstufe mit konstanter Eingangsimpendanz
JP4036506B2 (ja) * 1997-10-21 2008-01-23 日本テキサス・インスツルメンツ株式会社 差動増幅器
JP3478760B2 (ja) * 1999-05-19 2003-12-15 キヤノン株式会社 信号処理回路及びそれの駆動方法並びに放射線撮像システム
JP4371387B2 (ja) * 1999-10-06 2009-11-25 ローム株式会社 制御駆動回路および制御駆動方法
US6864723B2 (en) * 2000-09-27 2005-03-08 Broadcom Corporation High-swing transconductance amplifier
WO2002049208A2 (en) * 2000-12-15 2002-06-20 Broadcom Corporation Differential amplifier with large input common mode signal range
JP3576138B2 (ja) 2001-12-17 2004-10-13 株式会社東芝 ディスク記憶装置及び同装置における制御信号転送方法
US6801075B2 (en) * 2002-03-27 2004-10-05 Texas Instruments Incorporated Method and circuit for base current compensation
JP3990966B2 (ja) 2002-10-08 2007-10-17 松下電器産業株式会社 差動増幅器
US7301370B1 (en) * 2003-05-22 2007-11-27 Cypress Semiconductor Corporation High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion
JP2005123872A (ja) 2003-10-16 2005-05-12 Sharp Corp 光ビーム検出装置およびプリンタ機器
JP4826073B2 (ja) * 2004-08-05 2011-11-30 日本電気株式会社 差動増幅器、及びそれを用いた表示装置のデータドライバ
JP4528790B2 (ja) * 2007-01-09 2010-08-18 Ｏｋｉセミコンダクタ株式会社 信号強度検出回路
JP4946572B2 (ja) * 2007-03-30 2012-06-06 株式会社日立製作所 半導体集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377789A (en) * 1981-03-20 1983-03-22 Rca Corporation Operational amplifier employing complementary field-effect transistors
JPS5945706A (ja) * 1982-09-09 1984-03-14 Nippon Shiguneteitsukusu Kk 差動増幅回路
US5294892A (en) * 1992-09-17 1994-03-15 Sgs-Thomson Microelectronics, Inc. Two-stage rail-to-rail class AB operational amplifier

Also Published As

Publication number Publication date
JPH06169227A (ja) 1994-06-14
US5382917A (en) 1995-01-17

Similar Documents

Publication Publication Date Title
JP2845699B2 (ja) 増幅回路
US4706138A (en) Amplification of signals produced by a magnetic sensor
JPS639002A (ja) 磁気センサ用バイアス兼増幅回路
JP2588368B2 (ja) 差動増幅回路
US5793551A (en) Amplifier having a differential input capacitance cancellation circuit
JPS62287705A (ja) Ｂｔｌ増幅回路
JPS5851324B2 (ja) テイコウソクテイカイロハイチ
US5812028A (en) Audio signal amplifier circuit and a portable acoustic apparatus using the same
US5717536A (en) Single-ended cascode amplifier for magnetoresistive sensors
US6211736B1 (en) Signal amplifying circuit for magnetoresistive element
US6175276B1 (en) Indirect emitter-coupling preamplifier for magneto-resistive heads with single-ended feedback
US3684971A (en) Difference amplifier
JPS6154286B2 (ja)
JPH03110907A (ja) Ａｍ検波回路
US5144169A (en) Operational amplifier circuit
US7649417B1 (en) Apparatus and method for input stage and bias canceller for an audio operational amplifier
JP2888837B2 (ja) 利得可変増幅器
JP3470835B2 (ja) 演算増幅器
JPS6314506A (ja) 電圧増幅回路
JP4128283B2 (ja) 差動増幅回路
JPH0635542Y2 (ja) 演算増幅回路
JP4494231B2 (ja) 映像信号出力回路
JPS646583Y2 (ja)
JP2557398B2 (ja) 増幅回路
JPH0431838Y2 (ja)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071030

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees