JP4036506B2 - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP4036506B2 JP4036506B2 JP30647897A JP30647897A JP4036506B2 JP 4036506 B2 JP4036506 B2 JP 4036506B2 JP 30647897 A JP30647897 A JP 30647897A JP 30647897 A JP30647897 A JP 30647897A JP 4036506 B2 JP4036506 B2 JP 4036506B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- differential
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、差動増幅器の回路技術にかかり、特に、歪みのない出力信号を得られる回路技術に関する。
【０００２】
【従来の技術】
従来より、差動増幅器(オペアンプ)は、単体で使用される他、種々の半導体集積回路にも内蔵されており、前段の回路から入力される微小な信号を増幅し、後段の回路に伝達させるために、ＡＤコンバータ等に広く用いられている。
【０００３】
図６(ａ)の符号２０１は、従来技術の内蔵型の差動増幅器であり、入力段２０５と出力段２０６で構成されている。入出力段２０５、２０６は、電源電圧ライン２２７とグラウンド電圧ライン２２８に接続され、電源電圧ＶCCとグラウンド電圧ＶEEが印加されている。
【０００４】
入力段２０５は、同図(ｂ)に示す２個の差動増幅回路２０５1、２０５2を有しており、各差動増幅回路２０５1、２０５2は、非反転入力端子２１６と反転入力端子２１７に対して並列接続されている。各差動増幅回路２０５1、２０５2の出力信号は、同じ出力段２０６に出力されており、２個の差動増幅回路２０５1、２０５2のいずれか一方、又は両方が差動増幅した信号が、出力段２０６から出力されるように構成されている。
【０００５】
一般的に、差動増幅回路が、電源電圧ＶCCを印加されて動作する場合(ここでは、グラウンド電圧ＶEEはゼロＶとする)には、差動増幅された信号が正常に得られる入力電圧の範囲は、０Ｖ〜ＶCCの範囲よりも狭い電圧範囲になってしまう。
【０００６】
上述の差動増幅器２０１では、差動増幅回路２０５1、２０５2内には、ＮＰＮトランジスタから成り、エミッタ共通の入力トランジスタ２１１1、２１１2によって構成された第１の差動入力回路２１１と、反対に、ＰＮＰトランジスタから成り、エミッタ共通の入力トランジスタ２１２1、２１２2によって構成された第２の差動入力回路２１２とが、それぞれ設けられている。
【０００７】
第１、第２の差動入力回路２１１、２１２の各入力トランジスタ２１１1、２１１2、２１２1、２１２2には、定電流回路２２４、バイアス回路２３５、ＰＮＰトランジスタ２３４、カレントミラー回路２１４が接続され、第１、第２の差動入力回路２１１、２１２は、それらの回路によって電流が供給され、動作できるようになっている。
【０００８】
そして、第１、第２の差動入力回路２１１、２１２は、それぞれ抵抗素子２４６1、２４６2と抵抗素子２４７1、２４７2とを負荷にし、差動増幅した信号を、定電流回路２２５とカレントミラー回路２２６とを介して出力端子２１８から出力する。
【０００９】
一方の入力端子２１６に入力された電圧Ｖipが、他方の入力端子２１７に入力された電圧Ｖinよりも高い場合に、出力端子２１８から外部回路に向けて電流が供給され、逆に、電圧Ｖipが電圧Ｖinよりも低い場合に、出力端子２８が外部回路から電流を吸い込むようになっており、一方の入力端子２１６が非反転入力端子、他方の入力端子２１７が反転入力端子になっている。
【００１０】
しかし、バイポーラトランジスタのベース エミッタ間の導通電圧をＶBE(約＋０．７Ｖ)で表した場合、入力電圧が、ＶBE〜（ＶCC−ＶBE）の範囲にある場合には、第１、第２の差動入力回路２１１、２１２は両方とも差動増幅動作できるのに対し、入力電圧が、電源電圧ＶCC付近の（ＶCC−ＶBE）〜ＶCCの範囲にある場合には、ＮＰＮトランジスタで構成された第１の差動入力回路２１１だけが動作でき、他方、入力電圧が、グラウンド電圧付近の０Ｖ〜ＶBEの範囲にある場合には、ＰＮＰトランジスタで構成された第２の差動入力回路２１２だけが動作できる。
【００１１】
第１、第２の差動入力回路２１１、２１２のいずれか一方又は両方が動作すると、出力信号が得られるから、結局、この増幅器１０１では、入力電圧が０Ｖ〜ＶCCの範囲で出力信号が得られるため、入力信号の電圧範囲が広くなっている。
【００１２】
しかしながら、一般に、ＮＰＮトランジスタを縦型の拡散構造とした場合、ＰＮＰトランジスタは横型の拡散構造になる。横型の拡散構造のトランジスタは、縦型の拡散構造のトランジスタに比べ、電流増幅率や周波数特性が劣っている。
【００１３】
上記差動増幅器２０１では、並列接続された第１、第２の差動入力回路２１１、２１２は、一方がＮＰＮトランジスタを入力トランジスタ２１１1、２１１2とし、他方はＰＮＰトランジスタを入力トランジスタ２１２1、２１２2としている。従って、第１、第２の差動入力回路２１１、２１２は、バイポーラトランジスタで構成されている点で共通するが、そのトランジスタの極性は異なっているため、上述した理由により増幅率や周波数特性等の電気的特性が一致しない。
【００１４】
従って、一方の差動入力回路が単独で動作している場合と、他方の差動入力回路が単独で動作している場合とでは、出力波形が異なることとなり、出力信号が歪んでしまうという問題がある。
【００１５】
その場合、差動入力回路を１個にし、入力トランジスタに低閾値電圧(０．１Ｖ〜０．２Ｖ)のＭＯＳトランジスタを用いれば、歪みがなく、広い入力電圧範囲の差動増幅器を得ることができる。
【００１６】
しかしながら近年では、差動増幅器には、３Ｖ以下の低電源電圧での動作が要求されており、閾値電圧が低い場合であっても、電源電圧に占める割合が大きく、差動入力回路が動作できない電圧範囲が無視できなくなっている。
【００１７】
【発明が解決しようとする課題】
本発明は上記従来技術の課題を解決するために創作されたものであり、その目的は、広い入力電圧範囲で歪みのない出力信号が得られる差動増幅器を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明に係る差動増幅器は、第１及び第２の入力電圧がそれぞれ印加される第１及び第２の入力端子と、上記第１及び第２の入力端子に制御端子がそれぞれ結合された第１及び第２のトランジスタを含む第１の差動トランジスタ対と、上記第１の入力端子に結合された入力端子と出力端子とを含み、上記第１の入力電圧をレベルシフトした電圧を上記出力端子に供給する第１のレベルシフト回路と、上記第２の入力端子に結合された入力端子と出力端子とを含み、上記第２の入力電圧をレベルシフトした電圧を上記出力端子に供給する第２のレベルシフト回路と、上記第１及び第２のレベルシフト回路の上記出力端子に制御端子がそれぞれ結合された第３及び第４のトランジスタを含む第２の差動トランジスタ対と、上記第１の差動トランジスタ対と上記第２の差動トランジスタ対とに電流を供給するための電流源回路と、上記第１及び第２の差動トランジスタ対と上記電流源回路との間に結合され、上記第１の差動トランジスタ対に流れる電流と上記第２の差動トランジスタ対に流れる電流との和が一定になるように制御すると共に、上記第１及び第２の入力電圧が上記第１及び第２の差動トランジスタ対の一方が動作できない電圧範囲にあるときに、当該一方の差動トランジスタ対に流れる電流を減少させる電流制御回路とを有する差動増幅器である。
【００１９】
請求項２記載の発明は、請求項１記載の差動増幅器であって、上記電流制御回路が、上記第１のレベルシフト回路に結合された第５のトランジスタと、上記第２のレベルシフト回路に結合された第６のトランジスタと、上記第１の差動トランジスタ対と上記電流源回路との間に結合された第７のトランジスタと、上記第２の差動トランジスタ対と上記電流源回路との間に結合された第８のトランジスタとを含み、上記定電流回路が、上記第７及び第８のトランジスタに結合された第９のトランジスタを含み、上記第５、第６及び第８のトランジスタの制御端子が共通結合され、上記第７のトランジスタの制御端子と上記第９のトランジスタの制御端子とが結合されており、上記第５及び第６のトランジスタがダイオード接続されている差動増幅器である。
【００２０】
請求項３記載の発明は、請求項１又は２の何れかに記載の差動増幅器であって、上記第１及び第２のレベルシフト回路が、トランジスタのベース・エミッタ間の順方向電圧又はゲート・ソース間の閾値電圧を用いて前記レベルシフトを行なう差動増幅器である。
請求項４記載の発明は、請求項１乃至３の何れかに記載の差動増幅器であって、上記第１乃至第４のトランジスタが同一の導電型である差動増幅器である。
【００２１】
本発明は上述のように構成されており、第１及び第２の２個の入力トランジスタをそれぞれ有し、非反転（第１の）入力端子と反転（第２の）入力端子に対して並列接続された第１、第２の差動入力回路が設けられており、非反転入力端子と反転入力端子に入力された信号を差動増幅して出力するようになっている。
【００２２】
この差動増幅器は、非反転入力端子に入力された電圧と、反転入力端子に入力された電圧とを、それぞれレベルシフトして出力するレベルシフト回路が設けられており、第１、第２の差動入力回路のうち、一方の差動入力回路の入力トランジスタの入力端子は、非反転入力端子と反転入力端子に入力された信号（第１及び第２の入力電圧）がそれぞれ入力されているのに対し、他方の差動入力回路の入力トランジスタの入力端子には、そのレベルシフト回路が出力する電圧がそれぞれ入力されている。
【００２３】
従って、非反転入力端子と反転入力端子に入力された電圧が、電源電圧付近にある場合とグラウンド電圧付近にある場合とで、第１、第２の差動入力回路のうち、少なくともいずれか一方の差動入力回路が動作できるようになっている。
【００２４】
そして、第１、第２の差動入力回路に入力される電圧の大きさが異なるため、第１、第２の差動入力回路の入力トランジスタの極性(本発明では、トランジスタの各拡散層の導電型が等しいものを言うものとする。例えば、ＭＯＳトランジスタでは、ｐチャネルＭＯＳトランジスタとｎチャネルトランジスタとは極性が異なる。)を異ならせることができる。
【００２５】
バイポーラトランジスタとＭＯＳトランジスタのうちの、いずれか一方の同種のトランジスタであって、同極性のトランジスタを用いた場合、第１、第２の差動入力回路の差動増幅特性や、周波数特性が一致するため、出力信号に歪みが生じないようになっている。
【００２６】
このような構成により、差動増幅器全体としては、最小はグラウンド電圧から、最大は電源電圧までの広い入力電圧範囲で動作し、しかも、第１、第２の差動入力回路の特性が等しいので、出力信号に歪みがないようになっている。
【００２７】
なお、第１、第２の差動入力回路に電流制御回路を接続し、入力電圧が、第１又は第２の差動入力回路のいずれか一方が動作できない範囲にある場合に、その電流制御回路によって、動作できない差動入力回路に流れるバイアス電流を少なくし、他の差動入力回路だけが差動増幅動作を行うようにすると、歪みのない出力信号を確実に得ることができる。
【００２８】
【発明の実施の形態】
本発明の実施形態の第一例を図１を用いて説明する。
図１の差動増幅器１は、入力段１９と出力段２９で構成されており、入力段１９は、第１、第２の差動入力回路１１、１２と、第１、第２のレベルシフト回路２０a、２０bと、カレントミラー回路１４と、定電流トランジスタ２４を有している。
【００２９】
第１の差動入力回路１１は、ＮＰＮトランジスタから成り、エミッタ共通の入力トランジスタ１１1、１１2で構成されており、同様に、第２の差動入力回路１２は、ＮＰＮトランジスタから成り、エミッタ共通の入力トランジスタ１２1、１２2で構成されている。
【００３０】
他方、第１、第２のレベルシフト回路２０a、２０bは、ＰＮＰトランジスタ２１a、２１bと、抵抗２２a、２２bとをそれぞれ有しており、ＰＮＰトランジスタ２１a、２１bのエミッタ端子は抵抗２２a、２２bを介して電源電圧ライン２７に接続され、コレクタ端子はグラウンド電圧ライン２８に接続されている。
【００３１】
第１の差動入力回路１１では、その入力トランジスタ１１1、１１2のベース端子(入力端子)は、この差動増幅器１の入力端子１６、１７に接続されると共に、レベルシフト回路２０a、２０bのＰＮＰトランジスタ２１a、２１bのベース端子にそれぞれ接続されている。
【００３２】
他方、第２の差動入力回路１２では、その入力トランジスタ１２1、１２2のベース端子は、ＰＮＰトランジスタ２１a、２１bのエミッタ端子にそれぞれ接続されている。従って、入力トランジスタ１２1、１２2のベース端子は、ＰＮＰトランジスタ２１a、２１bのベース・エミッタ接合を介して、それぞれ入力端子１６、１７に接続されている。
【００３３】
このような接続により、第１、第２のレベルシフト回路２０a、２０b内のＰＮＰトランジスタ２１a、２１bが導通状態にある場合、第２の差動入力回路１２の入力トランジスタ１２1、１２2のベース端子の電位は、ＰＮＰトランジスタ２１a、２１bのベース・エミッタ間の順方向導通電圧ＶBE(約＋０．７Ｖ)分だけ、第１の差動入力回路１１の入力トランジスタ１１1、１１2のベース端子の電位よりも高くなっている。
【００３４】
第１の差動入力回路１１の共通のエミッタ端子には、定電流トランジスタ２４のコレクタ端子が直接接続され、第２の差動増幅回路１２の共通のエミッタ端子には、その定電流トランジスタ２４のコレクタ端子が抵抗１３を介して接続されている。
また、定電流トランジスタ２４のベース端子は、図示しないバイアス回路に接続され、コレクタ端子に定電流を流すように構成されている。
【００３５】
第２の差動増幅回路１２の共通のエミッタ端子の電位は、第１、第２のレベルシフト回路２０a、２０bのＰＮＰトランジスタ２１ａ、２１ｂのＶBE分だけ、第１の差動増幅回路１１の共通のエミッタ端子の電位よりも高くなっており、バイアス抵抗１３には、その分の電圧ＶBEが印加されるから、第２の差動入力回路１２には、その電圧ＶBEを抵抗１３の抵抗値で除した大きさの電流が流れるようになっている。
他方、第１の差動入力回路１１には、定電流トランジスタ２４に流れる電流から、第２の差動入力回路１２に流れる電流を差し引いた電流が流れる。
【００３６】
そして、第１、第２の差動入力回路１１、１２のコレクタ端子側は、カレントミラー回路１４に接続されており、カレントミラー回路１４内のダイオード接続のＰＮＰトランジスタ１４1と非ダイオード接続のＰＮＰトランジスタ１４2によって、第１、第２の差動増幅回路１１、１２を介して、定電流トランジスタ２４に電流が供給されている。
【００３７】
そして、カレントミラー回路１４内の非ダイオード接続のＰＮＰトランジスタ１４2のコレクタ端子は、出力段２９内の出力トランジスタ２５のベース端子に接続されており、その出力トランジスタ２５のコレクタ端子が出力端子１８にされ、また、その出力端子１８には、出力段２９内の定電流トランジスタ２６のコレクタ端子が接続されている。
【００３８】
２個の入力端子１６、１７のうち、第１のレベルシフト回路２０a側の入力端子１６の電位が、第２のレベルシフト回路２０b側の入力端子１７の電位よりも高い場合、電位が高い方の入力トランジスタ１１1、１２1とカレントミラー回路１４の電流が増え、電位が低い方の入力トランジスタ１１2、１２2の電流が減少するから、結局、出力トランジスタ２５のベース電流が減り、出力端子１８に流れる電流が減少する。入力端子１６、１７の電位関係が逆の場合には、出力トランジスタ２５のベース電流は増え、出力端子１８に流れる電流は増加する。
従って、第１のレベルシフト回路２０a側の入力端子１６は反転入力端子となり、第２のレベルシフト回路２０b側の入力端子１７は非反転入力端子となっている。
【００３９】
出力トランジスタ２５に流れる電流が多く、定電流トランジスタ２６が吸い込む電流以上の電流を供給した場合には、余分な電流が出力端子１８から供給される。逆に、出力トランジスタ２５に流れる電流が少なく、定電流トランジスタ２６が吸い込む電流が不足する場合には、不足分の電流が、出力端子１８に流れ込むように構成されている。
【００４０】
このような構成により、反転入力端子１６と非反転入力端子１７に入力される信号が、第１、第２の差動入力回路１１、１２によって差動増幅され、出力端子１８から出力される。
【００４１】
ところで、第２の差動入力回路１２は、第１、第２のレベルシフト回路２０a、２０b内のＰＮＰトランジスタ２１a、２１bが動作している場合に動作できる。そのＰＮＰトランジスタ２１a、２１bが動作できる入力端子１６、１７の電圧範囲は、０Ｖ〜（ＶCC−ＶBE）であるから、第２の差動入力回路１２が動作できる入力端子１６、１７の電圧範囲も、０Ｖ〜（ＶCC−ＶBE）になる。
【００４２】
ＮＰＮトランジスタのベース・エミッタ間の順方向導通電圧を、ＰＮＰトランジスタの場合と同様に、ＶBEで表すものとすると、第１の差動入力回路１１が動作できる入力端子１６、１７の電圧範囲は、ＶBE〜ＶCCとなる。
【００４３】
従って、この差動増幅器１は、０Ｖ〜ＶCCの電圧範囲で、第１、第２の差動入力回路１１、１２のうち、少なくともいずれか一方は動作し、出力信号を得ることができる。
【００４４】
しかも、第１、第２の差動入力回路１１、１２の入力トランジスタ１１1、１１2、１２1、１２2は全てバイポーラトランジスタであり、同じ極性のＮＰＮトランジスタで構成されているので、第１、第２の差動入力回路１１、１２のうち、いずれか一方が単独で動作した場合と、他方が単独で動作した場合とで電気的特性が等く、歪みのない出力信号が得られるようになっている。
【００４５】
以上は、第１、第２の差動入力回路１１、１２をＮＰＮトランジスタで構成した場合を示したが、図２の差動増幅器２のように、ＰＮＰトランジスタで構成してもよい。
【００４６】
この差動増幅器２は、本発明の第二例の実施形態であり、第１の差動入力回路３１は、ＰＮＰトランジスタから成り、エミッタ共通の入力トランジスタ３１1、３１2によって構成されており、同様に、第２の差動入力回路３２も、ＰＮＰトランジスタから成り、エミッタ共通の入力トランジスタ３２1、３２2によって構成されている。
【００４７】
第１、第２のレベルシフト回路４０a、４０bは、ＮＰＮトランジスタ４１a、４１bと、抵抗素子４２a、４２bとをそれぞれ有しており、また、カレントミラー回路３４は、ダイオード接続のＮＰＮトランジスタ３４1と非ダイオード接続のＮＰＮトランジスタ３４2によって構成されている。
【００４８】
この差動増幅器２は、図１の差動増幅器１のトランジスタの極性を反対にした場合(ＮＰＮトランジスタはＰＮＰトランジスタにし、ＰＮＰトランジスタはＮＰＮトランジスタにした場合)に得られる回路である。
【００４９】
この差動増幅器２でも、第１の差動入力回路３１を構成する入力トランジスタ３１1、３１2のベース端子は、それぞれ差動増幅器２の入力端子３６、３７に直結され、第２の差動入力回路３２の入力トランジスタ３２1、３２2のベース端子は、第１、第２のレベルシフト回路４０a、４０b内のＮＰＮトランジスタ４１a、４１bのベース・エミッタ間を介して、入力端子１６、１７にそれぞれ接続されている。
【００５０】
従って、第１の差動入力回路３１は、入力端子３６、３７が、０Ｖ〜（ＶCC−ＶBE）の範囲で動作し、第２の差動入力回路３２は、入力端子３６、３７がＶBE〜ＶCCの範囲で動作するので、結局、この差動増幅器２は、入力電圧が０Ｖ〜ＶCCの範囲で動作する。
【００５１】
そして、第１、第２の差動入力回路３１、３２は、全て同じ極性の入力トランジスタ３１1、３１2、３２1、３２2によって構成されているので、出力端子３８から歪みのない出力信号が得られるようになっている。
【００５２】
以上はバイポーラトランジスタを用いた差動増幅器１、２について説明したが、本発明には、ＭＯＳトランジスタを用いて構成した差動増幅器も含まれる。
図３に示した差動増幅器３は、本発明の第三例の実施形態であり、図１の差動増幅器１のＮＰＮトランジスタをｎチャネルＭＯＳトランジスタに交換し、ＰＮＰトランジスタをｐチャネルＭＯＳトランジスタに交換したものである。
【００５３】
この差動増幅器３の、第１の差動入力回路５１は、ｎチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ５１1、５１2によって構成されており、また、第２の差動入力回路５２は、同様に、ｎチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ５２1、５２2によって構成されている。
【００５４】
第１、第２のレベルシフト回路６０a、６０bは、ｐチャネルＭＯＳトランジスタ６１a、６１bと、抵抗素子６２a、６２bによって構成されており、第２の差動入力回路５２を構成する入力トランジスタ５２1、５２2のゲート端子は、第１、第２のレベルシフト回路６０a、６０b内のｐチャネルＭＯＳトランジスタ６１a、６１bのソース端子にそれぞれ接続されている。
【００５５】
また、そのｐチャネルＭＯＳトランジスタ６１a、６１bのゲート端子と、第１の差動入力回路５１を構成する入力トランジスタ５１1、５１2のゲート端子とは互いに接続され、入力端子５６、５７にされている。
【００５６】
従って、上記差動増幅器１、２では、ベース・エミッタ間の順方向導通電圧ＶBEを用いてレベルシフトされていたが、この差動増幅器３では、ＭＯＳトランジスタの閾値電圧を用いてレベルシフトされている。
【００５７】
第１の差動入力回路５１と、第２の差動入力回路５２とは、入力電圧がｐチャネルＭＯＳトランジスタ６１a、６１bの閾値電圧ＶTH以上異なるようにされており、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの閾電圧をＶTHで表した場合、第１の差動入力回路５１は、ＶTH〜ＶCCの電圧範囲で動作するようになっている。
【００５８】
そして、第１、第２のレベルシフト回路６０a、６０b内のｐチャネルＭＯＳトランジスタ６１a、６１bは、０Ｖ〜（ＶCC−ＶTH）の電圧範囲で動作するから、第２の差動入力回路５２は、０Ｖ〜（ＶCC−ＶTH）の電圧範囲で動作するようになっている。
【００５９】
結局、入力端子５６、５７が（ＶCC−ＶTH）〜ＶCCの電圧範囲では、第１の差動入力回路５１が単独で動作し、ＶTH〜（ＶCC−ＶTH）の電圧範囲では、第１、第２の差動入力回路５１、５２が両方とも動作し、０Ｖ〜ＶTHの電圧範囲では、第２の差動入力回路５２が単独で動作する。従って、差動増幅器３全体では、０Ｖ〜ＶCCの入力電圧範囲で動作する。
【００６０】
このように、差動増幅器３は、入力電圧範囲が広く、また、第１、第２の差動入力回路５１、５２は、全てｎチャネルＭＯＳトランジスタによって構成されているため、出力端子５８から出力される信号には歪みが含まれない。
なお、一方の入力端子５６は反転入力端子であり、他方の入力端子５７は非反転入力端子となっている。
【００６１】
図４の差動増幅器４は、本発明の第四例の実施形態であり、図２に示した差動増幅器２のＮＰＮトランジスタをｎチャネルＭＯＳトランジスタに交換し、ＰＮＰトランジスタをｐチャネルＭＯＳトランジスタに交換したものである。
【００６２】
この差動増幅器４では、第１、第２の差動入力回路７１、７２が、ｐチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ７１1、７１2、７２1、７２2によって、それぞれ構成されており、第１、第２のレベルシフト回路８０a、８０bは、ｎチャネルＭＯＳトランジスタ８１a、８１bと抵抗素子８２a、８２bで構成されている。
【００６３】
第２の差動入力回路７２の入力トランジスタ７２1、７２2のゲート端子は、第１、第２のレベルシフト回路８０a、８０b内のｎチャネルＭＯＳトランジスタ８１a、８１bのソース端子に接続され、そのｎチャネルＭＯＳトランジスタ８１a、８１bのゲート端子は、第１の差動入力回路７１の入力トランジスタ７１1、７１2のゲート端子と接続され、反転入力端子７６と非反転入力端子７７にそれぞれ接続されている。
【００６４】
従って、入力端子７６、７７が０Ｖ〜ＶTHの電圧範囲にある場合には、第１の差動入力回路７１が単独で動作し、ＶTH〜（ＶCC−ＶTH）の電圧範囲にある場合には、第１、第２の差動入力回路７１、７２が両方とも動作し、（ＶCC−ＶTH）〜ＶCCの電圧範囲にある場合には、第２の差動入力回路７２が単独で動作する。
【００６５】
このように、この差動増幅器４も、第１、第２のレベルシフト回路８０a、８０bによって、入力電圧が０Ｖ〜ＶCCの範囲で動作するようになっており、また、第１、第２の差動入力回路７１、７２は、全てｐチャネルＭＯＳトランジスタで構成されているため、第１の差動入力回路７１が単独で動作する場合と、第２の差動入力回路７２が単独で動作する場合の電気的特性が等しくなっている。
【００６６】
次に、本発明の第五例の実施形態の差動増幅器を説明する。
図５を参照し、この差動増幅器５は、第１、第２の差動入力回路１１１、１１２と、第１、第２のレベルシフト回路１２０a、１２０bと、定電流回路１４０と、電流制御回路１５０を有している。
【００６７】
第１、第２の差動入力回路１１１、１１２は、図３に示した第三例の差動増幅器３と同様に、ｎチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ１１１1、１１１2、１１２1、１１２2によってそれぞれ構成されている。
【００６８】
また、第１、第２のレベルシフト回路１２０a、１２０bは、非ダイオード接続のｐチャネルＭＯＳトランジスタ１２１a、１２１bと、ダイオード接続されたｐチャネルＭＯＳトランジスタ１２２a、１２２bとでそれぞれ構成されており、ダイオード接続のｐチャネルＭＯＳトランジスタ１２２a、１２２bが、非ダイオード接続のｐチャネルＭＯＳトランジスタ１２１a、１２１bの負荷になるように構成されている。
【００６９】
定電流回路１４０は、ダイオード接続のｐチャネルＭＯＳトランジスタ１４１と、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２と、非ダイオード接続の２個のｎチャネルＭＯＳトランジスタ１４３、１４４とで構成されている。
【００７０】
ダイオード接続のｐチャネルＭＯＳトランジスタ１４１では、そのアノード側は電源電圧ライン１２７に接続されており、カソード側は、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２のアノード側に接続されている。そして、そのｎチャネルＭＯＳトランジスタ１４２のカソード側は、グラウンド電圧ライン１２８に接続されている。
【００７１】
非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３、１４４のソース端子は、グラウンド電圧ライン１２８に接続され、ゲート端子は、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２のゲート端子に接続されている。
【００７２】
従って、電源電圧ＶCCが一定であれば、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２には定電流が流れ、その結果、非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３、１４４にも、その定電流の大きさと、電流駆動能力に応じた大きさの定電流が流れるようにされている。
【００７３】
電流制御回路１５０は、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bと、非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２1、１５２2によって構成されており、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bのカソード側は、グラウンド電圧ライン１２８に接続され、アノード側は、互いに短絡されている。
【００７４】
そのアノード側には、第１、第２のレベルシフト回路１２０a、１２０b内の非ダイオード接続のｐチャネルＭＯＳトランジスタ１２１a、１２１bのソース端子が接続されている。
【００７５】
従って、第１、第２のレベルシフト回路１２０a、１２０bは、電流制御回路１５０内のダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bが導通状態にある場合に動作でき、遮断状態ある場合には、動作できないようになっている。
【００７６】
他方、電流制御回路１５０内の、非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２1、１５２2では、そのソース端子は、定電流回路１４０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３のドレイン端子に接続され、ドレイン端子は、第１、第２の差動入力回路１１１、１１２のソース端子に接続されている。
【００７７】
従って、定電流回路１４０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３には、電流制御回路１５０内の２個のｎチャネルＭＯＳトランジスタ１５２1、１５２2のいずれか一方、又は両方を介して、定電流が流れるようになっている。
【００７８】
そして、その２個のｎチャネルＭＯＳトランジスタ１５２1、１５２2のうち、一方のｎチャネルＭＯＳトランジスタ１５２1のゲート端子は、定電流回路１４０内の、ｎチャネルＭＯＳトランジスタ１４２〜１４４のゲート端子に接続されている。
【００７９】
この場合、そのｎチャネルＭＯＳトランジスタ１５２1のゲート端子の電位は、定電流回路１４０内のダイオード接続のｎチャネルＭＯＳトランジスタ１４２のドレイン端子の電位と等しいから、電源電圧ＶCCが閾電圧ＶTHに比べて十分大きい場合、ｎチャネルＭＯＳトランジスタ１５２1のゲート端子の電位は、常にソース端子の電位よりも高くなっており、導通可能な状態にある。
【００８０】
従って、そのｎチャネルＭＯＳトランジスタ１５２1は、ドレイン端子の電位がソース端子の電位よりも高い場合に導通状態になり、ドレイン端子の電位がソース端子の電位よりも低下した場合に遮断状態になる。
【００８１】
従って、入力端子１１６、１１７の電位が高い状態から低い状態に転じる場合には、先ず、ｎチャネルＭＯＳトランジスタ１５２1のドレイン端子の電位が下がり、流れる電流が低下し、その結果、入力端子１１６、１１７の電位が、ＶTH以下になる前に、ｎチャネルＭＯＳトランジスタ１５２1のドレイン端子に接続された第１の差動入力回路１１１に流れる電流が低下し、電圧増幅率が低下する。
【００８２】
そして、入力端子１１６、１１７の電位の電位がＶTHよりも低くなると、第１の差動入力回路１１１のｎチャネルＭＯＳトランジスタ１１１1、１１１2は遮断状態になる。
【００８３】
他方、電流制御回路１５０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２2のゲート端子は、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bのアノード側に接続されており、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bに流れる電流が増加すると、非ダイオード接続のｎチャネルＭＯＳトランジスタに流れる電流も増加し、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bに流れる電流が減少すると、非ダイオード接続のｎチャネルＭＯＳトランジスタに流れる電流も減少するようになっている。
【００８４】
この場合、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bには、第１、第２のレベルシフト回路１２０a、１２０bに流れる電流が流れるから、結局、非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２2に流れる電流は、第１、第２のレベルシフト回路１２０a、１２０bに流れる電流量に応じた大きさの電流が流れるようになっている。
【００８５】
入力端子１１６、１１７の電位が電源電圧ＶCCに近づく場合、先ず、第１、第２のレベルシフト回路１２０a、１２０b内のｐチャネルＭＯＳトランジスタ１２１a、１２１bに流れる電流が減少し、それにより、電流制御回路１５０内のダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bに流れる電流が減少する。
【００８６】
その結果、電流制御回路１５０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２2の電流駆動能力が低下し、そのｎチャネルＭＯＳトランジスタ１５２2のドレイン端子に接続された第２の差動入力回路１１２に流れる電流が減少し、電圧増幅率が低下する。
【００８７】
そして、入力端子１１６、１１７の電位がＶCC−２×ＶTHよりも高くなると、第１、第２のレベルシフト回路１２０a、１２０bは遮断し、その結果、第２の差動入力回路１１２を構成するｎチャネルＭＯＳトランジスタ１１２1、１１２2も遮断する。このとき、電流制御回路１５０内のｎチャネルＭＯＳトランジスタ１５２2も遮断する。
【００８８】
従って、入力端子１１６、１１７の電圧が、電源電圧近傍では、第１の差動入力回路１１１が単独で動作し、グラウンド電位近傍では、第２の差動入力回路１１２が単独で動作するから、結局、入力電圧が０Ｖ〜ＶCCの範囲で、第１、第２の差動入力回路１１１、１１２の、いずれか一方又は両方が動作し、出力段１０８に設けられた出力端子１１８から差動増幅された信号が出力されるようになっている。
【００８９】
以上説明したように、この差動増幅器５では、第１又は第２の差動入力回路１１１、１１２が動作できない入力電圧が入力されると、電流制御回路１５０は、差動増幅動作ができない方の差動入力回路への供給電流を減少させ、波形が歪んだ信号を出力させないように構成されている。
【００９０】
【発明の効果】
入力電圧範囲が広く、出力信号に歪みのない差動増幅器が得られる。
【図面の簡単な説明】
【図１】本発明の差動増幅器の第一例を示す回路図
【図２】本発明の差動増幅器の第二例を示す回路図
【図３】本発明の差動増幅器の第三例を示す回路図
【図４】本発明の差動増幅器の第四例を示す回路図
【図５】本発明の差動増幅器の第五例を示す回路図
【図６】(ａ)：従来技術の差動増幅器の回路図 (ｂ)：その差動増幅段を説明するためのブロック図
【符号の説明】
１〜５…差動増幅器
１１、３１、５１、７１、１１１…第１の差動入力回路
１２、３２、５２、７２、１１２…第２の差動入力回路
１１1、１１2、１２1、１２2、３１1、３１2、３２1、３２2、５１1、５１2、５２1、５２2、７１1、７１2、７２1、７２2、１１１1、１１１2、１１２1、１１２2…入力トランジスタ
１６、３６、５６、７６、１１６…反転入力端子
１７、３７、５７、７７、１１７…非反転入力端子
２０a、２０b、４０a、４０b、６０a、６０b、８０a、８０b、１２０a、１２０b…レベルシフト回路
１５０…電流制御回路
ＶCC…電源電圧 ＶEE…グラウンド電圧
【発明の属する技術分野】
本発明は、差動増幅器の回路技術にかかり、特に、歪みのない出力信号を得られる回路技術に関する。
【０００２】
【従来の技術】
従来より、差動増幅器(オペアンプ)は、単体で使用される他、種々の半導体集積回路にも内蔵されており、前段の回路から入力される微小な信号を増幅し、後段の回路に伝達させるために、ＡＤコンバータ等に広く用いられている。
【０００３】
図６(ａ)の符号２０１は、従来技術の内蔵型の差動増幅器であり、入力段２０５と出力段２０６で構成されている。入出力段２０５、２０６は、電源電圧ライン２２７とグラウンド電圧ライン２２８に接続され、電源電圧ＶCCとグラウンド電圧ＶEEが印加されている。
【０００４】
入力段２０５は、同図(ｂ)に示す２個の差動増幅回路２０５1、２０５2を有しており、各差動増幅回路２０５1、２０５2は、非反転入力端子２１６と反転入力端子２１７に対して並列接続されている。各差動増幅回路２０５1、２０５2の出力信号は、同じ出力段２０６に出力されており、２個の差動増幅回路２０５1、２０５2のいずれか一方、又は両方が差動増幅した信号が、出力段２０６から出力されるように構成されている。
【０００５】
一般的に、差動増幅回路が、電源電圧ＶCCを印加されて動作する場合(ここでは、グラウンド電圧ＶEEはゼロＶとする)には、差動増幅された信号が正常に得られる入力電圧の範囲は、０Ｖ〜ＶCCの範囲よりも狭い電圧範囲になってしまう。
【０００６】
上述の差動増幅器２０１では、差動増幅回路２０５1、２０５2内には、ＮＰＮトランジスタから成り、エミッタ共通の入力トランジスタ２１１1、２１１2によって構成された第１の差動入力回路２１１と、反対に、ＰＮＰトランジスタから成り、エミッタ共通の入力トランジスタ２１２1、２１２2によって構成された第２の差動入力回路２１２とが、それぞれ設けられている。
【０００７】
第１、第２の差動入力回路２１１、２１２の各入力トランジスタ２１１1、２１１2、２１２1、２１２2には、定電流回路２２４、バイアス回路２３５、ＰＮＰトランジスタ２３４、カレントミラー回路２１４が接続され、第１、第２の差動入力回路２１１、２１２は、それらの回路によって電流が供給され、動作できるようになっている。
【０００８】
そして、第１、第２の差動入力回路２１１、２１２は、それぞれ抵抗素子２４６1、２４６2と抵抗素子２４７1、２４７2とを負荷にし、差動増幅した信号を、定電流回路２２５とカレントミラー回路２２６とを介して出力端子２１８から出力する。
【０００９】
一方の入力端子２１６に入力された電圧Ｖipが、他方の入力端子２１７に入力された電圧Ｖinよりも高い場合に、出力端子２１８から外部回路に向けて電流が供給され、逆に、電圧Ｖipが電圧Ｖinよりも低い場合に、出力端子２８が外部回路から電流を吸い込むようになっており、一方の入力端子２１６が非反転入力端子、他方の入力端子２１７が反転入力端子になっている。
【００１０】
しかし、バイポーラトランジスタのベース エミッタ間の導通電圧をＶBE(約＋０．７Ｖ)で表した場合、入力電圧が、ＶBE〜（ＶCC−ＶBE）の範囲にある場合には、第１、第２の差動入力回路２１１、２１２は両方とも差動増幅動作できるのに対し、入力電圧が、電源電圧ＶCC付近の（ＶCC−ＶBE）〜ＶCCの範囲にある場合には、ＮＰＮトランジスタで構成された第１の差動入力回路２１１だけが動作でき、他方、入力電圧が、グラウンド電圧付近の０Ｖ〜ＶBEの範囲にある場合には、ＰＮＰトランジスタで構成された第２の差動入力回路２１２だけが動作できる。
【００１１】
第１、第２の差動入力回路２１１、２１２のいずれか一方又は両方が動作すると、出力信号が得られるから、結局、この増幅器１０１では、入力電圧が０Ｖ〜ＶCCの範囲で出力信号が得られるため、入力信号の電圧範囲が広くなっている。
【００１２】
しかしながら、一般に、ＮＰＮトランジスタを縦型の拡散構造とした場合、ＰＮＰトランジスタは横型の拡散構造になる。横型の拡散構造のトランジスタは、縦型の拡散構造のトランジスタに比べ、電流増幅率や周波数特性が劣っている。
【００１３】
上記差動増幅器２０１では、並列接続された第１、第２の差動入力回路２１１、２１２は、一方がＮＰＮトランジスタを入力トランジスタ２１１1、２１１2とし、他方はＰＮＰトランジスタを入力トランジスタ２１２1、２１２2としている。従って、第１、第２の差動入力回路２１１、２１２は、バイポーラトランジスタで構成されている点で共通するが、そのトランジスタの極性は異なっているため、上述した理由により増幅率や周波数特性等の電気的特性が一致しない。
【００１４】
従って、一方の差動入力回路が単独で動作している場合と、他方の差動入力回路が単独で動作している場合とでは、出力波形が異なることとなり、出力信号が歪んでしまうという問題がある。
【００１５】
その場合、差動入力回路を１個にし、入力トランジスタに低閾値電圧(０．１Ｖ〜０．２Ｖ)のＭＯＳトランジスタを用いれば、歪みがなく、広い入力電圧範囲の差動増幅器を得ることができる。
【００１６】
しかしながら近年では、差動増幅器には、３Ｖ以下の低電源電圧での動作が要求されており、閾値電圧が低い場合であっても、電源電圧に占める割合が大きく、差動入力回路が動作できない電圧範囲が無視できなくなっている。
【００１７】
【発明が解決しようとする課題】
本発明は上記従来技術の課題を解決するために創作されたものであり、その目的は、広い入力電圧範囲で歪みのない出力信号が得られる差動増幅器を提供することにある。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明に係る差動増幅器は、第１及び第２の入力電圧がそれぞれ印加される第１及び第２の入力端子と、上記第１及び第２の入力端子に制御端子がそれぞれ結合された第１及び第２のトランジスタを含む第１の差動トランジスタ対と、上記第１の入力端子に結合された入力端子と出力端子とを含み、上記第１の入力電圧をレベルシフトした電圧を上記出力端子に供給する第１のレベルシフト回路と、上記第２の入力端子に結合された入力端子と出力端子とを含み、上記第２の入力電圧をレベルシフトした電圧を上記出力端子に供給する第２のレベルシフト回路と、上記第１及び第２のレベルシフト回路の上記出力端子に制御端子がそれぞれ結合された第３及び第４のトランジスタを含む第２の差動トランジスタ対と、上記第１の差動トランジスタ対と上記第２の差動トランジスタ対とに電流を供給するための電流源回路と、上記第１及び第２の差動トランジスタ対と上記電流源回路との間に結合され、上記第１の差動トランジスタ対に流れる電流と上記第２の差動トランジスタ対に流れる電流との和が一定になるように制御すると共に、上記第１及び第２の入力電圧が上記第１及び第２の差動トランジスタ対の一方が動作できない電圧範囲にあるときに、当該一方の差動トランジスタ対に流れる電流を減少させる電流制御回路とを有する差動増幅器である。
【００１９】
請求項２記載の発明は、請求項１記載の差動増幅器であって、上記電流制御回路が、上記第１のレベルシフト回路に結合された第５のトランジスタと、上記第２のレベルシフト回路に結合された第６のトランジスタと、上記第１の差動トランジスタ対と上記電流源回路との間に結合された第７のトランジスタと、上記第２の差動トランジスタ対と上記電流源回路との間に結合された第８のトランジスタとを含み、上記定電流回路が、上記第７及び第８のトランジスタに結合された第９のトランジスタを含み、上記第５、第６及び第８のトランジスタの制御端子が共通結合され、上記第７のトランジスタの制御端子と上記第９のトランジスタの制御端子とが結合されており、上記第５及び第６のトランジスタがダイオード接続されている差動増幅器である。
【００２０】
請求項３記載の発明は、請求項１又は２の何れかに記載の差動増幅器であって、上記第１及び第２のレベルシフト回路が、トランジスタのベース・エミッタ間の順方向電圧又はゲート・ソース間の閾値電圧を用いて前記レベルシフトを行なう差動増幅器である。
請求項４記載の発明は、請求項１乃至３の何れかに記載の差動増幅器であって、上記第１乃至第４のトランジスタが同一の導電型である差動増幅器である。
【００２１】
本発明は上述のように構成されており、第１及び第２の２個の入力トランジスタをそれぞれ有し、非反転（第１の）入力端子と反転（第２の）入力端子に対して並列接続された第１、第２の差動入力回路が設けられており、非反転入力端子と反転入力端子に入力された信号を差動増幅して出力するようになっている。
【００２２】
この差動増幅器は、非反転入力端子に入力された電圧と、反転入力端子に入力された電圧とを、それぞれレベルシフトして出力するレベルシフト回路が設けられており、第１、第２の差動入力回路のうち、一方の差動入力回路の入力トランジスタの入力端子は、非反転入力端子と反転入力端子に入力された信号（第１及び第２の入力電圧）がそれぞれ入力されているのに対し、他方の差動入力回路の入力トランジスタの入力端子には、そのレベルシフト回路が出力する電圧がそれぞれ入力されている。
【００２３】
従って、非反転入力端子と反転入力端子に入力された電圧が、電源電圧付近にある場合とグラウンド電圧付近にある場合とで、第１、第２の差動入力回路のうち、少なくともいずれか一方の差動入力回路が動作できるようになっている。
【００２４】
そして、第１、第２の差動入力回路に入力される電圧の大きさが異なるため、第１、第２の差動入力回路の入力トランジスタの極性(本発明では、トランジスタの各拡散層の導電型が等しいものを言うものとする。例えば、ＭＯＳトランジスタでは、ｐチャネルＭＯＳトランジスタとｎチャネルトランジスタとは極性が異なる。)を異ならせることができる。
【００２５】
バイポーラトランジスタとＭＯＳトランジスタのうちの、いずれか一方の同種のトランジスタであって、同極性のトランジスタを用いた場合、第１、第２の差動入力回路の差動増幅特性や、周波数特性が一致するため、出力信号に歪みが生じないようになっている。
【００２６】
このような構成により、差動増幅器全体としては、最小はグラウンド電圧から、最大は電源電圧までの広い入力電圧範囲で動作し、しかも、第１、第２の差動入力回路の特性が等しいので、出力信号に歪みがないようになっている。
【００２７】
なお、第１、第２の差動入力回路に電流制御回路を接続し、入力電圧が、第１又は第２の差動入力回路のいずれか一方が動作できない範囲にある場合に、その電流制御回路によって、動作できない差動入力回路に流れるバイアス電流を少なくし、他の差動入力回路だけが差動増幅動作を行うようにすると、歪みのない出力信号を確実に得ることができる。
【００２８】
【発明の実施の形態】
本発明の実施形態の第一例を図１を用いて説明する。
図１の差動増幅器１は、入力段１９と出力段２９で構成されており、入力段１９は、第１、第２の差動入力回路１１、１２と、第１、第２のレベルシフト回路２０a、２０bと、カレントミラー回路１４と、定電流トランジスタ２４を有している。
【００２９】
第１の差動入力回路１１は、ＮＰＮトランジスタから成り、エミッタ共通の入力トランジスタ１１1、１１2で構成されており、同様に、第２の差動入力回路１２は、ＮＰＮトランジスタから成り、エミッタ共通の入力トランジスタ１２1、１２2で構成されている。
【００３０】
他方、第１、第２のレベルシフト回路２０a、２０bは、ＰＮＰトランジスタ２１a、２１bと、抵抗２２a、２２bとをそれぞれ有しており、ＰＮＰトランジスタ２１a、２１bのエミッタ端子は抵抗２２a、２２bを介して電源電圧ライン２７に接続され、コレクタ端子はグラウンド電圧ライン２８に接続されている。
【００３１】
第１の差動入力回路１１では、その入力トランジスタ１１1、１１2のベース端子(入力端子)は、この差動増幅器１の入力端子１６、１７に接続されると共に、レベルシフト回路２０a、２０bのＰＮＰトランジスタ２１a、２１bのベース端子にそれぞれ接続されている。
【００３２】
他方、第２の差動入力回路１２では、その入力トランジスタ１２1、１２2のベース端子は、ＰＮＰトランジスタ２１a、２１bのエミッタ端子にそれぞれ接続されている。従って、入力トランジスタ１２1、１２2のベース端子は、ＰＮＰトランジスタ２１a、２１bのベース・エミッタ接合を介して、それぞれ入力端子１６、１７に接続されている。
【００３３】
このような接続により、第１、第２のレベルシフト回路２０a、２０b内のＰＮＰトランジスタ２１a、２１bが導通状態にある場合、第２の差動入力回路１２の入力トランジスタ１２1、１２2のベース端子の電位は、ＰＮＰトランジスタ２１a、２１bのベース・エミッタ間の順方向導通電圧ＶBE(約＋０．７Ｖ)分だけ、第１の差動入力回路１１の入力トランジスタ１１1、１１2のベース端子の電位よりも高くなっている。
【００３４】
第１の差動入力回路１１の共通のエミッタ端子には、定電流トランジスタ２４のコレクタ端子が直接接続され、第２の差動増幅回路１２の共通のエミッタ端子には、その定電流トランジスタ２４のコレクタ端子が抵抗１３を介して接続されている。
また、定電流トランジスタ２４のベース端子は、図示しないバイアス回路に接続され、コレクタ端子に定電流を流すように構成されている。
【００３５】
第２の差動増幅回路１２の共通のエミッタ端子の電位は、第１、第２のレベルシフト回路２０a、２０bのＰＮＰトランジスタ２１ａ、２１ｂのＶBE分だけ、第１の差動増幅回路１１の共通のエミッタ端子の電位よりも高くなっており、バイアス抵抗１３には、その分の電圧ＶBEが印加されるから、第２の差動入力回路１２には、その電圧ＶBEを抵抗１３の抵抗値で除した大きさの電流が流れるようになっている。
他方、第１の差動入力回路１１には、定電流トランジスタ２４に流れる電流から、第２の差動入力回路１２に流れる電流を差し引いた電流が流れる。
【００３６】
そして、第１、第２の差動入力回路１１、１２のコレクタ端子側は、カレントミラー回路１４に接続されており、カレントミラー回路１４内のダイオード接続のＰＮＰトランジスタ１４1と非ダイオード接続のＰＮＰトランジスタ１４2によって、第１、第２の差動増幅回路１１、１２を介して、定電流トランジスタ２４に電流が供給されている。
【００３７】
そして、カレントミラー回路１４内の非ダイオード接続のＰＮＰトランジスタ１４2のコレクタ端子は、出力段２９内の出力トランジスタ２５のベース端子に接続されており、その出力トランジスタ２５のコレクタ端子が出力端子１８にされ、また、その出力端子１８には、出力段２９内の定電流トランジスタ２６のコレクタ端子が接続されている。
【００３８】
２個の入力端子１６、１７のうち、第１のレベルシフト回路２０a側の入力端子１６の電位が、第２のレベルシフト回路２０b側の入力端子１７の電位よりも高い場合、電位が高い方の入力トランジスタ１１1、１２1とカレントミラー回路１４の電流が増え、電位が低い方の入力トランジスタ１１2、１２2の電流が減少するから、結局、出力トランジスタ２５のベース電流が減り、出力端子１８に流れる電流が減少する。入力端子１６、１７の電位関係が逆の場合には、出力トランジスタ２５のベース電流は増え、出力端子１８に流れる電流は増加する。
従って、第１のレベルシフト回路２０a側の入力端子１６は反転入力端子となり、第２のレベルシフト回路２０b側の入力端子１７は非反転入力端子となっている。
【００３９】
出力トランジスタ２５に流れる電流が多く、定電流トランジスタ２６が吸い込む電流以上の電流を供給した場合には、余分な電流が出力端子１８から供給される。逆に、出力トランジスタ２５に流れる電流が少なく、定電流トランジスタ２６が吸い込む電流が不足する場合には、不足分の電流が、出力端子１８に流れ込むように構成されている。
【００４０】
このような構成により、反転入力端子１６と非反転入力端子１７に入力される信号が、第１、第２の差動入力回路１１、１２によって差動増幅され、出力端子１８から出力される。
【００４１】
ところで、第２の差動入力回路１２は、第１、第２のレベルシフト回路２０a、２０b内のＰＮＰトランジスタ２１a、２１bが動作している場合に動作できる。そのＰＮＰトランジスタ２１a、２１bが動作できる入力端子１６、１７の電圧範囲は、０Ｖ〜（ＶCC−ＶBE）であるから、第２の差動入力回路１２が動作できる入力端子１６、１７の電圧範囲も、０Ｖ〜（ＶCC−ＶBE）になる。
【００４２】
ＮＰＮトランジスタのベース・エミッタ間の順方向導通電圧を、ＰＮＰトランジスタの場合と同様に、ＶBEで表すものとすると、第１の差動入力回路１１が動作できる入力端子１６、１７の電圧範囲は、ＶBE〜ＶCCとなる。
【００４３】
従って、この差動増幅器１は、０Ｖ〜ＶCCの電圧範囲で、第１、第２の差動入力回路１１、１２のうち、少なくともいずれか一方は動作し、出力信号を得ることができる。
【００４４】
しかも、第１、第２の差動入力回路１１、１２の入力トランジスタ１１1、１１2、１２1、１２2は全てバイポーラトランジスタであり、同じ極性のＮＰＮトランジスタで構成されているので、第１、第２の差動入力回路１１、１２のうち、いずれか一方が単独で動作した場合と、他方が単独で動作した場合とで電気的特性が等く、歪みのない出力信号が得られるようになっている。
【００４５】
以上は、第１、第２の差動入力回路１１、１２をＮＰＮトランジスタで構成した場合を示したが、図２の差動増幅器２のように、ＰＮＰトランジスタで構成してもよい。
【００４６】
この差動増幅器２は、本発明の第二例の実施形態であり、第１の差動入力回路３１は、ＰＮＰトランジスタから成り、エミッタ共通の入力トランジスタ３１1、３１2によって構成されており、同様に、第２の差動入力回路３２も、ＰＮＰトランジスタから成り、エミッタ共通の入力トランジスタ３２1、３２2によって構成されている。
【００４７】
第１、第２のレベルシフト回路４０a、４０bは、ＮＰＮトランジスタ４１a、４１bと、抵抗素子４２a、４２bとをそれぞれ有しており、また、カレントミラー回路３４は、ダイオード接続のＮＰＮトランジスタ３４1と非ダイオード接続のＮＰＮトランジスタ３４2によって構成されている。
【００４８】
この差動増幅器２は、図１の差動増幅器１のトランジスタの極性を反対にした場合(ＮＰＮトランジスタはＰＮＰトランジスタにし、ＰＮＰトランジスタはＮＰＮトランジスタにした場合)に得られる回路である。
【００４９】
この差動増幅器２でも、第１の差動入力回路３１を構成する入力トランジスタ３１1、３１2のベース端子は、それぞれ差動増幅器２の入力端子３６、３７に直結され、第２の差動入力回路３２の入力トランジスタ３２1、３２2のベース端子は、第１、第２のレベルシフト回路４０a、４０b内のＮＰＮトランジスタ４１a、４１bのベース・エミッタ間を介して、入力端子１６、１７にそれぞれ接続されている。
【００５０】
従って、第１の差動入力回路３１は、入力端子３６、３７が、０Ｖ〜（ＶCC−ＶBE）の範囲で動作し、第２の差動入力回路３２は、入力端子３６、３７がＶBE〜ＶCCの範囲で動作するので、結局、この差動増幅器２は、入力電圧が０Ｖ〜ＶCCの範囲で動作する。
【００５１】
そして、第１、第２の差動入力回路３１、３２は、全て同じ極性の入力トランジスタ３１1、３１2、３２1、３２2によって構成されているので、出力端子３８から歪みのない出力信号が得られるようになっている。
【００５２】
以上はバイポーラトランジスタを用いた差動増幅器１、２について説明したが、本発明には、ＭＯＳトランジスタを用いて構成した差動増幅器も含まれる。
図３に示した差動増幅器３は、本発明の第三例の実施形態であり、図１の差動増幅器１のＮＰＮトランジスタをｎチャネルＭＯＳトランジスタに交換し、ＰＮＰトランジスタをｐチャネルＭＯＳトランジスタに交換したものである。
【００５３】
この差動増幅器３の、第１の差動入力回路５１は、ｎチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ５１1、５１2によって構成されており、また、第２の差動入力回路５２は、同様に、ｎチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ５２1、５２2によって構成されている。
【００５４】
第１、第２のレベルシフト回路６０a、６０bは、ｐチャネルＭＯＳトランジスタ６１a、６１bと、抵抗素子６２a、６２bによって構成されており、第２の差動入力回路５２を構成する入力トランジスタ５２1、５２2のゲート端子は、第１、第２のレベルシフト回路６０a、６０b内のｐチャネルＭＯＳトランジスタ６１a、６１bのソース端子にそれぞれ接続されている。
【００５５】
また、そのｐチャネルＭＯＳトランジスタ６１a、６１bのゲート端子と、第１の差動入力回路５１を構成する入力トランジスタ５１1、５１2のゲート端子とは互いに接続され、入力端子５６、５７にされている。
【００５６】
従って、上記差動増幅器１、２では、ベース・エミッタ間の順方向導通電圧ＶBEを用いてレベルシフトされていたが、この差動増幅器３では、ＭＯＳトランジスタの閾値電圧を用いてレベルシフトされている。
【００５７】
第１の差動入力回路５１と、第２の差動入力回路５２とは、入力電圧がｐチャネルＭＯＳトランジスタ６１a、６１bの閾値電圧ＶTH以上異なるようにされており、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの閾電圧をＶTHで表した場合、第１の差動入力回路５１は、ＶTH〜ＶCCの電圧範囲で動作するようになっている。
【００５８】
そして、第１、第２のレベルシフト回路６０a、６０b内のｐチャネルＭＯＳトランジスタ６１a、６１bは、０Ｖ〜（ＶCC−ＶTH）の電圧範囲で動作するから、第２の差動入力回路５２は、０Ｖ〜（ＶCC−ＶTH）の電圧範囲で動作するようになっている。
【００５９】
結局、入力端子５６、５７が（ＶCC−ＶTH）〜ＶCCの電圧範囲では、第１の差動入力回路５１が単独で動作し、ＶTH〜（ＶCC−ＶTH）の電圧範囲では、第１、第２の差動入力回路５１、５２が両方とも動作し、０Ｖ〜ＶTHの電圧範囲では、第２の差動入力回路５２が単独で動作する。従って、差動増幅器３全体では、０Ｖ〜ＶCCの入力電圧範囲で動作する。
【００６０】
このように、差動増幅器３は、入力電圧範囲が広く、また、第１、第２の差動入力回路５１、５２は、全てｎチャネルＭＯＳトランジスタによって構成されているため、出力端子５８から出力される信号には歪みが含まれない。
なお、一方の入力端子５６は反転入力端子であり、他方の入力端子５７は非反転入力端子となっている。
【００６１】
図４の差動増幅器４は、本発明の第四例の実施形態であり、図２に示した差動増幅器２のＮＰＮトランジスタをｎチャネルＭＯＳトランジスタに交換し、ＰＮＰトランジスタをｐチャネルＭＯＳトランジスタに交換したものである。
【００６２】
この差動増幅器４では、第１、第２の差動入力回路７１、７２が、ｐチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ７１1、７１2、７２1、７２2によって、それぞれ構成されており、第１、第２のレベルシフト回路８０a、８０bは、ｎチャネルＭＯＳトランジスタ８１a、８１bと抵抗素子８２a、８２bで構成されている。
【００６３】
第２の差動入力回路７２の入力トランジスタ７２1、７２2のゲート端子は、第１、第２のレベルシフト回路８０a、８０b内のｎチャネルＭＯＳトランジスタ８１a、８１bのソース端子に接続され、そのｎチャネルＭＯＳトランジスタ８１a、８１bのゲート端子は、第１の差動入力回路７１の入力トランジスタ７１1、７１2のゲート端子と接続され、反転入力端子７６と非反転入力端子７７にそれぞれ接続されている。
【００６４】
従って、入力端子７６、７７が０Ｖ〜ＶTHの電圧範囲にある場合には、第１の差動入力回路７１が単独で動作し、ＶTH〜（ＶCC−ＶTH）の電圧範囲にある場合には、第１、第２の差動入力回路７１、７２が両方とも動作し、（ＶCC−ＶTH）〜ＶCCの電圧範囲にある場合には、第２の差動入力回路７２が単独で動作する。
【００６５】
このように、この差動増幅器４も、第１、第２のレベルシフト回路８０a、８０bによって、入力電圧が０Ｖ〜ＶCCの範囲で動作するようになっており、また、第１、第２の差動入力回路７１、７２は、全てｐチャネルＭＯＳトランジスタで構成されているため、第１の差動入力回路７１が単独で動作する場合と、第２の差動入力回路７２が単独で動作する場合の電気的特性が等しくなっている。
【００６６】
次に、本発明の第五例の実施形態の差動増幅器を説明する。
図５を参照し、この差動増幅器５は、第１、第２の差動入力回路１１１、１１２と、第１、第２のレベルシフト回路１２０a、１２０bと、定電流回路１４０と、電流制御回路１５０を有している。
【００６７】
第１、第２の差動入力回路１１１、１１２は、図３に示した第三例の差動増幅器３と同様に、ｎチャネルＭＯＳトランジスタから成り、ソース共通の入力トランジスタ１１１1、１１１2、１１２1、１１２2によってそれぞれ構成されている。
【００６８】
また、第１、第２のレベルシフト回路１２０a、１２０bは、非ダイオード接続のｐチャネルＭＯＳトランジスタ１２１a、１２１bと、ダイオード接続されたｐチャネルＭＯＳトランジスタ１２２a、１２２bとでそれぞれ構成されており、ダイオード接続のｐチャネルＭＯＳトランジスタ１２２a、１２２bが、非ダイオード接続のｐチャネルＭＯＳトランジスタ１２１a、１２１bの負荷になるように構成されている。
【００６９】
定電流回路１４０は、ダイオード接続のｐチャネルＭＯＳトランジスタ１４１と、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２と、非ダイオード接続の２個のｎチャネルＭＯＳトランジスタ１４３、１４４とで構成されている。
【００７０】
ダイオード接続のｐチャネルＭＯＳトランジスタ１４１では、そのアノード側は電源電圧ライン１２７に接続されており、カソード側は、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２のアノード側に接続されている。そして、そのｎチャネルＭＯＳトランジスタ１４２のカソード側は、グラウンド電圧ライン１２８に接続されている。
【００７１】
非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３、１４４のソース端子は、グラウンド電圧ライン１２８に接続され、ゲート端子は、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２のゲート端子に接続されている。
【００７２】
従って、電源電圧ＶCCが一定であれば、ダイオード接続のｎチャネルＭＯＳトランジスタ１４２には定電流が流れ、その結果、非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３、１４４にも、その定電流の大きさと、電流駆動能力に応じた大きさの定電流が流れるようにされている。
【００７３】
電流制御回路１５０は、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bと、非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２1、１５２2によって構成されており、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bのカソード側は、グラウンド電圧ライン１２８に接続され、アノード側は、互いに短絡されている。
【００７４】
そのアノード側には、第１、第２のレベルシフト回路１２０a、１２０b内の非ダイオード接続のｐチャネルＭＯＳトランジスタ１２１a、１２１bのソース端子が接続されている。
【００７５】
従って、第１、第２のレベルシフト回路１２０a、１２０bは、電流制御回路１５０内のダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bが導通状態にある場合に動作でき、遮断状態ある場合には、動作できないようになっている。
【００７６】
他方、電流制御回路１５０内の、非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２1、１５２2では、そのソース端子は、定電流回路１４０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３のドレイン端子に接続され、ドレイン端子は、第１、第２の差動入力回路１１１、１１２のソース端子に接続されている。
【００７７】
従って、定電流回路１４０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１４３には、電流制御回路１５０内の２個のｎチャネルＭＯＳトランジスタ１５２1、１５２2のいずれか一方、又は両方を介して、定電流が流れるようになっている。
【００７８】
そして、その２個のｎチャネルＭＯＳトランジスタ１５２1、１５２2のうち、一方のｎチャネルＭＯＳトランジスタ１５２1のゲート端子は、定電流回路１４０内の、ｎチャネルＭＯＳトランジスタ１４２〜１４４のゲート端子に接続されている。
【００７９】
この場合、そのｎチャネルＭＯＳトランジスタ１５２1のゲート端子の電位は、定電流回路１４０内のダイオード接続のｎチャネルＭＯＳトランジスタ１４２のドレイン端子の電位と等しいから、電源電圧ＶCCが閾電圧ＶTHに比べて十分大きい場合、ｎチャネルＭＯＳトランジスタ１５２1のゲート端子の電位は、常にソース端子の電位よりも高くなっており、導通可能な状態にある。
【００８０】
従って、そのｎチャネルＭＯＳトランジスタ１５２1は、ドレイン端子の電位がソース端子の電位よりも高い場合に導通状態になり、ドレイン端子の電位がソース端子の電位よりも低下した場合に遮断状態になる。
【００８１】
従って、入力端子１１６、１１７の電位が高い状態から低い状態に転じる場合には、先ず、ｎチャネルＭＯＳトランジスタ１５２1のドレイン端子の電位が下がり、流れる電流が低下し、その結果、入力端子１１６、１１７の電位が、ＶTH以下になる前に、ｎチャネルＭＯＳトランジスタ１５２1のドレイン端子に接続された第１の差動入力回路１１１に流れる電流が低下し、電圧増幅率が低下する。
【００８２】
そして、入力端子１１６、１１７の電位の電位がＶTHよりも低くなると、第１の差動入力回路１１１のｎチャネルＭＯＳトランジスタ１１１1、１１１2は遮断状態になる。
【００８３】
他方、電流制御回路１５０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２2のゲート端子は、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bのアノード側に接続されており、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bに流れる電流が増加すると、非ダイオード接続のｎチャネルＭＯＳトランジスタに流れる電流も増加し、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bに流れる電流が減少すると、非ダイオード接続のｎチャネルＭＯＳトランジスタに流れる電流も減少するようになっている。
【００８４】
この場合、ダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bには、第１、第２のレベルシフト回路１２０a、１２０bに流れる電流が流れるから、結局、非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２2に流れる電流は、第１、第２のレベルシフト回路１２０a、１２０bに流れる電流量に応じた大きさの電流が流れるようになっている。
【００８５】
入力端子１１６、１１７の電位が電源電圧ＶCCに近づく場合、先ず、第１、第２のレベルシフト回路１２０a、１２０b内のｐチャネルＭＯＳトランジスタ１２１a、１２１bに流れる電流が減少し、それにより、電流制御回路１５０内のダイオード接続のｎチャネルＭＯＳトランジスタ１５１a、１５１bに流れる電流が減少する。
【００８６】
その結果、電流制御回路１５０内の非ダイオード接続のｎチャネルＭＯＳトランジスタ１５２2の電流駆動能力が低下し、そのｎチャネルＭＯＳトランジスタ１５２2のドレイン端子に接続された第２の差動入力回路１１２に流れる電流が減少し、電圧増幅率が低下する。
【００８７】
そして、入力端子１１６、１１７の電位がＶCC−２×ＶTHよりも高くなると、第１、第２のレベルシフト回路１２０a、１２０bは遮断し、その結果、第２の差動入力回路１１２を構成するｎチャネルＭＯＳトランジスタ１１２1、１１２2も遮断する。このとき、電流制御回路１５０内のｎチャネルＭＯＳトランジスタ１５２2も遮断する。
【００８８】
従って、入力端子１１６、１１７の電圧が、電源電圧近傍では、第１の差動入力回路１１１が単独で動作し、グラウンド電位近傍では、第２の差動入力回路１１２が単独で動作するから、結局、入力電圧が０Ｖ〜ＶCCの範囲で、第１、第２の差動入力回路１１１、１１２の、いずれか一方又は両方が動作し、出力段１０８に設けられた出力端子１１８から差動増幅された信号が出力されるようになっている。
【００８９】
以上説明したように、この差動増幅器５では、第１又は第２の差動入力回路１１１、１１２が動作できない入力電圧が入力されると、電流制御回路１５０は、差動増幅動作ができない方の差動入力回路への供給電流を減少させ、波形が歪んだ信号を出力させないように構成されている。
【００９０】
【発明の効果】
入力電圧範囲が広く、出力信号に歪みのない差動増幅器が得られる。
【図面の簡単な説明】
【図１】本発明の差動増幅器の第一例を示す回路図
【図２】本発明の差動増幅器の第二例を示す回路図
【図３】本発明の差動増幅器の第三例を示す回路図
【図４】本発明の差動増幅器の第四例を示す回路図
【図５】本発明の差動増幅器の第五例を示す回路図
【図６】(ａ)：従来技術の差動増幅器の回路図 (ｂ)：その差動増幅段を説明するためのブロック図
【符号の説明】
１〜５…差動増幅器
１１、３１、５１、７１、１１１…第１の差動入力回路
１２、３２、５２、７２、１１２…第２の差動入力回路
１１1、１１2、１２1、１２2、３１1、３１2、３２1、３２2、５１1、５１2、５２1、５２2、７１1、７１2、７２1、７２2、１１１1、１１１2、１１２1、１１２2…入力トランジスタ
１６、３６、５６、７６、１１６…反転入力端子
１７、３７、５７、７７、１１７…非反転入力端子
２０a、２０b、４０a、４０b、６０a、６０b、８０a、８０b、１２０a、１２０b…レベルシフト回路
１５０…電流制御回路
ＶCC…電源電圧 ＶEE…グラウンド電圧
Claims (4)
- 第１及び第２の入力電圧がそれぞれ印加される第１及び第２の入力端子と、
上記第１及び第２の入力端子に制御端子がそれぞれ結合された第１及び第２のトランジスタを含む第１の差動トランジスタ対と、
上記第１の入力端子に結合された入力端子と出力端子とを含み、上記第１の入力電圧をレベルシフトした電圧を上記出力端子に供給する第１のレベルシフト回路と、
上記第２の入力端子に結合された入力端子と出力端子とを含み、上記第２の入力電圧をレベルシフトした電圧を上記出力端子に供給する第２のレベルシフト回路と、
上記第１及び第２のレベルシフト回路の上記出力端子に制御端子がそれぞれ結合された第３及び第４のトランジスタを含む第２の差動トランジスタ対と、
上記第１の差動トランジスタ対と上記第２の差動トランジスタ対とに電流を供給するための電流源回路と、
上記第１及び第２の差動トランジスタ対と上記電流源回路との間に結合され、上記第１の差動トランジスタ対に流れる電流と上記第２の差動トランジスタ対に流れる電流との和が一定になるように制御すると共に、上記第１及び第２の入力電圧が上記第１及び第２の差動トランジスタ対の一方が動作できない電圧範囲にあるときに、当該一方の差動トランジスタ対に流れる電流を減少させる電流制御回路と、
を有する差動増幅器。 - 上記電流制御回路が、上記第１のレベルシフト回路に結合された第５のトランジスタと、上記第２のレベルシフト回路に結合された第６のトランジスタと、上記第１の差動トランジスタ対と上記電流源回路との間に結合された第７のトランジスタと、上記第２の差動トランジスタ対と上記電流源回路との間に結合された第８のトランジスタとを含み、
上記定電流回路が、上記第７及び第８のトランジスタに結合された第９のトランジスタを含み、
上記第５、第６及び第８のトランジスタの制御端子が共通結合され、上記第７のトランジスタの制御端子と上記第９のトランジスタの制御端子とが結合されており、
上記第５及び第６のトランジスタがダイオード接続されている請求項１に記載の差動増幅器。 - 上記第１及び第２のレベルシフト回路が、トランジスタのベース・エミッタ間の順方向電圧又はゲート・ソース間の閾値電圧を用いて前記レベルシフトを行なう請求項１又は２の何れかに記載の差動増幅器。
- 上記第１乃至第４のトランジスタが同一の導電型である請求項１乃至３の何れかに記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30647897A JP4036506B2 (ja) | 1997-10-21 | 1997-10-21 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30647897A JP4036506B2 (ja) | 1997-10-21 | 1997-10-21 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11127043A JPH11127043A (ja) | 1999-05-11 |
| JP4036506B2 true JP4036506B2 (ja) | 2008-01-23 |
Family
ID=17957508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30647897A Expired - Fee Related JP4036506B2 (ja) | 1997-10-21 | 1997-10-21 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4036506B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069353A (ja) * | 2001-08-24 | 2003-03-07 | Toshiba Corp | 差動増幅回路および液晶表示装置駆動用半導体集積回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555673A (en) * | 1984-04-19 | 1985-11-26 | Signetics Corporation | Differential amplifier with rail-to-rail input capability and controlled transconductance |
| JPH0618306B2 (ja) * | 1985-02-22 | 1994-03-09 | 日本電気株式会社 | 演算増幅回路 |
| US4977378A (en) * | 1989-09-08 | 1990-12-11 | North American Philips Corp. | Rapid-response differential amplifier with rail-to-rail input capability |
| JPH0685570A (ja) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | 演算増幅回路装置 |
| JP2845699B2 (ja) * | 1992-11-30 | 1999-01-13 | 三菱電機株式会社 | 増幅回路 |
| JP3341945B2 (ja) * | 1994-07-04 | 2002-11-05 | 旭化成マイクロシステム株式会社 | 演算増幅器 |
-
1997
- 1997-10-21 JP JP30647897A patent/JP4036506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11127043A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0108428B1 (en) | Differential amplifier circuit with rail-to-rail capability | |
| JP2713167B2 (ja) | 比較器 | |
| KR0129473B1 (ko) | 차동 입력 회로 | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| US5475343A (en) | Class AB complementary output stage | |
| US7239204B2 (en) | Current shunt instrumentation amplifier with extended bipolar input common mode range | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US4431972A (en) | Push-pull amplifier | |
| EP0806080B1 (en) | Amplifier | |
| US6788143B1 (en) | Cascode stage for an operational amplifier | |
| US4837523A (en) | High slew rate linear amplifier | |
| JPH021401B2 (ja) | ||
| JP2765346B2 (ja) | バイモス増幅装置 | |
| US7157970B2 (en) | Rail-to-rail-input buffer | |
| JP3544954B2 (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| EP0043257B1 (en) | Operational amplifier with programmable gain | |
| US4550291A (en) | Noise-free, die area efficient cascode circuit | |
| JP4036506B2 (ja) | 差動増幅器 | |
| US6064268A (en) | Precision emitter follower | |
| US7307477B2 (en) | Apparatus and method for affecting operation of a signal treating device | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| US7170337B2 (en) | Low voltage wide ratio current mirror | |
| US6509794B1 (en) | Systems for rail-to-rail dynamically controlled amplifiers and input stages | |
| US6339319B1 (en) | Cascoded current mirror circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070606 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071004 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |