JP4494231B2 - 映像信号出力回路 - Google Patents

Description

本発明は、入力する映像信号を処理する映像信号出力回路に関し、特に出力映像信号のシンクチップやペデスタルの直流電圧を所望の値に設定でき、且つ少ない素子数にて良好なノイズ特性および温度特性を実現できるようにした映像信号出力回路に関するものである。

図４に＋Ｖccと−Ｖeeを使用する２電源方式の従来の映像信号出力回路を示す。入力回路１Ａは、シンクチップやペデスタルのレベルが一定の値に固定された映像信号電流を前段のＤＡＣから直流直結で入力端子１１に入力し、入力抵抗Ｒ１でその電流信号を電圧信号に変換して差動バッファ１５で増幅する。フィルタ回路２Ａは、入力回路１Ａから出力する映像信号を抵抗Ｒ２とキャパシタＣ１からなるローパスフィルタ２１で帯域制限してから差動バッファ２５で増幅する。バイアス源回路３Ａは、バンドギャップ電圧発生回路３５で発生させた基準電圧を電圧変換回路３６でレベル変換してから差動バッファ３７で増幅する。出力増幅回路４Ａは、フィルタ回路２Ａから出力する映像信号電圧とバイアス源回路３Ａから出力するバイアス電圧とを取り込み、その差分をトランスコンダクタンスアンプ４１と帰還回路４３の抵抗Ｒ３，Ｒ４によって増幅して、映像信号のシンクチップやペデスタルのレベルを所望の直流電流に設定し、出力端子４２に出力する。

このように従来の映像信号出力回路では、前段の回路から次段の回路に信号を送出するために差動バッファ１５，２５，３７を用い、またバイアス源回路３Ａを用いて出力映像信号のシンクチップやペデスタルを所望の値に設定して出力している。

ところが、図４の映像信号出力回路では、差動バッファやバイアス源回路を構成する素子数が多く必要となり、素子数が多くなればなるほど、素子から発生するノイズが加算されトータルノイズが増加して映像信号のＳ／Ｎを悪化させると同時に、ＩＣのチップサイズが大きくなる問題がある。

本発明の目的は、素子数増大およびＳ／Ｎ劣化を防止できることに加えて、出力映像信号のシンクチップやペデスタルの値を任意の所望の値に簡単に設定でき、温度補償が実現できる映像信号出力回路を提供することである。

上記目的を達成するために、請求項１にかかる発明の映像信号出力回路は、映像信号を入力しエミッタホロアバッファで増幅して出力する入力回路と、該入力回路から出力される映像信号を抵抗と容量からなるローパスフィルタにより帯域制限をかけた後にエミッタホロアバッファで増幅して出力するフィルタ回路と、電圧源で発生した電圧をエミッタホロアバッファで増幅してバイアス電圧として出力する第１のバイアス源回路と、前記フィルタ回路から出力する映像信号と前記第１のバイアス源回路から出力するバイアス電圧の差分を増幅しシンクチップおよびペデスタルを所定の値に固定した映像信号を出力する出力増幅回路とを具備し、且つ、前記入力回路および前記フィルタ回路の前記エミッタホロアバッファを第１群としてＰＮＰ又はＮＰＮのトランジスタで構成し、前記第１のバイアス源回路の前記電圧源および前記エミッタホロアバッファを第２群としてＰＮＰ又はＮＰＮのトランジスタで構成し、前記第１群のＰＮＰトランジスタと前記第２群のＰＮＰトランジスタの数を一致させ、前記第１群のＮＰＮトランジスタと前記第２群のＮＰＮトランジスタの数を一致させたことを特徴とする。

請求項２にかかる発明は、請求項１に記載の映像信号出力回路において、前記エミッタホロアバッファを、トランジスタと該トランジスタのエミッタに接続された電流源とで構成し、該電流源の電流設定により該トランジスタのベース・エミッタ間電圧を設定することにより、前記フィルタ回路から出力する映像信号の直流成分と前記第１のバイアス源回路から出力するバイアス電圧とを設定し、前記出力増幅回路から出力する映像信号のシンクチップおよびペデスタルを所望の値に設定したことを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の映像信号出力回路において、基準側を共通とする第１のカレントミラー回路および第２のカレントミラー回路を具備する第２のバイアス源回路を設け、該第１および第２のカレントミラー回路の出力側は同一極性のトランジスタで構成し、前記第１のカレントミラー回路の出力電流により前記第１のバイアス源回路の電圧源の直流バイアス電圧を決め、前記第２のカレントミラー回路の出力電流により前記入力回路の直流バイアス電圧を決めたことを特徴とする。

請求項４にかかる発明は、請求項１又は２に記載の映像信号出力回路において、第３のカレントミラー回路からなる第３のバイアス源回路と、該第３のカレントミラー回路と同一構成の第４のカレントミラー回路からなる第４のバイアス源回路とを設け、前記第３のバイアス源回路の出力電流により前記第１のバイアス源回路の電圧源の直流バイアス電圧を決め、前記第２のバイアス源回路の出力電流により前記入力回路の直流バイアス電圧を決めたことを特徴とする。

請求項１にかかる発明によれば、従来の差動バッファに代えてエミッタホロワバッファを使用するので素子数が少なくなり、Ｓ／Ｎが向上し、ＩＣのチップサイズも小さくすることができ、また温度変化によりシンクチップやペデスタルが変動することを防止できる利点がある。請求項２にかかる発明によれば、請求項１にかかる発明の利点に加えて、エミッタホロアバッファの電流源の電流設定によりトランジスタのベース・エミッタ電圧を設定するので、映像信号の直流成分やバイアス電圧の設定が大幅に自在となり、出力映像信号のシンクチップやペデスタルの値を任意の所望の値に簡単に設定できる利点がある。請求項３，４にかかる発明によれば、請求項１，２に記載の利点に加えて、単電源回路でも同様の効果を享受できる利点がある。

以下、本発明の映像信号出力回路の実施例について説明する。図１はその１つの実施例の＋Ｖccと−Ｖeeを使用する２電源方式の場合の回路図であり、公知の半導体集積回路の製造技術によって単結晶シリコンのような１個の半導体基板上に形成される。

入力回路１は、シンクチップやペデスタルのレベルが一定の値に固定された映像信号電流を前段のＤＡＣから直流直結で入力端子１１に入力し、入力抵抗Ｒ１でその電流信号を電圧信号に変換してエミッタホロワバッファ１２で増幅する。このエミッタホロワバッファ１２は、ＮＰＮトランジスタＱ１と電流源Ｉ１からなる。

この入力回路１では、入力端子１１に映像信号電流が入力し、抵抗Ｒ１により電圧信号に変換されると、例えば図１に示すように、シンクチップが０Ｖで１Ｖppの電圧となり、エミッタホロアバッファ１２によって、トランジスタＱ１のベース・エミッタ間電圧分の電圧（例えば、−０．７Ｖ）にシンクチップがクランプされて出力する。このとき、電流源Ｉ１の電流値を調整することにより、トランジスタＱ１のベース・エミッタ間電圧が調整できるので、シンクチップのレベルを調整することができる。

フィルタ回路２は、入力回路１から出力する映像信号をローパスフィルタ２１で帯域制限してから２段のエミッタホロアバッファ２２、２３で増幅する。ローパスフィルタ２１は抵抗Ｒ１とキャパシタＣ１からなり、エミッタホロワバッファ２２はＮＰＮトランジスタＱ２と電流源Ｉ２からなり、エミッタホロアバッファ２３は、ＰＮＰトランジスタＱ３と電流源Ｉ３からなる。

このフィルタ回路２では、シンクチップがトランジスタＱ２でそのベース・エミッタ電圧（例えば、０．７Ｖ）だけ引き下げられ、トランジスタＱ３でそのベース・エミッタ間電圧（例えば、０．７Ｖ）だけ持ち上げられるので、そのシンクチップは例えば、−０．７Ｖにクランプされた電圧値となる。ここでも、電流源Ｉ２，Ｉ３の電流値を適宜設定することで、トランジスタＱ２，Ｑ３のベース・エミッタ間電圧を調整できるので、シンクチップのレベルを調整することができる。

第１のバイアス源回路３は、電圧源３１，エミッタホロアバッファ３２，３３からなる。電圧源３１はベース接地のＰＮＰトランジスタＱ４と電流源Ｉ４のエミッタホロアからなり、エミッタホロアバッファ３２はＮＰＮトランジスタＱ５と電流源Ｉ５からなり、エミッタホロアバッファ３３はＮＰＮトランジスタＱ６と電流源Ｉ６からなる。このバイアス源回路３では、電圧＋Ｖcc、−Ｖeeが一定である限り、固定の直流バイアス電圧が出力するが、電流源Ｉ４，Ｉ５，Ｉ６の電流値を適宜設定することで、トランジスタＱ４，Ｑ５，Ｑ６のベース・エミッタ間電圧を調整できるので、出力する直流バイアス電圧のレベルを調整することができる。

出力増幅回路４は、後段の回路を駆動する駆動回路としても機能するものであり、トランスコンダクタンスアンプ４１と帰還回路４３の抵抗Ｒ３，Ｒ４からなり、フィルタ回路２から出力する映像信号電圧と第１のバイアス源回路３から出力する直流バイアス電圧の差分に対応する映像信号電流を出力する。

この出力増幅回路４では、抵抗Ｒ３，Ｒ４によりゲイン調整することで、出力する映像信号、レベルおよびシンクチップやペデスタルのレベルを設定することができる。前記したように、入力回路１、フィルタ回路２、第１のバイアス源回路３のエミッタホロアの電流源によって、そのトランジスタのベース・エミッタ間電圧を調整することで、それらの回路でシンクチップやペデスタルのレベルあるいはバイアス電圧レベルを任意に調整することができるが、これに加えて帰還回路４３の抵抗Ｒ３，Ｒ４の値を適宜設定することによって、最終的に出力端子４２に現れる映像信号電流のレベルおよびシンクチップやペデスタルのレベルを後段の回路が要求する任意の値に設定することができるようになる。例えば、シンクチップが−０．６Ｖあるいは−１．２Ｖにクランプされた２Ｖppの映像信号を出力することができる。

以上のように構成される映像信号出力回路は、バッファとしてエミッタホロアを使用するので、素子数が少なくなり、Ｓ／Ｎが向上し、ＩＣのチップサイズも小さくすることができるという利点がある。また、電流源Ｉ１〜Ｉ６の電流値の設定や抵抗Ｒ３，Ｒ４の値の設定によって、出力端子４２から出力する映像信号電流のシンクチップやペデスタルの値を任意の値に設定することができる利点がある。さらに、この映像信号出力回路は、映像信号ルートのエミッタホロワのトランジスタがＮＰＮ型が２個でＰＮＰ型が１個であり、バイアス源回路３側のエミッタホロワトランジスタもＮＰＮ型が２個でＰＮＰ型が１個である。よって、それらＰＮＰ同士、ＮＰＮ同士のトランジスタを同一形状として同一特性とする（同一チップ内に形成されるので同一特性にすることは容易である。）ことにより、それらトランジスタのベース・エミッタ間電圧の温度による変動分のほとんどをトランスコンダクタンスアンプ４１によってキャンセルし、温度特性を補償することができる利点もある。

なお、ここでは入力回路１とフィルタ回路２で２個のＮＰＮトランジスタと１個のＰＮＰトランジスタを使用し、第１のバイアス源回路３でも２個のＮＰＮトランジスタと１個のＰＮＰトランジスタを使用したが、ＰＮＰトランジスタの数は入力回路１とフィルタ回路２での数と第１のバイアス源回路３での数が同一であればよく、ＮＰＮトランジスタについても同様である。

図２は＋Ｖccの単電源により構成した別の実施例の映像信号出力回路を示す回路図である。ここでは、第２のバイアス源回路５を新たに設ける。この第２のバイアス源回路５は、抵抗Ｒ５とＮＰＮトランジスタＱ７〜Ｑ９が基準側となり、ＮＰＮトランジスタＱ１０，Ｑ１１がそれぞれ出力側として働く２組のカレントミラー回路５１，５２で構成されている。Ｉ７，Ｉ８は電流源である。トランジスタＱ７とＱ１０の組みによるカレントミラー回路５１は、一定の電流を第１のバイアス源回路３に供給し、トランジスタＱ４のベースバイアス値を決める。また、トランジスタＱ７とトランジスタ１１の組みによるカレントミラー回路５２は、一定の電流を入力回路１に供給し、トランジスタＱ１のベースバイアス値を決める。

よって、この第２のバイアス源回路５のＮＰＮトランジスタＱ１０，Ｑ１１を同一形状とし同一特性とすることにより、各トランジスタのベース・エミッタ間電圧の温度による変動分のほとんどがトランスコンダクタンスアンプ４１によってキャンセルされ、温度特性を補償することができる。

図３は＋Ｖccの単電源により構成したさらなる別の実施例の映像信号出力回路を示す回路図である。ここでは、図２の第２のバイアス源回路５を、互いに独立した第３，第４のバイアス源回路６，７に分けたものに置き換えた。第３のバイアス源回路６はＮＰＮトランジスタＱ１２〜Ｑ１５と抵抗Ｒ６と電流源Ｉ９により構成され、第４のバイアス源回路７はＮＰＮトランジスタＱ１６〜Ｑ１９と抵抗Ｒ７と電流源Ｉ１０により構成されている。

図２の映像信号出力回路の第２のバイアス源回路５では、回り込みによる入力クロストークの懸念があるが、図３のように、第１のバイアス源回路３用と入力回路１用に、バイアス源回路を分けることにより、その入力クロストークを回避することができる。このとき、第３，第４のバイアス源回路５，６を同一構成とすれば、それぞれの回路における温度特性変動を出力増幅回路４のトランスコンダクタンスアンプ４１でキャンセルすることができる。

本発明の１つの実施例の映像信号出力回路の回路図である。 本発明の別の実施例の映像信号出力回路の回路図である。 本発明のさらなる別の実施例の映像信号出力回路の回路図である。 従来の映像信号出力回路の回路図である。

符号の説明

１：入力回路、１１：入力端子、１２：エミッタホロアバッファ
２：フィルタ回路、２１：ローパスフィルタ、２２，２３：エミッタホロアバッファ
３：第１のバイアス源回路、３１：電圧源、３２，３３：エミッタホロアバッファ
４：出力増幅回路、４１：トランスコンダクタンスアンプ、４２：出力端子、４３：帰還回路
５：第２のバイアス源回路、５１：第１のカレントミラー回路、５２：第２のカレントミラー回路
６：第３のバイアス源回路
７：第４のバイアス源回路

Claims (4)

1. 映像信号を入力しエミッタホロアバッファで増幅して出力する入力回路と、該入力回路から出力される映像信号を抵抗と容量からなるローパスフィルタにより帯域制限をかけた後にエミッタホロアバッファで増幅して出力するフィルタ回路と、電圧源で発生した電圧をエミッタホロアバッファで増幅してバイアス電圧として出力する第１のバイアス源回路と、前記フィルタ回路から出力する映像信号と前記第１のバイアス源回路から出力するバイアス電圧の差分を増幅しシンクチップおよびペデスタルを所定の値に固定した映像信号を出力する出力増幅回路とを具備し、
   且つ、前記入力回路および前記フィルタ回路の前記エミッタホロアバッファを第１群としてＰＮＰ又はＮＰＮのトランジスタで構成し、前記第１のバイアス源回路の前記電圧源および前記エミッタホロアバッファを第２群としてＰＮＰ又はＮＰＮのトランジスタで構成し、
   前記第１群のＰＮＰトランジスタと前記第２群のＰＮＰトランジスタの数を一致させ、前記第１群のＮＰＮトランジスタと前記第２群のＮＰＮトランジスタの数を一致させたことを特徴とする映像信号出力回路。
2. 請求項１に記載の映像信号出力回路において、
   前記エミッタホロアバッファを、トランジスタと該トランジスタのエミッタに接続された電流源とで構成し、該電流源の電流設定により該トランジスタのベース・エミッタ間電圧を設定することにより、前記フィルタ回路から出力する映像信号の直流成分と前記第１のバイアス源回路から出力するバイアス電圧とを設定し、前記出力増幅回路から出力する映像信号のシンクチップおよびペデスタルを所望の値に設定したことを特徴とする映像信号出力回路。
3. 請求項１又は２に記載の映像信号出力回路において、
   基準側を共通とする第１のカレントミラー回路および第２のカレントミラー回路を具備する第２のバイアス源回路を設け、該第１および第２のカレントミラー回路の出力側は同一極性のトランジスタで構成し、前記第１のカレントミラー回路の出力電流により前記第１のバイアス源回路の電圧源の直流バイアス電圧を決め、前記第２のカレントミラー回路の出力電流により前記入力回路の直流バイアス電圧を決めたことを特徴とする映像信号出力回路。
4. 請求項１又は２に記載の映像信号出力回路において、
   第３のカレントミラー回路からなる第３のバイアス源回路と、該第３のカレントミラー回路と同一構成の第４のカレントミラー回路からなる第４のバイアス源回路とを設け、前記第３のバイアス源回路の出力電流により前記第１のバイアス源回路の電圧源の直流バイアス電圧を決め、前記第２のバイアス源回路の出力電流により前記入力回路の直流バイアス電圧を決めたことを特徴とする映像信号出力回路。

Images