JP2008042923A - バッファ回路 - Google Patents

Abstract

【課題】 バッファ回路の入力信号に対する出力信号の非線形特性となる課題に対し、線形特性を向上させる。
【解決手段】 バッファ回路のソースフォロア回路を構成するＭＯＳトランジスタ２１に直列にＭＯＳトランジスタ２３を設け、そのゲートに入力信号電圧Ｖｉｎに固定電圧を加算した電圧を印加する。ＭＯＳトランジスタ２３のゲートに印加される電圧は、入力信号ＶｉｎからＭＯＳトランジスタ２５のゲート・ソース間電圧Ｅだけ低下した電圧となる。更に、ＭＯＳトランジスタ２１のドレイン電圧は、ＭＯＳトランジスタ２３のゲート・ソース間電圧だけ高い電圧となる。従って、ＭＯＳトランジスタ２１のドレイン・ソース間電圧は、入力信号Ｖｉｎの電圧値によらず一定となるので、出力Ｖｏｕｔへの影響が防止でき、バッファ回路の線形性を改善するものである。
【選択図】 図４

Description

本発明は、バッファ回路に関し、特に、ＡＤコンバータの前段に用いて好適なトラックホールド回路などに用いられるバッファ回路に関する。

一般的に、非常に早く変化するアナログ信号をＡＤコンバータで高精度にデジタルに変換することは困難である。しかし、ＡＤコンバータの前段に、信号に追随し、あるタイミングでその信号の電圧値を保持するトラックホールド回路を設けることで、高周波の信号を高精度にデジタルに変換することができる。

一般的に、トラックホールド回路には、図５に示される開ループ構成のものと、図６に示される閉ループ構成のものがある。図５のトラックホールド回路に於いて、入力バッファ回路１には入力信号Ｖｉｎが印加され、出力バッファ２の入力には電圧を保持するためのコンデンサ３が接続され、また、入力バッファ１の出力と出力バッファ２の入力との間には、タイミング信号によって制御されるサンプリングスイッチ４が設けられる。一方、図６のトラックホールド回路では、入力バッファ回路５と出力バッファ回路６にオペアンプが用いられ、入力バッファ回路５の一方の入力に入力信号Ｖｉｎが印加され、他方の入力には出力バッファ回路６の出力が帰還される。出力バッファ回路６の出力とその一方の入力には電圧を保持するためのコンデンサ７が接続され、他方の入力は所定電位、例えば接地電位に接続される。入力バッファ回路５の出力と出力バッファ回路６の一方の入力との間にはサンプリングスイッチ８が設けられる。

図５及び図６のトラックホールド回路において、サンプリングスイッチ４及び８がオフの状態では、入力バッファ回路１及び５は入力信号Ｖｉｎの電圧に追随した出力信号が得られる。サンプリングスイッチ４及び８がオンすると入力バッファ回路１及び５の出力電圧がコンデンサ３及び７に保持される。そして、サンプリングスイッチ４及び８がオフするとコンデンサ３及び７に保持された電圧が出力バッファ回路４及び６から出力され、その電圧が保持され続けられる。

図５に示された開ループ構成のトラックホールド回路の特徴は、簡単な構造と高速性があげられるが、フィードバックループがないために精度が悪いという欠点がある。また、図６に示された閉ループ構成のトラックホールド回路の特徴は、帰還路を含むため高い精度が得られることがあげられるが、この帰還路の影響で動作スピードが遅くなってしまう欠点がある。

本発明は、高速性と高精度を兼ね備えたトラックホールド回路を得んとするものであり、図５に示された開ループ構成のトラックホールド回路における精度を高めることを目的とする。そこで、開ループ構成のトラックホールド回路の精度が悪化する原因を検討した結果、２つの大きな要因が把握できた。１つは、サンプリングスイッチ４として通常使用されるＭＯＳトランジスタの浮遊容量によるチャージインジェクションの影響であり、もう１つは、入力バッファと出力バッファに用いられるソースフォロアバッファの非線形性の影響である。

チャージインジェクションは、ＭＯＳトランジスタがオフしたときに、ソースとゲート間の浮遊容量にコンデンサ３に蓄積された電荷が取られる現象であり、これにより出力バッファ２の出力電圧が変化してしまう。この変化量は、バッファ回路１の出力信号電圧に非線形に依存する。即ち、ＮチャネルＭＯＳトランジスタの場合、ゲートに電源電圧Ｖｄｄが印加された状態でＭＯＳトランジスタがオンするが、この時、入力バッファ回路１の出力信号電圧がＭＯＳトランジスタを介して、コンデンサ３にチャージされるとともに、ゲートとソース間の浮遊容量にもチャージされる。従って、ゲートとソース間の浮遊容量にチャージされる電荷は、出力信号の電圧値と電源電圧Ｖｄｄの差電圧に従うことになり、出力信号電圧が変化すれば浮遊容量にチャージされる電荷量が変化する。この状態からＭＯＳトランジスタのゲートに接地電圧が印加されると、ＭＯＳトランジスタはオフし、バッファ回路１とバッファ回路２が切り離される。この時、ゲート電圧が接地電位となるために、浮遊容量にチャージされた電荷に応じてコンデンサ３から電荷が流出してしまい、出力バッファ２の信号入力電圧が低下し、出力信号電圧Ｖｏｕｔの電圧も低下してしまう。この出力信号電圧の低下量は、浮遊容量の電荷量、即ち、入力バッファ回路１の出力信号電圧の大きさに依存することになる。従って、トラックホールド回路全体が非線形特性となり、精度が劣化する原因となっていた。

一方、入力バッファ回路１や出力バッファ回路２は、図７に示される如く、ＰチャネルＭＯＳトランジスタ９のソースフォロアバッファ回路で構成される。出力電圧Ｖｏｕｔは、定電流回路１０によってＭＯＳトランジスタ９に定電流を流すために必要なゲート・ソース間電圧だけ入力電圧Ｖｉｎより高い電圧になるが、ソース・ドレイン間電圧は、入力電圧Ｖｉｎの関数として表されるため、チャネル長変調効果により出力電圧は、入力電圧に関して非線形特性となってしまう。

入力電圧が印加されるＮチャネルＭＯＳトランジスタと、当該ＮチャネルＭＯＳトランジスタのソースと交流的グランドとの間に設けられた第１の定電流源と、前記ＮチャネルＭＯＳトランジスタのソースの電位がゲートに印加される第１のＰチャネルＭＯＳトランジスタと、前記入力電圧がゲートに印加されると共に前記第１のＰチャネルＭＯＳトランジスタのソースがドレインに接続される第２のＰチャネルＭＯＳトランジスタと、当該第２のＰチャネルＭＯＳトランジスタのソースに接続される第２の定電流源と、を備えることを特徴としたバッファ回路を提供する。

バッファ回路のソースフォロアを構成するＭＯＳトランジスタのソース・ドレイン間の入力電圧による変動が、出力に与える影響を防止できるので、バッファ回路の線形性が向上するものである。

図１は、本発明の実施形態を示すトラックホールド回路のブロック図である。入力信号Ｖｉｎは、第１のバッファ回路１１及び第２のバッファ回路１２の入力に印加される。第３のバッファ回路１３の入力には信号電圧保持用のコンデンサ１４が接続され、また、バッファ回路１２とバッファ回路１３の入力の間には、サンプリングスイッチであるＮチャネルのＭＯＳトランジスタ１５が接続される。コンデンサ１６は、電源電圧Ｖｄｄを保持し、入力信号Ｖｉｎに加算してＭＯＳトランジスタ１５のゲートに印加するためのコンデンサであり、コンデンサ１６の一端と電源電圧ＶｄｄにスイッチＳＷ１が設けられ、コンデンサ１６の一端とＭＯＳトランジスタ１５のゲートの間には、スイッチＳＷ２が設けられる。また、コンデンサ１６の他端と接地ＧＮＤとの間にはスイッチＳＷ３が設けられ、コンデンサ１６とバッファ回路１の出力との間には、スイッチＳＷ４が設けられる。更に、ＭＯＳトランジスタ１５のゲートと接地ＧＮＤとの間にはスイッチＳＷ５が設けられる。これらのスイッチの内、第１のスイッチ群であるスイッチＳＷ１、ＳＷ３、及びＳＷ５のオン及びオフが連動して駆動され、また、第２のスイッチ群であるスイッチＳＷ２とＳＷ４のオン及びオフが連動して駆動されるが、第１のスイッチ群と第２のスイッチ群は、互いに相補的に動作する。

次に、動作を説明する。先ず、ホールドモードの場合、スイッチＳＷ１、ＳＷ３、ＳＷ５がオンで、ＳＷ２、ＳＷ４がオフとなり、コンデンサ１６は、電源電圧Ｖｄｄと接地ＧＮＤの間に接続されるため、コンデンサ１６には電源電圧Ｖｄｄが充電される。ＭＯＳトランジスタ１５のゲートには接地電位が印加されるため、ＭＯＳトランジスタ１５は、オフであり、バッファ回路１３の出力電圧Ｖｏｕｔは、コンデンサ１４に保持された電圧に従う電圧となる。

次に、トラックモードの場合、スイッチＳＷ１、ＳＷ３、ＳＷ５がオフし、ＳＷ２、ＳＷ４がオンとなり、コンデンサ１６は、バッファ回路１とＭＯＳトランジスタ１５のゲートの間に接続されることになる。従って、ＭＯＳトランジスタ１５のゲートには、コンデンサ１６に充電された電圧がバッファ回路１１の出力電圧Ｖ１に加算された電圧が印加され、ＭＯＳトランジスタ１５はオンする。バッファ回路１１及び１２は、同一構成で形成されるため、その出力電圧Ｖ１及びＶ２は、同一となる。従って、ＭＯＳトランジスタ１５のゲート電圧は、コンデンサ１４にチャージされる電圧Ｖ２より電源電圧Ｖｄｄだけ高い電圧になる。即ち、ＭＯＳトランジスタ１５のゲート・ソース間の浮遊容量にチャージされる電圧は、バッファ回路１２の出力電圧に拘わらず常に、電源電圧Ｖｄｄがチャージされる。従って、ホールドモードに移行したとき、即ち、スイッチＳＷ２とＳＷ４がオフし、スイッチＳＷ１、ＳＷ３、ＳＷ５がオンした時、ＭＯＳトランジスタ１５のゲートに接地電位ＧＮＤが印加されても、コンデンサ１４から浮遊容量に引き抜かれる電荷は、電源電圧Ｖｄｄに応じたほぼ一定の電荷となるため、バッファ回路１３の入力に印加される信号電圧の変化は一定となり、線形性が維持される。更に、ＭＯＳトランジスタ１５のゲートには、電源電圧Ｖｄｄ以上の電圧が印加されるため、ＭＯＳトランジスタのオン抵抗が減少する効果もある。

図２は、図１に示された実施形態の具体的な回路図である。バッファ回路１１及び１２は、同一構成であり、電源Ｖｄｄと接地ＧＮＤの間に、ＰチャネルＭＯＳトランジスタが４個直列接続された構成である。バイアス電圧Ｖｂ１とＶｂ２がゲートに印加されたＭＯＳトランジスタ１７、１８、１９、２０は、各々定電流源を形成し、入力信号Ｖｉｎが印加されたＭＯＳトランジスタ２１、２２のソースから各々出力が取り出され、ソースフォロアが形成される。更に、ＭＯＳトランジスタ２３、２４のゲートには、入力信号Ｖｉｎの電圧から固定電圧Ｅだけ低下される電圧が印加される。このＭＯＳトランジスタ２３、２４を設けることにより、ＭＯＳトランジスタ２１、２２のソース・ドレイン間電圧が入力信号Ｖｉｎの電圧値に拘わらず一定となる。

スイッチＳＷ１、ＳＷ３、ＳＷ５は、ＮチャネルＭＯＳトランジスタで構成され、そのゲートには、制御クロックＣＬＫ１が印加される。スイッチＳＷ２はＰチャネルＭＯＳトランジスタで構成され、また、ＳＷ４はトランスミッションゲートで構成され、そのゲートには制御クロックＣＬＫ２及びその反転信号＊ＣＬＫ２が印加される。

図３は、ＣＬＫ１及びＣＬＫ２のタイミング図である。ＣＬＫ１がＨレベルの期間は、スイッチＳＷ１、ＳＷ３、ＳＷ５がオンとなるホールドモードであり、ＣＬＫ２がＨレベルとなる期間は、スイッチＳＷ２、ＳＷ４がオンとなるトラックモードである。このＣＬＫ１とＣＬＫ２のＨレベルのタイミングは、重ならないように設定される。

図４は、図１に示されたバッファ回路１１、１２の説明をするための回路図である。定電流源２４は、図２に示されたＭＯＳトランジスタ１２、１９で形成された定電流源であり、定電流源２４、ＭＯＳトランジスタ２１、及び２３が電源Ｖｄｄと接地ＧＮＤ間に直列接続される。一方、固定電圧Ｅを発生する回路は、電源Ｖｄｄと接地ＧＮＤ間に直列接続されたＮチャネルのＭＯＳトランジスタ２５と、定電流源２６によって構成され、ＭＯＳトランジスタ２５のゲートにはＭＯＳトランジスタ２１のゲートと同じ入力信号Ｖｉｎが印加される。また、ＭＯＳトランジスタ２５のソースと定電流源２６の接続点がＭＯＳトランジスタ２３のゲートに接続される。即ち、ＭＯＳトランジスタ２５の出力は、ソースフォロアとなるため、ＭＯＳトランジスタ２３のゲートに印加される電圧は、入力信号ＶｉｎからＭＯＳトランジスタ２５のゲート・ソース間電圧Ｅだけ低下した電圧となる。更に、ＭＯＳトランジスタ２１のドレイン電圧は、ＭＯＳトランジスタ２３のゲート・ソース間電圧だけ高い電圧となる。従って、ＭＯＳトランジスタ２１のドレイン・ソース間電圧は、入力信号Ｖｉｎの電圧値によらず一定となるので、出力Ｖｏｕｔへの影響が防止でき、線形性を保ったバッファ回路が実現できる。

本発明の実施形態を示すブロック図である。 図１に示された実施形態の具体的回路図である。 図２に示された回路の動作を説明するためのタイミング図である。 トラックホールド回路に使用されるバッファ回路の回路図である。 従来の開ループ型トラックホールド回路を示すブロック図である。 従来の閉ループ型トラックホールド回路を示すブロック図である。 従来のバッファ回路を示す回路図である。

符号の説明

１１ 第１のバッファ回路
１２ 第２のバッファ回路
１３ 第３のバッファ回路
１４ コンデンサ
１５ サンプリング用ＭＯＳトランジスタ
１６ コンデンサ
２４ 定電流源
２６ 定電流源

Claims (1)

1. 入力電圧が印加されるＮチャネルＭＯＳトランジスタと、当該ＮチャネルＭＯＳトランジスタのソースと交流的グランドとの間に設けられた第１の定電流源と、前記ＮチャネルＭＯＳトランジスタのソースの電位がゲートに印加される第１のＰチャネルＭＯＳトランジスタと、前記入力電圧がゲートに印加されると共に前記第１のＰチャネルＭＯＳトランジスタのソースがドレインに接続される第２のＰチャネルＭＯＳトランジスタと、当該第２のＰチャネルＭＯＳトランジスタのソースに接続される第２の定電流源と、を備えることを特徴としたバッファ回路。

Images