TWI792643B - 相位內插器與相位緩衝器電路 - Google Patents

Abstract

相位內插器包含多個相位內插器電路系統。多個相位內插器電路系統響應多個相位控制位元與多個時脈訊號自輸出節點產生輸出時脈訊號。多個時脈訊號的相位彼此不同。每一相位內插器電路系統包含多個相位緩衝器電路。每一相位緩衝器電路根據該些相位控制位元中的第一與第二位元導通，以根據多個時脈訊號中之對應時脈訊號產生輸出時脈訊號中的訊號成分。每一相位緩衝器電路包含第一與第二電阻，並根據對應時脈訊號傳輸第一與第二電壓中之一者至輸出節點，其中第一電壓經由第一電阻傳輸至輸出節點，且第二電壓經由第二電阻傳輸至輸出節點。

Description

相位內插器與相位緩衝器電路

本案是關於相位內插器，尤其是關於具有高線性度的相位內插器與相位緩衝器電路。

傳統的相位內插器常使用多個差動對電路以及電流源電路來控制電流，並透過電阻來轉換該電流以產生輸出時脈訊號。該些電路是透過電流放電並透過電阻進行充電。上述的充放電行為會造成充放電的速度或時間常數不對稱而影響線性度。在另一些技術中，相位內插器是使用反相器為基底的電路實施。然而，在製程變異的影響下，P型電晶體與N型電晶體在製程變異下所產生的偏移不相同。如此一來，會使得相位內插器的輸出共模位準不準確。此外，若輸出時脈訊號的擺幅較大，會使差動對與/或電流源電路中的電晶體操作於非線性區域，使得輸出時脈訊的線性度不佳。

於一些實施態樣中，相位內插器包含複數個相位內插器電路系統。複數個相位內插器電路系統用以響應複數個相位控制位元與複數個時脈訊 號自一輸出節點產生一輸出時脈訊號。該些時脈訊號的相位彼此不同，該些相位內插器電路系統中每一者包含複數個相位緩衝器電路。該些相位緩衝器電路中每一者用以根據該些相位控制位元中的一第一位元與一第二位元導通，以根據該些時脈訊號中之一對應時脈訊號產生該輸出時脈訊號中的一訊號成分。該些相位緩衝器電路中每一者包含一第一電阻與一第二電阻，並用以根據該對應時脈訊號傳輸一第一電壓與一第二電壓中之一者該輸出節點，其中該第一電壓是經由該第一電阻傳輸至該輸出節點，且該第二電壓是經由該第二電阻至該輸出節點。

於一些實施態樣中，相位緩衝器電路包含第一電阻、第二電阻、第一開關、第二開關、第三開關以及第四開關。該第一電阻的一端用以接收一第一電壓。該第二電阻的一端用以接收一第二電壓。該第一開關的一第一端耦接至該第一電阻的另一端，且該第一開關的一控制端用以接收一時脈訊號。該第二開關的一第一端耦接至該第一開關的一第二端，該第二開關的一第二端耦接至一輸出節點以產生一訊號成分，且該第二開關的一控制端用以接收一第一相位控制位元。該第三開關的一第一端耦接至該輸出節點，且該第三開關的一控制端用以接收一第二相位控制位元。該第四開關的一第一端耦接至該第三開關的一第二端，該第四開關的一第二端耦接至該第二電阻的另一端，且該第四開關的一控制端用以接收該時脈訊號。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

100:相位內插器

110,120,130,140:相位內插器電路系統

110[0]~110[15],120[0]~120[15]:相位緩衝器電路

130[0]~130[15],140[0]~140[15]:相位緩衝器電路

CK1~CK4:時脈訊號

CKO:輸出時脈訊號

GND:地電壓

N1:輸出節點

R1,R2:電阻

S1~S4:訊號成分

ST[0]~ST[63],STB[0]~STB[63]:相位控制位元

T1~T4:開關

VDD:供應電壓

〔圖1〕為根據本案一些實施例繪製一種相位內插器的示意圖；〔圖2〕為根據本案一些實施例繪製圖1中的輸出時脈訊號的相位以及多個相位 控制位元的關係示意圖；〔圖3A〕為根據本案一些實施例繪製圖1中的多個相位內插器電路系統的電路示意圖；以及〔圖3B〕為根據本案一些實施例繪製圖1中的多個相位內插器電路系統的電路示意圖。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統(circuitry)』可為由至少一電路(circuit)所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。

如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述 並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。

圖1為根據本案一些實施例繪製一種相位內插器100的示意圖。相位內插器100包含多個相位內插器電路系統110、120、130以及140。多個相位內插器電路系統110、120、130以及140用以響應多個相位控制位元ST[0]~ST[63]與STB[0]~STB[63]以及多個時脈訊號CK1~CK4自輸出節點N1產生輸出時脈訊號CKO。

於一些實施例中，多個時脈訊號CK1~CK4的相位彼此不同。例如，時脈訊號CK1的相位為0度，時脈訊號CK2的相位為90度，時脈訊號CK3的相位為180度，且時脈訊號CK4的相位為270度。於一些實施例中，多個相位控制位元ST[0]~ST[63]中之一對應者與STB[0]~STB[63]中之一對應者具有相反邏輯值。例如，當相位控制位元ST[0]具有邏輯值1時，相位控制位元STB[0]具有邏輯值0。或者，當相位控制位元ST[0]具有邏輯值0時，相位控制位元STB[0]具有邏輯值1。依此類推，應可理解剩餘的多個相位控制位元ST[1]~ST[63]與STB[1]~STB[63]之間的對應關係。

詳細而言，相位內插器電路系統110響應多個相位控制位元ST[0]~ST[15]與STB[0]~STB[15]以及時脈訊號CK1產生訊號成分S1，並輸出訊號成分S1至輸出節點N1。訊號成分S1用以形成輸出時脈訊號CKO。換言之，訊號成分S1為一部份的輸出時脈訊號CKO。多個相位控制位元ST[0]~ST[15](與/或多個相位控制位元STB[0]~STB[15])可用以設定時脈訊號CK1在輸出時脈訊號CKO的比例。例如，若多個相位控制位元ST[0]~ST[15]中具有預設邏輯值(例如為邏輯值0)的位元數越多，時脈訊號CK1在輸出時脈訊號CKO的比例越 高。反之，若多個相位控制位元ST[0]~ST[15]中具有預設邏輯值(例如為邏輯值0)的位元數越少，時脈訊號CK1在輸出時脈訊號CKO的比例越低。

類似地，相位內插器電路系統120響應多個相位控制位元ST[16]~ST[31]與STB[16]~STB[31]以及時脈訊號CK2產生訊號成分S2，並輸出訊號成分S2至輸出節點N1。相位內插器電路系統130響應多個相位控制位元ST[32]~ST[47]與STB[32]~STB[47]以及時脈訊號CK3產生訊號成分S3，並輸出訊號成分S3至輸出節點N1。相位內插器電路系統140響應多個相位控制位元ST[48]~ST[63]與STB[48]~STB[63]以及時脈訊號CK4產生訊號成分S4，並輸出訊號成分S4至輸出節點N1。多個訊號成分S1~S4可在輸出節點N1上相加，以形成輸出時脈訊號CKO。

在一些實施例中，多個相位內插器電路系統110、120、130與140中每一者包含多個相位緩衝器電路(圖1未示出)。每一個相位緩衝器電路包含第一電阻與第二電阻。相位緩衝器電路可根據對應的時脈訊號(即時脈訊號CK1~CK4中之一對應者)傳輸第一電壓與第二電壓中之一者至輸出節點N1，其中第一電壓是經由第一電阻傳輸至輸出節點N1，且第二電壓是經由第二電阻傳輸至輸出節點N1。如此一來，第一電阻與第二電阻可設定輸出節點N1的共模位準，並在製程變異的影響下有效地保持共模位準，以提升輸出時脈訊號CKO的線性度與可用擺幅。關於此處的設置方式將於後參照圖3A與圖3B說明。

圖2為根據本案一些實施例繪製圖1中的輸出時脈訊號CKO的相位以及多個相位控制位元ST[0]~ST[63]的關係示意圖。如圖2所示，輸出時脈訊號CKO的相位可以分為四個象限。在第一象限中，輸出時脈訊號CKO的相位可為0至90度。在第二象限中，輸出時脈訊號CKO的相位可為90至180度。在第 三象限中，輸出時脈訊號CKO的相位可為180至270度。在第四象限中，輸出時脈訊號CKO的相位可為270至0度。

詳細而言，當多個相位控制位元ST[0]~ST[15]皆具有第一邏輯值(例如為邏輯值0(即前述的預設邏輯值))且剩餘的多個相位控制位元ST[16]~ST[63]皆具有第二邏輯值(例如為邏輯值1)時，相位內插器100可輸出具有相位為0度的輸出時脈訊號CKO。接著，可對多個相位控制位元ST[0]~ST[63]進行位元移位，以逐漸地增加輸出時脈訊號CKO的相位。當多個相位控制位元ST[16]~ST[31]具有預設邏輯值(例如為邏輯值0)且剩餘的多個相位控制位元ST[0]~ST[15]以及ST[32]~ST[63]皆具有第二邏輯值(例如為邏輯值1)時，相位內插器100可輸出具有相位為90度的輸出時脈訊號CKO。

依此類推，當多個相位控制位元ST[32]~ST[47]皆具有預設邏輯值(例如為邏輯值0)且剩餘的多個相位控制位元ST[0]~ST[31]以及ST[48]~ST[63]皆具有第二邏輯值(例如為邏輯值1)時，相位內插器100可輸出具有相位為180度的輸出時脈訊號CKO。當多個相位控制位元ST[48]~ST[63]皆具有預設邏輯值(例如為邏輯值0)且剩餘的多個相位控制位元ST[0]~ST[47]皆具有第二邏輯值(例如為邏輯值1)時，相位內插器100可輸出具有相位為270度的輸出時脈訊號CKO。

圖2中關於多個相位控制位元ST[0]~ST[63]的編碼方式用以示例，且本案並不以此為限。於一些實施例中，可加入額外的象限控制訊號來切換輸出時脈訊號CKO的相位所對應的象限。

圖3A為根據本案一些實施例繪製圖1中的相位內插器電路系統110以及相位內插器電路系統120的電路示意圖，且圖3B為根據本案一些實施例 繪製圖1中的相位內插器電路系統130以及相位內插器電路系統140的電路示意圖。應當理解，圖3A中的相位內插器電路系統110以及相位內插器電路系統120以及圖3B中的相位內插器電路系統130以及相位內插器電路系統140共同形成圖1的相位內插器100。

如圖3A所示，相位內插器電路系統110包含多個相位緩衝器電路110[0]~110[15]。多個相位緩衝器電路110[0]~110[15]中每一者接收多個相位控制位元ST[0]~ST[15]中的一對應位元(後稱第一位元)、多個相位控制位元STB[0]~STB[15]中的一對應位元(後稱第二位元)與時脈訊號CK1。多個相位緩衝器電路110[0]~110[15]中每一者用以根據第一位元與第二位元導通，以根據時脈訊號CK1產生一部分的訊號成分S1。例如，相位緩衝器電路110[0]接收相位控制位元ST[0](即第一位元)、相位控制位元STB[0](即第二位元)以及時脈訊號CK1以產生一部份的訊號成分S1。相位緩衝器電路110[15]接收相位控制位元ST[15](即第一位元)、相位控制位元STB[15](即第二位元)以及時脈訊號CK1以產生一部份的訊號成分S1。依此類推，應可理解多個相位緩衝器電路110[0]~110[15]、多個相位控制位元ST[0]~ST[15]以及多個相位控制位元STB[0]~STB[15]之間的對應關係。

類似地，相位內插器電路系統120包含多個相位緩衝器電路120[0]~120[15]。多個相位緩衝器電路120[0]~120[15]中每一者接收多個相位控制位元ST[16]~ST[31]中的一對應位元、多個相位控制位元STB[16]~STB[31]中的一對應位元與時脈訊號CK2，且多個相位緩衝器電路120[0]~120[15]用以響應多個相位控制位元ST[16]~ST[31]、多個相位控制位元STB[16]~STB[31]以及時脈訊號CK2產生訊號成分S2。多個相位緩衝器電路120[0]~ 120[15]、多個相位控制位元ST[16]~ST[31]以及多個相位控制位元STB[16]~STB[31]之間的對應關係可參考相位內插器電路系統110的設置方式，故於此不再贅述。

多個相位緩衝器電路110[0]~110[15]與多個相位緩衝器電路120[0]~120[15]中每一者具有相同電路結構。以相位緩衝器電路110[0]為例，相位緩衝器電路110[0]包含電阻R1與電阻R2。相位緩衝器電路110[0]用以選擇性地經由電阻R1傳輸第一電壓至輸出節點N1或是經由電阻R2傳輸第二電壓至輸出節點N1。於一些實施例中，第一電壓高於第二電壓。例如，第一電壓可為供應電壓VDD，且第二電壓可為地電壓GND。藉由上述設置方式，電阻R1與電阻R2可以設定輸出節點N1的共模位準。

詳細而言，相位緩衝器電路110[0]更包含多個開關T1~T4。電阻R1的一端接收供應電壓VDD，且電阻R1的另一端耦接至開關T1的第一端(例如為源極)。開關T1的第二端(例如為汲極)耦接至開關T2的第一端，且開關T1的控制端(例如為閘極)接收時脈訊號CK1。開關T1可響應時脈訊號CK1選擇性地導通。開關T2的第二端耦接至開關T3的第一端(例如為汲極)與輸出節點N1，且開關T2的控制端接收相位控制位元ST[0]。開關T2可響應相位控制位元ST[0]選擇性地導通，以產生部分的訊號成分S1至輸出節點N1。開關T3的第二端(例如為源極)耦接至開關T4的第一端，且開關T3的控制端(例如為閘極)接收相位控制位元STB[0]。開關T3可響應相位控制位元STB[0]選擇性地導通，以產生部分的訊號成分S1至輸出節點N1。電阻R2的一端接收地電壓GND，開關T4的第二端耦接至電阻R2的另一端，且開關T4的控制端接收時脈訊號CK1。開關T4可響應時脈訊號CK1選擇性地導通。

於一些實施例中，開關T1與開關T2為P型電晶體，且開關T3與開關T4為N型電晶體。當相位控制位元ST[0]具有預設邏輯值(例如為邏輯值0)且時脈訊號CK1具有低位準，開關T1與開關T2導通。於此條件下，供應電壓VDD可經由電阻R1傳輸至輸出節點N1。換言之，當開關T1與開關T2皆為導通時，相位緩衝器電路110[0]可輸出具有高位準(即供應電壓VDD)的訊號成分(即訊號成分S1的一部分)至輸出節點N1。或者，當相位控制位元ST[0]具有預設邏輯值(例如為邏輯值0)且時脈訊號CK1具有高位準時，開關T3與開關T4導通。於此條件下，地電壓GND可經由電阻R2傳輸至輸出節點N1。換言之，當開關T3與開關T4皆導通時，相位緩衝器電路110[0]可輸出具有低位準(即地電壓GND)的訊號成分(即訊號成分S1的一部分)至輸出節點N1。依此類推，應可理解其餘的相位緩衝器電路110[1]~110[15]以及多個相位緩衝器電路120[0]~120[15]的相關操作。

在一些相關技術中，相位內插器中的多個相位緩衝器是使用電流式邏輯電路實施。在該些技術中，每一個電流式邏輯電路是由差動輸入對與電流源電路來實施，並透過電阻來轉換所有電流式邏輯電路產生的電流為輸出時脈訊號。由於電流源電路與電阻在製程變異下所產生的偏移不相同，會使得相位內插器的輸出共模位準不準確。此外，若輸出時脈訊號的擺幅較大，會使差動輸入對與/或電流源電路中的電晶體操作於非線性區域，造成輸出時脈訊號的擺幅出現失真(即線性度變低)。

相較於上述技術，於本案的一些實施例中，電阻R1與電阻R2可對供應電壓VDD與地電壓GND進行分壓，以設定輸出節點N1的共模位準。例如，由於供應電壓VDD與地電壓GND為直流電壓，供應電壓VDD與地電壓 GND可經由電阻R1、電阻R2以及多個開關T1~T4(即使多個開關T1~T4未導通)分壓來設定輸出節點N1的共模位準。在一些實施例中，電阻R1與電阻R2中每一者的阻值可高於多個開關T1~T4中每一者的等效阻值。如此一來，供應電壓VDD與地電壓GND之分壓結果可主要由電阻R1與電阻R2決定。因此，即便P型電晶體與N型電晶體出現不同偏移，輸出節點N1的共模位準仍可經由電阻R1與電阻R2設定。於一些實施例中，電阻R1與電阻R2可使用相同或相近的佈局方式實施。例如，電阻R1與電阻R2中每一者可由(但不限於)多晶矽(polysilicon)電阻實施。藉由上述設置方式，電阻R1與電阻R2可在製程變異下產生相近的偏移，以確保輸出節點N1的共模位準保持穩定(例如為保持在供應電壓VDD與地電壓GND的總和的一半)。如此一來，可以確保輸出時脈訊號CKO的擺幅保持對稱。

另外，如圖3A所示，在相位緩衝器電路110[0]中，部分開關(即開關T2與開關T3)直接連接到輸出節點N1，且另一部分開關(即開關T1與開關T4)未直接連接到輸出節點N1。於一些實施例中，開關T2與開關T3接收多個相位控制位元ST[0]與STB[0]而未接收時脈訊號CK1，且開關T1與開關T4接收時脈訊號CK1並響應時脈訊號CK1選擇性導通。藉由上述設置方式，直接連接到輸出節點N1的部分開關是響應於多個相位控制位元ST[0]與STB[0](而非時脈訊號CK1)選擇性導通。如此一來，時脈訊號CK1的切換不會直接影響到輸出節點N1，可降低輸出時脈訊號CKO在相位切換過程中產生的抖動(jitter)。

如圖3B所示，相位內插器電路系統130包含多個相位緩衝器電路130[0]~130[15]，且相位內插器電路系統140包含多個相位緩衝器電路140[0]~140[15]。多個相位緩衝器電路130[0]~130[15]中每一者接收多個相位控制位 元ST[32]~ST[47]中的一對應位元、多個相位控制位元STB[32]~STB[47]中的一對應位元與時脈訊號CK3。多個相位緩衝器電路130[0]~130[15]用以響應多個相位控制位元ST[32]~ST[47]、多個相位控制位元STB[32]~STB[47]以及時脈訊號CK3產生訊號成分S3。多個相位緩衝器電路140[0]~140[15]中每一者接收多個相位控制位元ST[48]~ST[63]中的一對應位元、多個相位控制位元STB[48]~STB[63]中的一對應位元與時脈訊號CK4。多個相位緩衝器電路140[0]~140[15]用以響應多個相位控制位元ST[48]~ST[63]、多個相位控制位元STB[48]~STB[63]以及時脈訊號CK4產生訊號成分S4。

多個相位緩衝器電路110[0]~110[15]、130[0]~130[15]與140[0]~140[15]中每一者具有相同電路結構。多個相位緩衝器電路130[0]~130[15]與140[0]~140[15]的設置方式與/或操作可參考圖3A中多個相位緩衝器電路110[0]~110[15]的設置方式，故於此不再重複贅述。

如先前所述，於一些實施例中，可加入象限控制訊號來切換輸出時脈訊號CKO的相位所對應的象限。在該些實施例中，可使用額外的相位多工器來進行相位的象限切換，以減少相位緩衝器電路的數量。如此，可以更進一步降低電阻所使用的數量，以節省晶片面積。

綜上所述，本案一些實施例中的相位內插器以及相位緩衝器電路可利用電阻來設定產生輸出時脈訊號的節點之共模位準。如此一來，在製程變異的影響下仍可維持輸出時脈訊號的線性度與可用擺幅。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術 特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:相位內插器

110,120,130,140:相位內插器電路系統

CK1~CK4:時脈訊號

CKO:輸出時脈訊號

N1:輸出節點

S1~S4:訊號成分

ST[0]~ST[63],STB[0]~STB[63]:相位控制位元

Claims (10)

1. 一種相位內插器，包含：複數個相位內插器電路系統，用以響應複數個相位控制位元與複數個時脈訊號自一輸出節點產生一輸出時脈訊號，其中該些時脈訊號的相位彼此不同，該些相位內插器電路系統中每一者包含複數個相位緩衝器電路，該些相位緩衝器電路中每一者用以根據該些相位控制位元中的一第一位元與一第二位元導通，以根據該些時脈訊號中之一對應時脈訊號產生該輸出時脈訊號中的一訊號成分至該輸出節點，該些相位緩衝器電路中每一者包含一第一電阻與一第二電阻，並用以根據該對應時脈訊號傳輸一第一電壓與一第二電壓中之一者至該輸出節點，該第一電壓經由該第一電阻傳輸至該輸出節點，該第二電壓經由該第二電阻傳輸至該輸出節點，且該第一電阻與該第二電阻用以設定該輸出節點的一共模位準。
2. 如請求項1之相位內插器，其中該第一電壓為一供應電壓，且該第二電壓為一地電壓。
3. 如請求項1之相位內插器，其中該第一電壓高於該第二電壓。
4. 如請求項1之相位內插器，其中該第一位元相反於該第二位元。
5. 如請求項1之相位內插器，其中該些相位緩衝器電路中每一者更包含複數個開關，該些開關耦接於該第一電阻與該第二電阻之間，且該些開關中直接連接到該輸出節點的一部分開關不接收該對應時脈訊號。
6. 如請求項5之相位內插器，其中該部分開關用以接收該第一位元與該第二位元。
7. 如請求項1之相位內插器，其中該些相位緩衝器電路中每一者更包含複數個開關，該些開關耦接於該第一電阻與該第二電阻之間，且該些開關中未直接連接到該輸出節點的一部分開關用以響應該對應時脈訊號選擇性導通。
8. 如請求項1之相位內插器，其中該些相位緩衝器電路中每一者更包含：一第一開關，耦接至該第一電阻，並用以響應該對應時脈訊號選擇性地導通；一第二開關，耦接至該第一開關，並用以響應該第一位元選擇性地導通，以產生該訊號成分至該輸出節點；一第三開關，耦接至該第二開關，並用以響應該第二位元選擇性地導通，以產生該訊號成分至該輸出節點；以及一第四開關，耦接至該第二電阻與該第三開關之間，並用以響應該對應時脈訊號選擇性地導通。
9. 一種相位緩衝器電路，包含：一第一電阻，其中該第一電阻的一端用以接收一第一電壓；一第二電阻，其中該第二電阻的一端用以接收一第二電壓；一第一開關，其中該第一開關的一第一端耦接至該第一電阻的另一端，且該第一開關的一控制端用以接收一時脈訊號；一第二開關，其中該第二開關的一第一端耦接至該第一開關的一第二端，該第二開關的一第二端耦接至一輸出節點以產生一訊號成分，該第二開關的一 控制端用以接收一第一相位控制位元，且該第一電阻與該第二電阻用以設定該輸出節點的一共模位準；一第三開關，其中該第三開關的一第一端耦接至該輸出節點，且該第三開關的一控制端用以接收一第二相位控制位元；以及一第四開關，其中該第四開關的一第一端耦接至該第三開關的一第二端，該第四開關的一第二端耦接至該第二電阻的另一端，且該第四開關的一控制端用以接收該時脈訊號。
10. 如請求項9之相位緩衝器電路，其中該第一電壓高於該第二電壓。

Images