JP2006100606A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006100606A JP2006100606A JP2004285593A JP2004285593A JP2006100606A JP 2006100606 A JP2006100606 A JP 2006100606A JP 2004285593 A JP2004285593 A JP 2004285593A JP 2004285593 A JP2004285593 A JP 2004285593A JP 2006100606 A JP2006100606 A JP 2006100606A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- circuit block
- semiconductor device
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 230000002457 bidirectional effect Effects 0.000 claims description 9
- 239000000872 buffer Substances 0.000 claims description 5
- 230000006378 damage Effects 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 電源電圧Vdd1および基準電圧Vss1で動作する回路ブロック[1]10と、電源電圧Vdd2および基準電圧Vss2で動作する回路ブロック[2]11を含む構成において、前記電源電圧Vdd1と前記基準電圧Vss2の間をクランプするクランプ回路[1]13aと、前記電源電圧Vdd2と前記基準電圧Vss1の間をクランプするクランプ回路[2]13bと、前記基準電圧Vss1と前記基準電圧Vss2の間をクランプするクランプ回路[3]13cを設ける。
【選択図】 図1
Description
12,96 信号ライン
13a〜13d,61a〜61d,62a〜62d,63a〜63d クランプ回路
14a,14b,15a,15b,64a〜64h,92a,93a,94a,95a クランプ回路
20 I/O領域
21 コア領域
30a,30b,30d ダイオード
30c,40c,50c 双方向ダイオード
40a,40b,40d ダイオード接続のMOSトランジスタ
50a,50b,50d GCNMOS回路
51 CMOSインバータ回路
52 NMOSトランジスタ
53 ダイオード
80 半導体デバイス
81 検査板
82 高圧電源
83 抵抗体
84 リレー
90a 信号出力回路
90b,91b 寄生ダイオード
91a 信号入力回路
92〜95 パッド
VD1〜4,VS1〜4 電源端子
VD1_L,VD2_L,VS1_L,VS2_L 電源ライン
R 配線抵抗
R1 抵抗
C コンデンサ
Claims (9)
- 第1の電源電圧および第1の基準電圧によって動作する第1の回路ブロックと、第2の電源電圧および第2の基準電圧によって動作する第2の回路ブロックとを備え、前記第1の回路ブロックと前記第2の回路ブロックとの間で信号の送受信が行われる半導体装置であって、
前記第1の電源電圧と前記第2の基準電圧との間をクランプする第1のクランプ回路と、
前記第2の電源電圧と前記第1の基準電圧との間をクランプする第2のクランプ回路と、
前記第1の基準電圧と前記第2の基準電圧との間をクランプする第3のクランプ回路とを有することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第2の回路ブロックは、前記第1の回路ブロックよりも回路面積が小さく、
さらに、前記第2の電源電圧と前記第2の基準電圧との間をクランプする第4のクランプ回路を有することを特徴とする半導体装置。 - 請求項1または2記載の半導体装置において、
前記第3のクランプ回路は、双方向ダイオードであることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記第1、第2、第4のクランプ回路は、ダイオード接続のMOSトランジスタであることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記第1、第2、第4のクランプ回路は、GCNMOS回路であることを特徴とする半導体装置。 - 第1の電源電圧が供給される第1の電源端子に接続された第1の電源ラインと、
第1の基準電圧が供給される第2の電源端子に接続された第2の電源ラインと、
第2の電源電圧が供給される第3の電源端子に接続された第3の電源ラインと、
第2の基準電圧が供給される第4の電源端子に接続された第4の電源ラインと、
前記第1の電源ラインと前記第2の電源ラインに接続された第1の回路ブロックと、
前記第3の電源ラインと前記第4の電源ラインに接続された第2の回路ブロックと、
前記第1の回路ブロックと前記第2の回路ブロックとを接続する信号ラインとを備えた半導体装置であって、
前記半導体装置の外周に、前記第1、第2、第3、第4の電源端子および複数の入出力バッファを含むI/O領域が配置され、
前記I/O領域の内側の領域に、前記第1の回路ブロックと前記第2の回路ブロックとを含むコア領域が配置され、
前記コア領域内に、
前記第1の電源ラインと前記第4の電源ラインとの間に接続された第1のクランプ回路と、
前記第2の電源ラインと前記第3の電源ラインとの間に接続された第2のクランプ回路と、
前記第2の電源ラインと前記第4の電源ラインとの間に接続された第3のクランプ回路とを有することを特徴とする半導体装置。 - 請求項6記載の半導体装置であって、
前記第2の回路ブロックは、前記第1の回路ブロックよりも回路面積が小さく、
前記第2の回路ブロック内に、さらに、前記第3の電源ラインと前記第4の電源ラインとの間に接続された第4のクランプ回路を有することを特徴とする半導体装置。 - 第1の電源電圧および第1の基準電圧によって動作する第1の回路ブロックと、前記第1の電源電圧および前記第1の基準電圧とは電源系が異なる電源電圧および基準電圧によってそれぞれ動作し、前記第1の回路ブロックとの間でそれぞれ信号の送受信が行われる複数の回路ブロックとを備えた半導体装置であって、
前記第1の電源電圧と前記複数の回路ブロックの基準電圧との間をそれぞれクランプする複数の第1回路と、
前記第1の基準電圧と前記複数の回路ブロックの電源電圧との間をそれぞれクランプする複数の第2回路と、
前記第1の基準電圧と前記複数の回路ブロックの基準電圧との間をそれぞれクランプする複数の第3回路とを有することを特徴とする半導体装置。 - 請求項8記載の半導体装置であって、
前記複数の回路ブロックのそれぞれは、前記第1の回路ブロックよりも回路面積が小さく、
前記複数の回路ブロックのそれぞれは、自身の電源電圧と基準電圧との間をクランプする第4回路を有することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285593A JP4698996B2 (ja) | 2004-09-30 | 2004-09-30 | 半導体装置 |
US11/222,780 US20060077601A1 (en) | 2004-09-30 | 2005-09-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285593A JP4698996B2 (ja) | 2004-09-30 | 2004-09-30 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011002092A Division JP5337173B2 (ja) | 2011-01-07 | 2011-01-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100606A true JP2006100606A (ja) | 2006-04-13 |
JP4698996B2 JP4698996B2 (ja) | 2011-06-08 |
Family
ID=36144989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004285593A Expired - Fee Related JP4698996B2 (ja) | 2004-09-30 | 2004-09-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060077601A1 (ja) |
JP (1) | JP4698996B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016736A (ja) * | 2007-07-09 | 2009-01-22 | Canon Inc | 半導体集積回路 |
JP2010205871A (ja) * | 2009-03-03 | 2010-09-16 | Fujitsu Semiconductor Ltd | 静電気保護回路および半導体装置 |
US7974051B2 (en) | 2007-04-12 | 2011-07-05 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP2014511576A (ja) * | 2011-03-01 | 2014-05-15 | クアルコム,インコーポレイテッド | 半導体ダイコア領域におけるr−cクランプ回路の分散型ビルディングブロック |
JP2014207412A (ja) * | 2013-04-16 | 2014-10-30 | 株式会社東芝 | Esd保護回路 |
WO2014188514A1 (ja) * | 2013-05-21 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2017037949A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11348914B2 (en) | 2015-06-19 | 2022-05-31 | Socionext Inc. | Semiconductor device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7401315B2 (en) * | 2005-11-14 | 2008-07-15 | Avago Technologies General Ip Pte Ltd | System and method for implementing package level IP preverification for system on chip devices |
US7518844B1 (en) * | 2006-02-10 | 2009-04-14 | Integrated Device Technology, Inc. | Over-voltage tolerant ESD protection circuit |
WO2008021981A2 (en) * | 2006-08-09 | 2008-02-21 | Nexgenix Pharmaceuticals, Llc. | Local treatment of epidermal and dermal hyperproliferative lesions |
US7511550B2 (en) * | 2006-09-26 | 2009-03-31 | Agere Systems Inc. | Method and apparatus for improving reliability of an integrated circuit having multiple power domains |
JP4699417B2 (ja) * | 2007-04-16 | 2011-06-08 | 株式会社リコー | アナログ処理回路およびアナログ集積回路装置および画像読取装置および画像形成装置 |
JP2011096879A (ja) * | 2009-10-30 | 2011-05-12 | Panasonic Corp | 半導体集積回路 |
JP5719126B2 (ja) * | 2010-06-16 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 内部回路と静電保護回路を具備する半導体集積回路 |
KR20120083610A (ko) * | 2011-01-18 | 2012-07-26 | 삼성전자주식회사 | 반도체 모듈 및 이를 포함하는 시스템 |
US20180083441A1 (en) * | 2016-09-20 | 2018-03-22 | Globalfoundries Inc. | Method, apparatus, and system for a semiconductor device having novel electrostatic discharge (esd) protection scheme and circuit |
JP2018067654A (ja) * | 2016-10-20 | 2018-04-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びそれを備えた半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111350A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | 半導体装置 |
JPH09321225A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体集積回路装置 |
JP2000208718A (ja) * | 1999-01-19 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001298157A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 保護回路及びこれを搭載した半導体集積回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991135A (en) * | 1998-05-11 | 1999-11-23 | Vlsi Technology, Inc. | System including ESD protection |
US6979908B1 (en) * | 2000-01-11 | 2005-12-27 | Texas Instruments Incorporated | Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements |
TW502428B (en) * | 2001-09-03 | 2002-09-11 | Faraday Tech Corp | Electrostatic discharge protection circuit for power source terminal with dual trigger voltages |
-
2004
- 2004-09-30 JP JP2004285593A patent/JP4698996B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-12 US US11/222,780 patent/US20060077601A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111350A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | 半導体装置 |
JPH09321225A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体集積回路装置 |
JP2000208718A (ja) * | 1999-01-19 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001298157A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 保護回路及びこれを搭載した半導体集積回路 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7974051B2 (en) | 2007-04-12 | 2011-07-05 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
JP2009016736A (ja) * | 2007-07-09 | 2009-01-22 | Canon Inc | 半導体集積回路 |
JP2010205871A (ja) * | 2009-03-03 | 2010-09-16 | Fujitsu Semiconductor Ltd | 静電気保護回路および半導体装置 |
JP2014511576A (ja) * | 2011-03-01 | 2014-05-15 | クアルコム,インコーポレイテッド | 半導体ダイコア領域におけるr−cクランプ回路の分散型ビルディングブロック |
JP2014207412A (ja) * | 2013-04-16 | 2014-10-30 | 株式会社東芝 | Esd保護回路 |
JP6028097B2 (ja) * | 2013-05-21 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
WO2014188514A1 (ja) * | 2013-05-21 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JPWO2014188514A1 (ja) * | 2013-05-21 | 2017-02-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US10090829B2 (en) | 2013-05-21 | 2018-10-02 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
US11348914B2 (en) | 2015-06-19 | 2022-05-31 | Socionext Inc. | Semiconductor device |
JP2017037949A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9647647B2 (en) | 2015-08-10 | 2017-05-09 | Renesas Electronics Corporation | Semiconductor device |
US10193538B2 (en) | 2015-08-10 | 2019-01-29 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20060077601A1 (en) | 2006-04-13 |
JP4698996B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4698996B2 (ja) | 半導体装置 | |
JP3258866B2 (ja) | 集積回路 | |
US6859074B2 (en) | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off | |
US6504418B1 (en) | Using thick-oxide CMOS devices to interface high voltage integrated circuits | |
US20070091522A1 (en) | EDS protection system for multi-power domain circuitry | |
KR101145785B1 (ko) | 집적회로 | |
US8189308B2 (en) | Integrated circuit | |
KR20090056040A (ko) | 정전기 방전 회로 | |
JP2006014263A (ja) | Esd防止用レベルシフター | |
KR940001383A (ko) | 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로 | |
KR100855265B1 (ko) | 정전기 방전 보호 회로 | |
US7417837B2 (en) | ESD protection system for multi-power domain circuitry | |
CN100481440C (zh) | 半导体器件 | |
JP5337173B2 (ja) | 半導体装置 | |
US8830639B2 (en) | ESD protection against charge coupling | |
US7002372B2 (en) | Moderate current 5V tolerant buffer using a 2.5 volt power supply | |
Tsai et al. | Design of 2× VDD-tolerant I/O buffer with considerations of gate-oxide reliability and hot-carrier degradation | |
US6977524B2 (en) | High current 5V tolerant buffer using a 2.5 volt power supply | |
US20050237682A1 (en) | Novel ESD protection scheme for core devices | |
US7256975B2 (en) | ESD protection circuit and method | |
JP3440972B2 (ja) | サージ保護回路 | |
JP2006093598A (ja) | 半導体集積回路 | |
JP3834436B2 (ja) | 半導体集積回路 | |
KR20080111670A (ko) | 정전기 방전 보호 회로 및 이를 포함하는 반도체 장치 | |
JP3800501B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110302 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |