KR20120083610A - 반도체 모듈 및 이를 포함하는 시스템 - Google Patents

반도체 모듈 및 이를 포함하는 시스템 Download PDF

Info

Publication number
KR20120083610A
KR20120083610A KR1020110004817A KR20110004817A KR20120083610A KR 20120083610 A KR20120083610 A KR 20120083610A KR 1020110004817 A KR1020110004817 A KR 1020110004817A KR 20110004817 A KR20110004817 A KR 20110004817A KR 20120083610 A KR20120083610 A KR 20120083610A
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
discharge protection
voltage line
semiconductor device
protection circuit
Prior art date
Application number
KR1020110004817A
Other languages
English (en)
Inventor
이주한
안영수
김용현
한성찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110004817A priority Critical patent/KR20120083610A/ko
Priority to US13/316,020 priority patent/US20120182653A1/en
Publication of KR20120083610A publication Critical patent/KR20120083610A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 모듈은 인쇄 회로 기판, 적어도 하나의 온-보드 소자부 및 적어도 하나의 정전기 방전 보호 회로부를 포함한다. 적어도 하나의 온-보드 소자부는 적어도 하나의 전압라인 및 제1 전원라인 사이에 연결되고, 인쇄 회로 기판 위에 배치된다. 적어도 하나의 정전기 방전 보호 회로부는 적어도 하나의 전압라인과 연결되어 적어도 하나의 전압라인에서 발생하는 정전기 방전으로부터 적어도 하나의 온-보드 소자부를 보호한다. 따라서 반도체 모듈은 반도체 모듈의 인쇄 회로 기판 위에 장착된 온-보드 소자들을 정전기 방전으로부터 효율적으로 보호할 수 있다.

Description

반도체 모듈 및 이를 포함하는 시스템 {Semiconductor module and system including the same}
본 발명은 정전기 보호에 관한 것으로서, 보다 상세하게는 정전기 방전 보호 회로를 구비하는 반도체 모듈 및 이를 포함하는 시스템에 관한 것이다.
반도체 모듈은 사용자 혹은 작업자의 핸들링 과정에 서 발생된 정전기 전하들이 반도체 제품에 방전되어 반도체 모듈에 장착된 소자들을 손상시킬 수 있다. 반도체 모듈의 허용 정전기 방전(electrostatic discharge; ESD) 레벨을 향상시키기 위하여 정전기 방전 보호 회로가 이용될 수 있다. 일반적으로, 반도체 모듈의 인쇄 회로 기판 위에 장착되는 반도체 장치는 게이트 산화막과 같은 얇은 절연층을 파괴하는 등의 정전기 방전에 의한 장치의 손상을 막기 위하여 입출력 단자에 정전기 방전 보호 회로를 구비하고 있다. 일반적으로 실리콘 기판 칩을 패키징하여 제작되는 반도체 장치는, 정전기에 노출되기 쉬운 제품에 대한 휴먼 바디 모델(human body model; HBM) 및 머신 모델(machine model; MM)을 만족하도록 PN 다이오드 특성을 이용하여 정전기 방전 보호 회로를 구비하고 있다. 그러나, 인쇄 회로 기판 위에 장착된 반도체 장치들 및 기타 온-보드 소자들을 포함하는 반도체 모듈들에 대하여는 허용 수준 및 테스트 방법에 대하여 기준이 마련되어 있지 않은 어려움이 있다. 반도체 모듈의 인쇄 회로 기판 위에 장착되는 반도체 장치가 그 내부에 정전기 방전 보호 회로를 구비함으로써 ESD 이벤트에 의하여 손상되지 않는 경우에 있어서도, 반도체 모듈의 인쇄 회로 기판 위에 장착되는 디커플링 캐패시터와 같은 온-보드(on-board) 소자들은 상기 ESD 이벤트와 동일한 레벨의 정전기 방전에 의하여 손상될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 온-보드 소자들을 보호하기 위한 정전기 방전 보호 회로를 포함하는 반도체 모듈을 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 모듈을 구비하는 시스템을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 모듈은 인쇄 회로 기판, 적어도 하나의 온-보드 소자부 및 적어도 하나의 정전기 방전 보호 회로부를 포함한다. 상기 적어도 하나의 온-보드 소자부는 적어도 하나의 전압라인 및 제1 전원라인 사이에 연결되고, 상기 인쇄 회로 기판 위에 배치된다. 상기 적어도 하나의 정전기 방전 보호 회로부는 상기 적어도 하나의 전압라인과 연결되어 상기 적어도 하나의 전압라인에서 발생하는 정전기 방전으로부터 상기 적어도 하나의 온-보드 소자부를 보호한다.
일 실시예에서, 상기 반도체 모듈은 상기 인쇄 회로 기판에 장착되는 반도체 장치를 더 포함할 수 있다. 상기 적어도 하나의 정전기 방전 보호 회로부는 상기 인쇄 회로 기판에 장착되는 상기 반도체 장치에 포함될 수 있다.
상기 반도체 장치는 적어도 하나의 입출력 패드를 더 포함할 수 있다. 상기 적어도 하나의 입출력 패드는 상기 적어도 하나의 정전기 방전 보호 회로부와 상기 적어도 하나의 전압라인 사이에 연결될 수 있다. 상기 적어도 하나의 입출력 패드는 상기 반도체 장치에 집적된 내부 회로들과는 신호 전달이 차단된 잉여 입출력 패드에 해당하고 상기 적어도 하나의 정전기 방전 보호 회로부와 연결될 수 있다.
상기 적어도 하나의 정전기 방전 보호 회로부는 상기 반도체 장치의 기판에 집적되어 상기 반도체 장치와 일체로 상기 인쇄 회로 기판에 장착될 수 있다.
일 실시예에서, 상기 인쇄 회로 기판에 장착되는 제1 반도체 장치 및 제2 반도체 장치를 더 포함할 수 있다. 상기 적어도 하나의 정전기 방전 보호 회로부는 제1 정전기 방전 보호 회로부 및 제2 정전기 방전 보호 회로부를 포함할 수 있다. 상기 제1 정전기 방전 보호 회로부는 상기 제1 반도체 장치에 포함되고, 상기 적어도 하나의 전압라인 중 제1 전압라인과 연결될 수 있다. 상기 제2 정전기 방전 보호 회로부는 상기 제2 반도체 장치에 포함되고, 상기 적어도 하나의 전압라인 중 제2 전압라인과 연결될 수 있다. 상기 제1 및 제2 전압라인들은 상기 제1 및 제2 반도체 장치들의 일반 구동을 위한 제1 및 제2 기준 전압들을 제공하기 위하여 상기 제1 및 제2 반도체 장치들에 연결될 수 있다.
상기 제1 반도체 장치는 잉여 입출력 패드를 더 포함할 수 있다. 상기 잉여 입출력 패드는 제1 정전기 방전 보호 회로부와 상기 제1 전압라인 사이에 연결되고, 상기 반도체 장치에 집적된 내부 회로들과는 신호 전달이 차단될 수 있다.
일 실시예에서, 상기 적어도 하나의 정전기 방전 보호 회로부는 상기 인쇄 회로 기판에 장착된 반도체 장치들과는 독립적으로 상기 인쇄 회로 기판에 장착될 수 있다.
상기 적어도 하나의 전압라인은 상기 인쇄 회로 기판에 장착된 반도체 장치들의 내부 기능 회로들의 구동을 위한 기준 전압을 형성하기 위하여 연결될 수 있다.
상기 적어도 하나의 전압라인에는 상기 반도체 장치의 구동을 위하여 공급되는 전원 공급 전압과 동일한 전압이 인가될 수 있다. 상기 적어도 하나의 정전기 방전 보호 회로부는 상기 제1 전압라인에서 발생하는 정전기 방전 전류를 상기 제1 전압라인에 연결된 상기 반도체 장치 또는 다른 반도체 장치들의 내부 회로로 흘러들어 가지 않고 상기 제1 전원라인으로 흐르게 할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 시스템은 반도체 모듈 및 모듈 컨트롤러를 포함한다. 상기 모듈 컨트롤러는 상기 반도체 모듈을 제어한다. 상기 반도체 모듈은 인쇄 회로 기판, 적어도 하나의 온-보드 소자부 및 적어도 하나의 정전기 방전 보호 회로부를 포함한다. 상기 적어도 하나의 온-보드 소자부는 적어도 하나의 전압라인 및 제1 전원라인 사이에 연결되고, 상기 인쇄 회로 기판 위에 배치된다. 상기 적어도 하나의 정전기 방전 보호 회로부는 상기 적어도 하나의 전압라인과 연결되어 상기 적어도 하나의 전압라인에서 발생하는 정전기 방전으로부터 상기 적어도 하나의 온-보드 소자부를 보호한다.
상기와 같은 본 발명의 실시예들에 따른 반도체 모듈 및 시스템은 인쇄 회로 기판 위에 장착되는 온-보드 소자들을 인쇄 회로 기판 위에 장착된 반도체 장치 또는 별도의 회로부를 이용하여 정전기 방전으로부터 효율적으로 보호할 수 있다.
또한 본 발명의 실시예들에 따른 반도체 모듈 및 시스템은 인쇄 회로 기판 위에 장착되는 반도체 장치 내에 사용되지 않는 잉여의 입출력 패드를 이용하여 온-보드 소자들을 정전기로부터 보호할 수 있다.
본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 나타내는 블록도이다.
도 2, 도 3, 도 4 및 도 5는 도 1의 반도체 모듈의 예들을 나타내는 블록도들이다.
도 6은 도 1의 반도체 정전기 방전 보호 회로부의 일 예를 나타내는 블록도이다.
도 7a, 도 7a 및 도 7c는 도 6의 반도체 정전기 방전 보호 회로의 예들을 나타내는 도면들이다.
도 8은 도 7의 클램프 소자들의 일 예를 나타내는 도면이다.
도 9, 도 10 및 도 11은 도 1의 반도체 모듈의 다른 예들을 나타내는 도면들이다.
도 12는 도 1의 반도체 모듈의 효과를 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 나타내는 블록도이다.
도 1을 참조하면, 반도체 모듈(100)은 인쇄 회로 기판(printed circuit board; PCB), 적어도 하나의 온-보드 소자부(170) 및 적어도 하나의 정전기 방전 보호 회로부(110)를 포함한다. 설명의 편의를 위하여, 하나의 온-보드 소자부(170) 및 하나의 정전기 방전 보호 회로부(110)만이 도시되어 있다. 그러나, 실시예에 따라, 반도체 모듈(100)은 도 3 및 도 4에 도시된 바와 같이 하나 이상의 온-보드 소자부들 및 하나 이상의 정전기 방전 보호 회로부들을 포함할 수 있다.
온-보드 소자부(170)는 적어도 하나의 전압라인(VREF) 및 제1 전원라인(VSS1) 사이에 연결되고, 상기 인쇄 회로 기판 위에 배치된다. 설명의 편의를 위하여 하나의 전압 라인(VREF)이 도시되어 있다. 그러나, 실시예에 따라, 도 3 및 도 4에 도시된 바와 같이 하나 이상의 전압라인들이 포함될 수 있다. 전압라인(VREF)은 반도체 모듈(100)에 장착된 반도체 장치(130) 및 다른 장치들에 전원을 공급하기 위한 전원 공급라인을 포함할 수 있다. 제1 전원라인(VSS1)은 접지라인(ground line)일 수 있다. 상기 인쇄 회로 기판에 관하여 도 9, 도 10 및 도 11을 참조하여 후술한다.
정전기 방전 보호 회로부(110)는 전압라인(VREF)과 연결되어 전압라인(VREF)에서 발생하는 정전기 방전으로부터 온-보드 소자부(170)를 보호한다. 예를 들면, 정전기 방전 보호 회로부(110)는 전압라인(VREF)에 발생한 정전기 방전에 의한 전류를 온-보드 소자부(170)를 통하여 제1 공급 전압 라인으로, 즉, 제1 경로(PATH1)를 통하여 흐르게 하는 대신에, 정전기 방전 보호 회로부(110)를 통하여 제1 공급 전압 라인(VSS1)으로, 즉, 제2 경로(PATH2)를 통하여 흐르게 함으로써, 상기 정전기 방전으로부터 온-보드 소자부(170)를 보호할 수 있다. 정전기 방전 보호 회로부(110)의 내부 구성의 예들에 관해서는 도 6, 도 7a, 도 7b, 도 7c 및 도 8을 참조하여 후술한다.
실시예에 따라, 정전기 방전 보호 회로부(110)는 반도체 장치(130)의 내부에 포함되어 반도체 장치(130)와 일체로 상기 인쇄 회로 기판 위에 장착 될 수도 있고, 별도의 장치로서 반도체 장치(130)와 독립적으로 상기 인쇄 회로 기판 위에 장착되는 온-보드 정전기 방전 보호 회로일 수도 있다. 정전기 방전 보호 회로부(110)가 별도의 장치로서 반도체 장치(130)와 독립적으로 장착되는 경우에, 정전기 방전 보호 회로부(110)는 반도체 장치(130) 내의 정전기 방전 보호 임계값과 실질적으로 동일한 수준의 보호 임계값을 기초로 정전기 방전 보호 기능을 수행할 수 있다.
일 실시예에서, 반도체 모듈(100)은 상기 인쇄 회로 기판에 장착되는 반도체 장치(130)를 더 포함할 수 있다. 정전기 방전 보호 회로부(110)는 상기 인쇄 회로 기판에 장착되는 반도체 장치(130)에 포함될 수 있다. 실시예에 따라, 반도체 모듈(100)은 전압라인(VREF)을 통하여 기준 전압(VREF)을 인가 받을 수 있다. 다른 실시예에 따라, 상기 인쇄 회로 기판 위에 장착된 반도체 모듈(100) 외의 다른 반도체 모듈들은 전압라인(VREF)을 통하여 기준 전압(VREF)을 인가받을 수도 있다.
온-보드 소자부(170)는 적어도 하나의 디커플링 캐패시터를 포함할 수 있다. 예를 들면, 온-보드 소자부(170)는 전압라인(VREF)과 제1 전원 전압 라인(VSS1) 사이에 연결되는 적어도 하나의 캐패시터를 포함할 수 있다. 상기 적어도 하나의 캐패시터는 상기 인쇄 회로 기판 위에 장착되는 반도체 장치(130)가 순간적으로 많은 전류를 전압라인(VREF) 및 제1 전원 전압 라인(VSS1) 사이에 흘리는 경우 전압라인(VREF)의 기준 전압(VREF)이 감소하는 현상을 줄일 수 있다.
전압라인(VREF)은 상기 인쇄 회로 기판에 장착된 반도체 장치들(130)의 내부 기능 회로들의 구동을 위한 기준 전압을 형성하기 위하여 연결될 수 있다. 실시예에 따라, 반도체 장치(130)는 데이터를 저장하기 위한 반도체 장치 일 수 있으며, 이에 따라, 전압라인(VREF)은 데이터 기준 전압을 인가하기 위한 데이터 전압라인, 커맨드/어드레스 기준 전압을 인가하기 위한 커맨드/어드레스 전압라인, 종단 전압 라인을 인가하기 위한 종잔 전압 라인 및/또는 전원 전압을 공급하기 위한 전원라인을 포함할 수도 있다.
반도체 모듈(100)을 구동시키기 위한 구동 전압은 반도체 장치가 고속, 대용량화됨에 따라 점점 낮아지고 있다. 반도체 모듈(100)의 구동 전압이 낮아짐에 따라, 안정적이고 정상적인 구동을 위한 노이즈 마진이 줄어들고, 이를 방지하기 위하여 구동 전압에 연결되는 디커플링 캐패시터의 개수가 늘어가게 된다. 디커플링 캐패시터의 수가 늘어남에 따라 종래에는 크게 불량이 발생하지 않았던 디커플링 캐패시터와 같은 온-보드 소자들에 ESD 이벤트에 의하여 불량이 발생하는 어려움이 있다. 본 발명의 실시예들에 따른 반도체 모듈(100)은 상기와 같은 어려움을 해결하기 위하여, 상기 인쇄 회로 기판상에 장착되는 반도체 장치(130)의 잉여 입출력 패드를 이용하여 상기 인쇄 회로 기판 위에 장착되는 온-보드 소자들을 정전기 방전으로부터 보호하는 구조를 채용할 수 있다. 또는 반도체 장치(130)와는 독립적으로 상기 인쇄 회로 기판 위에 장착되고, 본 발명의 실시예들에 따른 반도체 모듈(100)은 반도체 장치(130)와 동일한 정전기 방전 보호 능력을 가지는 정전기 방전 보호 회로부를 포함하여 구현 될 수 있다.
따라서, 본 발명의 일 실시예에 따른 반도체 모듈(100)은 상기 인쇄회로 기판상에 장착된 정전기 방전 보호 회로부(110)를 이용하여 전압라인(VREF)에 발생하는 정전기로부터 상기 인쇄회로 기판상에 장착되는 반도체 장치들(130)과 유사한 정전기 보호 임계 전압으로서 상기 인쇄 회로 기판상에 장착된 온-보드 소자들(170)을 보호할 수 있다. 즉, 본 발명의 일 실시예에 따른 반도체 모듈(100)은 상기 인쇄 회로 기판상에 장착되는 반도체 장치들의 입출력 패드의 정전기 방전 보호를 위한 장치 내부 보호 회로를 이용하거나, 상기 보호 회로와 유사한 정전기 보호 임계 전압을 가지는 온-보드 정전기 방전 보호 회로를 이용하여 상기 인쇄 회로 기판상에 실장된 온-보드 소자들을 정전기 방전으로부터 효율적으로 보호할 수 있다.
도 2, 도 3, 도 4 및 도 5는 도 1의 반도체 모듈의 예들을 나타내는 블록도들이다. 도 2 및 도 3은 도 1의 정전기 방전 보호 회로부(110)가 반도체 장치(130) 내에 포함되는 경우의 도 1의 반도체 모듈의 예를 나타내는 블록도이고, 도 5는 도 1의 정전기 방전 보호 회로부(110)가 반도체 장치(130)내에 위치하지 않고 상기 인쇄 회로 기판 위에 직접적으로 장착되는 경우의 도 1의 반도체 모듈의 예를 나타내는 블록도이다.
도 2를 참조하면, 반도체 모듈(200)은 인쇄 회로 기판(PCB), 온-보드 소자부(270) 및 정전기 방전 보호 회로부(210)를 포함한다.
반도체 모듈(200)은 상기 인쇄 회로 기판에 장착되는 반도체 장치(230)를 더 포함할 수 있다. 설명의 편의를 위하여, 도 2에는 하나의 반도체 장치(230)만이 도시되어 있다. 그러나, 실시예에 따라, 반도체 모듈(200)은 도 3 및 도 4에 도시된 바와 같이 하나 이상의 반도체 장치들을 포함할 수 있다. 정전기 방전 보호 회로부(210)는 상기 인쇄 회로 기판에 장착되는 반도체 장치(230)에 포함될 수 있다. 정전기 방전 보호 회로부(210)는 반도체 장치(230)의 내부에 포함되어 반도체 장치(230)와 일체로 상기 인쇄 회로 기판 위에 장착될 수 있다.
반도체 장치(230)는 적어도 하나의 입출력 패드(240)를 더 포함할 수 있다. 설명의 편의를 위하여, 도 2에는 하나의 입출력 패드(240)만이 도시되어 있다. 그러나, 실시예에 따라, 반도체 모듈(200)의 반도체 장치(230)는 도 3에 도시된 바와 같이 하나 이상의 입출력 패드들을 포함할 수 있다. 입출력 패드(240)는 반도체 장치(230)의 기판에 형성된 전기적 접촉점에 해당한다. 반도체 장치(230)의 구동에 필요한 신호들은 입출력 패드(240)를 통하여 입출력 될 수 있다.
입출력 패드(240)는 정전기 방전 보호 회로부(210)와 전압라인(VREF) 사이에 연결될 수 있다. 정전기 방전 보호 회로부(210)는 기준 전압(VREF)이 인가되는 입출력 패드(240)를 전압라인(VREF)에서 발생한 정전기 방전에 의한 손상으로부터 보호하기 위하여 입출력 패드(240)와 제1 전원라인(VSS1) 사이에 연결될 수 있다. 반도체 장치(230)의 정전기 방전 보호 회로부(210)는 전압라인(VREF)에 발생하는 정전기 방전 전류가 흐르는 경로를 전압라인(VREF)에서 온-보드 소자부(270)로 흐르는 경로가 아닌, 전압라인(VREF)에서 입출력 패드(240)를 거쳐 전압라인(VSS1)으로 흐르는 경로를 통하여 흐르게 할 수 있다. 따라서, 온-보드 소자부(270)는 반도체 장치(230)의 입출력 패드(240)에 연결된 정전기 방전 보호 회로부(210)에 의하여 정전기 방전으로부터 보호 받을 수 있다.
입출력 패드(240)는 반도체 장치(130)에 집적된 내부 회로들과는 신호 전달이 차단된 잉여 입출력 패드에 해당할 수 있다. 예를 들면, 입출력 패드(240)는 반도체 장치(230)의 구동에는 사용되지 않는 패드로서, 구동에 이용되는 내부 회로들과는 전원라인들(VDD1, VSS1)을 제외하고는 전기적 연결 경로가 형성되지 않을 수 있다.
일 실시예에서, 반도체 모듈(200)은 상기 인쇄 회로 기판 위에 장착된 다른 반도체 장치(250)를 더 포함할 수 있다. 설명의 편의를 위하여, 도 2에는 하나의 반도체 장치(250)가 도시되어 있다. 그러나, 실시예에 따라, 반도체 모듈(200)은 도 9 , 도 10 및 도 11에 도시된 바와 같이 하나 이상의 반도체 장치들을 포함할 수 있다. 전압라인(VREF)은 반도체 모듈(200)내에 장착된 다른 반도체 장치(250)에 연결된다. 반도체 장치(250)는 전압라인(VREF)을 통하여 구동을 위한 기준 전압(VREF)을 인가 받을 수 있다. 더불어, 기준 전압(VREF)은 반도체 장치(230)의 구동을 위하여 인가되어, 잉여 입출력 패드에 해당하는 입출력 패드(240)와 연결되어 있는 정전기 방전 회로부(210)를 제외한 내부 회로를 구동하는데 이용될 수 있다.
일 실시예에서, 반도체 모듈(200)내에 장착된 다른 반도체 장치(250)는 온-보드 소자부(270)를 위한 정전기 방전 보호 회로부(210)를 포함하는 반도체 장치(230)와 동종의 반도체 장치들 일 수도 있고, 이종의 반도체 장치들 일 수도 있다. 반도체 모듈(200)내에 장착된 다른 반도체 장치(250)는 장치의 구동을 위하여 기준 전압(VREF)을 인가 받을 수 있다. 반도체 장치(250)는 전원라인들(VDD2, VSS2)을 통하여 전원을 인가 받을 수 있다. 실시예에 따라, 반도체 장치들(230, 250)은 실질적으로 동일한 제1 전원 전압을 제1 전원라인(VSS1, VSS2)을 통하여 인가 받을 수 있고, 실질적으로 동일한 제2 전원 전압을 제2 전원라인(VDD1, VDD2)을 통하여 인가 받을 수 있다. 예를 들면, 반도체 장치들(230, 250)이 이종의 반도체 장치들인 경우에 반도체 장치 들(230, 250)에는 서로 다른 전원 전압(VDD1, VDD2, VSS1, VSS2)을 인가 받을 수 있다. 실시예에 따라, 반도체 장치들(230, 250)이 이종의 반도체 장치들인 경우에도 실질적으로 서로 동일한 제1 전원 전압을 제1 전원라인들(VSS1, VSS2)을 통하여 각각 인가 받을 수 있다.
도 2의 반도체 모듈(200)은 온-보드 소자부(270)를 위한 정전기 방전 보호 회로부(210)를 포함하는 반도체 장치(230)외에 다른 반도체 장치(250)를 더 포함하고, 반도체 장치(230)가 전압라인(VREF) 및 정전기 방전 보호 회로부(210) 사이에 연결된 입출력 패드(240)를 더 포함하는 점을 제외하면, 도 1의 반도체 모듈(100)과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 3을 참조하면, 반도체 모듈(300)은 인쇄 회로 기판(PCB), 복수의 온-보드 소자부들(371, 372, 373, 374) 및 복수의 정전기 방전 보호 회로부들(311, 312, 313, 314)을 포함한다. 실시예에 따라, 반도체 장치(330)는 복수의 입출력 패드들(341, 342, 343, 344)을 더 포함할 수 있다. 실시예에 따라, 반도체 모듈(300)은 상기 인쇄 회로 기판에 장착되는 반도체 장치(330)를 더 포함할 수 있다. 복수의 정전기 방전 보호 회로부들(311, 312, 313, 314)은 상기 인쇄 회로 기판에 장착되는 반도체 장치(330)에 포함될 수 있다. 복수의 정전기 방전 보호 회로부들(311, 312, 313, 314)은 반도체 장치(330)의 내부에 포함되어 반도체 장치(330)와 일체로 상기 인쇄 회로 기판 위에 장착될 수 있다.
도 1의 전압라인(VREF)은 상기 인쇄 회로 기판에 장착된 반도체 장치(350)를 구동하기 위한 데이터 전압라인(VREFDQ), 커맨드/어드레스 전압라인(VREFCA) 및 종단 전압 라인(VTT)을 포함할 수 있다. 실시예에 따라, 도 1의 전압라인(VREF)은 전원라인(VDD)을 더 포함할 수 있다.
일 실시예에서, 반도체 모듈(300)은 상기 인쇄 회로 기판 위에 장착된 다른 반도체 장치(350)를 더 포함할 수 있다. 데이터 전압라인(VREFDQ), 커맨드/어드레스 전압라인(VREFCA) 및 종단 전압 라인(VTT)은 반도체 모듈(300)내에 장착된 다른 반도체 장치(350)에 연결된다. 반도체 장치(350)는 구동을 위한 데이터 전압(VREFDQ), 커맨드/어드레스 전압(VREFCA) 및 종단 전압(VTT)을 데이터 전압라인(VREFDQ), 커맨드/어드레스 전압라인(VREFCA) 및 종단 전압 라인(VTT)을 통하여 각각 인가 받을 수 있다. 더불어, 데이터 전압라인(VREFDQ), 커맨드/어드레스 전압라인(VREFCA) 및 종단 전압 라인(VTT)은 반도체 장치(330)의 구동을 위하여 인가되어, 잉여 입출력 패드에 해당하는 입출력 패드(340)와 연결되어 있는 정전기 방전 회로부(310)를 제외한 내부 회로를 구동하는데 이용될 수 있다.
일 실시예에서, 전원라인(VDD)은 반도체 장치(350)의 제2 전원 라인(VDD2)을 대체할 수도 있다. 반도체 장치(350)는 전원라인(VDD)을 통하여 제2 전원 전압(VDD)을 인가 받을 수도 있다. 실시예에 따라, 전원라인(VDD)은 반도체 장치(330)의 제2 전원 라인(VDD1)을 대체할 수도 있다. 온-보드 소자부들(371, 372, 373, 374)을 위한 정전기 방전 보호 회로부들(311, 312, 313, 314)을 포함하는 반도체 장치(330)는 전원라인(VDD)을 통하여 제2 전원 전압(VDD)을 인가 받을 수도 있다.
도 1의 적어도 하나의 온-보드 소자부(170)는 제1 온-보드 소자부(371), 제2 온-보드 소자부(372) 및 제3 온-보드 소자부(373)를 포함할 수 있다. 제1 온-보드 소자부(371)는 데이터 전압라인(VREFDQ) 및 제1 전원라인(VSS1) 사이에 연결될 수 있다. 제2 온-보드 소자부(372)는 상기 커맨드/어드레스 전압라인(VREFCA) 및 제1 전원라인(VSS1) 사이에 연결될 수 있다. 제3 온-보드 소자부(373)는 종단 전압 라인(VTT) 및 제1 전원라인(VSS1) 사이에 연결될 수 있다. 제4 온-보드 소자부(374)는 전원라인(VDD) 및 제1 전원라인(VSS1) 사이에 연결될 수 있다.
도 1의 적어도 하나의 정전기 방전 보호 회로부(110)는 제1 정전기 방전 보호 회로부(311), 제2 정전기 방전 보호 회로부(312) 및 제3 정전기 방전 보호 회로부(313)를 포함할 수 있다. 제1 정전기 방전 보호 회로부(311)는 데이터 전압라인(VREFDQ)과 연결되어 제1 온-보드 소자부(371)를 정전기 방전으로부터 보호할 수 있다. 제2 정전기 방전 보호 회로부(312)는 커맨드/어드레스 전압라인(VREFCA)과 연결되어 제2 온-보드 소자부(372)를 정전기 방전으로부터 보호할 수 있다. 제3 정전기 방전 보호 회로부(313)는 종단 전압 라인(VTT)과 연결되어 제3 온-보드 소자부(373)를 정전기 방전으로부터 보호할 수 있다. 제4 정전기 방전 보호 회로부(314)는 전원라인(VDD)과 연결되어 제4 온-보드 소자부(374)를 정전기 방전으로부터 보호할 수 있다. 도 3의 복수의 온-보드 소자부들(371, 372, 373, 374)은 도 2의 온-보드 소자부(270)와 실질적으로 동일하고, 복수의 정전기 방전 보호 회로부들(311, 312, 313, 314)은 도 2의 정전기 방전 보호 회로부(210)와 실질적으로 동일하므로, 중복되는 설명은 생략한다.
복수의 입출력 패드들(341, 342, 343, 344)은 복수의 정전기 방전 보호 회로부들(311, 312, 313, 314)과 복수의 전압라인들(VREFDQ, VREFCA, VTT, VDD) 사이에 각각 연결될 수 있다. 정전기 방전 보호 회로부들(311, 312, 313, 314)은 전압들(VREFDQ, VREFCA, VTT, VDD)이 인가되는 복수의 입출력 패드(341, 342, 343, 344)를 전압라인(VREF)에서 발생한 정전기 방전에 의한 손상으로부터 각각 보호하기 위하여 입출력 패드들(341, 342, 343, 344)과 제1 전원라인(VSS1) 사이에 각각 연결될 수 있다.
도 3의 반도체 모듈(300)은 복수의 전압라인들(VREFDQ, VREFCA, VTT, VDD)들에 각각 연결된 위한 복수의 입출력 패드들(341, 342, 343, 344)을 포함하고, 복수의 입출력 패드들(341, 342, 343, 344)과 각각 연결되는 복수의 정전기 방전 보호 회로부들(311, 312, 313, 314)을 포함하며, 복수의 전압라인들(VREFDQ, VREFCA, VTT, VDD)들과 제1 전원라인(VSS1) 사이에 각각 연결되는 복수의 온-보드 소자부들(371, 372, 373, 374)을 포함하는 점을 제외하면, 도 2의 반도체 모듈(200)과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 4를 참조하면, 반도체 모듈(300)은 인쇄 회로 기판(PCB), 복수의 온-보드 소자부들(471, 472) 및 복수의 정전기 방전 보호 회로부들(410, 420)을 포함한다. 실시예에 따라, 반도체 장치(430)는 복수의 입출력 패드들(441, 442)을 더 포함할 수 있다. 실시예에 따라, 반도체 모듈(400)은 상기 인쇄 회로 기판에 장착되는 반도체 장치들(430, 450)을 더 포함할 수 있다.
제1 및 제2 정전기 방전 보호 회로부들(410, 420)은 상기 인쇄 회로 기판에 장착되는 제1 및 제2 반도체 장치들(430, 450)에 각각 포함될 수 있다. 제1 및 제2 정전기 방전 보호 회로부들(410, 420)은 제1 및 제2 반도체 장치들(430, 450)의 내부에 각각 포함되어 일체로 상기 인쇄 회로 기판 위에 장착될 수 있다. 즉, 도 1의 적어도 하나의 정전기 방전 보호 회로부(110)는 제1 정전기 방전 보호 회로부(410) 및 제2 정전기 방전 보호 회로부(450)를 포함할 수 있다.
일 실시예에서, 도 1의 적어도 하나의 전압라인(VREF)은 제1 전압라인(VREF1) 및 제2 전압라인(VREF2)을 포함할 수 있다. 제1 정전기 방전 보호 회로부(410)는 제1 반도체 장치(430)에 포함될 수 있다. 제1 정전기 방전 보호 회로부(410)는 제1 전압라인(VREF1)과 연결될 수 있다. 제2 정전기 방전 보호 회로부(420)는 제2 반도체 장치(450)에 포함될 수 있다. 제2 정전기 방전 보호 회로부(420)는 제2 전압라인(VREF2)과 연결될 수 있다. 제1 및 제2 전압라인들(VREF1, VREF2)은 제1 및 제2 반도체 장치들(430, 450)의 일반 구동을 위한 제1 및 제2 기준 전압들(VREF1, VREF2)을 각각 제공하기 위하여 제1 및 제2 반도체 장치들(430, 450)에 각각 연결될 수 있다. 실시예에 따라, 제1 반도체 장치(430)는 제2 전압라인(VREF2)과 연결되어, 제2 기준 전압(VREF2)에 기초하여 구동될 수 있다. 실시예에 따라, 제2 반도체 장치(450)는 제1 전압라인(VREF1)과 연결되어, 제1 기준 전압(VREF1)에 기초하여 구동될 수 있다.
제1 및 제2 반도체 장치들(430, 450)은 잉여 입출력 패드들(440, 460)을 각각 더 포함할 수 있다. 제1 잉여 입출력 패드(440)는 제1 정전기 방전 보호 회로부(410)와 제1 전압라인(VREF1) 사이에 연결된다. 제2 잉여 입출력 패드(460)는 제2 정전기 방전 보호 회로부(420)와 제2 전압라인(VREF2) 사이에 연결된다. 잉여 입출력 패드(440)는 반도체 장치(430)에 집적된 내부 회로들과는 신호 전달이 차단될 수 있다.
제1 온-보드 소자부(471)는 제1 전압라인(VREF1)과 제1 전원라인(VSS1) 사이에 연결되고, 제2 온-보드 소자부(472)는 제2 전압라인(VREF2)과 제1 전원라인(VSS1) 사이에 연결된다. 또한, 제1 온-보드 소자부(471)는 제1 잉여 입출력 패드(440)를 통하여 제1 정전기 방전 보호 회로부(410)와 제1 전원라인(VSS1) 사이에 연결되고, 제2 온-보드 소자부(472)는 제2 잉여 입출력 패드(460)를 통하여 제2 정전기 방전 보호 회로부(420)와 제1 전원라인(VSS1) 사이에 연결된다. 즉, 반도체 모듈(400)은 서로 다른 전압라인에 연결된 온-보드 소자부들(471, 472)에 대하여 서로 다른 반도체 장치들(430, 450) 내에 각각 구비된 정전기 방전 보호 회로부들(410, 420)을 각각 이용하여 정전기 보호를 수행할 수 있다.
도 4의 반도체 모듈(400)은 복수의 온-보드 소자부들(471, 472)이 서로 다른 반도체 장치에 포함되는 정전기 방전 보호 회로(410, 420)와 연결되어 정전기로부터 보호되는 점을 제외하면, 도 2의 반도체 모듈(200)과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 5를 참조하면, 반도체 모듈(500)은 인쇄 회로 기판(PCB), 온-보드 소자부(570) 및 정전기 방전 보호 회로부(510)를 포함한다. 정전기 방전 보호 회로부(510)는 상기 인쇄 회로 기판에 장착된 반도체 장치(550)와는 독립적으로 상기 인쇄 회로 기판에 장착된다. 정전기 방전 보호 회로부(510)는 상기 반도체 장치들(550) 내부에 포함되는 정전기 방전 보호 회로들이 가지는 정전기 방전 보호 임계값과 동일한 정전기 방전 보호 임계값을 가질 수 있다.
정전기 방전 보호 회로부(510)는 별도의 장치로서 반도체 장치(530)와 독립적으로 상기 인쇄 회로 기판 위에 장착되는 온-보드 정전기 방전 보호 회로일 수도 있다. 이 경우에, 정전기 방전 보호 회로부(510)는 반도체 장치(530) 내의 정전기 방전 보호 회로들의 정전기 방전 보호 임계값과 실질적으로 동일한 수준의 보호 임계값을 기초로 정전기 방전 보호 기능을 수행할 수 있다. 정전기 방전 보호 회로부(510)는 전압라인(VREF)과 제1 전원라인(VSS1) 사이에 연결된다. 따라서, 전압라인(VREF)과 제1 전원라인(VSS1) 사이에 연결된 온-보드 소자부(570) 상에 형성 될 가능성이 있는 정전기 방전 전류의 경로를, 정전기 방전 보호 회로부(510) 상에 형성 시킬 수 있다. 이와 같이, 도 1을 참조하여 설명한 바와 마찬가지로, 정전기 방전 전류의 경로를 변경시킴으로써 상기 인쇄 회로 기판에 장착된 온-보드 소자부(570)를 정전기로부터 보호할 수 있다. 실시예에 따라, 정전기 방전 보호 회로부(510)는 제2 전원라인(VDD1)과 제1 전원라인(VSS1) 사이에 연결될 수 있다.
도 5의 반도체 모듈(500)은 정전기 방전 보호 회로부(510)가 상기 인쇄 회로 기판에 장착되는 반도체 장치의 내부에 포함되지 않고 상기 인쇄 회로 기판 위에 직접적으로 장착되는 점을 제외하면, 도 1의 반도체 모듈(100)과 실질적으로 동일하므로, 중복되는 설명은 생략한다.
도 6은 도 1의 반도체 정전기 방전 보호 회로부의 일 예를 나타내는 블록도이다.
도 6을 참조하면, 정전기 방전 보호 회로부(110)는 ESD 보호 회로(111)를 포함한다. 정전기 방전 보호 회로부(110)는 전압라인(VREF)과 제1 전원라인(VSS1)사이에 연결된다. 정전기 방전 보호 회로부(110)는 전압라인(VREF)으로부터 입력되는 정전기 방전 전류가 ESD 보호 회로(111)를 통하여 제1 전원라인(VSS1)으로 흐르도록 제어할 수 있다.
일 실시예에서, 정전기 방전 보호 회로부(110)는 제2 전원라인(VDD1) 및 상기 제1 전원라인(VSS1) 사이에 연결될 수도 있다. 정전기 방전 보호 회로부(110)는 클램프 소자들(115)을 더 포함할 수 있다. 이 경우에, 정전기 방전 보호 회로부(110)는 전압라인(VREF)으로부터 입력되는 정전기 방전 전류가 ESD 보호 회로(111)를 통하여 제1 전원라인(VSS1)으로 흐르도록 제어할 수도 있고, 정전기 방전 보호 회로부(110)는 전압라인(VREF)으로부터 입력되는 정전기 방전 전류가 ESD 보호 회로(111), 제2 전원라인(VDD1) 및 클램프 소자들(115)을 거쳐 제1 전원라인(VSS1)으로 흐르도록 제어할 수 있다.
도 7a, 도 7a 및 도 7c는 도 6의 반도체 정전기 방전 보호 회로의 예들을 나타내는 도면들이다.
도 7a를 참조하면, ESD 보호 회로(111a)는 제1 ESD 보호 소자(112a) 및 제2 ESD 보호 소자(113a)를 포함한다. 제1 ESD 보호 소자(112a)는 제2 전원라인(VDD1)과 전압라인(VREF) 사이에 연결된다. 제2 ESD 보호 소자(113a)는 제1 전원라인(VSS1)과 전압라인(VREF) 사이에 연결된다. 제1 전원라인(VSS1)은, 예를 들면, 그라운드 라인일 수 있다.
전압라인(VREF)에 정전기 방전 전하가 인가되는 ESD 이벤트의 경우 ESD 보호 회로의 정전기 방전 보호 동작을 설명한다. 제2 전원라인(VDD1)에 인가되는 제2전압은 제1 전원라인(VSS1)에 인가되는 제1 전압보다 높은 전압이고, 제1 전원 라인은 그라운드 라인(ground line)으로 가정한다. 전압라인(VREF)에 양의 정전기 방전 전하가 인가되는 양의 ESD 이벤트의 경우, 상기 정전기 방전 전하가 제2 ESD 보호 소자(113a)를 통하여 제1 전원라인(VSS1)으로 흐를 수 있다. 전압라인(VREF)에 음의 정전기 방전 전하가 인가되는 음의 ESD 이벤트의 경우, 상기 정전기 방전 전하가 제1 ESD 보호 소자(112a), 제2 전원라인(VDD1) 및 도 6의 클램프 소자들(115)을 거쳐 제1 전원라인(VSS1)으로 흐를 수 있다. 제1 및 제2 ESD 보호 소자들(112a, 113a) 각각은 다이오드일 수 있다.
도 7b를 참조하면, ESD 보호 회로(111b)는 제1 내지 제4 ESD 보호 소자들(112b, 113b, 114b, 115b)을 포함할 수 있다. ESD 보호 회로(111b)가 반도체 모듈(100)에 장착된 반도체 장치(100) 내에 포함되고, 입력 및 출력을 위한 입출력 패드와 연결된 경우에, 상기 출력 및 입력을 위한 제1 ESD 보호 소자 쌍(112b, 113b) 및 제2 ESD 보호 소자 쌍(114b, 115b)을 포함할 수 있다. 제1 ESD 보호 소자 쌍(112b, 113b)은 제2 전원라인(VDD1)과 제1 노드(N1) 사이에 연결된 제1 ESD 보호 소자(112b) 및 제1 전원라인(VSS1)과 제1 노드(N1) 사이에 연결된 제2 ESD 보호 소자(113b)를 포함할 수 있다. 제1 노드(N1)는 전압라인(VREF)에 연결된다. 제2 ESD 보호 소자 쌍(114b, 115b)은 제2 전원라인(VDD1)과 제2 노드(N2) 사이에 연결된 제3 ESD 보호 소자(114b) 및 제1 전원라인(VSS1)과 제2 노드(N2) 사이에 연결된 제4 ESD 보호 소자(115b)를 포함할 수 있다. ESD 보호 회로(111b)는 제1 노드(N1)와 제2 노드(N2) 사이의 노드(N2) 사이에 연결된 저항(R1)을 더 포함할 수 있다. 제1 내지 제4 ESD 보호 소자들(112b, 113b, 114b, 115b) 각각은 다이오드 일 수 있다.
도 7c를 참조하면, ESD 보호 회로(111b)는 제1 ESD 보호 소자(112c)를 포함할 수 있다. 제1 ESD 보호 소자(112c)는 전압라인(VREF)에 연결된 제1 노드(N1)와 제1 전원라인(VSS1) 사이에 연결될 수 있다. 예를 들어, 제1 전원라인(VSS1)이 그라운드 라인이고, 전압라인(VREF)에 양의 크기를 가지는 정전기 방전 전압이 인가된 양의 ESD 이벤트의 경우에는 정전기 방전 전하들은 제1 ESD 보호 소자(112c)를 통하여 제1 전원라인(VSS1)으로 흐를 수 있다. 실시예에 따라, ESD 보호 회로(111c)는 제1 다이오드(D1)를 더 포함할 수 있다. 제1 다이오드(D1)는 제1 노드(N1)와 제1 전원라인(VSS1) 사이에 연결될 수 있다. 도 6에 도시된 바와 같이, 정전기 방전 보호 회로부(110)가 클램프 소자들(115)을 포함하고 있는 경우를 고려하여 정전기 방전 보호 동작을 설명한다. 제1 전원라인(VSS1)이 그라운드 라인이고, 전압라인(VREF)에 음의 크기를 가지는 정전기 방전 전압이 인가되는 음의 ESD 이벤트의 경우에는 정전기 방전 전하들은 클램프 소자들(115)이 연결되어 있는 제2 전압라인(VDD1)으로부터 클램프 소자들(115) 및 제1 다이오드(D1)를 통하여 전압라인(VREF)으로 흐를 수 있다.
ESD 보호 소자들(112c, 113c) 각각은 각각 게이트 접지 엔모스 트랜지스터(gate-grounded NMOS; ggNMOS), 게이트 연결 엔모스 트랜지스터(gate-coupled NMOS; gcNMOS), 기판 트리거 엔모스 (substrate triggered NMOS; stNMOS) 등일 수 있다.
일 실시예에서, ESD 보호 회로(111c)는 제1 ESD 보호 소자(112c)에 상응하는 제2 ESD 보호 소자(113c)를 더 포함할 수 있다. 제2 ESD 보호 소자(113c)는 제1 전원라인(VSS1)과 제2 노드(N2) 사이에 연결된다. 실시예에 따라, ESD 보호 회로(111c)는 제2 다이오드(D2)를 더 포함할 수 있다. 제1 다이오드(D1)는 제2 노드(N2)와 제1 전원라인(VSS1) 사이에 연결될 수 있다. ESD 보호 회로(111c)는 제1 노드(N1)와 제2 노드(N2) 사이에 저항(R2)을 더 포함할 수 있다.
도 8은 도 7의 클램프 소자들의 일 예를 나타내는 도면이다.
도 8을 참조하면, 클램프 소자들(115)은 트랜지스터(M81)를 포함할 수 있다. 트랜지스터(M81)는 ESD 이벤트가 발생하는 동안 전원라인(VDD1, VSS1) 사이의 전류 경로를 제공할 수 있다. 클램프 소자들(115)은 RC 네트워크(R81, C81) 및 인버터 체인(INV81, INV82, INV83)을 더 포함할 수 있다. RC 네트워크는 제2 전원라인(VDD1)과 제1 전원라인(VSS1) 사이에 직렬로 연결된 저항(R81) 및 캐패시터(C81)를 포함할 수 있다. 인버터 체인(INV81, INV82, INV83)은 트랜지스터(M81)의 게이트와 RC 네트워크의 저항(R81)과 캐패시터(C81) 사이의 노드 사이에 연결될 수 있다. RC 네트워크(R81, C81) 및 인버터 체인(INV81, INV82, INV83)은 트리거 회로(triggering circuit)를 형성한다. 상기 트리거 회로는 일반 동작 모드에서 트랜지스터(M81)가 오프 상태가 되도록 트랜지스터(M81)의 게이트 전압을 제어하고, ESD 이벤트가 발생한 경우에는 트랜지스터(M81)가 온 상태가 되도록 트랜지스터(M81)의 게이트 전압을 제어할 수 있다. 트랜지스터(M81)는 N형 모스 전계 효과 트랜지스터(metal-oxide semiconductor field-effect transistor; MOSFET)일 수 있다. 트랜지스터(M81)는 상기 ESD 이벤트에 의한 ESD 전류를 흘려줄 있을 만큼의 채널 폭을 가질 수 있다.
도 9, 도 10 및 도 11은 도 1의 반도체 모듈의 다른 예들을 나타내는 도면들이다. 도 10은 도 9의 정전기 방전 보호 회로부(610)가 반도체 장치(630) 내에 포함되는 경우의 반도체 모듈의 예를 나타내는 블록도이고, 도 11은 도 9의 정전기 방전 보호 회로부(610)가 반도체 장치(630)내에 위치하지 않고 인쇄 회로 기판 위(690)에 직접적으로 장착되는 경우의 반도체 모듈의 예를 나타내는 블록도이다. 설명의 편의를 위하여 반도체 장치들 및 온-보드 소자들의 배치와 연결을 제한하여 설명하였으나, 본 발명의 사상이 이에 한정되는 것은 아니다.
도 9를 참조하면, 반도체 모듈(600)은 인쇄 회로 기판(690), 온-보드 소자부, 반도체 장치들(651, 652, 653, ..., 65n) 및 정전기 방전 보호 회로부(610)를 포함한다. 실시예에 따라, 반도체 모듈(600)은 반도체 장치(630)를 더 포함할 수 있다. 설명의 편의를 위하여, 복수의 온-보드 소자들(671, 672, 673, ..., 67n)로 이루어진 하나의 온-보드 소자부, 하나의 정전기 방전 보호 회로부(610) 및 하나의 반도체 장치(630)만이 도시되어 있다. 그러나, 실시예에 따라, 반도체 모듈(600)은 도 3 및 도 4에 도시된 바와 같이 하나 이상의 온-보드 소자부들, 하나 이상의 정전기 방전 보호 회로부들 및 하나 이상의 반도체 장치들을 포함할 수 있다.
상기 온-보드 소자부는 온-보드 소자들(671, 672, 673, ..., 67n)을 포함할 수 있다. 온-보드 소자들(671, 672, 673, ..., 67n)은 전압라인(VREF) 및 제1 전원라인(VSS) 사이에 연결되고, 인쇄 회로 기판(690) 위에 배치된다. 전압라인(VREF)은 반도체 모듈(600)에 장착된 반도체 장치들(651, 652, 653, ..., 65n) 및 다른 장치들에 전원을 공급하기 위한 전원 공급라인을 포함할 수 있다.
온-보드 소자들(671, 672, 673, ..., 67n) 각각은 전원라인(VREF)과 제1 전원라이(VSS) 사이에 연결된 적어도 하나의 디커플링 캐패시터(decoupling capacitor)를 포함할 수 있다. 상기 적어도 하나의 디커플링 캐패시터는 각각은 다양한 크기의 캐패시턴스, 즉, 3.3pF, 2.2nF, 22nF, 100nF, 220nF, 1uF, 4.7uF, 10uF 등과 같은 캐패시턴스 값을 가질 수 있다.
정전기 방전 보호 회로부(610)는 전압라인(VREF)과 연결되어 전압라인(VREF)에서 발생하는 정전기 방전으로부터 온-보드 소자들(671, 672, 673, ..., 67n)을 보호한다. 실시예에 따라, 반도체 모듈(600)은 반도체 장치(630)를 더 포함할 수 있다. 이 경우에, 도 10에 도시되어 있는 바와 같이, 정전기 방전 보호 회로부(610)는 반도체 장치(630)의 내부에 포함되어 반도체 장치(630)와 일체로 인쇄 회로 기판(690) 위에 장착 될 수도 있다. 실시예에 따라, 도 11에 도시된 바와 같이, 정전기 방전 보호 회로부(610)는 별도의 장치로서 반도체 장치들(651, 652, 653, ..., 65n)과 독립적으로 인쇄 회로 기판(690) 위에 장착되는 온-보드 정전기 방전 보호 회로일 수도 있다. 이 경우에, 정전기 방전 보호 회로부(610)는 반도체 장치들(651, 652, 653, ..., 65n) 내의 정전기 방전 보호 임계값과 실질적으로 동일한 수준의 보호 임계값을 가지도록 구현되고, 상기 보호 임계값을 기초로 정전기 방전 보호 기능을 수행할 수 있다.
반도체 장치들(630, 651, 652, 653, ..., 65n)은 다양한 형태들의 패키지를 이용하여 구현될 수 있다. 예를 들면, 반도체 장치들(630, 651, 652, 653, ..., 65n)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 구현될 수 있다.
반도체 장치들(651, 652, 653, ..., 65n)은 전압라인(VREF)과 연결되어 구동에 필요한 전압신호를 전압라인(VREF)을 통하여 인가 받을 수 있다. 실시예에 따라, 반도체 장치(630) 또한 전압라인(VREF)과 연결되어 구동에 필요한 전압신호를 전압라인(VREF)을 통하여 인가 받을 수 있다. 데이터를 저장하기 위한 메모리 칩을 포함하는 메모리 장치일 수 있다. 이 경우에, 전압라인(VREF)은 인쇄 회로 기판(690)에 장착된 메모리 장치들(651, 652, 653, ..., 65n)을 구동하기 위한 데이터 전압라인(VREFDQ), 커맨드/어드레스 전압라인(VREFCA) 및 종단 전압 라인(VTT)을 포함할 수 있다. 실시예에 따라, 전압라인(VREF)은 전원라인(VDD)을 더 포함할 수 있다. 전압라인(VREF)은 인쇄 회로 기판(690)의 반도체 모듈 탭(695)을 통하여 외부로 연결될 수 있다. 반도체 장치들(651, 652, 653, ..., 65n)은 DRAM(dynamic random access memory), SRAM(static random access memory) 또는 플래쉬(flash) 메모리와 같은 메모리 소자를 포함할 수 있다. 또한, 반도체 장치들(651, 652, 653, ..., 65n)이 반도체 메모리 장치들 일 수 있고, 반도체 모듈(600)은 DIMM(dual in-line memory module), SIMM(single in-line memory module), UDIMM(unbuffered dual in-line memory module), RDIMM(registered dual in-line memory module), FBDIMM(fully buffered dual in-line memory module) LRDIMM(load reduced dual in-line memory module) 등과 같은 메모리 모듈일 수 있다. 상기 반도체 메모리 장치들은 데이터 전송선들에 각각 연결될 수 있다. 또한, 상기 반도체 메모리 장치들은 커맨드/어드레스 전송선들에 트리 구조로 연결될 수 있다.
도 9의 반도체 모듈(600)은 복수의 반도체 장치들(651, 652, 653, ..., 65n)을 포함한다는 점을 제외하면 도 1의 반도체 모듈(100)과 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 10을 참조하면, 반도체 모듈(700)은 인쇄 회로 기판(790), 온-보드 소자부, 제1 반도체 장치(730), 제2 반도체 장치들(751, 752, 753, ..., 75n) 및 정전기 방전 보호 회로부(710)를 포함한다. 상기 온-보드 소자부는 온-보드 소자들(771, 772, 773, ..., 77n)을 포함할 수 있다.
정전기 방전 보호 회로부(710)는 전압라인(VREF)과 연결되어 전압라인(VREF)에서 발생하는 정전기 방전으로부터 온-보드 소자들(771, 772, 773, ..., 77n)을 보호한다. 정전기 방전 보호 회로부(710)는 제1 반도체 장치(730)의 기판에 집적되는 것과 같은 방법으로 내부에 포함되어 제1 반도체 장치(730)와 일체로 인쇄 회로 기판(790) 위에 장착 될 수도 있다. 제1 반도체 장치(730)의 기판은 실리콘 기판일 수 있다.
제1 반도체 장치(730)는 입출력 패드(740)를 더 포함할 수 있다. 입출력 패드(740)는 정전기 방전 보호 회로부(710)와 전압라인(VREF) 사이에 연결될 수 있다. 정전기 방전 보호 회로부(710)는 기준 전압(VREF)이 인가되는 입출력 패드(740)를 전압라인(VREF)에서 발생한 정전기 방전에 의한 손상으로부터 보호하기 위하여 입출력 패드(740)와 제1 전원라인(VSS) 사이에 연결될 수 있다.
제2 반도체 장치들(651, 652, 653, ..., 65n)은 전압라인(VREF)과 연결되어 구동에 필요한 전압신호를 전압라인(VREF)을 통하여 인가 받을 수 있다. 실시예에 따라, 제1 반도체 장치(730) 또한 전압라인(VREF)과 연결되어 구동에 필요한 전압신호를 전압라인(VREF)을 통하여 인가 받을 수 있다. 전압라인(VREF)은 인쇄 회로 기판(790)의 반도체 모듈 탭(795)을 통하여 외부로 연결될 수 있다.
도 10의 반도체 모듈(700)은 제2 반도체 장치들(751, 752, 753, ..., 75n)을 포함한다는 점을 제외하면 도 2의 반도체 모듈(200)과 실질적으로 동일하고, 제1 반도체 장치(730)가 전압라인(VREF) 및 정전기 방전 보호 회로부(710) 사이에 연결된 입출력 패드(740)를 더 포함하는 점을 제외하면 도 9의 반도체 모듈(600)과 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 11을 참조하면, 반도체 모듈(800)은 인쇄 회로 기판(890), 온-보드 소자부, 반도체 장치들(851, 852, 853, ..., 85n) 및 정전기 방전 보호 회로부(810)를 포함한다.
정전기 방전 보호 회로부(810)는 상기 인쇄 회로 기판에 장착된 반도체 장치들(851, 852, 853, ..., 85n)과는 독립적으로 인쇄 회로 기판(890)에 장착된다. 정전기 방전 보호 회로부(810)는 반도체 장치들(851, 852, 853, ..., 85n) 내부에 포함되는 정전기 방전 보호 회로들이 가지는 정전기 방전 보호 임계값과 동일한 정전기 방전 보호 임계값을 가질 수 있다.
도 11의 반도체 모듈(800)은 반도체 장치들(851, 852, 853, ..., 85n)을 포함한다는 점을 제외하면 도 5의 반도체 모듈(500)과 실질적으로 동일하고, 정전기 방전 보호 회로부(810)가 인쇄 회로 기판(890)에 장착되는 반도체 장치의 내부에 포함되지 않고 인쇄 회로 기판(890) 위에 직접적으로 장착되는 점을 제외하면 도 9의 반도체 모듈(600)과 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 12는 도 1의 반도체 모듈의 효과를 설명하기 위한 도면이다.
도 12에는 정전기 방전 시뮬레이터를 이용하여 반도체 모듈에 정전기 방전 전압을 인가한 결과의 예가 도시되어 있다. CASE1은 종래의 기술에 따른 상기 온-보드 소자들의 누적 실패 확률을 나타내고, CASE2는 본 발명의 실시예들에 따른 반도체 모듈의 누적 실패 확률을 나타낸다. 도 12에 도시된 바와 같이, 본 발명의 실시예들에 따른 반도체 모듈에 장착되는 상기의 온-보드 소자들에 대한 정전기 방전 보호의 효과는 종래의 기술에 따른 반도체 모듈의 정전기 방전 보호의 온-보드 소자들은 약 2500kV 가량 향상될 수 있다.
도 13은 본 발명의 일 실시예에 따른 시스템을 나타내는 블록도이다.
도 13을 참조하면, 시스템(1000)은 프로세서(1010), 시스템 컨트롤러(1020) 및 반도체 모듈(100)을 포함한다. 시스템(1000)은 프로세서 버스(1030), 확장 버스(1040), 입력 장치(1050), 출력 장치(1060) 및 저장 장치(1070)를 더 포함할 수 있다. 시스템 컨트롤러(1920)는 모듈 컨트롤러(1021)를 포함할 수 있다.
프로세서(1010)는 특정 계산들 또는 태스크들을 실행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1010)는 마이크로프로세서 또는 중앙 처리 장치일 수 있다. 프로세서(1010)는 어드레스 버스, 제어 버스 및/또는 데이터 버스를 포함하는 프로세서 버스(1030)를 통하여 시스템 컨트롤러(1020)에 연결될 수 있다. 시스템 컨트롤러(1020)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스(1040)에 연결된다. 이에 따라, 프로세서(1010)는 시스템 컨트롤러(1020)를 통하여 키보드 또는 마우스와 같은 하나 이상의 입력 장치(1050), 프린터 또는 디스플레이 장치와 같은 하나 이상의 출력 장치(1960), 또는 하드 디스크 드라이브, 솔리드 스테이트 드라이브 또는 CD-ROM과 같은 하나 이상의 저장 장치(1070)를 제어할 수 있다.
모듈 컨트롤러(1810)는 프로세서(1010)에 의해 제공된 명령을 수행하도록 반도체 모듈(100)을 제어할 수 있다. 반도체 모듈(100)은 복수의 반도체 메모리 장치들, 예를 들어, 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM), 정적 랜덤 액세스 메모리(static random access memory, SRAM), 또는 비휘발성 메모리를 포함하는 메모리 모듈일 수 있다. 이 경우에, 반도체 모듈(100)은 메모리 컨트롤러(1021)로부터 제공된 데이터를 저장하고, 저장된 데이터를 메모리 컨트롤러(1021)에 제공할 수 있다. 일 실시예에 따른 시스템(1000)은 데스크 톱 컴퓨터, 노트북 컴퓨터, 워크 스테이션, 핸드헬드 디바이스 등일 수 있다. 상기 반도체 모듈(100)은 도 1의 반도체 모듈(100)과 실질적으로 동일하므로 중복되는 설명은 생략한다.
이와 같이, 본 발명의 실시예들에 따른 반도체 모듈 및 이를 포함하는 시스템은, 반도체 모듈의 인쇄 회로 기판 위에 장착되는 반도체 장치 내의 정전기 방전 보호 회로를 인쇄 회로 기판 위에 장착되는 적어도 하나의 온-보드 소자부를 연결함으로써, 상기 온-보드 소자부의 정전기 방전 보호 레벨을 향상시키거나 상기 반도체 장치 내에 포함되는 정전기 보호 회로의 정전기 방전 보호 레벨과 실질적으로 동일한 정전기 방전 보호 레벨을 기초로 하여 상기 적어도 하나의 온-보드 소자부가 보호되도록 할 수 있다.
이상 본 발명의 실시예들에 따른 장치에 대하여 설명의 편의를 위하여 반도체 모듈이 포함하는 정전기 방전 보호 회로부들, 온-보드 소자부들 및 반도체 장치가 포함하는 입출력 패드들의 수를 제한하여 설명하였으나, 발명의 사상의 범위 내에서 상기 반도체 모듈은 더 많은 수의 정전기 방전 보호 회로부들, 온-보드 소자부들, 입출력 패드들을 포함할 수 있음을 이해하여야 할 것이다. 또한 설명의 편의를 위하여 정전기 방전 보호 회로부가 연결되는 전원라인의 종류 및 개수를 제한하여 설명하였으나, 정전기 방전 보호 회로부는 다양한 종류의 전원라인에 연결될 수 있고, 반도체 모듈이 복수의 전원라인에 각각 연결되는 복수의 정전기 방전 보호 회로부를 포함할 수 있음을 이해하여야 할 것이다. 정전기 방전 회로부의 회로 구조를 제한하여 설명하였으나, 반도체 모듈내의 온-보드 소자부를 정전기 방전으로부터 보호하기 위한 다양한 회로 구조를 가질 수 있음을 이해하여야 할 것이다. 반도체 모듈이 반도체 메모리 모듈인 경우에 대하여 보다 중점적으로 설명하였으나 다양한 기능을 하는 반도체 모듈일 수 있음을 이해하여야 할 것이다.
본 발명은 온-보드 소자들을 위한 정전기 방전 보호가 필요한 임의의 반도체 모듈, 반도체 메모리 모듈, 시스템 및 메모리 시스템에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 인쇄 회로 기판;
    적어도 하나의 전압라인 및 제1 전원라인 사이에 연결되고, 상기 인쇄 회로 기판 위에 장착되는 적어도 하나의 온-보드 소자부; 및
    상기 적어도 하나의 전압라인과 연결되어 상기 적어도 하나의 전압라인에서 발생하는 정전기 방전으로부터 상기 적어도 하나의 온-보드 소자부를 보호하는 적어도 하나의 정전기 방전 보호 회로부를 포함하는 반도체 모듈.
  2. 제1항에 있어서,
    상기 인쇄 회로 기판에 장착되는 반도체 장치를 더 포함하고
    상기 적어도 하나의 정전기 방전 보호 회로부는 상기 인쇄 회로 기판에 장착되는 상기 반도체 장치에 포함되는 것을 특징으로 하는 반도체 모듈.
  3. 제2항에 있어서,
    상기 반도체 장치는 상기 적어도 하나의 정전기 방전 보호 회로부와 상기 적어도 하나의 전압라인 사이에 연결된 적어도 하나의 입출력 패드를 더 포함하고,
    상기 적어도 하나의 입출력 패드는 상기 반도체 장치에 집적된 내부 회로들과는 신호 전달이 차단된 잉여의 입출력 패드에 해당하고 상기 적어도 하나의 정전기 방전 보호 회로부와 연결된 것을 특징으로 하는 반도체 모듈.
  4. 제2항에 있어서,
    상기 적어도 하나의 정전기 방전 보호 회로부는 상기 반도체 장치의 기판에 집적되어 상기 반도체 장치와 일체로 상기 인쇄 회로 기판에 장착되는 것을 특징으로 하는 반도체 모듈.
  5. 제1항에 있어서,
    상기 인쇄 회로 기판에 장착되는 제1 반도체 장치 및 제2 반도체 장치를 더 포함하고,
    상기 적어도 하나의 정전기 방전 보호 회로부는 제1 정전기 방전 보호 회로부 및 제2 정전기 방전 보호 회로부를 포함하고,
    상기 제1 정전기 방전 보호 회로부는 상기 제1 반도체 장치에 포함되고, 상기 적어도 하나의 전압라인 중 제1 전압라인과 연결되고,
    상기 제2 정전기 방전 보호 회로부는 상기 제2 반도체 장치에 포함되고, 상기 적어도 하나의 전압라인 중 제2 전압라인과 연결되고,
    상기 제1 및 제2 전압라인들은 상기 제1 및 제2 반도체 장치들의 일반 구동을 위한 제1 및 제2 기준 전압들을 제공하기 위하여 상기 제1 및 제2 반도체 장치들에 연결되는 것을 특징으로 하는 반도체 모듈.
  6. 제5항에 있어서,
    상기 제1 반도체 장치는 제1 정전기 방전 보호 회로부와 상기 제1 전압라인 사이에 연결되고, 상기 반도체 장치에 집적된 내부 회로들과는 신호 전달이 차단된 잉여 입출력 패드를 더 포함하는 것을 특징으로 하는 반도체 모듈.
  7. 제1항에 있어서,
    상기 적어도 하나의 전압라인은 상기 인쇄 회로 기판에 장착된 반도체 장치들의 내부 기능 회로들의 구동을 위한 기준 전압을 형성하기 위하여 연결되는 것을 특징으로 하는 반도체 모듈.
  8. 제1항에 있어서,
    상기 적어도 하나의 전압라인에 상기 반도체 장치의 구동을 위하여 공급되는 전원 공급 전압과 동일한 전압이 인가되고,
    상기 적어도 하나의 정전기 방전 보호 회로부는 상기 제1 전압라인에서 발생하는 정전기 방전 전류를 상기 제1전압라인에 연결된 상기 반도체 장치 또는 다른 반도체 장치들의 내부 회로로 흘러들어 가지 않고 상기 제1 전원라인으로 흐르게 하는 것을 특징으로 하는 반도체 모듈.
  9. 제1항에 있어서,
    상기 적어도 하나의 정전기 방전 보호 회로부는 상기 인쇄 회로 기판에 장착된 반도체 장치들과는 독립적으로 상기 인쇄 회로 기판에 장착되고, 상기 반도체 장치들 내부에 포함되는 정전기 방전 보호 회로들이 가지는 정전기 방전 보호 임계값과 동일한 정전기 방전 보호 임계값을 가지는 것을 특징으로 하는 반도체 모듈.
  10. 반도체 모듈; 및
    상기 반도체 모듈을 제어하는 모듈 컨트롤러를 포함하고,
    상기 반도체 모듈은
    인쇄 회로 기판;
    적어도 하나의 전압라인 및 제1 전원라인 사이에 연결되고, 상기 인쇄 회로 기판 위에 배치되는 적어도 하나의 온-보드 소자부; 및
    상기 적어도 하나의 전압라인과 연결되어 상기 적어도 하나의 전압라인에서 발생하는 정전기 방전으로부터 상기 적어도 하나의 온-보드 소자부를 보호하는 적어도 하나의 정전기 방전 보호 회로부를 포함하는 시스템.
KR1020110004817A 2011-01-18 2011-01-18 반도체 모듈 및 이를 포함하는 시스템 KR20120083610A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110004817A KR20120083610A (ko) 2011-01-18 2011-01-18 반도체 모듈 및 이를 포함하는 시스템
US13/316,020 US20120182653A1 (en) 2011-01-18 2011-12-09 Semiconductor module and system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110004817A KR20120083610A (ko) 2011-01-18 2011-01-18 반도체 모듈 및 이를 포함하는 시스템

Publications (1)

Publication Number Publication Date
KR20120083610A true KR20120083610A (ko) 2012-07-26

Family

ID=46490586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110004817A KR20120083610A (ko) 2011-01-18 2011-01-18 반도체 모듈 및 이를 포함하는 시스템

Country Status (2)

Country Link
US (1) US20120182653A1 (ko)
KR (1) KR20120083610A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731945A (en) * 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US6327125B1 (en) * 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
US6624999B1 (en) * 2001-11-20 2003-09-23 Intel Corporation Electrostatic discharge protection using inductors
KR100582497B1 (ko) * 2004-02-24 2006-05-23 삼성전자주식회사 정전기 방전 보호 패턴을 포함하는 인쇄회로기판을 갖는 메모리 카드
JP4698996B2 (ja) * 2004-09-30 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4322827B2 (ja) * 2005-02-09 2009-09-02 エルピーダメモリ株式会社 半導体チップ
DE102006019888B4 (de) * 2006-04-28 2012-10-04 Infineon Technologies Ag Verstärker mit ESD-Schutz
JP4917460B2 (ja) * 2007-03-19 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5138338B2 (ja) * 2007-11-02 2013-02-06 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP5564818B2 (ja) * 2009-03-31 2014-08-06 富士通セミコンダクター株式会社 電源クランプ回路

Also Published As

Publication number Publication date
US20120182653A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
US7764475B2 (en) Electrostatic discharge circuit and method for reducing input capacitance of semiconductor chip including same
US8797698B2 (en) Electrostatic discharge (ESD) protection and operating method thereof
US6385021B1 (en) Electrostatic discharge (ESD) protection circuit
US9013845B1 (en) High voltage RC-clamp for electrostatic discharge (ESD) protection
KR101870995B1 (ko) 반도체 집적회로의 ｅｓｄ 보호 회로
US9548738B2 (en) High voltage RC-clamp for electrostatic discharge (ESD) protection
US10475504B2 (en) Integrated protecting circuit of semiconductor device
US20130003242A1 (en) Transient voltage suppressor for multiple pin assignments
US20100153625A1 (en) Semiconductor memory device
US9401602B2 (en) Semiconductor integrated circuit device
KR100452741B1 (ko) 반도체집적회로장치
JP2009054851A (ja) 半導体集積回路
US20100149705A1 (en) Esd protection circuit including multi-finger transistor
CN101814525A (zh) 用于FinFET的ESD保护
US20140071567A1 (en) Semiconductor device
US7545616B2 (en) Circuit for discharging static electricity
US20120014027A1 (en) Transient voltage suppressor for multiple pin assignments
JP4652703B2 (ja) 半導体回路装置及びマルチ・チップ・パッケージ
KR20100138428A (ko) 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템
US7876541B2 (en) Electrostatic discharge protection circuit and electrostatic discharge protection method of a semiconductor memory device
KR20120083610A (ko) 반도체 모듈 및 이를 포함하는 시스템
US7911751B2 (en) Electrostatic discharge device with metal option ensuring a pin capacitance
JP2001060663A (ja) 半導体集積回路装置
JP6464896B2 (ja) 半導体集積回路
US20160013178A1 (en) Electrostatic discharge protection device and semiconductor device including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid