JP2006014263A - Ｅｓｄ防止用レベルシフター - Google Patents

Ｅｓｄ防止用レベルシフター Download PDF

Info

Publication number
JP2006014263A
JP2006014263A JP2004312565A JP2004312565A JP2006014263A JP 2006014263 A JP2006014263 A JP 2006014263A JP 2004312565 A JP2004312565 A JP 2004312565A JP 2004312565 A JP2004312565 A JP 2004312565A JP 2006014263 A JP2006014263 A JP 2006014263A
Authority
JP
Japan
Prior art keywords
transistor
drain
source
signal
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004312565A
Other languages
English (en)
Inventor
Jeng-Shu Liu
政樹 劉
Shyy-Cheng Liao
矢誠 廖
Chyh-Yih Chang
智毅 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of JP2006014263A publication Critical patent/JP2006014263A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】レベルシフターの損傷を抑えることを可能にする静電放電（ＥＳＤ）防止用レベルシフターを提供する。
【解決手段】第一の信号を受信し、第二の信号を出力するためのＥＳＤ防止用レベルシフターを提供する。前記レベルシフターはインバータ、電圧コンバータ、第一のＥＳＤクランプ回路、第二のＥＳＤクランプ回路を備える。前記インバータは前記第一の信号を受信し、第一の反転信号を出力する。前記電圧コンバータは、前記第一の反転信号を受信する第一の入力端子、前記第一の信号を受信する第二の入力端子、前記第二の信号を出力する出力端子を備える。前記第一のＥＳＤクランプ回路の第一および第二の端子は、前記電圧コンバータの前記第一の入力端子および第二の接地電圧にそれぞれ接続される。前記第二のＥＳＤクランプ回路の第一および第二の端子は、前記電圧コンバータの前記第二の入力端子と前記第二の接地電圧にそれぞれ接続される。
【選択図】 図２Ａ

Description

本発明は静電放電（ＥＳＤ）防止回路に関するものであり、より詳細にはレベルシフターのＥＳＤ防止回路に関する。
混合電圧集積回路は、各種電圧レベルを有するシステム電圧を内部回路に加える。図１Ａは従来技術の混合電圧集積回路の部分的なブロックダイアグラムである。内部回路１１０の動作電圧はシステム電圧ＶＤＤ１たとえば３.３Ｖおよび接地電圧ＶＳＳ１たとえば０Ｖを含む。内部回路１３０の動作電圧はシステム電圧ＶＤＤ２たとえば１２Ｖおよび接地電圧ＶＳＳ２たとえば０Ｖを含む。内部回路１１０の論理レベルは前記内部回路１３０の論理レベルに一致しない。レベルシフターが必要であり、これは前記各回路のインタフェースとして動作する。たとえば、レベルシフター１２０は、前記内部回路１１０の出力である信号１１１を受信し、前記信号１１１たとえば３.３Ｖを対応する信号１３１に変換し、前記信号１３１たとえば１２Ｖを前記内部回路１３０に出力する。
ＥＳＤが混合電圧集積回路の端子に発生すると、ＥＳＤ電流が低インピーダンス経路に沿って流れる。このＥＳＤ電流により、上記経路上のデバイスが破壊される。図１Ｂは、図１Ａに示すレベルシフター１２０のＥＳＤ経路を示す図である。図１Ｂにおいて、ＥＳＤが接地電圧ＶＳＳ２に発生し、システム電圧ＶＤＤ１が接地されている場合、ＥＳＤ電流はトランジスタ１２１のゲートキャパシタを経由して、すなわち破線ＥＳＤ１を経由して接地電圧ＶＳＳ２からシステム電圧ＶＤＤ１に流れる。接地電圧ＶＳＳ１を接地すると、ＥＳＤ電流は、トランジスタ１２１のゲートキャパシタを経由して、すなわち破線ＥＳＤ２を経由して接地電圧ＶＳＳ２から接地電圧ＶＳＳ１に流れる。これにより、前記トランジスタ１２１と１２２が損傷する可能性がある。
デバイスの前記損傷の原因は、接地電圧ＶＳＳ１と接地電圧ＶＳＳ２が相互に接続されていないという事実にある。ＥＳＤ電流は、接地電圧ＶＳＳ１経由で接地電圧ＶＳＳ２に達することができず、シリコンバルク経由により到達する。前記シリコンバルクが低電圧であるため、ＥＳＤ電流はトランジスタ１２１を破壊する。ＥＳＤパルスの時間幅は短いため、ＥＳＤ動作中のゲートキャパシタのインピーダンスは、通常動作中のインピーダンスより小さくなる。
図１Ｃは、図１Ａに示すレベルシフター１２０の別のＥＳＤ経路を示す図である。図１Ｃにおいて、システム電圧ＶＤＤ２にＥＳＤが発生した場合のＥＳＤ損傷は、接地電圧ＶＳＳ２に発生した場合より大きくなる。この現象が観察される理由は、ＥＳＤがシステム電圧ＶＤＤ２に発生時、Ｎ−ｗｅｌｌに放電経路が存在しないためである。これに対して、接地電圧ＶＳＳ１と接地電圧ＶＳＳ２をシリコンバルク経由で接続することにより、放電経路を作成することができる。ＥＳＤがシステム電圧ＶＤＤ２に発生時、システム電圧ＶＤＤ１が接地されているため、ＥＳＤ電流はトランジスタ１２３のゲートキャパシタを経由し、すなわち経路ＥＳＤ１を経由して、システム電圧ＶＤＤ２からシステム電圧ＶＤＤ１に流れる。接地電圧ＶＳＳ１を接地すると、ＥＳＤ電流はトランジスタ１２３のゲートキャパシタを経由し、すなわち経路ＥＳＤ２を経由して、システム電圧ＶＤＤ２から接地電圧ＶＳＳ１に流れる。これにより、トランジスタ１２３と１２４が破壊する可能性がある。
したがって、本発明はＥＳＤ電流が一組の電源端子から別の一組の電源端子に流れるのを防止し、これにより、レベルシフターの損傷を抑えることを可能にする静電放電（ＥＳＤ）防止用レベルシフターに関する。
本発明は、レベルシフターの損傷を防止するため、他のＥＳＤ経路を設ける別のＥＳＤ防止用レベルシフターに関する。
本発明は、レベルシフターの損傷を防止するため、電源端子セット間に別のＥＳＤ経路を与えるＥＳＤ防止用レベルシフターに関する。
本発明は、第一の信号を受信し、その第一の信号のレベルに対応するレベルを有する第二の信号を出力するＥＳＤ防止用レベルシフターを開示する。前記第一の信号は第一のシステム電圧と第一の接地電圧の間に送信され、前記第二の信号は第二のシステム電圧と第二の接地電圧の間に送信される。前記レベルシフターはインバータ、電圧コンバータ、第一のＥＳＤクランプ回路と第二のＥＳＤクランプ回路を含む。前記インバータは前記第一の信号を受信し、第一の反転信号を出力し、その第一の反転信号は前記第一の信号を反転したものであり、前記第一のシステム電圧と前記第一の接地電圧の間に送信される。前記電圧コンバータの第一の入力端子は前記第一の反転信号を受信する。前記電圧コンバータの第二の入力端子は、前記第一の信号を受信する。前記電圧コンバータの出力端子は前記第二の信号を出力する。前記第一のＥＳＤクランプ回路の第一の端子は、前記電圧コンバータの第一の入力端子に接続される。前記第一のＥＳＤクランプ回路の第二の端子は、前記第二の接地電圧に接続される。前記第二のＥＳＤクランプ回路の第一の端子は、前記電圧コンバータの第二の入力端子に接続される。前記第二のＥＳＤクランプ回路の第二の端子は前記第二の接地電圧に接続される。
本発明は、第一の信号を受信し、その第一の信号のレベルに対応するレベルを有する第二の信号を出力するための別のＥＳＤ防止用レベルシフターを開示する。前記第一の信号は、第一のシステム電圧と第一の接地電圧の間に送信され、前記第二の信号は、第二のシステム電圧と第二の接地電圧の間に送信される。前記レベルシフターはインバータ、電圧コンバータ、第一のＥＳＤクランプ回路、第二のＥＳＤクランプ回路を備える。前記インバータは前記第一の信号を受信し、第一の反転信号を出力し、その第一の反転信号は前記第一の信号を反転し、前記第一のシステム電圧と前記第一の接地電圧の間に送信される。前記電圧コンバータの第一の入力端子は、前記第一の反転信号を受信する。前記電圧コンバータの第二の入力端子は前記第一の信号を受信する。前記電圧コンバータの出力端子は前記第二の信号を出力する。前記第一のＥＳＤクランプ回路の第一の端子は前記第二のシステム電圧に接続される。前記第一のＥＳＤクランプ回路の第二の端子は、前記電圧コンバータの前記第一の入力端子に接続される。前記第二のＥＳＤクランプ回路の第一の端子は、前記第二のシステム電圧に接続される。前記第二のＥＳＤクランプ回路の第二の端子は、前記電圧コンバータの第二の入力端子に接続される。
本発明の別の実施例は、第一の信号を受信し、その第一の信号のレベルに対応するレベルを有する第二の信号を出力するためのＥＳＤ防止用レベルシフターを提供する。前記第一の信号は第一のシステム電圧と第一の接地電圧の間に送信され、前記第二の信号は第二のシステム電圧と第二の接地電圧の間に送信される。前記レベルシフターはインバータ、電圧コンバータ、ＥＳＤクランプ回路を備える。前記インバータは前記第一の信号を受信し、第一の反転信号を出力し、その第一の反転信号は前記第一の信号を反転し、前記第一のシステム電圧と前記第一の接地電圧の間に送信される。前記電圧コンバータの第一の入力端子は前記第一の反転信号を受信する。前記電圧コンバータの第二の入力端子は、前記第一の信号を受信する。前記電圧コンバータの出力端子は、前記第二の信号を出力する。前記ＥＳＤクランプ回路の第一の端子は、前記第二のシステム電圧に接続される。前記ＥＳＤクランプ回路の第二の端子は前記第一の接地電圧に接続される。
本発明の典型的なＥＳＤ防止用レベルシフターによると、前記ＥＳＤクランプ回路は、たとえばＮ型トランジスタを備える。前記Ｎ型トランジスタのドレインは前記電圧コンバータの第一の入力端子に接続される。前記Ｎ型トランジスタのゲート、ソース、バルクは前記第二の接地電圧に接続される。前記ＥＳＤクランプ回路は、たとえばダイオードを備える。そのダイオードのカソードは前記電圧コンバータの第一の入力端子に接続され、そのダイオードのアノードは前記第二の接地電圧に接続される。
本発明は、前記ＥＳＤクランプ回路を使用することにより、前記集積回路の内部回路、たとえばレベルシフター、の損傷を抑えることを目的として前記電源端子セット間に流れるＥＳＤ電流を放出するため、電流経路を提供する。
本発明の上記および他の特徴は、添付図面により示される、後述の本発明の望ましい実施例の詳細説明から十分理解される。
図２Ａは、本発明の実施例に基づくレベルシフターを示す概略図である。図２Ａにおいて、レベルシフター２２０は、集積回路の内部回路２１０から第一の信号２１１を受信する。前記レベルシフター２２０は、前記第一の信号２１１に対応するレベルを有する第二の信号２３１を出力し、この信号は集積回路の内部回路２３０が受信する。前記第一の信号２１１は、前記第一のシステム電圧ＶＤＤ１たとえば３.３Ｖと前記第一の接地電圧ＶＳＳ１たとえば０Ｖの間に送信される。前記第二の信号２３１は、前記第二のシステム電圧ＶＤＤ２たとえば１２Ｖと前記第二の接地電圧ＶＳＳ２たとえば０Ｖの間に送信される。
本実施例において、前記レベルシフター２２０は、インバータ２４０、電圧コンバータ２５０、第一の静電放電（ＥＳＤ）クランプ回路２６０、第二のＥＳＤクランプ回路２７０を備える。前記インバータ２４０は前記第一の信号２１１を受信し、第一の反転信号２４１を出力する。その第一の反転信号２４１は前記第一の信号２１１を反転している。前記第一の反転信号２４１は、前記第一のシステム電圧ＶＤＤ１と前記第一の接地電圧ＶＳＳ１の間に送信される。
前記インバータ２４０はたとえばＰ型トランジスタ２４２とＮ型トランジスタ２４４を備える。このトランジスタ２４２のソースは、前記第一のシステム電圧ＶＤＤ１に接続される。前記トランジスタ２４２のゲートは前記第一の信号２１１を受信する。前記トランジスタ２４２のドレインは第一の反転信号２４１を出力する。前記トランジスタ２４４のゲートは前記第一の信号２１１を受信する。前記トランジスタ２４４のドレインは前記トランジスタ２４２のドレインに接続される。前記トランジスタ２４４のソースは前記第一の接地電圧ＶＳＳ１に接続される。
電圧コンバータ２５０の第一の入力端子は、前記第一の反転信号２４１を受信する。前記電圧コンバータ２５０の第二の入力端子は前記第一の信号２１１を受信する。前記電圧コンバータ２５０の出力端子は、第二の信号２３１を出力する。前記電圧コンバータ２５０はたとえば、Ｐ型トランジスタＴ１とＴ３、およびＮ型トランジスタＴ２とＴ４を備える。
前記第一のトランジスタＴ１の第一のソース／ドレイン、たとえばこれ以降第一のソースは、前記第二のシステム電圧ＶＤＤ２に接続される。前記第二のトランジスタＴ２のゲートは前記反転信号２４１を受信する。前記第二のトランジスタＴ２の第一のソース／ドレインたとえばこれ以降ドレインは、前記第一のトランジスタＴ１の第二のソース／ドレインたとえばこれ以降ドレインに接続される。前記第二のトランジスタＴ２の第二のソース／ドレイン、たとえばこれ以降ソースは、前記第二の接地電圧ＶＳＳ２に接続される。前記第三のトランジスタＴ３の第一のソース／ドレインたとえばこれ以降ソースは、前記第二のシステム電圧ＶＤＤ２に接続される。前記第三のトランジスタＴ３の第二のソース／ドレイン、たとえばこれ以降ドレインは前記第一のトランジスタＴ１のゲートに接続される。前記第三のトランジスタＴ３のゲートは第一のトランジスタＴ１のドレインに接続される。前記第四のトランジスタＴ４のゲートは、前記第一の信号２１１を受信する。前記第四のトランジスタＴ４の第一のソース／ドレイン、たとえばこれ以降ドレインは、前記第三のトランジスタＴ３のドレインに接続される。前記第四のトランジスタＴ４の第二のソース／ドレイン、たとえばこれ以降ソースは前記第二の接地電圧ＶＳＳ２に接続される。前記第四のトランジスタＴ４のドレイン上の信号は前記第二の信号２３１である。
第一のＥＳＤクランプ回路２６０の第一の端子は、前記電圧コンバータ２５０の第一の入力端子に接続される。前記第一のＥＳＤクランプ回路２６０の第二の端子は前記第二の接地電圧ＶＳＳ２に接続される。第二のＥＳＤクランプ回路２７０の第一の端子は、前記電圧コンバータ２５０の第二の入力端子に接続される。前記第二のＥＳＤクランプ回路２７０の第二の端子は、第二の接地電圧ＶＳＳ２に接続される。
本実施例において、前記第一のＥＳＤクランプ回路２６０はたとえばＮ型トランジスタを備える。前記Ｎ型トランジスタのドレインは、前記電圧コンバータ２５０の第一の入力端子に接続される。前記Ｎ型トランジスタのゲート、ソース、バルクは前記第二の接地電圧ＶＳＳ２に接続される。本技術の通常技法により、前記第一のＥＳＤクランプ回路２６０はダイオードを備える場合があることを理解できる。図２Ｂは、本発明の別の実施例に基づくレベルシフターを示す概略図である。図２Ｂでは、ダイオードが前記第一のＥＳＤクランプ回路２６０中に使用されている。そのダイオードのカソードは、前記電圧コンバータ２５０の前記第一の入力端子に接続される。そのダイオードのアノードは、前記第二の接地電圧ＶＳＳ２に接続される。本実施例において、第二のクランプ回路２７０は前記第一のクランプ回路２６０と同様である。詳細な説明の繰り返しは省略する。
ＥＳＤが前記第二の接地電圧ＶＳＳ２の端子に発生する場合、および、前記第一のシステム電圧ＶＤＤ１が接地されているため、ＥＳＤ電流は前記第二の接地電圧ＶＳＳ２から前記第一のシステム電圧ＶＤＤ１に、前記第一のＥＳＤクランプ回路２６０と前記トランジスタ２４２を介して流れる。前記第一の接地電圧ＶＳＳ１の端子が接地されている場合、ＥＳＤ電流は前記第二の接地電圧ＶＳＳ２から前記第一の接地電圧ＶＳＳ１に、前記第一のＥＳＤクランプ回路２６０と前記トランジスタ２４４を介して流れる。これにより、レベルシフター２２０の損傷を抑えることができる。
以下、本発明の別の実施例を説明する。図３Ａは本発明の別の実施例に基づくレベルシフターを示す概略図である。図３Ａでは、レベルシフター３２０は集積回路の内部回路３１０から出力される第一の信号３１１を受信する。前記レベルシフター３２０は、前記第一の信号３１１のレベルに対応するレベルを有する第二の信号３３１を出力し、これは集積回路の内部回路３３０が受信する。前記第一の信号３１１は、前記第一のシステム電圧ＶＤＤ１たとえば３.３Ｖと前記第一の接地電圧ＶＳＳ１たとえば０Ｖの間に送信される。第二の信号３３１は、第二のシステム電圧ＶＤＤ２たとえば１２Ｖと第二の接地電圧ＶＳＳ２たとえば０Ｖの間に送信される。前記レベルシフター３２０は、インバータ３４０、電圧コンバータ３５０、第一の静電放電（ＥＳＤ）クランプ回路３６０、第二のＥＳＤクランプ回路３７０を備える。
前記インバータ３４０は、前記第一の信号３１１を受信し、第一の反転信号３４１を出力する。その第一の反転信号３４１は前記第一の信号３１１を反転する。前記第一の反転信号３４１は、前記第一のシステム電圧ＶＤＤ１と前記第一の接地電圧ＶＳＳ１の間に送信される。本実施例において、前記インバータ３４０はたとえば、Ｐ型トランジスタ３４２とＮ型トランジスタ３４４を備える。トランジスタ３４２のソースは前記第一のシステム電圧ＶＤＤ１に接続される。トランジスタ３４２のゲートは前記第一の信号３１１を受信する。前記トランジスタ３４２のドレインは、前記第一の反転信号３４１を出力する。前記トランジスタ３４４のゲートは前記第一の信号３１１を受信する。前記トランジスタ３４４のドレインは前記トランジスタ３４２のドレインに接続される。前記トランジスタ３４４のソースは前記第一の接地電圧ＶＳＳ１に接続される。
電圧コンバータ３５０の第一の入力端子は前記第一の反転信号３４１を受信する。電圧コンバータ３５０の第二の入力端子は、前記第一の信号３１１を受信する。電圧コンバータ３５０の出力端子は、前記第二の信号３３１を出力する。第一のＥＳＤクランプ回路３６０の第一の端子は、前記第二のシステム電圧ＶＤＤ２に接続される。前記第一のＥＳＤクランプ回路３６０の第二の端子は、前記電圧コンバータ３５０の第一の入力端子に接続される。第二のＥＳＤクランプ回路３７０の第一の端子は前記第二のシステム電圧ＶＤＤ２に接続される。前記第二のＥＳＤクランプ回路３７０の第二の端子は、前記電圧コンバータ３５０の第二の入力端子に接続される。
前記電圧コンバータ３５０はたとえば、Ｐ型トランジスタＴ１、Ｔ２、Ｔ４、Ｔ５、Ｎ型トランジスタＴ３、Ｔ６を備える。前記第一のトランジスタＴ１の第一のソース／ドレイン、たとえばこれ以降ソースは、第二のシステム電圧ＶＤＤ２に接続される。第二のトランジスタＴ２のゲートは、反転信号３４１を受信する。前記第二のトランジスタＴ２の第一のソース／ドレイン、たとえばこれ以降ソースは、前記第一のトランジスタＴ１の第二のソース／ドレイン、たとえばこれ以降ドレインに接続される。前記第三のトランジスタＴ３のゲートは第一の反転信号３４１を受信する。前記第三のトランジスタＴ３の第一のソース／ドレイン、たとえばこれ以降ドレインは、前記第二のトランジスタＴ２の第二のソース／ドレイン、たとえばこれ以降ドレインに接続される。前記第三のトランジスタＴ３の第二のソース／ドレイン、たとえばこれ以降ソースは、前記第二の接地電圧ＶＳＳ２に接続される。前記第四のトランジスタＴ４の第一のソース／ドレイン、たとえばこれ以降ソースは、前記第二のシステム電圧ＶＤＤ２に接続される。前記第四のトランジスタＴ４のゲートは前記第二のトランジスタＴ２のドレインに接続される。前記第五のトランジスタＴ５のゲートは、前記第一の信号３１１を受信する。前記第五のトランジスタＴ５の前記第一のソース／ドレイン、たとえばソースは前記第四のトランジスタＴ４の第二のソース／ドレイン、たとえばドレインに接続される。前記第五のトランジスタＴ５の第二のソース／ドレイン、たとえばドレインは、前記トランジスタＴ１の前記ゲートに接続される。前記第六のトランジスタＴ６のゲートは、前記第一の信号３１１を受信する。前記第六のトランジスタＴ６の第一のソース／ドレイン、たとえばドレインは、前記第五のトランジスタＴ５のドレインに接続される。前記第六のトランジスタＴ６の前記第二のソース／ドレイン、たとえばソースは、前記第二の接地電圧ＶＳＳ２に接続される。前記第六のトランジスタＴ６のドレイン上の信号は、前記第二の信号３３１である。
本実施例において、前記第一のＥＳＤクランプ回路３６０は、たとえば、Ｐ型トランジスタを備える。前記Ｐ型トランジスタの前記ドレインは前記電圧コンバータ３５０の第一の入力端子に接続される。前記Ｐ型トランジスタのゲート、ソース、バルクは前記第二のシステム電圧ＶＤＤ２に接続される。通常技術の技法によれば、前記第一のＥＳＤクランプ回路３６０はダイオードを備えることができることを理解できる。図３Ｂは、本発明の別の実施例に基づくレベルシフターを示す概略図である。図３Ｂでは、ダイオードが前記第一のＥＳＤクランプ回路３６０中に使用されている。前記ダイオードのアノードは、前記電圧コンバータ３５０の第一の入力端子に接続される。前記ダイオードのカソードは、前記第二のシステム電圧ＶＤＤ２に接続される。本実施例では、第二のＥＳＤクランプ回路３７０は、前記第一のＥＳＤクランプ回路３６０と同様である。詳細な説明は繰り返さない。
前記第二のシステム電圧ＶＤＤ２の端子にＥＳＤが発生し、前記第一のシステム電圧ＶＤＤ１が接地されている場合、そのＥＳＤ電流は前記第二のシステム電圧ＶＤＤ２から前記第一のシステム電圧ＶＤＤ１に対し、前記第一のＥＳＤクランプ回路３６０と前記トランジスタ３４２を経由して流れる。前記第一の接地電圧ＶＳＳ１の端子が接地されている場合、このＥＳＤ電流は前記第二のシステム電圧ＶＤＤ２から前記第一の接地電圧ＶＳＳ１に対し、第一のＥＳＤクランプ回路３６０と前記トランジスタ３４４を経由して流れる。これにより、前記レベルシフター３２０の破壊を抑制することができる。
以下に、本発明の別の実施例を示す。図４Ａは、本発明の実施例に基づく別のレベルシフターを示す概略図である。図４Ａにおいて、前記レベルシフター４２０は、集積回路の内部回路４１０から出力される第一の信号４１１を受信する。前記レベルシフター４２０は、前記第一の信号４１１のレベルに対応するレベルを有する第二の信号４３１を出力し、その信号は前記集積回路の前記内部回路４３０が受信する。前記第一の信号４１１は、第一のシステム電圧ＶＤＤ１たとえば３.３Ｖと前記第一の接地電圧ＶＳＳ１たとえば０Ｖの間に送信される。前記第二の信号４３１は、前記第二のシステム電圧ＶＤＤ２たとえば１２Ｖと前記第二の接地電圧ＶＳＳ２たとえば０Ｖの間に送信される。
本実施例では、前記レベルシフター４２０はインバータ４４０、電圧コンバータ４５０、静電放電（ＥＳＤ）クランプ回路４６０を備える。前記インバータ４４０は、前記第一の信号４１１を受信し、第一の反転信号４４１を出力する。前記第一の反転信号４４１は、前記第一の信号４１１を反転したものである。前記第一の反転信号４４１は前記第一のシステム電圧ＶＤＤ１と前記第一の接地電圧ＶＳＳ１の間に送信される。
前記電圧コンバータ４５０と前記インバータ４４０は、それぞれ、図３Ａに示す前記電圧コンバータ３５０および前記インバータ３４０と同様である。詳細な説明は繰り返さない。
前記ＥＳＤクランプ回路４６０の第一の端子は、前記第二のシステム電圧ＶＤＤ２に接続され、前記ＥＳＤクランプ回路４６０の第二の端子は前記第一の接地電圧ＶＳＳ１に接続される。本実施例では、前記ＥＳＤクランプ回路４６０はたとえば、トランジスタを備える。前記トランジスタのコレクターは、前記第二のシステム電圧ＶＤＤ２に接続される。前記トランジスタのエミッターとベースは前記第一の接地電圧ＶＳＳ１に接続される。本技術の通常技法により、前記ＥＳＤクランプ回路４６０はダイオードを含む場合があると理解される。図４Ｂは本発明の実施例に基づく別のレベルシフターを示す概略図である。図４Ｂでは、ダイオードが前記ＥＳＤクランプ回路４６０に使用されている。前記ダイオードのアノードは、前記第一の接地電圧ＶＳＳ１に接続される。前記ダイオードのカソードは、前記第二のシステム電圧ＶＤＤ２に接続される。
前記第二のシステム電圧ＶＤＤ２の端子にＥＳＤが発生した場合、および、前記第一の接地電圧ＶＳＳ１が接地されているため、ＥＳＤ電流が前記第二のシステム電圧ＶＤＤ２から前記第一の接地電圧ＶＳＳ１に、前記ＥＳＤクランプ回路４６０を経由して流れる。これにより、前記レベルシフター４２０の破壊を抑えることができる。
以下、本発明の別の実施例を示す。図５Ａは本発明の別の実施例に基づくレベルシフターを示す概略図である。図５Ａにおいて、前記レベルシフター５２０は、前記集積回路の前記内部回路５１０から出力される前記第一の信号５１１を受信する。前記レベルシフター５２０は、前記第一の信号５１１のレベルに対応するレベルを有する第二の信号５３１を出力し、この信号を前記集積回路の内部回路５３０が受信する。前記第一の信号５１１は、前記第一のシステム電圧ＶＤＤ１たとえば１２Ｖと前記第一の接地電圧ＶＳＳ１たとえば０Ｖの間に送信される。前記第二の信号５３１は前記第二のシステム電圧ＶＤＤ２たとえば３.３Ｖと前記第二の接地電圧ＶＳＳ２たとえば０Ｖの間に送信される。
本実施例では、前記レベルシフター５２０は、インバータ５４０、電圧コンバータ５５０、静電放電（ＥＳＤ）クランプ回路５６０と５７０を備える。前記インバータ５４０は前記第一の信号５１１を受信し、前記第一の反転信号５４１を出力する。前記第一の反転信号５４１は、前記第一の信号５１１を反転している。前記第一の反転信号５４１は、前記第一のシステム電圧ＶＤＤ１と前記第一の接地電圧ＶＳＳ１の間に送信される。
本実施例では、前記インバータ５４０は、上記と同様である。詳細説明は繰り返さない。
本実施例では、前記電圧コンバータ５５０は、たとえば、前記Ｐ型トランジスタＴ１とＴ３、およびＮ型トランジスタＴ２とＴ４を備える。前記トランジスタＴ１の前記第一のソース／ドレイン、これを以後ソースと称する、は前記第二のシステム電圧ＶＤＤ２に接続する。前記トランジスタＴ１のゲートは反転信号５４１を受信する。前記トランジスタＴ２の前記第一のソース／ドレイン、たとえばこれ以降ドレインは前記トランジスタＴ１の前記第二のソース／ドレイン、たとえばこれ以降ドレインに接続される。前記トランジスタＴ２の前記第二のソース／ドレイン、たとえばこれ以降ソースは前記第二の接地電圧ＶＳＳ２に接続される。前記トランジスタＴ３の前記第一のソース／ドレイン、たとえばこれ以降ソースは前記第二のシステム電圧ＶＤＤ２に接続される。前記トランジスタＴ３の前記第二のソース／ドレイン、たとえばこれ以降ドレインは前記トランジスタＴ２のゲートに接続される。前記トランジスタＴ３のゲートは前記信号５１１を受信する。前記トランジスタＴ４のゲートは、前記トランジスタＴ１のドレインに接続される。前記トランジスタＴ４の前記第一のソース／ドレイン、たとえばこれ以降ドレインは前記トランジスタＴ３の前記ドレインに接続される。前記トランジスタＴ４の前記第二のソース／ドレイン、たとえばこれ以降ソースは前記第二の接地電圧ＶＳＳ２に接続される。前記トランジスタＴ４の前記ドレイン上の信号は、前記第二の信号５３１である。
前記第一のＥＳＤクランプ回路５６０の前記第一の端子は、前記第二のシステム電圧ＶＤＤ２に接続される。前記第一のＥＳＤクランプ回路５６０の前記第二の端子は前記第一のトランジスタＴ１のゲートに接続される。本実施例では、前記第一のＥＳＤクランプ回路５６０はたとえばＰ型トランジスタを備える。前記Ｐ型トランジスタのドレインは前記電圧コンバータ５５０の前記第一の入力端子、すなわち前記第一のトランジスタＴ１の前記ゲートに接続される。Ｐ型トランジスタの前記ゲート、ソース、バルクは前記第二のシステム電圧ＶＤＤ２に接続される。本技術の通常技法により、前記第一のＥＳＤクランプ回路５６０はダイオードを備える場合があると理解される。図５Ｂは本発明の別の実施例に基づくレベルシフターを示す概略図である。図５Ｂでは、ダイオードが前記第一のＥＳＤクランプ回路５６０に使用されている。前記ダイオードのカソードは前記第二のシステム電圧ＶＤＤ２に接続される。前記ダイオードのアノードは前記電圧コンバータ５５０の前記第一の入力端子、すなわち前記トランジスタＴ１の前記ゲートに接続される。
本実施例では、前記ＥＳＤクランプ回路５７０は前記第一のＥＳＤクランプ回路と同様である。詳細な説明は繰り返さない。
図６Ａは、本発明の別の実施例に基づくレベルシフターを示す概略図である。図６Ａでは、前記レベルシフター６２０は、前記集積回路の前記内部回路６１０から出力される前記第一の信号６１１を受信する。前記レベルシフター６２０は、前記第一の信号６１１のレベルに対応するレベルを有する前記第二の信号６３１を出力し、この信号は前記集積回路の前記内部回路６３０が受信する。前記第一の信号６１１は前記第一のシステム電圧ＶＤＤ１たとえば１２Ｖと前記第一の接地電圧ＶＳＳ１たとえば０Ｖとの間に送信される。前記第二の信号６３１は前記第二のシステム電圧ＶＤＤ２たとえば３.３Ｖと前記第二の接地電圧ＶＳＳ２たとえば０Ｖの間に送信される。
本実施例では、前記レベルシフター６２０はインバータ６４０、電圧コンバータ６５０、静電放電（ＥＳＤ）クランプ回路６６０と６７０を備える。前記インバータ６４０は前記第一の信号６１１を受信し、第一の反転信号６４１を出力する。前記第一の反転信号６４１は前記第一の信号６１１を反転したものである。前記第一の反転信号６４１は、前記第一のシステム電圧ＶＤＤ１と前記第一の接地電圧ＶＳＳ１の間に送信される。
本実施例では、前記インバータ６４０は上述のものと同様である。詳細説明は繰り返さない。
前記電圧コンバータ６５０はたとえば、Ｐ型トランジスタＴ１とＴ４およびＮ型トランジスタＴ２、Ｔ３、Ｔ５、Ｔ６を備える。前記第一のトランジスタＴ１のゲートは前記反転信号６４１を受信する。前記トランジスタＴ１の前記第一のソース／ドレイン、たとえば以降ソースは前記第二のシステム電圧ＶＤＤ２に接続される。前記トランジスタＴ２のゲートは前記トランジスタＴ１のゲートに接続される。前記トランジスタＴ２の前記第一のソース／ドレイン、たとえば以降ドレインは前記トランジスタＴ１の前記第二のソース／ドレイン、たとえば以降ドレインに接続される。前記トランジスタＴ３の前記第一のソース／ドレイン、たとえば以降ドレインは前記トランジスタＴ２の前記第二のソース／ドレインたとえば以降ソースに接続される。前記トランジスタＴ３の前記第二のソース／ドレインたとえば以降ソースは前記第二の接地電圧ＶＳＳ２に接続される。前記トランジスタＴ４の前記第一のソース／ドレインたとえば以降ソースは前記第二のシステム電圧ＶＤＤ２に接続される。前記トランジスタＴ４の前記第二のソース／ドレインたとえば以降ドレインは前記トランジスタＴ３のゲートに接続される。前記トランジスタＴ４のゲートは前記第一の信号６１１を受信する。前記トランジスタＴ５のゲートは前記トランジスタＴ４のゲートに接続される。前記トランジスタＴ５の前記第一のソース／ドレインたとえばドレインは前記トランジスタＴ４のドレインに接続される。前記トランジスタＴ６のゲートは前記トランジスタＴ１のドレインに接続される。前記トランジスタＴ６の前記第一のソース／ドレインたとえばドレインは、前記トランジスタＴ５のソースに接続される。前記トランジスタＴ６の前記第二のソース／ドレインたとえばソースは、前記第二の接地電圧ＶＳＳ２に接続される。前記トランジスタＴ６のドレイン上の信号は、前記第二の信号６３１である。
前記ＥＳＤクランプ回路６６０の第一の端子は、前記第二のシステム電圧ＶＤＤ２に接続され、前記ＥＳＤクランプ回路６６０の第二の端子はそれぞれ、前記第一および第二のトランジスタＴ１とＴ２のゲートに接続される。本実施例では、前記第一のＥＳＤクランプ回路６６０はたとえば、Ｐ型トランジスタを備える。前記Ｐ型トランジスタのドレインは、前記電圧コンバータ６５０の前記第一の入力端子、すなわち前記第一および第二のトランジスタＴ１とＴ２のゲートに接続される。前記Ｐ型トランジスタのゲート、ソース、バルクは前記第二のシステム電圧ＶＤＤ２に接続される。本技術の通常技法により、前記第一のＥＳＤクランプ回路６６０はダイオードを備える場合があると理解される。図６Ｂは本発明の実施例に基づく別のレベルシフターを示す概略図である。図６Ｂでは、ダイオードが前記ＥＳＤクランプ回路６６０に使用されている。前記ダイオードのアノードは前記電圧コンバータ６５０の前記第一の入力端子に接続される。前記ダイオードのカソードは、前記第二のシステム電圧ＶＤＤ２に接続される。
本実施例では、前記第二のＥＳＤクランプ回路６７０は前記ＥＳＤクランプ回路６６０と同様である。詳細説明は繰り返さない。
図７Ａは本発明の別の実施例に基づくレベルシフターを示す概略図である。図７Ａでは、レベルシフター７２０は前記集積回路の前記内部回路７１０から出力される第一の信号７１１を受信する。前記レベルシフター７２０は、第一の信号７１１のレベルに対応するレベルを有する第二の信号７３１を出力し、この信号は前記集積回路の内部回路７３０が受信する。前記第一の信号７１１は、前記第一のシステム電圧ＶＤＤ１たとえば１２Ｖと前記第一の接地電圧ＶＳＳ１たとえば０Ｖの間に送信される。前記第二の信号７３１は、前記第二のシステム電圧ＶＤＤ２たとえば３.３Ｖと前記第二の接地電圧ＶＳＳ２たとえば０Ｖの間に送信される。
本実施例では、前記レベルシフター７２０はインバータ７４０、電圧コンバータ７５０、静電放電（ＥＳＤ）クランプ回路７６０と７７０を備える。前記インバータ７４０は、第一の信号７１１を受信し、第一の反転信号７４１を出力する。前記第一の反転信号７４１は、前記第一の信号７１１を反転したものである。前記第一の反転信号７４１は、前記第一のシステム電圧ＶＤＤ１と前記第一の接地電圧ＶＳＳ１の間に送信される。
前記電圧コンバータ７５０と前記インバータ７４０は、それぞれ、図６Ａに示す前記電圧コンバータ６５０と前記インバータ６４０と同様である。詳細説明は繰り返さない。
前記ＥＳＤクランプ回路７６０の第一の端子は、それぞれ、前記第一と第二のトランジスタＴ１とＴ２のゲートに接続され、前記ＥＳＤクランプ回路７６０の第二の端子は前記第二の接地電圧ＶＳＳ２に接続される。本実施例では、前記第一のＥＳＤクランプ回路７６０はたとえば、Ｎ型トランジスタを備える。前記Ｎ型トランジスタのドレインは、前記電圧コンバータ７５０の第一の入力端子、すなわち、前記第二のトランジスタＴ１とＴ２のゲートに接続される。前記Ｎ型トランジスタのゲート、ソース、バルクは前記第二の接地電圧ＶＳＳ２に接続される。本技術の通常技法により、前記第一のＥＳＤクランプ回路７６０はダイオードを備える場合があると理解される。図７Ｂは、本発明の別の実施例に基づくレベルシフターを示す概略図である。図７Ｂでは、ダイオードを前記ＥＳＤクランプ回路７６０に使用する。前記ダイオードのカソードは前記電圧コンバータ７５０の第一の入力端子に接続される。前記ダイオードのアノードは、前記第二の接地電圧ＶＳＳ２に接続される。
本実施例では、前記第二のＥＳＤクランプ回路７７０は前記ＥＳＤクランプ回路７６０と同様である。詳細説明は繰り返さない。
図４Ａと図４Ｂに示す電圧コンバータ４５０は他の電圧コンバータ、たとえば図２Ａ、図５Ａ、図６Ａにそれぞれ示す電圧コンバータ２５０、５５０、６５０により置き換えることができることに注意する。
本発明は典型的な実施例に関して記述しているが、これのみに限定されるものではない。添付の請求項は、本技術分野に精通した専門家が本発明の等価物の範囲を逸脱することなく考案できる本発明の変形や実施例を含むように広義に解釈すべきである。
従来技術の混合電圧集積回路の部分的な回路ブロックダイアグラムである。 図１Ａに示すレベルシフター１２０のＥＳＤ経路を示す図面である。 図１Ａに示すレベルシフター１２０の別のＥＳＤ経路を示す図面である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。 本発明の別の実施例に基づくレベルシフターを示す概略図である。
符号の説明
１１０ 内部回路
１１１ 信号
１２０ レベルシフター
１２１ トランジスタ
１２３ トランジスタ
１３０ 内部回路
１３１ 信号
２１０ 内部回路
２１１ 第一の信号
２２０ レベルシフター
２３０ 内部回路
２３１ 第二の信号
２４０ インバータ
２４１ 反転信号
２４２ Ｐ型トランジスタ
２５０ 電圧コンバータ
２６０ クランプ回路
２７０ クランプ回路
３１０ 内部回路
３１１ 第一の信号
３２０ レベルシフター
３３０ 内部回路
３３１ 第二の信号
３４０ インバータ
３４１ 反転信号
３４２ Ｐ型トランジスタ
３４４ Ｎ型トランジスタ
３５０ 電圧コンバータ
３６０ クランプ回路
３７０ クランプ回路
４１０ 内部回路
４１１ 第一の信号
４２０ レベルシフター
４３０ 内部回路
４３１ 第二の信号
４４０ インバータ
４４１ 反転信号
４５０ 電圧コンバータ
４６０ クランプ回路
５１０ 内部回路
５１１ 第一の信号
５２０ レベルシフター
５３０ 内部回路
５３１ 第二の信号
５４０ インバータ
５４１ 反転信号
５５０ 電圧コンバータ
５６０ クランプ回路
５７０ クランプ回路
６１０ 内部回路
６１１ 第一の信号
６２０ レベルシフター
６３０ 内部回路
６３１ 第二の信号
６４０ インバータ
６４１ 反転信号
６５０ 電圧コンバータ
６６０ クランプ回路
６７０ クランプ回路
７１０ 内部回路
７１１ 第一の信号
７２０ レベルシフター
７３０ 内部回路
７３１ 第二の信号
７４０ インバータ
７４１ 反転信号
７５０ 電圧コンバータ
７６０ クランプ回路
７７０ クランプ回路
ＥＳＤ１ 経路
ＥＳＤ２ 経路
Ｔ１ Ｐ型トランジスタ
Ｔ２ Ｎ型トランジスタ
Ｔ３ Ｐ型トランジスタ
Ｔ４ Ｎ型トランジスタ
Ｔ５ Ｐ型トランジスタ
Ｔ６ Ｎ型トランジスタ
ＶＤＤ１ システム電圧
ＶＤＤ２ システム電圧
ＶＳＳ１ 接地電圧
ＶＳＳ２ 接地電圧

Claims (24)

  1. 第一の信号を受信して前記第一の信号のレベルに対応するレベルを有する第二の信号を出力するものであり、前記第一の信号は第一のシステム電圧と第一の接地電圧の間に送信され、前記第二の信号は第二のシステム電圧と第二の接地電圧の間に送信される静電放電（ＥＳＤ）防止用レベルシフターであって、
    前記第一の信号を受信して第一の反転信号を出力するものであり、前記第一の反転信号は前記第一の信号から反転されたものであって前記第一のシステム電圧と前記第一の接地電圧の間に送信されるインバータと、
    電圧コンバータであって、前記電圧コンバータの第一の入力端子が前記第一の反転信号の受信に使用され、前記電圧コンバータの第二の入力端子が前記第一の信号の受信に使用され、前記電圧コンバータの出力端子が前記第二の信号の出力に使用される前記電圧コンバータと、
    第一のＥＳＤクランプ回路であって、前記第一のＥＳＤクランプ回路の第一の端子が前記電圧コンバータの前記第一の入力端子に接続され、前記第一のＥＳＤクランプ回路の第二の端子が前記第二の接地電圧に接続される前記第一のＥＳＤクランプ回路と、
    第二のＥＳＤクランプ回路であって、前記第二のＥＳＤクランプ回路の第一の端子が前記電圧コンバータの前記第二の入力端子に接続され、前記第二のＥＳＤクランプ回路の第二の端子が前記第二の接地電圧に接続される前記第二のＥＳＤクランプ回路とを備えることを特徴とする、静電放電（ＥＳＤ）防止用レベルシフター。
  2. 前記第一のＥＳＤクランプ回路がＮ型トランジスタを備えており、前記Ｎ型トランジスタのドレインが前記電圧コンバータの前記第一の入力端子に接続され、前記Ｎ型トランジスタのゲート、ソース、バルクが前記第二の接地電圧に接続されることを特徴とする、請求項１のＥＳＤ防止用レベルシフター。
  3. 前記第一のＥＳＤクランプ回路がダイオードを備えており、前記ダイオードのカソードが前記電圧コンバータの前記第一の入力端子に接続され、前記ダイオードのアノードが前記第二の接地電圧に接続されていることを特徴とする、請求項１のＥＳＤ防止用レベルシフター。
  4. 前記インバータが、
    Ｐ型トランジスタであって、前記Ｐ型トランジスタのソースが前記第一のシステム電圧に接続され、前記Ｐ型トランジスタのゲートが前記第一の信号の受信に使用され、前記Ｐ型トランジスタのドレインが前記第一の反転信号の送信に使用される前記Ｐ型トランジスタと、
    Ｎ型トランジスタであって、前記Ｎ型トランジスタのゲートが前記第一の信号の受信に使用され、前記Ｎ型トランジスタのドレインが前記Ｐ型トランジスタの前記ドレインに接続され、前記Ｎ型トランジスタのソースが前記第一の接地電圧に接続される前記Ｎ型トランジスタとを備えることを特徴とする、請求項１のＥＳＤ防止用レベルシフター。
  5. 前記電圧コンバータが、
    第一のトランジスタであって、前記第一のトランジスタの第一のドレイン／ソースが前記第二のシステム電圧に接続される前記第一のトランジスタと、
    第二のトランジスタであって、前記第二のトランジスタのゲートが前記第一の反転信号の受信に使用され、前記第二のトランジスタの第一のソース／ドレインが前記第一のトランジスタの第二のソース／ドレインに接続され、前記第二のトランジスタの第二のソース／ドレイン端子が前記第二の接地電圧に接続される前記第二のトランジスタと、
    第三のトランジスタであって、前記第三のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続され、前記第三のトランジスタの第二のソース／ドレインが前記第一のトランジスタの前記ゲートに接続され、前記第三のトランジスタのゲートが前記第一のトランジスタの前記第二のソース／ドレインに接続される前記第三のトランジスタと、
    第四のトランジスタであって、前記第四のトランジスタのゲートが第一の信号の受信に使用され、前記第四のトランジスタの第一のソース／ドレインがその前記第二のソース／ドレインに接続され、前記第四のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続され、前記第四のトランジスタの前記第一のソース／ドレインの信号が前記第二の信号である前記第四のトランジスタとを備えることを特徴とする、請求項１のＥＳＤ防止用レベルシフター。
  6. 前記第一および第三のトランジスタがＰ型トランジスタであり、前記第二および第四のトランジスタがＮ型トランジスタであることを特徴とする、請求項５のＥＳＤ防止用レベルシフター。
  7. 前記電圧コンバータが、
    第一のトランジスタであって、前記第一のトランジスタのゲートが前記反転信号の受信に使用され、前記第一のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続される前記第一のトランジスタと、
    第二のトランジスタであって、前記第二のトランジスタのゲートが前記第一のトランジスタの前記ゲートに接続され、前記第二のトランジスタの第一のソース／ドレインが前記第一のトランジスタの第二のソース／ドレインに接続される前記第二のトランジスタと、
    第三のトランジスタであって、前記第三のトランジスタの第一のソース／ドレインが前記第二のトランジスタの第二のソース／ドレインに接続され、前記第三のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続される前記第三のトランジスタと、
    第四のトランジスタであって、前記第四のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続され、前記第四のトランジスタの第二のソース／ドレインが前記第三のトランジスタのゲートに接続され、前記第四のトランジスタのゲートが前記第一の信号の受信に使用される前記第四のトランジスタと、
    第五のトランジスタであって、前記第五のトランジスタのゲートが前記第四のトランジスタの前記ゲートに接続され、前記第五のトランジスタの第一のソース／ドレインが前記第四のトランジスタの前記第二のソース／ドレインに接続される前記第五のトランジスタと、
    第六のトランジスタであって、前記第六のトランジスタのゲートが前記第一のトランジスタの前記第二のソース／ドレインに接続され、前記第六のトランジスタの第一のソース／ドレインが前記第五のトランジスタの第二のソース／ドレインに接続され、前記第六のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続され、前記第五のトランジスタの前記第一のソース／ドレインの信号が前記第二の信号である前記第六のトランジスタとを備えることを特徴とする、請求項１のＥＳＤ防止用レベルシフター。
  8. 前記第一および第四のトランジスタがＰ型トランジスタであり、第二、第三、第五、第六のトランジスタがＮ型トランジスタであることを特徴とする、請求項７のＥＳＤ防止用レベルシフター。
  9. 第一の信号を受信して前記第一の信号のレベルに対応するレベルを有する第二の信号を出力するものであり、前記第一の信号は第一のシステム電圧と第一の接地電圧の間に送信され、前記第二の信号は第二のシステム電圧と第二の接地電圧の間に送信される静電放電（ＥＳＤ）防止用レベルシフターであって、
    前記第一の信号を受信して第一の反転信号を出力するものであり、前記第一の反転信号は前記第一の信号から反転されたものであって前記第一のシステム電圧と前記第一の接地電圧の間に送信されるインバータと、
    電圧コンバータであって、前記電圧コンバータの第一の入力端子が前記第一の反転信号の受信に使用され、前記電圧コンバータの第二の入力端子が前記第一の信号の受信に使用され、前記電圧コンバータの出力端子が前記第二の信号の出力に使用される前記電圧コンバータと、
    第一のＥＳＤクランプ回路であって、前記第一のＥＳＤクランプ回路の第一の端子が前記電圧コンバータの前記第二のシステム電圧に接続され、前記第一のＥＳＤクランプ回路の第二の端子が前記電圧コンバータの前記第一の入力端子に接続される前記第一のＥＳＤクランプ回路と、
    第二のＥＳＤクランプ回路であって、前記第二のＥＳＤクランプ回路の第一の端子が前記電圧コンバータの前記第二のシステム電圧に接続され、前記第二のＥＳＤクランプ回路の第二の端子が前記電圧コンバータの前記第二の入力端子に接続される前記第二のＥＳＤクランプ回路とを備えることを特徴とする、静電放電（ＥＳＤ）防止用レベルシフター。
  10. 前記第一のＥＳＤクランプ回路がＰ型トランジスタを備えており、前記Ｐ型トランジスタのドレインが前記電圧コンバータの前記第一の入力端子に接続され、前記Ｐ型トランジスタのゲート、ソース、バルクが前記第二のシステム電圧に接続されることを特徴とする、請求項９のＥＳＤ防止用レベルシフター。
  11. 前記第一のＥＳＤクランプ回路がダイオードを備えており、前記ダイオードのアノードが前記電圧コンバータの前記第一の入力端子に接続され、前記ダイオードのカソードが前記第二のシステム電圧に接続されていることを特徴とする、請求項９のＥＳＤ防止用レベルシフター。
  12. 前記インバータが、
    Ｐ型トランジスタであって、前記Ｐ型トランジスタのソースが前記第一のシステム電圧に接続され、前記Ｐ型トランジスタのゲートが前記第一の信号の受信に使用され、前記Ｐ型トランジスタのドレインが前記第一の反転信号の送信に使用される前記Ｐ型トランジスタと、
    Ｎ型トランジスタであって、前記Ｎ型トランジスタのゲートが前記第一の信号の受信に使用され、前記Ｎ型トランジスタのドレインが前記Ｐ型トランジスタの前記ドレインに接続され、前記Ｎ型トランジスタのソースが前記第一の接地電圧に接続される前記Ｎ型トランジスタとを備えることを特徴とする、請求項９のＥＳＤ防止用レベルシフター。
  13. 前記電圧コンバータが、
    第一のトランジスタであって、前記第一のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続される前記第一のトランジスタと、
    第二のトランジスタであって、前記第二のトランジスタのゲートが前記第一の反転信号の受信に使用され、前記第二のトランジスタの第一のソース／ドレインが前記第一のトランジスタの第二のソース／ドレインに接続される前記第二のトランジスタと、
    第三のトランジスタであって、前記第三のトランジスタのゲートが前記第一の反転信号の受信に使用され、前記第三のトランジスタの第一のソース／ドレインが前記第二のトランジスタの第二のソース／ドレインに接続され、前記第三のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続される前記第三のトランジスタと、
    第四のトランジスタであって、前記第四のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続され、前記第四のトランジスタのゲートが前記第二のトランジスタの前記第二のソース／ドレインに接続される前記第四のトランジスタと、
    第五のトランジスタであって、前記第五のトランジスタのゲートが前記第一の信号の受信に使用され、前記第五のトランジスタの第一のソース／ドレインが前記第四のトランジスタの前記第二のソース／ドレインに接続され、前記第五のトランジスタの第二のソース／ドレインが前記第一のトランジスタのゲートに接続される前記第五のトランジスタと、
    第六のトランジスタであって、前記第六のトランジスタのゲートが前記第一の信号の受信に使用され、前記第六のトランジスタの第一のソース／ドレインが前記第五のトランジスタの前記第二のソース／ドレインに接続され、前記第六のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続され、前記第六のトランジスタの第一のソース／ドレインの信号が前記第二の信号である前記第六のトランジスタとを備えることを特徴とする、請求項９のＥＳＤ防止用レベルシフター。
  14. 前記第一、第二、第四、第五のトランジスタがＰ型トランジスタであり、第三、第六のトランジスタがＮ型トランジスタであることを特徴とする、請求項１３のＥＳＤ防止用レベルシフター。
  15. 前記電圧コンバータが、
    第一のトランジスタであって、前記第一のトランジスタの第一のドレイン／ソースが前記第二のシステム電圧に接続され、前記第一のトランジスタのゲートが前記第一の反転信号の受信に使用される第一のトランジスタと、
    第二のトランジスタであって、前記第二のトランジスタの第一のソース／ドレインが前記第一のトランジスタの第二のソース／ドレインに接続され、前記第二のトランジスタの第二のソース／ドレイン端子が前記第二の接地電圧に接続される前記第二のトランジスタと、
    第三のトランジスタであって、前記第三のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続され、前記第三のトランジスタの第二のソース／ドレインが前記第二のトランジスタの前記ゲートに接続され、前記第三のトランジスタのゲートが前記第一の信号の受信に使用される前記第三のトランジスタと、
    第四のトランジスタであって、前記第四のトランジスタのゲートが前記第一のトランジスタの前記第二のソース／ドレインに接続され、前記第四のトランジスタの第一のソース／ドレインが前記第三のトランジスタの前記第二のソース／ドレインに接続され、前記第四のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続され、前記第四のトランジスタの前記第一のソース／ドレインの信号が前記第二の信号である前記第四のトランジスタとを備えることを特徴とする、請求項９のＥＳＤ防止用レベルシフター。
  16. 前記第一、第三のトランジスタがＰ型トランジスタであり、第二、第四のトランジスタがＮ型トランジスタであることを特徴とする、請求項１５のＥＳＤ防止用レベルシフター。
  17. 前記電圧コンバータが、
    第一のトランジスタであって、前記第一のトランジスタのゲートが前記第一の反転信号の受信に使用され、前記第一のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続される前記第一のトランジスタと、
    第二のトランジスタであって、前記第二のトランジスタのゲートが前記第一のトランジスタの前記ゲートに接続され、前記第二のトランジスタの第一のソース／ドレインが前記第一のトランジスタの第二のソース／ドレインに接続される前記第二のトランジスタと、
    第三のトランジスタであって、前記第三のトランジスタの第一のソース／ドレインが前記第二のトランジスタの第二のソース／ドレインに接続され、前記第三のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続される前記第三のトランジスタと、
    第四のトランジスタであって、前記第四のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続され、前記第四のトランジスタの第二のソース／ドレインが前記第三のトランジスタのゲートに接続され、前記第四のトランジスタのゲートが前記第一の信号の受信に使用される前記第四のトランジスタと、
    第五のトランジスタであって、前記第五のトランジスタのゲートが前記第四のトランジスタの前記ゲートに接続され、前記第五のトランジスタの第一のソース／ドレインが前記第四のトランジスタの前記第二のソース／ドレインに接続される前記第五のトランジスタと、
    第六のトランジスタであって、前記第六のトランジスタのゲートが前記第一のトランジスタの前記第二のソース／ドレインに接続され、前記第六のトランジスタの第一のソース／ドレインが前記第五のトランジスタの第二のソース／ドレインに接続され、前記第六のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続され、前記第五のトランジスタの前記第一のソース／ドレインの信号が前記第二の信号である前記第六のトランジスタとを備えることを特徴とする、請求項９のＥＳＤ防止用レベルシフター。
  18. 前記第一および第四のトランジスタがＰ型トランジスタであり、第二、第三、第五、第六のトランジスタがＮ型トランジスタであることを特徴とする、請求項１７のＥＳＤ防止用レベルシフター。
  19. 第一の信号を受信して前記第一の信号のレベルに対応するレベルを有する第二の信号を出力するものであり、前記第一の信号は第一のシステム電圧と第一の接地電圧の間に送信され、前記第二の信号は第二のシステム電圧と第二の接地電圧の間に送信される静電放電（ＥＳＤ）防止用レベルシフターであって、
    前記第一の信号を受信して第一の反転信号を出力するものであり、前記第一の反転信号は前記第一の信号から反転されたものであって前記第一のシステム電圧と前記第一の接地電圧の間に送信されるインバータと、
    電圧コンバータであって、前記電圧コンバータの第一の入力端子が前記第一の反転信号の受信に使用され、前記電圧コンバータの第二の入力端子が前記第一の信号の受信に使用され、前記電圧コンバータの出力端子が前記第二の信号の出力に使用される前記電圧コンバータと、
    ＥＳＤクランプ回路であって、前記ＥＳＤクランプ回路の第一の端子が前記第二のシステム電圧に接続され、前記ＥＳＤクランプ回路の第二の端子が前記第一の接地電圧に接続される前記ＥＳＤクランプ回路とを備えることを特徴とする、静電放電（ＥＳＤ）防止用レベルシフター。
  20. 前記第一のＥＳＤクランプ回路はトランジスタを備え、前記トランジスタのコレクタが前記第二のシステム電圧に接続され、前記トランジスタのエミッターとベースが前記第一の接地電圧に接続されることを特徴とする、請求項１９のＥＳＤ防止用レベルシフター。
  21. 前記ＥＳＤクランプ回路はダイオードを備え、前記ダイオードのアノードは前記第一の接地電圧に接続され、前記ダイオードのカソードは前記第二のシステム電圧に接続されることを特徴とする、請求項１９のＥＳＤ防止用レベルシフター。
  22. 前記インバータが、
    Ｐ型トランジスタであって、前記Ｐ型トランジスタのソースが前記第一のシステム電圧に接続され、前記Ｐ型トランジスタのゲートが前記第一の信号の受信に使用され、前記Ｐ型トランジスタのドレインが前記第一の反転信号の送信に使用される前記Ｐ型トランジスタと、
    Ｎ型トランジスタであって、前記Ｎ型トランジスタのゲートが前記第一の信号の受信に使用され、前記Ｎ型トランジスタのドレインが前記Ｐ型トランジスタの前記ドレインに接続され、前記Ｎ型トランジスタのソースが前記第一の接地電圧に接続される前記Ｎ型トランジスタとを備えることを特徴とする、請求項１９のＥＳＤ防止用レベルシフター。
  23. 前記電圧コンバータが、
    第一のトランジスタであって、前記第一のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続される前記第一のトランジスタと、
    第二のトランジスタであって、前記第二のトランジスタのゲートが前記第一の反転信号の受信に使用され、前記第二のトランジスタの第一のソース／ドレインが前記第一のトランジスタの第二のソース／ドレインに接続される前記第二のトランジスタと、
    第三のトランジスタであって、前記第三のトランジスタのゲートが前記第一の反転信号の受信に使用され、前記第三のトランジスタの第一のソース／ドレインが前記第二のトランジスタの第二のソース／ドレインに接続され、前記第三のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続される前記第三のトランジスタと、
    第四のトランジスタであって、前記第四のトランジスタの第一のソース／ドレインが前記第二のシステム電圧に接続され、前記第四のトランジスタのゲートが前記第二のトランジスタの前記第二のソース／ドレインに接続される前記第四のトランジスタと、
    第五のトランジスタであって、前記第五のトランジスタのゲートが前記第一の信号の受信に使用され、前記第五のトランジスタの第一のソース／ドレインが前記第四のトランジスタの前記第二のソース／ドレインに接続され、前記第五のトランジスタの第二のソース／ドレインが前記第一のトランジスタのゲートに接続される前記第五のトランジスタと、
    第六のトランジスタであって、前記第六のトランジスタのゲートが前記第一の信号の受信に使用され、前記第六のトランジスタの第一のソース／ドレインが前記第五のトランジスタの前記第二のソース／ドレインに接続され、前記第六のトランジスタの第二のソース／ドレインが前記第二の接地電圧に接続され、前記第六のトランジスタの第一のソース／ドレインの信号が前記第二の信号である前記第六のトランジスタとを備えることを特徴とする、請求項１９のＥＳＤ防止用レベルシフター。
  24. 前記第一、第二、第四、第五のトランジスタがＰ型トランジスタであり、第三、第六のトランジスタがＮ型トランジスタであることを特徴とする、請求項２３のＥＳＤ防止用レベルシフター。
JP2004312565A 2004-06-24 2004-10-27 Ｅｓｄ防止用レベルシフター Pending JP2006014263A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093118236A TWI234266B (en) 2004-06-24 2004-06-24 Level shifter circuits for ESD protection

Publications (1)

Publication Number Publication Date
JP2006014263A true JP2006014263A (ja) 2006-01-12

Family

ID=35505408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312565A Pending JP2006014263A (ja) 2004-06-24 2004-10-27 Ｅｓｄ防止用レベルシフター

Country Status (4)

Country Link
US (1) US20050286187A1 (ja)
JP (1) JP2006014263A (ja)
KR (1) KR20050123037A (ja)
TW (1) TWI234266B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249606B2 (en) 2015-06-19 2019-04-02 Socionext Inc. Semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076354A1 (en) * 2004-02-07 2005-08-18 Samsung Electronics Co., Ltd. Buffer circuit having electrostatic discharge protection
DE102004052093B4 (de) * 2004-10-26 2010-08-12 Micronas Gmbh Schaltungsanordung mit Schutz gegen elektrostatische Zerstörung
TWI278093B (en) * 2005-07-15 2007-04-01 Novatek Microelectronics Corp Level shifter ESD protection circuit with power-on-sequence consideration
TW200816878A (en) * 2006-09-27 2008-04-01 Silicon Motion Inc Electrostatic discharge (ESD) protection device
DE102008056130A1 (de) * 2008-11-06 2010-05-12 Micronas Gmbh Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung
US8645606B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Upbound input/output expansion request and response processing in a PCIe architecture
US8417911B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Associating input/output device requests with memory associated with a logical partition
US8656228B2 (en) 2010-06-23 2014-02-18 International Business Machines Corporation Memory error isolation and recovery in a multiprocessor computer system
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
US8416834B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Spread spectrum wireless communication code for data center environments
US8645767B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Scalable I/O adapter function level error detection, isolation, and reporting
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8683108B2 (en) 2010-06-23 2014-03-25 International Business Machines Corporation Connected input/output hub management
US8671287B2 (en) 2010-06-23 2014-03-11 International Business Machines Corporation Redundant power supply configuration for a data center
US20110317351A1 (en) * 2010-06-23 2011-12-29 International Business Machines Corporation Server drawer
US9154133B2 (en) * 2011-09-28 2015-10-06 Texas Instruments Incorporated ESD robust level shifter
US8767360B2 (en) 2012-05-29 2014-07-01 Globalfoundries Singapore Pte. Ltd. ESD protection device for circuits with multiple power domains
CN107123977B (zh) 2016-02-24 2019-04-19 比亚迪股份有限公司 晶体管的驱动电路
US11799482B2 (en) * 2020-06-29 2023-10-24 SK Hynix Inc. Interface circuit and semiconductor output circuit device
CN112073048B (zh) * 2020-09-02 2022-11-04 敦泰电子（深圳）有限公司 电平移位电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848238A (en) * 1970-07-13 1974-11-12 Intersil Inc Double junction read only memory
JP3720999B2 (ja) * 1999-02-18 2005-11-30 沖電気工業株式会社 入力保護回路
US6608744B1 (en) * 1999-11-02 2003-08-19 Oki Electric Industry Co., Ltd. SOI CMOS input protection circuit with open-drain configuration
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
JP3848263B2 (ja) * 2003-01-15 2006-11-22 沖電気工業株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249606B2 (en) 2015-06-19 2019-04-02 Socionext Inc. Semiconductor device
US11348914B2 (en) 2015-06-19 2022-05-31 Socionext Inc. Semiconductor device

Also Published As

Publication number Publication date
US20050286187A1 (en) 2005-12-29
TW200601542A (en) 2006-01-01
TWI234266B (en) 2005-06-11
KR20050123037A (ko) 2005-12-29

Similar Documents

Publication Publication Date Title
JP2006014263A (ja) Ｅｓｄ防止用レベルシフター
JP5156187B2 (ja) レベルシフタｅｓｄプロテクション回路
US7248075B2 (en) Level shifter with low leakage current
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
US7317335B2 (en) Level shifter with low leakage current
JP2006302971A (ja) 電源クランプ回路及び半導体装置
US7683728B2 (en) Oscillation circuit
US20060268478A1 (en) Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit
JP2006100606A (ja) 半導体装置
US8169250B2 (en) Signal level conversion circuit
JP2008205772A (ja) Ｉ／ｏ回路
US20090207539A1 (en) I/o circuit
US6686773B1 (en) Reducing short circuit power in CMOS inverter circuits
US6018252A (en) Dual-power type integrated circuit
US6023183A (en) Voltage conversion circuit and method
US7057867B1 (en) Electrostatic discharge (ESD) protection clamp circuitry
US10601405B2 (en) Buffer circuit
JP4114751B2 (ja) 半導体装置
KR100885375B1 (ko) 정전기 방지 회로를 포함하는 반도체 소자
KR102092964B1 (ko) 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
JP3052433B2 (ja) レベルシフト回路
JP2001044819A (ja) 高電圧出力インバーター
JP3489512B2 (ja) ラッチアップ防止回路
JP3693049B2 (ja) 半導体集積回路
US6731156B1 (en) High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070620