JPH10335947A - 高周波増幅回路を有する半導体集積回路装置 - Google Patents
高周波増幅回路を有する半導体集積回路装置Info
- Publication number
- JPH10335947A JPH10335947A JP9141627A JP14162797A JPH10335947A JP H10335947 A JPH10335947 A JP H10335947A JP 9141627 A JP9141627 A JP 9141627A JP 14162797 A JP14162797 A JP 14162797A JP H10335947 A JPH10335947 A JP H10335947A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- frequency amplifier
- amplifier circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波増幅回路の高周波特性を劣化せず、高
周波増幅回路のサージ耐量を上げた高周波増幅回路を有
する半導体集積回路装置を得ること。 【解決手段】 高周波増幅トランジスタ５のゲートに、
バイアス回路３１から適切なゲートバイアス電圧と、入
力端子７から入力信号を与えて、出力信号をドレイン側
に設けた出力端子８から取り出す構成の高周波増幅回路
を有する半導体集積回路装置において、上記高周波増幅
トランジスタのゲートとＧＮＤ間にサージ保護回路３２
ａとしてスイッチングトランジスタ６と、この高周波増
幅回路の電源とＧＮＤ間に順方向の複数個のダイオード
１３〜１７と抵抗素子２６の直列回路とを設け、上記出
力端子に印加されたサージ電圧を検知して上記スイッチ
ングトランジスタをオン状態とし、上記高周波増幅トラ
ンジスタをオフ状態とするゲート電圧を与えるよう構成
したサージ保護回路を備えたことを特徴とする。
周波増幅回路のサージ耐量を上げた高周波増幅回路を有
する半導体集積回路装置を得ること。 【解決手段】 高周波増幅トランジスタ５のゲートに、
バイアス回路３１から適切なゲートバイアス電圧と、入
力端子７から入力信号を与えて、出力信号をドレイン側
に設けた出力端子８から取り出す構成の高周波増幅回路
を有する半導体集積回路装置において、上記高周波増幅
トランジスタのゲートとＧＮＤ間にサージ保護回路３２
ａとしてスイッチングトランジスタ６と、この高周波増
幅回路の電源とＧＮＤ間に順方向の複数個のダイオード
１３〜１７と抵抗素子２６の直列回路とを設け、上記出
力端子に印加されたサージ電圧を検知して上記スイッチ
ングトランジスタをオン状態とし、上記高周波増幅トラ
ンジスタをオフ状態とするゲート電圧を与えるよう構成
したサージ保護回路を備えたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波増幅回路
を有する半導体集積回路装置に関し、特に高周波増幅回
路のサージ保護回路の性能向上に関する。
を有する半導体集積回路装置に関し、特に高周波増幅回
路のサージ保護回路の性能向上に関する。
【０００２】
【従来の技術】図２は、例えば従来の高周波増幅回路を
有する半導体集積回路装置の回路図である。この高周波
増幅回路を有する半導体集積回路装置は、高周波増幅ト
ランジスタ５のゲートに、バイアス回路３１から適切な
ゲートのバイアス電圧と、入力端子７から入力信号を与
えて、出力信号をドレイン側に設けた出力端子８から取
り出す構成の高周波増幅回路を有する半導体集積回路装
置である。この高周波増幅回路３０の出力側に設けられ
ているサージ保護回路３２ｂについて説明する。この高
周波増幅回路の出力端子８（ピン）にサージが印加され
た場合、対ＧＮＤに逆方向接続のダイオード２で、アバ
ランシェブレークダウンさせることによりＧＮＤにサー
ジを抜くか、もしくは対電源に逆方向接続のダイオード
１で、電源側にサージを抜き電源につながっている他の
素子によりサージを分散吸収するようになっている。
有する半導体集積回路装置の回路図である。この高周波
増幅回路を有する半導体集積回路装置は、高周波増幅ト
ランジスタ５のゲートに、バイアス回路３１から適切な
ゲートのバイアス電圧と、入力端子７から入力信号を与
えて、出力信号をドレイン側に設けた出力端子８から取
り出す構成の高周波増幅回路を有する半導体集積回路装
置である。この高周波増幅回路３０の出力側に設けられ
ているサージ保護回路３２ｂについて説明する。この高
周波増幅回路の出力端子８（ピン）にサージが印加され
た場合、対ＧＮＤに逆方向接続のダイオード２で、アバ
ランシェブレークダウンさせることによりＧＮＤにサー
ジを抜くか、もしくは対電源に逆方向接続のダイオード
１で、電源側にサージを抜き電源につながっている他の
素子によりサージを分散吸収するようになっている。
【０００３】後者の場合、サージがダイオード１を介し
て電源ラインの電位を持ち上げ、ｎＭＯＳトランジスタ
５（高周波増幅トランジスタ）のゲートの電圧を持ち上
げる場合がある。つまり、図３のバイアス回路３１の抵
抗素子２，ｎｐｎトランジスタ２，ｎＭＯＳトランジス
タ４のインピーダンス分割によるｎＭＯＳトランジスタ
４の一端の電位が上記ｎＭＯＳトランジスタ５（高周波
増幅トランジスタ）のスレショルド電圧を越えると、こ
のｎＭＯＳトランジスタ５（高周波増幅トランジスタ）
はオン状態になり、大きな電流がドレイン，ソース間に
流れ、熱破壊が生ずる。このような高周波増幅回路のサ
ージ耐量をさらに上げるには、当該高周波増幅回路の高
周波増幅トランジスタのドレイン，出力端子間に抵抗素
子を設ける、もしくは高周波増幅トランジスタのゲート
幅を大きくとるなども考えられるが、これらは本来の高
周波増幅回路の高周波特性の低下要因となるという課題
があった。
て電源ラインの電位を持ち上げ、ｎＭＯＳトランジスタ
５（高周波増幅トランジスタ）のゲートの電圧を持ち上
げる場合がある。つまり、図３のバイアス回路３１の抵
抗素子２，ｎｐｎトランジスタ２，ｎＭＯＳトランジス
タ４のインピーダンス分割によるｎＭＯＳトランジスタ
４の一端の電位が上記ｎＭＯＳトランジスタ５（高周波
増幅トランジスタ）のスレショルド電圧を越えると、こ
のｎＭＯＳトランジスタ５（高周波増幅トランジスタ）
はオン状態になり、大きな電流がドレイン，ソース間に
流れ、熱破壊が生ずる。このような高周波増幅回路のサ
ージ耐量をさらに上げるには、当該高周波増幅回路の高
周波増幅トランジスタのドレイン，出力端子間に抵抗素
子を設ける、もしくは高周波増幅トランジスタのゲート
幅を大きくとるなども考えられるが、これらは本来の高
周波増幅回路の高周波特性の低下要因となるという課題
があった。
【０００４】
【発明が解決しようとする課題】従来の高周波増幅回路
を有する半導体集積回路装置は、以上のように構成さ
れ、高周波増幅回路のサージ耐量を上げるには、当該高
周波増幅回路の高周波増幅トランジスタのドレイン，出
力端子間に抵抗素子を設ける、もしくは高周波増幅トラ
ンジスタのゲート幅を大きくとるなども考えられるが、
これらは本来の高周波増幅回路の高周波特性の低下要因
となるという課題があった。
を有する半導体集積回路装置は、以上のように構成さ
れ、高周波増幅回路のサージ耐量を上げるには、当該高
周波増幅回路の高周波増幅トランジスタのドレイン，出
力端子間に抵抗素子を設ける、もしくは高周波増幅トラ
ンジスタのゲート幅を大きくとるなども考えられるが、
これらは本来の高周波増幅回路の高周波特性の低下要因
となるという課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、高周波増幅回路の高周波特性を劣
化せず、高周波増幅回路のサージ耐量を上げた高周波増
幅回路を有する半導体集積回路装置を得ることを目的と
する。
めになされたもので、高周波増幅回路の高周波特性を劣
化せず、高周波増幅回路のサージ耐量を上げた高周波増
幅回路を有する半導体集積回路装置を得ることを目的と
する。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、高周波増幅トランジスタのゲート
に、バイアス回路から適切なゲートバイアス電圧と、入
力端子から入力信号を与えて、出力信号をドレイン側に
設けた出力端子から取り出す構成の高周波増幅回路を有
する半導体集積回路装置において、上記高周波増幅トラ
ンジスタのゲートとＧＮＤ間にサージ保護回路としてス
イッチングトランジスタと、この高周波増幅回路の電源
とＧＮＤ間に順方向の複数個のダイオードと抵抗素子の
直列回路とを設け、上記出力端子に印加されたサージ電
圧を検知して上記スイッチングトランジスタをオン状態
とし、上記高周波増幅トランジスタをオフ状態とするゲ
ート電圧を与えるよう構成したサージ保護回路を備えた
ことを特徴とする。
めに、この発明は、高周波増幅トランジスタのゲート
に、バイアス回路から適切なゲートバイアス電圧と、入
力端子から入力信号を与えて、出力信号をドレイン側に
設けた出力端子から取り出す構成の高周波増幅回路を有
する半導体集積回路装置において、上記高周波増幅トラ
ンジスタのゲートとＧＮＤ間にサージ保護回路としてス
イッチングトランジスタと、この高周波増幅回路の電源
とＧＮＤ間に順方向の複数個のダイオードと抵抗素子の
直列回路とを設け、上記出力端子に印加されたサージ電
圧を検知して上記スイッチングトランジスタをオン状態
とし、上記高周波増幅トランジスタをオフ状態とするゲ
ート電圧を与えるよう構成したサージ保護回路を備えた
ことを特徴とする。
【０００７】
実施の形態１．図１はこの発明の高周波増幅回路を有す
る半導体集積回路装置の実施の形態２を示す回路図であ
る。図１において、１，２，３はｐｎｐトランジスタ、
４，５，６はｎＭＯＳトランジスタ、７は高周波増幅回
路の入力端子、８は高周波増幅回路の出力端子、１１〜
１７はダイオード、２１〜２６は抵抗素子であり、３０
は高周波増幅回路、３１はバイアス回路、３２ａ，３２
ｂはサージ保護回路である。
る半導体集積回路装置の実施の形態２を示す回路図であ
る。図１において、１，２，３はｐｎｐトランジスタ、
４，５，６はｎＭＯＳトランジスタ、７は高周波増幅回
路の入力端子、８は高周波増幅回路の出力端子、１１〜
１７はダイオード、２１〜２６は抵抗素子であり、３０
は高周波増幅回路、３１はバイアス回路、３２ａ，３２
ｂはサージ保護回路である。
【０００８】次に図１の動作について説明する。先ず、
この半導体集積回路装置を構成する高周波増幅回路３０
とそのバイアス回路３１の構成と動作については従来と
同様である。
この半導体集積回路装置を構成する高周波増幅回路３０
とそのバイアス回路３１の構成と動作については従来と
同様である。
【０００９】ここで、当該高周波増幅回路に新たに設け
たサージ保護回路３２ａの構成とその動作について説明
する。この高周波増幅トランジスタのバイアス回路は、
高周波増幅トランジスタ５のゲートとＧＮＤの間にサー
ジ保護回路としてスイッチングトランジスタであるｎＭ
ＯＳトランジスタ６を設けるとともに、当該高周波増幅
回路の電源ＶCCとＧＮＤ間に、複数個のダイオード１３
〜１７を順方向に直列接続し、さらに抵抗素子２６を直
列接続した直列回路を設け、上記抵抗素子２６の一端か
ら得る電源電圧分割比を上記スイッチングトランジスタ
であるｎＭＯＳトランジスタ６のゲートに接続した構成
をもつ。
たサージ保護回路３２ａの構成とその動作について説明
する。この高周波増幅トランジスタのバイアス回路は、
高周波増幅トランジスタ５のゲートとＧＮＤの間にサー
ジ保護回路としてスイッチングトランジスタであるｎＭ
ＯＳトランジスタ６を設けるとともに、当該高周波増幅
回路の電源ＶCCとＧＮＤ間に、複数個のダイオード１３
〜１７を順方向に直列接続し、さらに抵抗素子２６を直
列接続した直列回路を設け、上記抵抗素子２６の一端か
ら得る電源電圧分割比を上記スイッチングトランジスタ
であるｎＭＯＳトランジスタ６のゲートに接続した構成
をもつ。
【００１０】ここで、高周波増幅回路の正常動作時に
は、上記スイッチングトランジスタであるｎＭＯＳトラ
ンジスタ６のゲート電位はスレショルド電圧より低い値
に設定してあるため、スイッチングトランジスタである
ｎＭＯＳトランジスタ６はオフ状態にあり、高周波増幅
回路の高周波増幅トランジスタの動作にサージ保護回路
３２ａは何等影響を与えていない。いま、高周波増幅回
路の出力端子８にサージ電圧が印加され、電源ＶCCライ
ンの電位がもち上げられると、ダイオード１３〜１７、
抵抗素子２６の直列回路に電流が流れ、上記抵抗素子２
６の一端（図示のａ点）の電位、つまりスイッチングト
ランジスタであるｎＭＯＳトランジスタ６のゲート電位
がスレショルド電圧を越えて、ｎＭＯＳトランジスタ６
はオン状態になる。このため、ｎＭＯＳトランジスタ５
（高周波増幅トランジスタ）のゲート電位はＬＯＷレベ
ルとなり、ｎＭＯＳトランジスタ５はオフ状態となる。
つまり、サージ電圧が高周波増幅回路の出力端子８に印
加され電源ＶCCラインの電位がもち上げられる瞬間にｎ
ＭＯＳトランジスタ５（高周波増幅トランジスタ）はオ
フ状態となるため、熱破壊が避けられ保護される。
は、上記スイッチングトランジスタであるｎＭＯＳトラ
ンジスタ６のゲート電位はスレショルド電圧より低い値
に設定してあるため、スイッチングトランジスタである
ｎＭＯＳトランジスタ６はオフ状態にあり、高周波増幅
回路の高周波増幅トランジスタの動作にサージ保護回路
３２ａは何等影響を与えていない。いま、高周波増幅回
路の出力端子８にサージ電圧が印加され、電源ＶCCライ
ンの電位がもち上げられると、ダイオード１３〜１７、
抵抗素子２６の直列回路に電流が流れ、上記抵抗素子２
６の一端（図示のａ点）の電位、つまりスイッチングト
ランジスタであるｎＭＯＳトランジスタ６のゲート電位
がスレショルド電圧を越えて、ｎＭＯＳトランジスタ６
はオン状態になる。このため、ｎＭＯＳトランジスタ５
（高周波増幅トランジスタ）のゲート電位はＬＯＷレベ
ルとなり、ｎＭＯＳトランジスタ５はオフ状態となる。
つまり、サージ電圧が高周波増幅回路の出力端子８に印
加され電源ＶCCラインの電位がもち上げられる瞬間にｎ
ＭＯＳトランジスタ５（高周波増幅トランジスタ）はオ
フ状態となるため、熱破壊が避けられ保護される。
【００１１】ここに示した実施の形態１のサージ保護回
路３２ａは不要な電流消費が著しく小さいという特徴が
ある。即ち、高周波増幅回路の電源ＶCCを３．０Ｖとし
て、ダイオード１３〜１７，抵抗素子２６の直列回路に
電流が流れたとしても、各ダイオードのＶbeを０．８Ｖ
程度として、不要な電流消費は数μＡ程度に抑えられ
る。
路３２ａは不要な電流消費が著しく小さいという特徴が
ある。即ち、高周波増幅回路の電源ＶCCを３．０Ｖとし
て、ダイオード１３〜１７，抵抗素子２６の直列回路に
電流が流れたとしても、各ダイオードのＶbeを０．８Ｖ
程度として、不要な電流消費は数μＡ程度に抑えられ
る。
【００１２】さらに、スイッチングトランジスタである
ｎＭＯＳトランジスタ６のゲート幅を大きくし、オン抵
抗を小さくすることにより、ｎＭＯＳトランジスタ５
（高周波増幅トランジスタ）をオフ状態として熱破壊を
避ける保護効果をさらに向上させることができる。
ｎＭＯＳトランジスタ６のゲート幅を大きくし、オン抵
抗を小さくすることにより、ｎＭＯＳトランジスタ５
（高周波増幅トランジスタ）をオフ状態として熱破壊を
避ける保護効果をさらに向上させることができる。
【００１３】
【発明の効果】以上のようにこの発明によれば、高周波
増幅トランジスタのゲートとＧＮＤ間にサージ保護回路
としてスイッチングトランジスタと、この高周波増幅回
路の電源とＧＮＤ間に順方向の複数個のダイオードと抵
抗素子の直列回路とを設け、上記出力端子に印加された
サージ電圧を検知して上記スイッチングトランジスタを
オン状態とし、上記高周波増幅トランジスタをオフ状態
とするゲート電圧を与えるよう構成したので、上記サー
ジ電圧により当該高周波増幅回路の電源が持上げられた
ときも、上記高周波増幅トランジスタを熱破壊から保護
することができ、高周波増幅回路の高周波特性を劣化せ
ず、高周波増幅回路のサージ耐量を上げた高周波増幅回
路を有する半導体集積回路装置を得ることができる。
増幅トランジスタのゲートとＧＮＤ間にサージ保護回路
としてスイッチングトランジスタと、この高周波増幅回
路の電源とＧＮＤ間に順方向の複数個のダイオードと抵
抗素子の直列回路とを設け、上記出力端子に印加された
サージ電圧を検知して上記スイッチングトランジスタを
オン状態とし、上記高周波増幅トランジスタをオフ状態
とするゲート電圧を与えるよう構成したので、上記サー
ジ電圧により当該高周波増幅回路の電源が持上げられた
ときも、上記高周波増幅トランジスタを熱破壊から保護
することができ、高周波増幅回路の高周波特性を劣化せ
ず、高周波増幅回路のサージ耐量を上げた高周波増幅回
路を有する半導体集積回路装置を得ることができる。
【図１】 この発明の実施の形態１を示す回路図であ
る。
る。
【図２】 従来の高周波増幅回路を有する半導体集積回
路装置を示す回路図である。
路装置を示す回路図である。
１，２，３ ｐｎｐトランジスタ、４，５，６ ｎＭＯ
Ｓトランジスタ、７入力端子、８ 出力端子、１１〜１
７ ダイオード、２１〜２６ 抵抗素子、３０ 高周波
増幅回路、３１ バイアス回路、３２ａ，３２ｂ サー
ジ保護回路。
Ｓトランジスタ、７入力端子、８ 出力端子、１１〜１
７ ダイオード、２１〜２６ 抵抗素子、３０ 高周波
増幅回路、３１ バイアス回路、３２ａ，３２ｂ サー
ジ保護回路。
Claims (1)
- 【請求項１】 高周波増幅トランジスタのゲートに、バ
イアス回路から適切なゲートバイアス電圧と、入力端子
から入力信号を与えて、出力信号をドレイン側に設けた
出力端子から取り出す構成の高周波増幅回路を有する半
導体集積回路装置において、 上記高周波増幅トランジスタのゲートとＧＮＤ間にサー
ジ保護回路としてスイッチングトランジスタと、この高
周波増幅回路の電源とＧＮＤ間に順方向の複数個のダイ
オードと抵抗素子の直列回路とを設け、上記出力端子に
印加されたサージ電圧を検知して上記スイッチングトラ
ンジスタをオン状態とし、上記高周波増幅トランジスタ
をオフ状態とするゲート電圧を与えるよう構成したサー
ジ保護回路を備えたことを特徴とする高周波増幅回路を
有する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141627A JPH10335947A (ja) | 1997-05-30 | 1997-05-30 | 高周波増幅回路を有する半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141627A JPH10335947A (ja) | 1997-05-30 | 1997-05-30 | 高周波増幅回路を有する半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335947A true JPH10335947A (ja) | 1998-12-18 |
Family
ID=15296446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9141627A Pending JPH10335947A (ja) | 1997-05-30 | 1997-05-30 | 高周波増幅回路を有する半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335947A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344704A (ja) * | 2005-06-08 | 2006-12-21 | New Japan Radio Co Ltd | 半導体集積回路 |
| JP2008294977A (ja) * | 2007-05-28 | 2008-12-04 | Panasonic Corp | 高周波電力増幅器 |
| JP2013098260A (ja) * | 2011-10-28 | 2013-05-20 | Toshiba Corp | 集積回路 |
-
1997
- 1997-05-30 JP JP9141627A patent/JPH10335947A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344704A (ja) * | 2005-06-08 | 2006-12-21 | New Japan Radio Co Ltd | 半導体集積回路 |
| JP2008294977A (ja) * | 2007-05-28 | 2008-12-04 | Panasonic Corp | 高周波電力増幅器 |
| JP2013098260A (ja) * | 2011-10-28 | 2013-05-20 | Toshiba Corp | 集積回路 |
| US8581666B2 (en) | 2011-10-28 | 2013-11-12 | Kabushiki Kaisha Toshiba | Integrated circuit |
| US9214910B2 (en) | 2011-10-28 | 2015-12-15 | Kabushiki Kaisha Toshiba | Integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4896137B2 (ja) | Ｅｓｄ保護回路 | |
| US5734260A (en) | Short-circuit protection circuit | |
| US7405435B2 (en) | Semiconductor device having electrostatic destruction protection circuit using thyristor as protection element | |
| US6215356B1 (en) | Power amplifier arrangement | |
| US20040232992A1 (en) | Bias current supply circuit and amplification circuit | |
| US6404275B1 (en) | Modified current mirror circuit for BiCMOS application | |
| JP4800688B2 (ja) | ミューティング回路を設けた半導体集積回路 | |
| US4706159A (en) | Multiple power supply overcurrent protection circuit | |
| JPH10335947A (ja) | 高周波増幅回路を有する半導体集積回路装置 | |
| JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
| US5066869A (en) | Reset circuit with PNP saturation detector | |
| JP2000514982A (ja) | ラッチアップを防止するｍｏｓ増幅バイアス回路 | |
| JPH09213893A (ja) | 半導体装置 | |
| US6985026B2 (en) | Semiconductor integrated circuit device and cellular terminal using the same | |
| US6882512B2 (en) | Integrated circuit provided with a protection against electrostatic discharges | |
| JPH04332160A (ja) | 出力バッファ | |
| JPH0575030A (ja) | 接地損失保護装置 | |
| KR100200533B1 (ko) | 과전류 제어용 달링턴 증폭회로 | |
| JPS6119536Y2 (ja) | ||
| JPH0865059A (ja) | 電界効果トランジスタ用保護回路 | |
| JPS6119537Y2 (ja) | ||
| US20060095873A1 (en) | Apparatus and method for detecting body diode conduction in a semiconductor device | |
| JPH11177401A (ja) | スイッチ回路 | |
| JP2000252429A (ja) | 静電気保護回路および半導体集積回路 | |
| JP2982256B2 (ja) | 波形補正回路 |