CN106026954A - 运算放大器频率补偿电路 - Google Patents

Abstract

本发明提供一种运算放大器频率补偿电路，包括增益电路、输出电路以及增益电路的尾电流源自举电路，其中增益电路的接地端分别与尾电流源自举电路的第一端和第二端连接，增益电路的输出端分别与输出电路的第一输入端、尾电流源自举电路的输入端连接，尾电流源自举电路的输出端连接偏置电压并通过第一电阻连接输出电路的第二输入端，输出电路的第二输入端通过第一电容连接增益电路的输出端。本发明基于由第一电阻和第一电容构成的RC网络，使运算放大器产生左半平面零点z，并且通过调节RC的大小，可以实现左半平面零点z和运算放大器第一非主极点的完全抵消，从而实现运算放大器的频率补偿；同时，本发明可以明显提高运算放大器的单位增益带宽。

Description

运算放大器频率补偿电路

技术领域

本发明属于模拟或数模混合集成电路领域，具体涉及一种运算放大器频率补偿。

背景技术

近年来，随着集成电路设计技术的不断发展，运算放大器越来越多的应用在模拟集成电路设计领域，考查一个运算放大器的性能主要看两个方面，一个方面是小信号交流性能，包括增益、带宽和相位裕度等；另一个方面是大信号响应速度，主要是电压摆率。从小信号交流性能角度来看，在绝大多数运算放大器(尤其是跨导放大器)的应用场合，为了使运算放大器获得较大的相位裕度，保证运算放大器的稳定性，都会对运算放大器进行频率补偿。但是，传统的频率补偿技术，通常是通过极点分裂，在频率域内减小主极点的频率来获得理想的相位裕度，但是这样会使得-3dB带宽降低，从而大大减低运算放大器的单位增益带宽。

发明内容

本发明提供一种运算放大器频率补偿电路，以解决目前运算放大器存在的单位增益带宽的问题。

根据本发明实施例的第一方面，提供一种运算放大器频率补偿电路，包括增益电路、输出电路以及所述增益电路的尾电流源自举电路，其中所述增益电路的接地端分别与所述尾电流源自举电路的第一端和第二端连接，所述增益电路的输出端分别与所述输出电路的第一输入端、所述尾电流源自举电路的输入端连接，所述尾电流源自举电路的输出端连接偏置电压并通过第一电阻连接所述输出电路的第二输入端，所述输出电路的第二输入端通过第一电容连接所述增益电路的输出端。

在一种可选的实现方式中，所述增益电路包括第一NMOS管、第二NMOS管、第三PMOS管和第四PMOS管，其中所述第一NMOS管和所述第二NMOS管的栅极都用于输入差分信号，所述第一NMOS管的漏极连接所述第三PMOS管的漏极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第一NMOS管与所述第二NMOS管的源极连接且该连接节点分别与所述尾电流源自举电路的第一端和第二端连接，所述第三PMOS管的漏极连接其栅极，源极连接电源Vdd，所述第四PMOS管的漏极连接所述输出电路的第一输入端、所述尾电流源自举电路的输入端，源极连接所述电源Vdd，所述第三PMOS管与第四PMOS管的栅极连接。

在另一种可选的实现方式中，所述输出电路包括第五PMOS管和第六NMOS管，其中所述第五PMOS管的栅极连接所述增益电路的输出端，源极连接电源Vdd，漏极连接所述第六NMOS管的漏极，所述第六NMOS管的源极接地，栅极通过所述第一电容连接所述增益电路的输出端且通过所述第一电阻连接所述尾电流源自举电路的输出端。

在另一种可选的实现方式中，所述尾电流源自举电路包括第七NMOS管、第八NMOS管、第九PMOS管和第十NMOS管，其中所述第七NMOS管和所述第八NMOS管的源极都接地，漏极都连接所述增益电路的接地端，所述第七NMOS管的栅极连接所述第十NMOS管的栅极，所述第八NMOS管的栅极连接所述偏置电压并通过所述第一电阻连接所述输出电路的第二输入端，所述第十NMOS管的源极接地，漏极连接其栅极以及所述第九PMOS管的漏极，所述第九PMOS管的源极连接电源Vdd，栅极连接所述增益电路的输出端。

在另一种可选的实现方式中，所述第一电阻的电阻值与所述第二电容的电容值的乘积小于或者等于预设的第一数值，以使运算放大器的增益小于或者等于1。

在另一种可选的实现方式中，所述第七NMOS管的尺寸与所述第八NMOS管的尺寸的差值绝对值小于预设的第二数值，以使运算放大器在输入大信号时不会退出饱和区。

本发明的有益效果是：

1、本发明通过在增益电路的接地端连接尾电流源自举电路，并将尾电流源自举电路的输出端连接偏置电压，且使尾电流源自举电路的输出端通过第一电阻连接输出电路的第二输入端，输出电路的第二输入端通过第一电容连接增益电路的输出端，可以基于由第一电阻和第一电容构成的RC网络，使运算放大器产生一个左半平面零点z，并且通过调节RC的大小来移动左半平面零点z，可以实现左半平面零点z和运算放大器第一非主极点的完全抵消，从而实现运算放大器的频率补偿；同时，由于本发明不需要降低主极点来实现运算放大器的频率补偿，因此相比于传统的基于降低主极点来进行频率补偿的方式，本发明可以明显提高运算放大器的-3dB带宽和单位增益带宽；

2、本发明通过采用上述尾电流源自举电路，可以优化运算放大器的大信号响应特性，明显提高运算放大器的电压摆率；

3、本发明通过将第八NMOS管的栅极直接与偏置电压连接，可以使得第八NMOS管的栅极电压不随大信号变化发生明显跳变，从而可以进一步提高运算放大器的电压摆率；

4、本发明通过对第一电阻的电阻值与第二电容的电容值的乘积进行限制，可以避免运算放大器的增益大于1时，影响运算放大器的稳定性；

5、本发明通过对尾电流源自举电路中第七NMOS管和第八NMOS管的尺寸的差值绝对值进行限制，可以避免运算放大器在输入大信号时退出饱和区，从而可以提高运算放大器的稳定性。

附图说明

图1是本发明运算放大器频率补偿电路的一个实施例电路示意图；

图2是图1中运算放大器频率补偿电路的小信号等效原理图；

图3是图1中运算放大器频率补偿电路的频率特性曲线；

图4是图1中运算放大器频率补偿电路与传统运算放大器频率补偿电路对应的大信号响应特性曲线的对比图。

具体实施方式

为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。

在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

参见图1，为本发明运算放大器频率补偿电路的一个实施例电路示意图。该运算放大器频率补偿电路可以包括增益电路110、输出电路120以及所述增益电路110的尾电流源自举电路130，其中所述增益电路110的接地端可以分别与所述尾电流源自举电路130的第一端和第二端连接，所述增益电路110的输出端可以分别与所述输出电路120的第一输入端、所述尾电流源自举电路130的输入端连接，所述尾电流源自举电路130的输出端连接偏置电压Vb并通过第一电阻R连接所述输出电路120的第二输入端，所述输出电路120的第二输入端通过第一电容C连接所述增益电路110的输出端。

本实施例中，该增益电路110可以包括第一NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)管M1、第二NMOS管M2、第三PMOS(Positive channel Metal OxideSemiconductor，P型金属氧化物半导体)管M3和第四PMOS管M4，其中所述第一NMOS管M1和所述第二NMOS管M2的栅极都用于输入差分信号Vin，所述第一NMOS管M1的漏极连接所述第三PMOS管M3的漏极，所述第二NMOS管M2的漏极连接所述第四PMOS管M4的漏极，所述第一NMOS管M1与所述第二NMOS管M2的源极连接且该连接节点分别与所述尾电流源自举电路130的第一端(即尾电流源自举电路130中第七NMOS管M7的漏极)和第二端(即尾电流源自举电路130中第八NMOS管M8的漏极)连接，所述第三PMOS管M3的漏极连接其栅极，源极连接电源Vdd，所述第四PMOS管M4的漏极连接所述输出电路120的第一输入端(即输出电路120中第五PMOS管M5与第六NMOS管M6的漏极的连接节点)、所述尾电流源自举电路130的输入端(即尾电流源自举电路130中第九PMOS管M9的栅极)，源极连接所述电源Vdd，所述第三PMOS管M3与第四PMOS管M4的栅极连接。

该输出电路120可以包括第五PMOS管M5和第六NMOS管M6，其中所述第五PMOS管M5的栅极连接所述增益电路110的输出端(即增益电路110中第四PMOS管M4与第二NMOS管M2的漏极的连接节点)，源极连接电源Vdd，漏极连接所述第六NMOS管M6的漏极，所述第六NMOS管M6的源极接地，栅极通过所述第一电容C连接所述增益电路110的输出端(即增益电路110中第四PMOS管M4与第二NMOS管M2的漏极的连接节点)，且通过所述第一电阻R连接所述尾电流源自举电路130的输出端(即尾电流源自举电路130中第八NMOS管M8的栅极)。

该尾电流源自举电路130可以包括第七NMOS管M7、第八NMOS管M8、第九PMOS管M9和第十NMOS管M10，其中所述第七NMOS管M7和所述第八NMOS管M8的源极都接地，漏极都连接所述增益电路110的接地端(即增益电路110中第一NMOS管M1与第二NMOS管M2的源极的连接节点)，所述第七NMOS管M7的栅极连接所述第十NMOS管M10的栅极，所述第八NMOS管M8的栅极连接所述偏置电压并通过所述第一电阻R连接所述输出电路120的第二输入端(即输出电路120中第六NMOS管M6的栅极)，所述第十NMOS管M10的源极接地，漏极连接其栅极以及所述第九PMOS管M9的漏极，所述第九PMOS管M9的源极连接电源Vdd，栅极连接所述增益电路110的输出端(即增益电路110中第四PMOS管M4与第二NMOS管M2的漏极的连接节点)。

本发明运算放大器频率补偿电路的小信号等效原理图可以如图2所示，应用基尔霍夫电流定律(KCL)可列出四个节点方程如下：

$g_{m1}\frac{\mathrm{\Δ}Vin}{2}+\frac{\mathrm{\Δ}Vx}{r_{o1}}+g_{m3}\mathrm{\Δ}Vx+\frac{\mathrm{\Δ}Vx}{r_{o3}}=0---\left(1\right)$

$g_{m2}(-\frac{Vin}{2})+\frac{\mathrm{\Δ}Vy}{r_{o2}}+g_{m4}\mathrm{\Δ}Vx+\frac{\mathrm{\Δ}Vy}{r_{o4}}+sC(\mathrm{\Δ}Vy-\mathrm{\Δ}Vz)+{\mathrm{sC}}_1\mathrm{\Δ}Vy=0---\left(2\right)$

$sC(\mathrm{\Δ}Vz-\mathrm{\Δ}Vy)+\frac{\mathrm{\Δ}Vz}{R}=0---\left(3\right)$

$g_{m5}\mathrm{\Δ}Vy+g_{m6}\mathrm{\Δ}Vz+\frac{\mathrm{\Δ}Vout}{r_{o5}}+\frac{\mathrm{\Δ}Vout}{r_{o6}}+{\mathrm{sC}}_L\mathrm{\Δ}Vout=0---\left(4\right)$

其中，g_m1～g_m6依次表示第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5和第六NMOS管M6的跨导，r_o1～r_o6依次表示第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5和第六NMOS管M6的小信号输出阻抗，ΔVin表示输入小信号的电压变化值，ΔVout表示输出小信号的电压变化值，ΔVx表示第一NMOS管M1的漏极的电压变化值，ΔVy表示第二NMOS管M2的漏极的电压变化值，ΔVz表示第六NMOS管M6的漏极的电压变化值，C1表示增益电路的寄生电容，C表示第一电容的电容值，R表示第一电阻的电阻值，C_L表示输出电路输出端连接的负载电容的电容值。

假设r_o1＝r_o2＝r_o3＝r_o4＝r_o5＝r_o6＝r_o，g_m1＝g_m2，g_m3＝g_m4，其中C1为运算放大器增益电路的等效电容，通过求解上述方程组(1)～(4)，可得到运算放大器的传输函数近似如下：

$\frac{Vout}{Vin}=\frac{0.5(g_{m5}+g_{m6}+\frac{g_{m5}}{sCR})(\frac{g_{m1}{g}_{m3}}{g_{m3}+2/r_o}+g_{m1})}{\[(2/r_o+sC+{\mathrm{sC}}_1)(1+1/sCR)-sC\](2/r_o+{\mathrm{sC}}_L)}---\left(5\right)$

由式(5)可知，该传输函数存在一个左半平面零点，可表示为：

$z=-\frac{g_{m5}}{CR(g_{m5}+g_{m6})}---\left(6\right)$

由式(6)可知，随着运算放大器频率补偿电路中常数RC的增加，左半平面零点z会向低频方向移动，其频率特性曲线如图3所示，从图3中幅频特性曲线可以看出，随着常数RC的增加，幅频特性曲线逐渐向上抬升，这说明随着左半平面零点z向低频移动，它和运算放大器第一非主极点逐渐完全抵消，从而使得运算放大器的单位增益带宽逐渐增加；从图3中相频特性曲线可以看出，随着常数RC的增加，运算放大器的相频特性曲线逐渐由凹凸不平变为平坦，这说明随着左半平面零点z向低频移动，它和运算放大器第一非主极点逐渐完全抵消，从而可以获得一个合适的相位裕度。由此可见，本发明通过调整常数RC的大小，可以实现运算放大器中左半平面零点z和第一非主极点的抵消。

另外，由于第五PMOS管M5的栅极通过第一电容与第六NMOS管的栅极连接，且通过第一电阻与尾电流源自举电路的输出端连接，因此第五PMOS管M5和第六NMOS管的栅极可以发生同相变化，从而可以明显提高运算放大器的大信号响应速度。将本发明运算放大器频率补偿电路与传统运算放大器频率补偿电路的大信号响应特性曲线进行对比，相应的对比图如图4所示，其中实线表示本发明运算放大器频率补偿电路，虚线表示传统运算放大器频率补偿电路。由图4可知，随着常数RC的增加，相比于传统运算放大器频率补偿电路，本发明运算放大器无论在输入端(即向上跳变)还是输出端(即向下跳变)，其响应时间都较快，由此可见，通过本发明运算放大器频率补偿电路，可以提高运算放大器的电压摆率。

由上述实施例可见，本发明通过在增益电路的接地端连接尾电流源自举电路，并将尾电流源自举电路的输出端连接偏置电压，且使尾电流源自举电路的输出端通过第一电阻连接输出电路的第二输入端，输出电路的第二输入端通过第一电容连接增益电路的输出端，可以基于由第一电阻和第一电容构成的RC网络，使运算放大器产生一个左半平面零点z，并且通过调节RC的大小来移动左半平面零点z，可以实现左半平面零点z和运算放大器第一非主极点的完全抵消，从而实现运算放大器的频率补偿；同时，由于本发明不需要降低主极点来实现运算放大器的频率补偿，因此相比于传统的基于降低主极点来进行频率补偿的方式，本发明可以明显提高运算放大器的-3dB带宽和单位增益带宽。

另外，本发明通过采用上述尾电流源自举电路，可以优化运算放大器的大信号响应特性，明显提高运算放大器的电压摆率。本发明通过将第八NMOS管的栅极直接与偏置电压连接，可以使得第八NMOS管的栅极电压不随大信号变化发生明显跳变，从而可以进一步提高运算放大器的电压摆率。

需要注意的是：由于左半平面零点z向低频移动，在较高的频率处，相频响应曲线会迅速下滑，此时，如果运算放大器的增益仍然大于1，运算放大器会出现不稳定的问题，所以在设计的时候，必须根据运算放大器的电流、增益等设计指标，选择合适的RC常数(即第一电阻的电阻值与第一电容的电容值的乘积应该小于或者等于预设的第一数值)，从而使得运算放大器实现大的-3dB带宽和单位增益带宽的同时，保持一个合适的相位裕度，确保运算放大器的稳定性。

另外，还需要注意的是：尾电流源自举电路中第七NMOS管M7和第八NMOS管M8的尺寸分配问题，如果七NMOS管M7的尺寸较大，第八NMOS管M8的尺寸较小，那么，在大信号输入时，输入级ClassAB结构的响应时间会减小，有利于提高运算放大器的电压摆率，但是如果第七NMOS管的尺寸过大，第八NMOS管M8的尺寸过小，会造成运算放大器退出饱和区，对输入大信号无法响应。所以，应该结合运算放大器的电压摆率和电流等指标，合理选择第七NMOS管和第八NMOS管的尺寸，以使第七NMOS管与第八NMOS管的尺寸的差值绝对值小于预设的第二数值。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (6)

1.一种运算放大器频率补偿电路，其特征在于，包括增益电路、输出电路以及所述增益电路的尾电流源自举电路，其中所述增益电路的接地端分别与所述尾电流源自举电路的第一端和第二端连接，所述增益电路的输出端分别与所述输出电路的第一输入端、所述尾电流源自举电路的输入端连接，所述尾电流源自举电路的输出端连接偏置电压并通过第一电阻连接所述输出电路的第二输入端，所述输出电路的第二输入端通过第一电容连接所述增益电路的输出端。

2.根据权利要求1所述的电路，其特征在于，所述增益电路包括第一NMOS管、第二NMOS管、第三PMOS管和第四PMOS管，其中所述第一NMOS管和所述第二NMOS管的栅极都用于输入差分信号，所述第一NMOS管的漏极连接所述第三PMOS管的漏极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第一NMOS管与所述第二NMOS管的源极连接且该连接节点分别与所述尾电流源自举电路的第一端和第二端连接，所述第三PMOS管的漏极连接其栅极，源极连接电源Vdd，所述第四PMOS管的漏极连接所述输出电路的第一输入端、所述尾电流源自举电路的输入端，源极连接所述电源Vdd，所述第三PMOS管与第四PMOS管的栅极连接。

3.根据权利要求1所述的电路，其特征在于，所述输出电路包括第五PMOS管和第六NMOS管，其中所述第五PMOS管的栅极连接所述增益电路的输出端，源极连接电源Vdd，漏极连接所述第六NMOS管的漏极，所述第六NMOS管的源极接地，栅极通过所述第一电容连接所述增益电路的输出端且通过所述第一电阻连接所述尾电流源自举电路的输出端。

4.根据权利要求1所述的电路，其特征在于，所述尾电流源自举电路包括第七NMOS管、第八NMOS管、第九PMOS管和第十NMOS管，其中所述第七NMOS管和所述第八NMOS管的源极都接地，漏极都连接所述增益电路的接地端，所述第七NMOS管的栅极连接所述第十NMOS管的栅极，所述第八NMOS管的栅极连接所述偏置电压并通过所述第一电阻连接所述输出电路的第二输入端，所述第十NMOS管的源极接地，漏极连接其栅极以及所述第九PMOS管的漏极，所述第九PMOS管的源极连接电源Vdd，栅极连接所述增益电路的输出端。

5.根据权利要求1所述的电路，其特征在于，所述第一电阻的电阻值与所述第二电容的电容值的乘积小于或者等于预设的第一数值，以使运算放大器的增益小于或者等于1。

6.根据权利要求4所述的电路，其特征在于，所述第七NMOS管的尺寸与所述第八NMOS管的尺寸的差值绝对值小于预设的第二数值，以使运算放大器在输入大信号时不会退出饱和区。