CN116301190A - 一种提高差分对线性度的辅助电路和方法 - Google Patents

一种提高差分对线性度的辅助电路和方法 Download PDF

Info

Publication number
CN116301190A
CN116301190A CN202310335105.1A CN202310335105A CN116301190A CN 116301190 A CN116301190 A CN 116301190A CN 202310335105 A CN202310335105 A CN 202310335105A CN 116301190 A CN116301190 A CN 116301190A
Authority
CN
China
Prior art keywords
current
nmos tube
circuit
tube
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310335105.1A
Other languages
English (en)
Other versions
CN116301190B (zh
Inventor
葛锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongpai Semiconductor Shanghai Co ltd
Original Assignee
Rongpai Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongpai Semiconductor Shanghai Co ltd filed Critical Rongpai Semiconductor Shanghai Co ltd
Priority to CN202310335105.1A priority Critical patent/CN116301190B/zh
Publication of CN116301190A publication Critical patent/CN116301190A/zh
Application granted granted Critical
Publication of CN116301190B publication Critical patent/CN116301190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于信号链以及放大器技术领域，本发明提供了一种提高差分对线性度的辅助电路，包括：电流补偿子电路，用于产生补偿电流；电流镜像子电路，与所述电流补偿子电路、差分子电路连接，用于镜像所述补偿电流叠加加入所述差分子电路的差分电流中，对所述差分子电路的差分电流进行补偿。本发明提出一种产生补偿电流的辅助电路，对差分对的尾电流的电流调节，通过额外产生一路电流去补偿差分对不产生谐波所缺失的电流，在差分对管工作在饱和区时可以抵消谐波分量，即使差分对管工作在亚阈值区也可以有效的提高线性度。

Description

一种提高差分对线性度的辅助电路和方法
技术领域
本发明涉及信号链以及放大器技术领域，特别是涉及一种提高差分对线性度的辅助电路和方法。
背景技术
理想的公用电网所提供的电压应该是单一而固定的频率以及规定的电压幅值。谐波电流和谐波电压的出现，对公用电网是一种污染，它使用电设备所处的环境恶化，也对周围的能耐电力电子设备广泛应用以前，人们对谐波及其危害就进行过一些研究，并有一定认识，但那时谐波污染还没有引起足够的重视。近三四十年来，各种电力电子装置的迅速发展使得公用电网的谐波污染日趋严重，由谐波引起的各种故障和事故也不断发生，谐波危害的严重性才引起人们高度的关注。
传统差分对的输出差分电流会产生三阶、五阶等谐波分量，如何消除谐波分量成为了亟待解决的问题。
发明内容
本发明的目的是提供一种提高差分对线性度的辅助电路，能够解决上述问题。
本发明提供的技术方案如下：
在一些实施方式中，本发明提供一种提高差分对线性度的辅助电路，包括：
电流补偿子电路，用于产生补偿电流；
电流镜像子电路，与所述电流补偿子电路、差分子电路连接，用于镜像所述补偿电流叠加加入所述差分子电路的差分电流中，对所述差分子电路的差分电流进行补偿。
在一些实施方式中，所述差分子电路，包括：第一NMOS管、第二NMOS管、尾电流源；
所述第一NMOS管的源极与所述第二NMOS管的源极、所述尾电流源连接，所述第一NMOS管的漏极接入第一工作电流，所述第一NMOS管的栅极接入第一工作电压；
所述第二NMOS管的源极与所述第一NMOS管的源极、所述尾电流源连接，所述第二NMOS管的漏极接入第二工作电流，所述第二NMOS管的栅极接入第二工作电压；
所述尾电流源与所述电流补偿子电路、所述电流镜像子电路连接。
在一些实施方式中，所述电流补偿子电路，包括：第三NMOS管、第四NMOS管、第五NMOS管、补偿电流源；
所述第三NMOS管的源极与所述第四NMOS管的源极、所述第五NMOS管的源极、所述补偿电流源连接；所述第三NMOS管的漏极与所述第四NMOS管的漏极、所述电流镜像子电路连接；所述第三NMOS管的栅极接入第一工作电压；
所述第四NMOS管的源极与所述第五NMOS管的源极、所述补偿电流源连接；所述第四NMOS管的漏极与所述电流镜像子电路连接；所述第四NMOS管的栅极接入第二工作电压；
所述第五NMOS管的源极与所述补偿电流源连接；所述第五NMOS管的漏极与所述电流镜像子电路连接；所述第五NMOS管的栅极接入第三工作电压；
其中，所述第三工作电压＝(第一工作电压+第二工作电压)/2。
在一些实施方式中，所述电流镜像子电路包括第一镜像单元，所述第一镜像单元包括第一PMOS管、第二PMOS管、第三PMOS管；
所述第一PMOS管的源极与所述第二PMOS管的源极、所述第三PMOS管的源极连接；所述第一PMOS管的漏极与所述第三NMOS管的漏极、所述第四NMOS管的漏极、所述第一PMOS管的栅极连接，所述第一PMOS管的栅极与所述第三PMOS管的栅极连接；
所述第二PMOS管的源极与所述第一PMOS管的源极、所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第五NMOS管的漏极、所述第二PMOS管的栅极连接，所述第二PMOS管的栅极与所述第五NMOS管的漏极连接；
所述第三PMOS管的源极与所述第一PMOS管的源极、所述第二PMOS管的源极连接，所述第三PMOS管的漏极与第六NMOS管的栅极连接。
在一些实施方式中，所述电流镜像子电路包括第二镜像单元，所述第二镜像单元包括第六NMOS管、第七NMOS管；
所述第六NMOS管的源极与所述补偿电流源、所述差分子电路、所述第七NMOS管的源极连接；所述第六NMOS管的漏极与所述差分子电路连接；所述第六NMOS管的栅极与所述第七NMOS管的栅极、所述第三PMOS管的漏极连接；
所述第七NMOS管的源极还与所述补偿电流源连接；所述第七NMOS管的漏极与所述第三PMOS管的漏极连接。
在一些实施方式中，包括：
所述第三NMOS管的电流为IMN3：
Figure BDA0004156169460000031
Figure BDA0004156169460000032
所述第四NMOS管的电流为IMN4：
Figure BDA0004156169460000033
Figure BDA0004156169460000034
所述第五NMOS管的电流为IMN5：IMN5＝k*β*(Vcm-Vth-VS2)2；
得
Figure BDA0004156169460000035
其中，其中，Iss为尾电流源电流的两倍；Ix为电流补偿电路中第一PMOS管电流；Vm为差分输入正弦波信号幅度；Vth为NMOS管的阈值电压；Vcm为输入信号公模电压；
Figure BDA0004156169460000036
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容；W为第一NMOS管与第二NMOS管的宽度；L为第一NMOS管与第二NMOS管的长度；ω为输入差分信号角频率，t为时间，k为第七NMOS管和第六NMOS管的个数比，VS2为第三NMOS管，第四NMOS管，第五NMOS管源极电位；
所述第六NMOS管和所述第七NMOS管将所述电流补偿子电路产生的补偿电流以1/k倍镜像叠加加入尾电流源。
在一些实施方式中，包括：
将所述补偿电流叠加加入尾电流源后，差分子电路的尾电流变为：
Figure BDA0004156169460000041
其中，所述第一工作电流Id1为：
Figure BDA0004156169460000042
其中，所述第二工作电流Id2为：
Figure BDA0004156169460000043
则：
Figure BDA0004156169460000044
与所述尾电流和补偿电流之和相同，则得到不产生谐波分量的输出差分电流：
Id1-Id2＝β*Vm*cosωt*Vdsat；
其中，Iadd为补偿电流即第六NMOS管的电流；Vs1为第一NMOS管与第二NMOS管源端电位；Vdsat为第一NMOS管与第二NMOS管的过驱动电压。
在一些实施方式中，本发明提供一种提高差分对线性度的方法，应用于所述的提高差分对线性度的辅助电路，包括：
计算所述辅助电路的差分子电路中差分对工作在饱和区时的工作电流；
基于所述差分对工作在饱和区时的工作电流，计算出抵消所述差分对产生谐波分量的电流差；
根据所述抵消所述差分对产生谐波分量的电流差，设计提高差分对线性度的辅助电路。
在一些实施方式中，所述计算所述辅助电路的差分子电路中差分对工作在饱和区时的工作电流包括：
计算所述差分对的第一工作电流Id1：
Figure BDA0004156169460000051
Figure BDA0004156169460000052
计算所述差分对的第二工作电流Id2：
Figure BDA0004156169460000053
Figure BDA0004156169460000054
其中，
Figure BDA0004156169460000055
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容；W为第一NMOS管与第二NMOS管的宽度；L为第一NMOS管与第二NMOS管的长度；Vm为差分输入正弦波信号幅度；Vcm为输入信号公模电压；Vth为NMOS管的阈值电压；ω为输入差分信号角频率；t为时间；Vs为所述差分对中的第一NMOS管和第二NMOS管的源端电位。
在一些实施方式中，所述基于所述差分对工作在饱和区时的工作电流，计算出抵消所述差分对产生谐波分量的电流差包括：
所述第一工作电流和所述第二工作电流的电流差为：
Figure BDA0004156169460000056
Figure BDA0004156169460000057
若所述差分对不产生谐波分量，总电流随输入的变化为：
Figure BDA0004156169460000058
则所述差分对不产生谐波所需要的尾电流为
Figure BDA0004156169460000059
抵消所述差分对产生谐波分量的电流差为/>
Figure BDA0004156169460000061
其中，Iss为尾电流源电流的两倍。
本发明提供的一种提高差分对线性度的辅助电路至少具有以下有益效果：
本发明提出一种产生补偿电流的辅助电路，对差分对的尾电流的电流调节，通过额外产生一路电流去补偿差分对不产生谐波所缺失的电流，在差分对管工作在饱和区时可以抵消谐波分量，即使差分对管工作在亚阈值区也可以有效的提高线性度。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对一种提高差分对线性度的辅助电路的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明中一种提高差分对线性度的辅助电路的一个实施例的示意图；
图2是传统差分电路的示意图；
图3是传统差分电路产生谐波原理的示意图；
图4是本发明中一种提高差分对线性度的辅助电路的添加补偿电流的示意图；
图5是本发明中一种提高差分对线性度的辅助电路的添加补偿电流的实际电路图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
在一个实施例中，如图1所示，本发明提供一种提高差分对线性度的辅助电路，包括：
电流补偿子电路100，用于产生补偿电流；
电流镜像子电路200，与所述电流补偿子电路、差分子电路连接，用于镜像所述补偿电流叠加加入所述差分子电路的差分电流中，对所述差分子电路的差分电流进行补偿。
差分对在模拟电路设计领域被广泛应用，本发明提出一种产生补偿电流的辅助电路，对差分对的尾电流的电流调节，通过额外产生一路电流去补偿差分对不产生谐波所缺失的电流，在差分对管工作在饱和区时可以抵消谐波分量，即使差分对管工作在亚阈值区也可以有效的提高线性度。
在一个实施例中，所述差分子电路，包括：第一NMOS管、第二NMOS管、尾电流源；
所述第一NMOS管的源极与所述第二NMOS管的源极、所述尾电流源连接，所述第一NMOS管的漏极接入第一工作电流，所述第一NMOS管的栅极接入第一工作电压；
所述第二NMOS管的源极与所述第一NMOS管的源极、所述尾电流源连接，所述第二NMOS管的漏极接入第二工作电流，所述第二NMOS管的栅极接入第二工作电压；
所述尾电流源与所述电流补偿子电路、所述电流镜像子电路连接。
示例性的，如图4、5所示，第一NMOS管为MN1，第二NMOS管为MN2，第一工作电流为Id1，第二工作电流为Id2。图4为基本差分对结构添加补偿电流后的电路示意图，图5方框内电路为图4方框内产生Iadd电流的实际电流图。
示例性的，如图2所示的传统差分电路，输入以此形式表征输出差模电压与公模电压，如图3所示，传统差分对的输出差分电流会产生三阶，五阶等谐波分量，理论推导如下：
以MN1与MN2管工作在饱和区的电流公式为例：
Figure BDA0004156169460000081
Figure BDA0004156169460000082
Figure BDA0004156169460000083
其三阶谐波分量：
Figure BDA0004156169460000084
针对原理分析，若差分对管不产生谐波，其总电流随输入的变化如下：
Figure BDA0004156169460000085
即差分对管不产生谐波所需要的尾电流为
Figure BDA0004156169460000086
通常设计尾电流为固定Iss电流，则导致了Vs点随输入信号的变化，从而产生了谐波。
在本实施例中，如图4所示，通过上述理论分析：补偿一路
Figure BDA0004156169460000087
的电流，则可完美抵消产生谐波分量的电流差。
本发明基于上述非线性原理分析，提出一种产生补偿电流的辅助电路，对差分对的尾电流的电流调节，通过额外产生一路电流
Figure BDA0004156169460000091
去补偿差分对不产生谐波所缺失的电流，在差分对管MN1,MN2管工作在饱和区时可以抵消谐波分量，即使差分对管工作在亚阈值区也可以有效的提高线性度。
在一个实施例中，所述电流补偿子电路，包括：第三NMOS管、第四NMOS管、第五NMOS管、补偿电流源；
所述第三NMOS管的源极与所述第四NMOS管的源极、所述第五NMOS管的源极、所述补偿电流源连接；所述第三NMOS管的漏极与所述第四NMOS管的漏极、所述电流镜像子电路连接；所述第三NMOS管的栅极接入第一工作电压；
所述第四NMOS管的源极与所述第五NMOS管的源极、所述补偿电流源连接；所述第四NMOS管的漏极与所述电流镜像子电路连接；所述第四NMOS管的栅极接入第二工作电压；
所述第五NMOS管的源极与所述补偿电流源连接；所述第五NMOS管的漏极与所述电流镜像子电路连接；所述第五NMOS管的栅极接入第三工作电压；
其中，所述第三工作电压＝(第一工作电压+第二工作电压)/2。
示例性的，如图5所示，第三NMOS管为MN3，第四NMOS管为MN4，第五NMOS管为NM5，补偿电流源为k*Iss的电流源。其中，m，n，k为参数MOS管的个数。
另外，第一工作电压Vip为Vcm+(Vm*cosωt)/2，第二工作电压Vin为Vcm-(Vm*cosωt)/2。
在一个实施例中，所述电流镜像子电路包括第一镜像单元，所述第一镜像单元包括第一PMOS管、第二PMOS管、第三PMOS管；
所述第一PMOS管的源极与所述第二PMOS管的源极、所述第三PMOS管的源极连接；所述第一PMOS管的漏极与所述第三NMOS管的漏极、所述第四NMOS管的漏极、所述第一PMOS管的栅极连接，所述第一PMOS管的栅极与所述第三PMOS管的栅极连接；
所述第二PMOS管的源极与所述第一PMOS管的源极、所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第五NMOS管的漏极、所述第二PMOS管的栅极连接，所述第二PMOS管的栅极与所述第五NMOS管的漏极连接；
所述第三PMOS管的源极与所述第一PMOS管的源极、所述第二PMOS管的源极连接，所述第三PMOS管的漏极与所述第六NMOS管的栅极连接。
示例性的，如图5所示，第一PMOS管为MP1，第二PMOS管为MP2、第三PMOS管为MP3。
在一个实施例中，所述电流镜像子电路包括第二镜像单元，所述第二镜像单元包括第六NMOS管、第七NMOS管；
所述第六NMOS管的源极与所述补偿电流源、所述差分子电路、所述第七NMOS管的源极连接；所述第六NMOS管的漏极与所述差分子电路连接；所述第六NMOS管的栅极与所述第七NMOS管的栅极、所述第三PMOS管的漏极连接。
所述第七NMOS管的源极还与所述补偿电流源连接；所述第七NMOS管的漏极与所述第三PMOS管的漏极连接。
示例性的，如图5所示，第六PMOS管为MP6，第七PMOS管为MP7。
本发明提供一种产生该电流的电路，如图5所示的方框中电路，其中MN3，MN4，MN5管用于产生该Ix的补偿电流，MP1，MP2，MP3，MN6，MN7用于镜像电流Iadd叠加加入原差分电流中。
在一个实施例中，包括：
所述第三NMOS管的电流IMN3为：
Figure BDA0004156169460000101
Figure BDA0004156169460000102
所述第四NMOS管的电流IMN4为：
Figure BDA0004156169460000103
Figure BDA0004156169460000104
所述第五NMOS管的电流IMN5为：IMN5＝k*β*(Vcm-Vth-VS2)2；
得
Figure BDA0004156169460000111
其中，Iss为尾电流源电流的两倍；Ix为电流补偿电路中第一PMOS管电流；Vm为差分输入正弦波信号幅度；Vcm为输入信号公模电压；
Figure BDA0004156169460000112
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容；W为第一NMOS管与第二NMOS管的宽度；L为第一NMOS管与第二NMOS管的长度；ω为输入差分信号角频率，t为时间，k为第七NMOS管和第六NMOS管的个数比，VS2为第三NMOS管，第四NMOS管，第五NMOS管源极电位。
电流补偿电路中第一PMOS管电流，含可用于补偿的电流项：
Figure BDA0004156169460000113
所述第六NMOS管和所述第七NMOS管将所述电流补偿子电路产生的补偿电流以1/k倍镜像叠加加入尾电流源，即通过1/k倍镜像为补偿电流，将所述补偿电流叠加加入尾电流源。第六NMOS管和第七NMOS管将电流补偿子电路产生的补偿电流以一定比例：1/k，叠加加入尾电流源。
在一个实施例中，包括：
将所述补偿电流叠加加入尾电流源后，差分子电路的尾电流变为：
Figure BDA0004156169460000114
其中，所述第一工作电流Id1为：
Figure BDA0004156169460000115
其中，所述第二工作电流Id2为：
Figure BDA0004156169460000116
则：
Figure BDA0004156169460000117
与所述尾电流和补偿电流之和相同，则得到不产生谐波分量的输出差分电流：
Id1-Id2＝β*Vm*cosωt*Vdsat；
其中，Iss为尾电流源电流的两倍，即图5所示的ISS/2的电流源；Iadd为补偿电流即第六NMOS管的电流；Vcm为输入信号公模电压；Vth为NMOS管的阈值电压，是指所有NMOS管的阈值电压；Vs1为第一NMOS管与第二NMOS管的源端电位；Vm为差分输入正弦波信号幅度；W为第一NMOS管与第二NMOS管的宽度；ω为输入差分信号角频率；Vdsat为第一NMOS管与第二NMOS管的过驱动电压；
Figure BDA0004156169460000121
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容。
示例性的，在本发明提供的辅助电路中：
Figure BDA0004156169460000122
Figure BDA0004156169460000123
IMN5＝k*β*(VCM-Vth-VS2)2；
得
Figure BDA0004156169460000124
通过1/k倍镜像为Iadd叠加加入尾电流源。即产生了一路额外的补偿电流/>
Figure BDA0004156169460000125
补偿后，差分对尾电流变为：
Figure BDA0004156169460000126
满足之前推导的不产生谐波所需要的尾电流，此时：
Figure BDA0004156169460000127
Figure BDA0004156169460000128
Figure BDA0004156169460000129
得到输出差分电流：
Id1-Id2＝β*Vm*cosωt*Vdsat；
其理论上不再产生谐波分量。
对比于上述推导的传统差分对输出差分电流：
Figure BDA0004156169460000131
新架构输出差分电流：β*Vm*cosωt*Vdsat，原理上消除了传统差分对输出差分电流的三阶谐波分量：
Figure BDA0004156169460000132
五阶及高阶谐波分量：
Figure BDA0004156169460000133
在本实施例中，通过辅助电路补偿一路
Figure BDA0004156169460000134
的电流，则可完美抵消产生谐波分量的电流差。
在一个实施例中，本发明提供一种提高差分对线性度的方法，应用于所述的提高差分对线性度的辅助电路，包括：
计算所述辅助电路的差分子电路中差分对工作在饱和区时的工作电流；
基于所述差分对工作在饱和区时的工作电流，计算出抵消所述差分对产生谐波分量的电流差；
根据所述抵消所述差分对产生谐波分量的电流差，设计提高差分对线性度的辅助电路。
在一个实施例中，所述计算所述辅助电路的差分子电路中差分对工作在饱和区时的工作电流包括：
计算所述差分对的第一工作电流Id1：
Figure BDA0004156169460000135
Figure BDA0004156169460000136
计算所述差分对的第二工作电流Id2：
Figure BDA0004156169460000137
Figure BDA0004156169460000141
其中，
Figure BDA0004156169460000142
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容；W为第一NMOS管与第二NMOS管的宽度；L为第一NMOS管与第二NMOS管的长度；Vm为差分输入正弦波信号幅度；Vcm为输入信号公模电压；Vth为NMOS管的阈值电压；ω为输入差分信号角频率；t为时间；Vs为所述差分对中的第一NMOS管和第二NMOS管的源端电位。
在一个实施例中，所述基于所述差分对工作在饱和区时的工作电流，计算出抵消所述差分对产生谐波分量的电流差包括：
所述第一工作电流和所述第二工作电流的电流差为：
Figure BDA0004156169460000143
Figure BDA0004156169460000144
若所述差分对不产生谐波分量，总电流随输入的变化为：
Figure BDA0004156169460000145
则所述差分对不产生谐波所需要的尾电流为
Figure BDA0004156169460000146
抵消所述差分对产生谐波分量的电流差为/>
Figure BDA0004156169460000147
在本实施例中，通过补偿一路
Figure BDA0004156169460000148
的电流，则可完美抵消产生谐波分量的电流差。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的系统，可以通过其他的方式实现。示例性的，以上所描述的实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种提高差分对线性度的辅助电路，其特征在于，包括：
电流补偿子电路，用于产生补偿电流；
电流镜像子电路，与所述电流补偿子电路、差分子电路连接，用于镜像所述补偿电流叠加加入所述差分子电路的差分电流中，对所述差分子电路的差分电流进行补偿。
2.根据权利要求1所述的一种提高差分对线性度的辅助电路，其特征在于，所述差分子电路，包括：第一NMOS管、第二NMOS管、尾电流源；
所述第一NMOS管的源极与所述第二NMOS管的源极、所述尾电流源连接，所述第一NMOS管的漏极接入第一工作电流，所述第一NMOS管的栅极接入第一工作电压；
所述第二NMOS管的源极与所述第一NMOS管的源极、所述尾电流源连接，所述第二NMOS管的漏极接入第二工作电流，所述第二NMOS管的栅极接入第二工作电压；
所述尾电流源与所述电流补偿子电路、所述电流镜像子电路连接。
3.根据权利要求2所述的一种提高差分对线性度的辅助电路，其特征在于，所述电流补偿子电路，包括：第三NMOS管、第四NMOS管、第五NMOS管、补偿电流源；
所述第三NMOS管的源极与所述第四NMOS管的源极、所述第五NMOS管的源极、所述补偿电流源连接；所述第三NMOS管的漏极与所述第四NMOS管的漏极、所述电流镜像子电路连接；所述第三NMOS管的栅极接入第一工作电压；
所述第四NMOS管的源极与所述第五NMOS管的源极、所述补偿电流源连接；所述第四NMOS管的漏极与所述电流镜像子电路连接；所述第四NMOS管的栅极接入第二工作电压；
所述第五NMOS管的源极与所述补偿电流源连接；所述第五NMOS管的漏极与所述电流镜像子电路连接；所述第五NMOS管的栅极接入第三工作电压；
其中，所述第三工作电压＝(第一工作电压+第二工作电压)/2。
4.根据权利要求3所述的一种提高差分对线性度的辅助电路，其特征在于，所述电流镜像子电路包括第一镜像单元，所述第一镜像单元包括第一PMOS管、第二PMOS管、第三PMOS管；
所述第一PMOS管的源极与所述第二PMOS管的源极、所述第三PMOS管的源极连接；所述第一PMOS管的漏极与所述第三NMOS管的漏极、所述第四NMOS管的漏极、所述第一PMOS管的栅极连接，所述第一PMOS管的栅极与所述第三PMOS管的栅极连接；
所述第二PMOS管的源极与所述第一PMOS管的源极、所述第三PMOS管的源极连接，所述第二PMOS管的漏极与所述第五NMOS管的漏极、所述第二PMOS管的栅极连接，所述第二PMOS管的栅极与所述第五NMOS管的漏极连接；
所述第三PMOS管的源极与所述第一PMOS管的源极、所述第二PMOS管的源极连接，所述第三PMOS管的漏极与第六NMOS管的栅极连接。
5.根据权利要求4所述的一种提高差分对线性度的辅助电路，其特征在于，所述电流镜像子电路包括第二镜像单元，所述第二镜像单元包括第六NMOS管、第七NMOS管；
所述第六NMOS管的源极与所述补偿电流源、所述差分子电路、所述第七NMOS管的源极连接；所述第六NMOS管的漏极与所述差分子电路连接；所述第六NMOS管的栅极与所述第七NMOS管的栅极、所述第三PMOS管的漏极连接；
所述第七NMOS管的源极还与所述补偿电流源连接；所述第七NMOS管的漏极与所述第三PMOS管的漏极连接。
6.根据权利要求5所述的一种提高差分对线性度的辅助电路，其特征在于，包括：
所述第三NMOS管的电流IMN3为：
Figure FDA0004156169450000031
Figure FDA0004156169450000032
所述第四NMOS管的电流IMN4为：
Figure FDA0004156169450000033
Figure FDA0004156169450000034
所述第五NMOS管的电流IMN5为：IMN5＝k*β*(Vcm-Vth-VS2)2；
得
Figure FDA0004156169450000035
其中，Iss为尾电流源电流的两倍；Ix为电流补偿电路中第一PMOS管电流；Vm为差分输入正弦波信号幅度；Vth为NMOS管的阈值电压；Vcm为输入信号公模电压；
Figure FDA0004156169450000036
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容；W为第一NMOS管与第二NMOS管的宽度；L为第一NMOS管与第二NMOS管的长度；ω为输入差分信号角频率，t为时间，k为第七NMOS管和第六NMOS管的个数比，VS2为第三NMOS管，第四NMOS管，第五NMOS管源极电位；
所述第六NMOS管和所述第七NMOS管将所述电流补偿子电路产生的补偿电流以1/k倍镜像叠加加入尾电流源。
7.根据权利要求6所述的一种提高差分对线性度的辅助电路，其特征在于，包括：
将所述补偿电流叠加加入尾电流源后，差分子电路的尾电流变为：
Figure FDA0004156169450000037
其中，所述第一工作电流Id1为：
Figure FDA0004156169450000041
其中，所述第二工作电流Id2为：
Figure FDA0004156169450000042
则：
Figure FDA0004156169450000043
与所述尾电流和补偿电流之和相同，则得到不产生谐波分量的输出差分电流：
Id1-Id2＝β*Vm*cosωt*Vdsat；
其中，Iadd为补偿电流即第六NMOS管的电流；Vs1为第一NMOS管与第二NMOS管源端电位；Vdsat为第一NMOS管与第二NMOS管的过驱动电压。
8.一种提高差分对线性度的方法，其特征在于，应用于如权利要求1～7中任一项所述的提高差分对线性度的辅助电路，包括：
计算所述辅助电路的差分子电路中差分对工作在饱和区时的工作电流；
基于所述差分对工作在饱和区时的工作电流，计算出抵消所述差分对产生谐波分量的电流差；
根据所述抵消所述差分对产生谐波分量的电流差，设计提高差分对线性度的辅助电路。
9.根据权利要求8所述的一种提高差分对线性度的方法，其特征在于，所述计算所述辅助电路的差分子电路中差分对工作在饱和区时的工作电流包括：
计算所述差分对的第一工作电流Id1：
Figure FDA0004156169450000044
Figure FDA0004156169450000045
计算所述差分对的第二工作电流Id2：
Figure FDA0004156169450000051
Figure FDA0004156169450000052
其中，
Figure FDA0004156169450000053
其中un为NMOS管载流子迁移率，Cox为单位面积的栅氧化层电容；W为第一NMOS管与第二NMOS管的宽度；L为第一NMOS管与第二NMOS管的长度；Vm为差分输入正弦波信号幅度；Vcm为输入信号公模电压；Vth为NMOS管的阈值电压；ω为输入差分信号角频率；t为时间；Vs为所述差分对中的第一NMOS管和第二NMOS管的源端电位。
10.根据权利要求9所述的一种提高差分对线性度的方法，其特征在于，所述基于所述差分对工作在饱和区时的工作电流，计算出抵消所述差分对产生谐波分量的电流差包括：
所述第一工作电流和所述第二工作电流的电流差为：
Figure FDA0004156169450000054
Figure FDA0004156169450000055
若所述差分对不产生谐波分量，总电流随输入的变化为：
Figure FDA0004156169450000056
则所述差分对不产生谐波所需要的尾电流为
Figure FDA0004156169450000057
抵消所述差分对产生谐波分量的电流差为/>
Figure FDA0004156169450000058
其中，Iss为尾电流源电流的两倍。
CN202310335105.1A 2023-03-31 2023-03-31 一种提高差分对线性度的辅助电路和方法 Active CN116301190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310335105.1A CN116301190B (zh) 2023-03-31 2023-03-31 一种提高差分对线性度的辅助电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310335105.1A CN116301190B (zh) 2023-03-31 2023-03-31 一种提高差分对线性度的辅助电路和方法

Publications (2)

Publication Number Publication Date
CN116301190A true CN116301190A (zh) 2023-06-23
CN116301190B CN116301190B (zh) 2024-01-05

Family

ID=86815023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310335105.1A Active CN116301190B (zh) 2023-03-31 2023-03-31 一种提高差分对线性度的辅助电路和方法

Country Status (1)

Country Link
CN (1) CN116301190B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159382A (zh) * 2015-08-18 2015-12-16 上海华虹宏力半导体制造有限公司 线性稳压器
CN106026954A (zh) * 2016-05-10 2016-10-12 中国电子科技集团公司第二十四研究所 运算放大器频率补偿电路
CN107301308A (zh) * 2017-08-15 2017-10-27 苏州锴威特半导体有限公司 一种恒跨导全摆幅运算放大器
CN109756192A (zh) * 2018-11-22 2019-05-14 合肥市芯海电子科技有限公司 一种可靠的低压轨到轨跨导放大电路的输入级
CN115208341A (zh) * 2021-04-09 2022-10-18 上海艾为电子技术股份有限公司 一种跨导放大器电路、电源转换器和电子产品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159382A (zh) * 2015-08-18 2015-12-16 上海华虹宏力半导体制造有限公司 线性稳压器
CN106026954A (zh) * 2016-05-10 2016-10-12 中国电子科技集团公司第二十四研究所 运算放大器频率补偿电路
CN107301308A (zh) * 2017-08-15 2017-10-27 苏州锴威特半导体有限公司 一种恒跨导全摆幅运算放大器
CN109756192A (zh) * 2018-11-22 2019-05-14 合肥市芯海电子科技有限公司 一种可靠的低压轨到轨跨导放大电路的输入级
CN115208341A (zh) * 2021-04-09 2022-10-18 上海艾为电子技术股份有限公司 一种跨导放大器电路、电源转换器和电子产品

Also Published As

Publication number Publication date
CN116301190B (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
US8922276B2 (en) Auto-zero amplifier and feedback amplifier circuit using the auto-zero amplifier
CN102158070B (zh) 具有增强的电源供应抑制的电子电路
Dubey et al. Low-power high-speed CMOS double tail dynamic comparator using self-biased amplification stage and novel latch stage
CN116301190B (zh) 一种提高差分对线性度的辅助电路和方法
Bardakov et al. Groups of triangular automorphisms of a free associative algebra and a polynomial algebra
Fu et al. Some remarks on Kähler differentials and ordinary differentials in nonlinear control theory
Huang et al. Synchronization criteria for Lur'e systems by dynamic output feedback with time-delay
Dykema On the S-transform over a Banach algebra
Bates et al. Tolerancing and optimization for model‐based robust engineering design
Bucataru A setting for higher order differential equations fields and higher order Lagrange and Finsler spaces
Aaghabali et al. Certain simple maximal subfields in division rings
Broberg Rational points on finite covers of P1 and P2
Rajput et al. Low voltage, low power and high performance current conveyors for low voltage analog and mixed mode signal processing applications
Dhawan et al. A new low voltage current mode analog multiplier/divider circuit based on FGMOS translinear loop
Popa High accuracy CMOS multifunctional structure for analog signal processing
Popa et al. CMOS differential structure with improved linearity and increased frequency response
Cai Integral points on the modular curves X0 (p)
Jyotsana et al. A Comparative Performance Analysis of Different Methodology Operational Transconductance Amplifier Using Cadence
CN101677208B (zh) Dc/dc转换器及其斜率补偿电路
Lisher Comments on the use of the Korteweg-de Vries equation in the study of anharmonic lattices
JP2004201064A (ja) オペアンプ
CN112398450B (zh) 功率放大器和操作功率放大器的方法
Ciarpi et al. 10 Gb/s Line Driver in 65 nm CMOS Technology for Radiation Environments
Popa Linearized CMOS active resistor independent on the bulk effect
AYYAPPAN et al. OSCILLATION CRITERIA FOR THIRD-ORDER NONLINEAR DIFFERENCE EQUATIONS WITH AN UNBOUNDED SUBLINEAR NEUTRAL TERM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant