CN117060899A - 动态比较器电路及逐次逼近式模数转换器 - Google Patents

动态比较器电路及逐次逼近式模数转换器 Download PDF

Info

Publication number
CN117060899A
CN117060899A CN202311301966.4A CN202311301966A CN117060899A CN 117060899 A CN117060899 A CN 117060899A CN 202311301966 A CN202311301966 A CN 202311301966A CN 117060899 A CN117060899 A CN 117060899A
Authority
CN
China
Prior art keywords
mos tube
mos
comparator circuit
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311301966.4A
Other languages
English (en)
Other versions
CN117060899B (zh
Inventor
刘焕双
张理振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shuxin Microelectronics Technology Co ltd
Jiangsu Runic Technology Co ltd
Original Assignee
Wuxi Shuxin Microelectronics Technology Co ltd
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Shuxin Microelectronics Technology Co ltd, Jiangsu Runic Technology Co ltd filed Critical Wuxi Shuxin Microelectronics Technology Co ltd
Priority to CN202311301966.4A priority Critical patent/CN117060899B/zh
Publication of CN117060899A publication Critical patent/CN117060899A/zh
Application granted granted Critical
Publication of CN117060899B publication Critical patent/CN117060899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请实施例提供了一种动态比较器电路及逐次逼近式模数转换器，所述动态比较器电路包括电流源，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七MOS管，第八MOS管，第九MOS管和第十MOS管。在所述动态比较器电路的放大阶段差分电压输入信号被以二极管为负载的差分放大器放大，在X、Y节点得到放大后的电压，锁存阶段将X、Y节点上拉至电源电压，首尾相接的两对反相器构成锁存器，在输出节点P、N快速建立到满摆幅输出电压，同时，锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端，降低了回踢噪声。

Description

动态比较器电路及逐次逼近式模数转换器
技术领域
本申请涉及微电子技术领域，具体而言，涉及一种动态比较器电路及逐次逼近式模数转换器。
背景技术
现实世界中的绝大部分信号都是模拟信号，需要经过模数转换器（Analog-to-Digital Converter，简称为ADC）将其转换为数字信号后才可以进行数字域的传输、处理和存储。随着CMOS制程工艺的迭代升级，数字电路的集成度和处理速度得到了极大提升，而在先进制程下模拟电路的噪声和失调显著增大，且先进制程下越来越低的电源电压降低了信号链的信噪比。逐次逼近式模数转换器(Successive Approximation Register ADC，简称为SAR ADC)由于数字集成度高，不需要运算放大器，以在先进制程下降低面积和功耗，因此SAR ADC在最近十多年在速度、低功耗和精度方面得到了巨大提升。
SAR ADC主要组成模块包括模数转换器、比较器和逐次逼近型逻辑寄存器。其中比较器作为SAR ADC的核心组件，负责对模数转换器输出电压与参考电压VREF进行比较，根据比较结果控制SAR逻辑寄存器进行移位，使模数转换器输出电压逐次逼近至参考电压VREF。现有技术中的比较器会产生明显的回踢噪声，影响SAR ADC的转换速率、精度和功耗。
针对现有技术中，比较器产生明显的回踢噪声，进而影响SAR ADC的转换速率、精度和功耗的问题，尚未有有效的解决办法。
发明内容
本申请实施例提供了一种动态比较器电路及逐次逼近式模数转换器，以解决相关技术中比较器产生明显的回踢噪声，进而影响SAR ADC的转换速率、精度和功耗的问题。
在本申请的一个实施例中，提出了一种动态比较器电路，包括：电流源，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七MOS管，第八MOS管，第九MOS管和第十MOS管；所述第一MOS管和所述第二MOS管为差分输入对管，所述电流源连接所述第一MOS管的源极和所述第二MOS管的源极，所述第一MOS管的栅极连接输入电压VIP，漏极连接所述第三MOS管的源极和所述第七MOS管的漏极，所述第二MOS管的栅极连接输入电压VIN，漏极连接所述第四MOS管的源极和所述第八MOS管的漏极，所述第三MOS管和所述第五MOS管构成第一反相器，所述第四MOS管和所述第六MOS管构成第二反相器，所述第一反相器和所述第二反相器首尾相连以构成双稳态的锁存器，所述第三MOS管的栅极连接所述第五MOS管的栅极，漏极连接所述第五MOS管的漏极和所述第九MOS管的漏极，所述第四MOS管的栅极连接所述第六MOS管的栅极，漏极连接所述第六MOS管的漏极和所述第十MOS管的漏极，所述第五MOS管的源极、所述第六MOS管的源极、所述第九MOS管的源极以及所述第十MOS管的源极相连，所述第七MOS管的源极和所述第八MOS管的源极分别连接电源电压，所述第七MOS管的栅极、所述第八MOS管的栅极、所述第九MOS管的栅极和所述第十MOS管的栅极分别连接锁存控制信号，所述第三MOS管的漏极和所述第四MOS管的栅极分别连接输出电压VOP，所述第三MOS管的栅极和所述第四MOS管的漏极分别连接输出电压VON，所述第一MOS管的漏极、所述第三MOS管的源极和所述第七MOS管的漏极相交点为X点，所述第二MOS管的漏极、所述第四MOS管的源极和所述第八MOS管的漏极相交点为Y点，所述第三MOS管的漏极、所述第五MOS管的漏极、所述第四MOS管的栅极和所述第六MOS管的栅极的相交点为P点，所述第四MOS管的漏极、所述第六MOS管的漏极、所述第三MOS管的栅极和所述第五MOS管的栅极的相交点为N点，其中，在所述动态比较器电路的放大阶段差分电压输入信号被以二极管为负载的差分放大器放大，在X、Y节点得到放大后的电压，锁存阶段将X、Y节点上拉至电源电压，首尾相接的两对反相器构成锁存器，在输出节点P、N快速建立到满摆幅输出电压，同时，锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端，降低了回踢噪声。
在一实施例中，在所述动态比较器电路的复位阶段，将电流源关闭，通过将所述锁存控制信号置为低电平以及将所述第七MOS管和所述第八MOS管关闭，将所述P点和所述N点的电压复位至GND，将所述X点和所述Y点到地的电压复位至GND。
在一实施例中，在所述动态比较器电路的复位阶段，将电流源关闭，所述锁存控制信号置为低电平，此时所述第九MOS管和所述第十MOS管导通，将所述P点和所述N点的电压下拉至GND；将所述第七MOS管和所述第八MOS管关闭，此时所述第五MOS管和所述第六MOS管各自的栅极和源极之间的电压差为0，所述第五MOS管和所述第六MOS管工作在截止区，所述第三MOS管和所述第四MOS管各自的漏极和栅极电位相等，所述第三MOS管和所述第四MOS管工作在饱和区，将所述X点和所述Y点到地的电压放电到GND。
在一实施例中，在所述动态比较器电路的放大阶段，电流源开启，将所述锁存控制信号置为低电平，通过将所述输入电压VIP和所述输入电压VIN分别加载到所述差分输入对管，形成差分输入电流，所述差分输入对管在所述电路的放大阶段一直工作在饱和区。
在一实施例中，在所述动态比较器电路的锁存阶段，将所述锁存控制信号置为高电平，此时所述第九MOS管和所述第十MOS管断开，然后控制所述第七MOS管和所述第八MOS管闭合，将X和Y点上拉至VDD，避免在锁存阶段P点和N点的差分电压通过寄生电容耦合到所述输入电压VIP和所述输入电压VIN。
在本申请的另一个实施例中，还提供了一种逐次逼近式模数转换器，包括如上所述的动态比较器电路。
在一实施例中，所述逐次逼近式模数转换器还包括：模数转换器，连接所述动态比较器电路的负输入端；逐次逼近式逻辑寄存器，连接所述动态比较器电路的输出端。
在一实施例中，所述逐次逼近式模数转换器还包括：预放大电路，连接所述动态比较器电路的输入端，所述预放大电路多个级联的预放大器。
通过本申请实施例提供的动态比较器电路及逐次逼近式模数转换器，在所述动态比较器电路的放大阶段差分电压输入信号被以二极管为负载的差分放大器放大，在X、Y节点得到放大后的电压，锁存阶段将X、Y节点上拉至电源电压，首尾相接的两对反相器构成锁存器，在输出节点P、N快速建立到满摆幅输出电压，同时，锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端，从而有效避免了比较器产生明显的回踢噪声，进而影响SAR ADC的转换速率、精度和功耗的问题。同时本申请提供的动态比较器电路及逐次逼近式模数转换器，在复位阶段比较器不消耗静态功耗；在放大阶段，复用M3和M4作为二极管负载，可以降低比较器面积，且放大阶段，输入对管M1和M2一直工作在饱和区，提供高增益，降低了等效输入失调电压和等效输入噪声；锁存阶段，将X、Y节点上拉至VDD，避免在锁存阶段P、N节点的电压输出通过寄生电容耦合到输入端，降低了比较器的回踢噪声，避免对前级模数转换器的电荷注入，提高SAR ADC精度，降低SAR ADC电容阵列的面积要求，同时降低了SAR ADC前级驱动能力的要求。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据本申请实施例的一种可选的动态比较器电路的结构图；
图2是根据本申请实施例的一种可选的动态比较器电路复位阶段的等效电路示意图；
图3是根据本申请实施例的一种可选的动态比较器电路放大阶段的等效电路示意图；
图4是根据本申请实施例的一种可选的动态比较器电路锁存阶段的等效电路示意图；
图5是根据本申请实施例的一种可选的动态比较器电路锁存完成阶段的等效电路示意图；
图6是根据本申请实施例的一种可选的动态比较器电路的控制时序波形示意图；
图7是根据本申请实施例的一种可选的包含动态比较器电路的逐次逼近式模数转换器的结构示意图；
图8是是根据本申请实施例的一种可选的包含动态比较器电路的逐次逼近式模数转换器的结构示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本申请实施例提出了一种动态比较器电路，图1是根据本申请实施例的一种可选的动态比较器电路的结构图，如图1所示，包括：电流源，第一MOS管M1，第二MOS管M2，第三MOS管M3，第四MOS管M4，第五MOS管M5，第六MOS管M6，第七MOS管M7，第八MOS管M8，第九MOS管M9和第十MOS管M10。
所述第一MOS管和第二MOS管为差分输入对管，所述电流源连接所述第一MOS管的源极和所述第二MOS管的源极，所述第一MOS管的栅极连接输入电压VIP，漏极连接所述第三MOS管的源极和所述第七MOS管的漏极，所述第二MOS管的栅极连接输入电压VIN，漏极连接所述第四MOS管的源极和所述第八MOS管的漏极，所述第三MOS管和所述第五MOS管构成第一反相器，所述第四MOS管和所述第六MOS管构成第二反相器，所述第一反相器和所述第二反相器首尾相连以构成双稳态的锁存器，所述第三MOS管的栅极连接所述第五MOS管的栅极，漏极连接所述第五MOS管的漏极和所述第九MOS管的漏极，所述第四MOS管的栅极连接所述第六MOS管的栅极，漏极连接所述第六MOS管的漏极和所述第十MOS管的漏极，所述第五MOS管的源极、所述第六MOS管的源极、所述第九MOS管的源极以及所述第十MOS管的源极相连，所述第七MOS管的源极和所述第八MOS管的源极分别连接电源电压，所述第七MOS管的栅极、所述第八MOS管的栅极、所述第九MOS管的栅极和所述第十MOS管的栅极分别连接锁存控制信号，所述第三MOS管的漏极和所述第四MOS管的栅极分别连接输出电压VOP，所述第三MOS管的栅极和所述第四MOS管的漏极分别连接输出电压VON。
所述第一MOS管的漏极、所述第三MOS管的源极和所述第七MOS管的漏极相交点为X点，所述第二MOS管的漏极、所述第四MOS管的源极和所述第八MOS管的漏极相交点为Y点，所述第三MOS管的漏极、所述第五MOS管的漏极、所述第四MOS管的栅极和所述第六MOS管的栅极的相交点为P点，所述第四MOS管的漏极、所述第六MOS管的漏极、所述第三MOS管的栅极和所述第五MOS管的栅极的相交点为N点。
在所述动态比较器电路的放大阶段差分电压输入信号被以二极管为负载的差分放大器放大，在X、Y节点得到放大后的电压，锁存阶段将X、Y节点上拉至电源电压，首尾相接的两对反相器构成锁存器，在输出节点P、N快速建立到满摆幅输出电压，同时，锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端，降低了回踢噪声。
动态比较器结合了以二极管做负载的差分输入级和锁存器，在ADC转换期间，输入尾电流源一直工作，M1和M2为差分输入对管，M3~M6为两对首尾相接的反相器，构成双稳态的锁存器，M7~M10为复位管。由于动态比较器驱动能力较弱，输出电压VOP和VON由锁存器锁存后经几级反相器构成的缓冲器提高驱动能力。
在一实施例中，在所述动态比较器电路的复位阶段，将电流源关闭，通过将所述锁存控制信号置为低电平以及将所述第七MOS管和所述第八MOS管关闭，将所述P点和所述N点的电压复位至GND，将所述X点和所述Y点到地的电压复位至GND。
在一实施例中，在所述动态比较器电路的复位阶段，将电流源关闭，所述锁存控制信号置为低电平，此时所述第九MOS管和所述第十MOS管导通，将所述P点和所述N点的电压下拉至GND；将所述第七MOS管和所述第八MOS管关闭，此时所述第五MOS管和所述第六MOS管各自的栅极和源极之间的电压差为0，所述第五MOS管和所述第六MOS管工作在截止区，所述第三MOS管和所述第四MOS管各自的漏极和栅极电位相等，所述第三MOS管和所述第四MOS管工作在饱和区，将所述X点和所述Y点到地的电压放电到GND。
图2是根据本申请实施例的一种可选的动态比较器电路复位阶段的等效电路示意图，如图2所示，复位阶段，电流源关闭，锁存控制信号Latch为低，因此M9和M10导通，将VOP和VON电位下拉至GND；M7和M8关闭，此时M5和M6的栅极和源极之间的电压差Vgs=0，M5和M6工作在截至区，等效为节点P到GND和节点N到GND的电容CP和CN。M3和M4的漏极和栅极电位相等，工作在饱和区，将节点X和节点Y到GND的电压放电到GND。M7至M10管的锁存控制信号Latch大小一致。其中寄生电容：
CP=Cgs6+Cgb6+Cds5+Cdb5+Cds9+Cdb9+Cdb3，
CN=Cgs5+Cgb5+Cds6+Cdb6+Cds10+Cdb10+Cdb4，
CX=Csb3+Cdb7+Cds7+Cdb1, CY=Csb4+Cdb8+Cds8+Cdb2。
其中，Cgs表示MOS管栅极和源极之间的寄生电容，Cgb表示MOS管栅极和衬底之间的寄生电容，Cds表示MOS管衬底和源极之间的寄生电容，Cdb表示MOS管漏极和衬底之间的寄生电容。
在一实施例中，在所述动态比较器电路的放大阶段，电流源开启，将所述锁存控制信号置为低电平，通过将所述输入电压VIP和所述输入电压VIN分别加载到所述差分输入对管，形成差分输入电流，所述差分输入对管在所述电路的放大阶段一直工作在饱和区。
放大器功能由差分输入对管M1、M2，以及二极管连接的负载管M3、M4构成。放大阶段，差分输入电压VIP-VIN经过差分输入对管形成差分输入电流，差分输入电流流过负载管M3和M4后在X、Y节点得到差分输出电压。
图3是根据本申请实施例的一种可选的动态比较器电路放大阶段的等效电路示意图，如图3所示，放大阶段，电流源开始工作，电流流过差分输入对管M1和M2，输入信号VIP和VIN加载到差分输入端，形成差分输入电流，其中/>为MOS管的跨导，工作在饱和区的MOS管跨导计算公式为/>，增大MOS管的宽长比和电流可以增大MOS管的跨导。此时Latch信号为“0”，即低电平，此时开关管M9和M10工作在开启状态，开关管M7和M8工作在关闭状态节点P和节点N电位被下拉至GND，PMOS管M3和M4的栅极电位等于漏极电位，工作在饱和区，构成二极管连接的负载，输出阻抗为/>，差分电流流经二极管负载，在X和Y点形成差分电压：/>。
放大阶段，放大器的带宽为，增大/>可以提高放大器带宽，提高对高频信号的响应速度，但是会使输出阻抗/>下降，进而降低放大器的增益。
放大阶段，电路的等效输入失调电压为：。
放大阶段，输入对管一直工作在饱和区，可以产生较大的增益，降低了等效输入失调电压。
放大阶段，电路的等效输入噪声为：。
放大阶段，输入对管一直工作在饱和区，可以产生较大的增益，降低了等效输入噪声。
在一实施例中，在所述动态比较器电路的锁存阶段，将所述锁存控制信号置为高电平，此时所述第九MOS管和所述第十MOS管断开，然后控制所述第七MOS管和所述第八MOS管闭合，将X和Y点上拉至VDD，避免在锁存阶段P点和N点的差分电压通过寄生电容耦合到所述输入电压VIP和所述输入电压VIN。
锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端，降低了回踢噪声。由于回踢噪声是通过寄生电容耦合产生的，输出节点P、N的电压变化通过电容耦合至中间节点X、Y，然后再耦合至差分输入端。现在通过将中间节点的电位固定到电源电压，切断了回踢噪声的主要传播路径。
图4是根据本申请实施例的一种可选的动态比较器电路锁存阶段的等效电路示意图，如图4所示，锁存阶段一，Latch控制信号为“1”，即高电平，首先是M9和M10复位管断开，然后控制M7和M8复位管闭合，将X和Y点上拉至VDD，上拉管M7和M8对CX和CY的充电速度一致，且CX、CY相等，因此，上拉过程中。在上拉过程中，节点P和节点N的电压为GND，由于节点X和节点Y之间存在电压差，M3和M4中一个管子会率先达到开启阈值电压，假设M3先开启，计算可得下述公式，其中ID3由上拉管M7的漏极电流决定。通过下面公式可以看出，增大M7和M8的饱和漏电流、增大输入对管M1和M2的宽长比，以及降低节点PN的寄生电容可以提高输出电压VPN的建立速度。
。
图5是根据本申请实施例的一种可选的动态比较器电路锁存完成阶段的等效电路示意图，如图5所示，经过一段时间后，对电容CP充电使VOP达到M6的开启阈值电压，此时由M6快速对CN进行放电，进一步提高M3的开启程度，形成正反馈，快速在输出节点PN输出满摆幅的电压。锁存阶段二，XY节点上拉至VDD，可以避免锁存器输出节点PN的差分信号回踢到比较器输入端，降低了比较器的回踢噪声。
图6是根据本申请实施例的一种可选的动态比较器电路的控制时序波形示意图，如图6所示为ADC工作时序的一个示例，初始状态下ADC工作在采样状态，锁存控制（Latch）信号为低，此时比较器工作在复位阶段，转换启动控制（CONV START）信号上升沿使得ADC进入转换阶段，此时比较器的电流源开始工作，Latch信号为低，比较器工作在放大阶段，对输入端的差分信号进行放大；Latch信号为高电平后，比较器由放大阶段进入锁存阶段，对比较结果进行锁存。受Latch信号控制，比较器在放大阶段和锁存阶段交替工作，直至完成所有比特位的转换，ADC进入采样状态，比较器的电流源关闭，比较器进入复位阶段。
在本申请的另一个实施例中，还提供了一种逐次逼近式模数转换器，包括如上所述的动态比较器电路。
图7是根据本申请实施例的一种可选的包含动态比较器电路的逐次逼近式模数转换器的结构示意图。如图7所示，所述逐次逼近式模数转换器还包括：模数转换器，连接所述动态比较器电路的负输入端；逐次逼近式逻辑寄存器，连接所述动态比较器电路的输出端。其中比较器作为SAR ADC的核心组件，负责对模数转换器输出电压与参考电压VREF进行比较，根据比较结果控制SAR逻辑寄存器进行移位，使模数转换器输出电压逐次逼近至参考电压VREF。
图8是是根据本申请实施例的一种可选的包含动态比较器电路的逐次逼近式模数转换器的结构示意图。在一实施例中，所述逐次逼近式模数转换器还包括：预放大电路，连接所述动态比较器电路的输入端，所述预放大电路多个级联的预放大器。在12位及以下分辨率的SAR ADC中常使用Strong-Arm比较器，因为其没有静态功耗，比较速度快，可以实现高速的SAR ADC。在16位及以上的SAR ADC中Strong-Arm动态比较器的噪声和失调无法满足精度要求，因此需要在前级串联多级预放大器，降低等效输入失调电压和等效输入噪声。
通过本申请实施例提供的动态比较器电路及逐次逼近式模数转换器，在所述动态比较器电路的放大阶段差分电压输入信号被以二极管为负载的差分放大器放大，在X、Y节点得到放大后的电压，锁存阶段将X、Y节点上拉至电源电压，首尾相接的两对反相器构成锁存器，在输出节点P、N快速建立到满摆幅输出电压，同时，锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端，从而有效避免了比较器产生明显的回踢噪声，进而影响SAR ADC的转换速率、精度和功耗的问题。本申请提供的动态比较器电路及逐次逼近式模数转换器，在复位阶段比较器不消耗静态功耗；在放大阶段，复用M3和M4作为二极管负载，可以降低比较器面积，且放大阶段，输入对管M1和M2一直工作在饱和区，提供高增益，降低了等效输入失调电压和等效输入噪声；锁存阶段，将X、Y节点上拉至VDD，避免在锁存阶段P、N节点的电压输出通过寄生电容耦合到输入端，降低了比较器的回踢噪声，避免对前级模数转换器的电荷注入，提高SAR ADC精度，降低SAR ADC电容阵列的面积要求，同时降低了SAR ADC前级驱动能力的要求。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
在本申请的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (8)

1.一种动态比较器电路，其特征在于，包括：
电流源，第一MOS管，第二MOS管，第三MOS管，第四MOS管，第五MOS管，第六MOS管，第七MOS管，第八MOS管，第九MOS管和第十MOS管；
所述第一MOS管和所述第二MOS管为差分输入对管，所述电流源连接所述第一MOS管的源极和所述第二MOS管的源极，所述第一MOS管的栅极连接输入电压VIP，漏极连接所述第三MOS管的源极和所述第七MOS管的漏极，所述第二MOS管的栅极连接输入电压VIN，漏极连接所述第四MOS管的源极和所述第八MOS管的漏极，所述第三MOS管和所述第五MOS管构成第一反相器，所述第四MOS管和所述第六MOS管构成第二反相器，所述第一反相器和所述第二反相器首尾相连以构成双稳态的锁存器，所述第三MOS管的栅极连接所述第五MOS管的栅极，漏极连接所述第五MOS管的漏极和所述第九MOS管的漏极，所述第四MOS管的栅极连接所述第六MOS管的栅极，漏极连接所述第六MOS管的漏极和所述第十MOS管的漏极，所述第五MOS管的源极、所述第六MOS管的源极、所述第九MOS管的源极以及所述第十MOS管的源极相连，所述第七MOS管的源极和所述第八MOS管的源极分别连接电源电压，所述第七MOS管的栅极、所述第八MOS管的栅极、所述第九MOS管的栅极和所述第十MOS管的栅极分别连接锁存控制信号，所述第三MOS管的漏极和所述第四MOS管的栅极分别连接输出电压VOP，所述第三MOS管的栅极和所述第四MOS管的漏极分别连接输出电压VON，所述第一MOS管的漏极、所述第三MOS管的源极和所述第七MOS管的漏极相交点为X点，所述第二MOS管的漏极、所述第四MOS管的源极和所述第八MOS管的漏极相交点为Y点，所述第三MOS管的漏极、所述第五MOS管的漏极、所述第四MOS管的栅极和所述第六MOS管的栅极的相交点为P点，所述第四MOS管的漏极、所述第六MOS管的漏极、所述第三MOS管的栅极和所述第五MOS管的栅极的相交点为N点，其中，
在所述动态比较器电路的放大阶段差分电压输入信号被以二极管为负载的差分放大器放大，在X、Y节点得到放大后的电压，锁存阶段将X、Y节点上拉至电源电压，首尾相接的两对反相器构成锁存器，在输出节点P、N快速建立到满摆幅输出电压，同时，锁存阶段X、Y节点固定在电源电压避免了P、N节点的宽摆幅输出耦合至比较器输入端。
2.根据权利要求1所述的动态比较器电路，其特征在于，
在所述动态比较器电路的复位阶段，将电流源关闭，通过将所述锁存控制信号置为低电平以及将所述第七MOS管和所述第八MOS管关闭，将所述P点和所述N点的电压复位至GND，将所述X点和所述Y点到地的电压复位至GND。
3.根据权利要求2所述的动态比较器电路，其特征在于，
在所述动态比较器电路的复位阶段，将电流源关闭，所述锁存控制信号置为低电平，此时所述第九MOS管和所述第十MOS管导通，将所述P点和所述N点的电压下拉至GND；将所述第七MOS管和所述第八MOS管关闭，此时所述第五MOS管和所述第六MOS管各自的栅极和源极之间的电压差为0，所述第五MOS管和所述第六MOS管工作在截止区，所述第三MOS管和所述第四MOS管各自的漏极和栅极电位相等，所述第三MOS管和所述第四MOS管工作在饱和区，将所述X点和所述Y点到地的电压放电到GND。
4.根据权利要求1所述的动态比较器电路，其特征在于，
在所述动态比较器电路的放大阶段，电流源开启，将所述锁存控制信号置为低电平，通过将所述输入电压VIP和所述输入电压VIN分别加载到所述差分输入对管，形成差分输入电流，所述差分输入对管在所述电路的放大阶段一直工作在饱和区。
5.根据权利要求1所述的动态比较器电路，其特征在于，
在所述动态比较器电路的锁存阶段，将所述锁存控制信号置为高电平，此时所述第九MOS管和所述第十MOS管断开，然后控制所述第七MOS管和所述第八MOS管闭合，将X和Y点上拉至VDD，避免在锁存阶段P点和N点的差分电压通过寄生电容耦合到所述输入电压VIP和所述输入电压VIN。
6.一种逐次逼近式模数转换器，其特征在于，包括如权利要求1至5任一项所述的动态比较器电路。
7.根据权利要求6所述的逐次逼近式模数转换器，其特征在于，所述逐次逼近式模数转换器还包括：
模数转换器，连接所述动态比较器电路的负输入端；
逐次逼近式逻辑寄存器，连接所述动态比较器电路的输出端。
8.根据权利要求6或7所述的逐次逼近式模数转换器，其特征在于，所述逐次逼近式模数转换器还包括：
预放大电路，连接所述动态比较器电路的输入端，所述预放大电路多个级联的预放大器。
CN202311301966.4A 2023-10-10 2023-10-10 动态比较器电路及逐次逼近式模数转换器 Active CN117060899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311301966.4A CN117060899B (zh) 2023-10-10 2023-10-10 动态比较器电路及逐次逼近式模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311301966.4A CN117060899B (zh) 2023-10-10 2023-10-10 动态比较器电路及逐次逼近式模数转换器

Publications (2)

Publication Number Publication Date
CN117060899A true CN117060899A (zh) 2023-11-14
CN117060899B CN117060899B (zh) 2024-01-30

Family

ID=88669549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311301966.4A Active CN117060899B (zh) 2023-10-10 2023-10-10 动态比较器电路及逐次逼近式模数转换器

Country Status (1)

Country Link
CN (1) CN117060899B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2352956A (en) * 1940-01-31 1944-07-04 Strutt Maximiliaan Julius Otto Circuit for the transmission of electrical oscillations
DE1791016A1 (de) * 1968-08-29 1972-03-16 Telefunken Patent Schaltungsanordnung zur Rauschunterdrueckung bei der Abstimmung von FM-Empfaengern
CN107888171A (zh) * 2017-11-16 2018-04-06 上海北京大学微电子研究院 一种高速低回踢噪声动态比较器及电路
CN111446966A (zh) * 2020-05-06 2020-07-24 东南大学 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN111835357A (zh) * 2020-08-04 2020-10-27 二十一世纪（北京）微电子技术有限公司 一种单斜率adc电路
CN115333515A (zh) * 2022-07-01 2022-11-11 华南理工大学 一种低回踢噪声的动态比较器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2352956A (en) * 1940-01-31 1944-07-04 Strutt Maximiliaan Julius Otto Circuit for the transmission of electrical oscillations
DE1791016A1 (de) * 1968-08-29 1972-03-16 Telefunken Patent Schaltungsanordnung zur Rauschunterdrueckung bei der Abstimmung von FM-Empfaengern
CN107888171A (zh) * 2017-11-16 2018-04-06 上海北京大学微电子研究院 一种高速低回踢噪声动态比较器及电路
CN111446966A (zh) * 2020-05-06 2020-07-24 东南大学 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN111835357A (zh) * 2020-08-04 2020-10-27 二十一世纪（北京）微电子技术有限公司 一种单斜率adc电路
CN115333515A (zh) * 2022-07-01 2022-11-11 华南理工大学 一种低回踢噪声的动态比较器

Also Published As

Publication number Publication date
CN117060899B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
CN106374929B (zh) 一种快速响应动态锁存比较器
US8319526B2 (en) Latched comparator circuit
JP5086660B2 (ja) 論理回路
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN111446966B (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
US20200067499A1 (en) Comparison circuit
CN104242879A (zh) 一种用于高速模数转换器的高速低失调动态比较器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN115333515A (zh) 一种低回踢噪声的动态比较器
TWI815373B (zh) 動態比較器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN112187226A (zh) 一种低压低功耗的动态比较器
CN114389585A (zh) 一种高速低失调锁存比较器
CN111313871B (zh) 动态预放大电路和动态比较器
CN117060899B (zh) 动态比较器电路及逐次逼近式模数转换器
US7583218B2 (en) Comparator and A-D converter
CN117767896A (zh) 放大电路及比较器
CN110855274B (zh) 一种低失调轨对轨动态锁存比较器
Yongheng et al. A novel 1GSPS low offset comparator for high speed ADC
US9178499B2 (en) Low-power offset-stored latch
CN113067557B (zh) 一种带电平转换的高速全差分比较器电路
CN110601695A (zh) 一种高精度动态比较器
CN210609095U (zh) 一种低失调轨对轨动态锁存比较器
US20020175727A1 (en) Ultra high speed clocked analog latch
TW202308293A (zh) 基於電荷引導式放大器之放大電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant