CN113055016A - 模数转换装置及相关电子传感器 - Google Patents

模数转换装置及相关电子传感器 Download PDF

Info

Publication number
CN113055016A
CN113055016A CN202011542393.0A CN202011542393A CN113055016A CN 113055016 A CN113055016 A CN 113055016A CN 202011542393 A CN202011542393 A CN 202011542393A CN 113055016 A CN113055016 A CN 113055016A
Authority
CN
China
Prior art keywords
digital
input
output
signal
sar adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011542393.0A
Other languages
English (en)
Inventor
马苏米·阿克巴里
穆罕默德·塞万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of CN113055016A publication Critical patent/CN113055016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开模数转换装置和相关电子传感器。该模数转换装置(10)包括：‑输入端子(12)，用于接收模拟输入信号(Vin(z))；‑输出端子(14)，用于发出数字输出信号(Dout(z))；‑第一逐次逼近寄存器模数转换模块(24)，称为第一SAR ADC模块(24)，连接到输入端子(12)；‑第一反馈模块(30)，关联到第一SAR ADC模块(24)；‑第二逐次逼近寄存器模数转换模块(38)，称为第二SAR ADC模块(38)，连接到第一SAR ADC模块(24)；‑第二反馈模块(44)，关联到第二SAR ADC模块(38)；以及‑复用模块(20)，连接到第一SAR ADC模块和第二SAR ADC模块(24)，以递送数字输出信号(Dout(z))。

Description

模数转换装置及相关电子传感器
【技术领域】
本发明涉及一种用于将模拟输入信号转换为数字输出信号的模数转换装置。
本发明还涉及一种包括这种模数转换装置的电子传感器。
【背景技术】
本发明涉及特别是在高通道密度数据采集系统中的、也表示为ADC的模数转换器的领域。这种模数转换器通常用于生物医学和仪器应用中。
也表示为SAR ADC的逐次逼近寄存器模数转换器由于其即使对于没有解决问题的全标度输入步长也具有低时延和快速响应而在复用系统中是流行的，如在AnalogDialogue(2014年)中来自M.Pachchigar的文章“Demystifying High-PerformanceMultiplexed Data-Acquisition Systems”中说明的。逐次逼近寄存器模数转换器由于其简单性和功率效率而广泛用于节能应用中。
逐次逼近寄存器模数转换器通常包括：数模转换器，也表示为DAC，该DAC具有输入和输出；比较器，该比较器具有两个输入和一输出，一个输入连接到数模转换器的输出，并且另一个输入适于接收参考信号；以及SAR逻辑单元，该SAR逻辑单元连接到比较器的输出，SAR逻辑单元适于控制数模转换器。数模转换器通常包含电容器阵列。
US 2018/0183450A1涉及一种具有噪声整形的交错逐次逼近寄存器模数转换器(SAR ADC)，该SAR ADC具有也被称为第一SAR块的第一逐次逼近寄存器块，也被称为第二SAR块的第二逐次逼近寄存器块，以及噪声整形电路。第一SAR块和第二SAR块轮流对输入电压进行采样，以便对输入电压进行逐次逼近并观察输入电压的数字表示。噪声整形电路交替地从第一SAR块接收第一残余电压和从第二SAR块接收第二残余电压，并且输出噪声整形信号以馈送到第一SAR块和第二SAR块中。这种逐次逼近寄存器模数转换器允许提高处理速度，因为当一个SAR块处于转换模式时，另一个SAR块对下一个输入进行采样。
然而，逐次逼近寄存器模数转换器遭受比较器的显著噪声以及驱动大DAC电容器阵列所需的额外功率。因此，这种逐次逼近寄存器模数转换器几乎不用于超过10-12位分辨率的应用。
【发明内容】
因此，本发明的目的是提供一种改进的模数转换装置，该模数转换装置包括至少一个逐次逼近寄存器模数转换器。
为此，本发明的主题是一种用于将模拟输入信号转换为数字输出信号的模数转换装置，该模数转换装置包括：
-输入端子，用于接收模拟输入信号；
-输出端子，用于发出数字输出信号；
-第一逐次逼近寄存器模数转换模块，称为第一SAR ADC模块，经由其输入连接到输入端子并且配置为经由其输出递送第一数字信号；
-第一反馈模块，配置为从第一SAR ADC模块接收第一残余信号，并且处理第一残余信号并将其注入回第一SAR ADC模块的输入；
-第二逐次逼近寄存器模数转换模块，称为第二SAR ADC模块，经由其输入连接到第一SAR ADC模块以接收第一残余信号，并且配置为经由其输出递送第二数字信号；
-第二反馈模块，配置为从第二SAR ADC模块接收第二残余信号，并且处理第二残余信号并将其注入回第二SAR ADC模块的输入；以及
-复用模块，连接到第一SAR ADC模块的输出和第二SAR ADC模块的输出，复用模块配置为递送输出端子处的数字输出信号。
因此，根据本发明的模数转换装置包括两个级联的噪声整形逐次逼近寄存器模数转换级，也称为NS-SAR ADC级，即第一NS-SAR ADC级和第二NS-SAR ADC级，各个NS-SAR ADC级包括SAR ADC模块和相应的误差反馈模块，该误差反馈模块对SAR ADC模块的量化噪声进行噪声整形。第一NS-SAR ADC级、特别是第一SAR ADC模块的量化噪声被馈送到第二NS-SARADC级中，以形成多级噪声整形(MASH)SAR ADC。
本领域技术人员还将注意到，通过误差反馈技术来执行噪声整形，使得根据本发明的模数转换装置不再使用任何运算跨导放大器(OTA)。因此，它实际上是无OTA的拓扑。
在可选的补充中，复用模块能够在所递送的数字输出信号是第一数字信号的第一操作模式或所递送的数字输出信号是第一数字信号和第二数字信号的组合的第二操作模式下操作。因此，根据本发明的模数转换装置的另一个优点是可配置性，使得它可以被配置为单级或多级以支持不同的带宽和分辨率。
在可选的补充中，各个反馈模块包括相应的二阶滤波器，该二阶滤波器用于在将相应的残余信号注入回相应的SAR ADC模块的输入之前对其进行滤波。因此，根据本发明的模数转换装置的另一优点是提供四阶噪声整形性能，同时与二阶模数转换器一样稳定。
根据本发明的其他有利方面，模数转换装置包括以下特征中的一个或几个，这些特征单独采取或根据任何技术上可以的组合来采取：
-复用模块被配置为在所递送的数字输出信号是第一数字信号的第一操作模式或所递送的数字输出信号是第一数字信号和第二数字信号的组合的第二操作模式下操作；
-转换装置还包括选择模块，该选择模块用于在复用模块的第一操作模式和第二操作模式中选择操作模式；
-第一反馈模块包括第一滤波器，该第一滤波器用于在将第一残余信号注入回第一SAR ADC模块的输入之前对该第一残余信号进行滤波，
第一滤波器优选地是二阶滤波器；
第一滤波器仍然优选地是有限脉冲响应滤波器；
-第二反馈模块包括第二滤波器，该第二滤波器用于在将第二残余信号注入回第二SAR ADC模块的输入之前对该第二残余信号进行滤波，
第二滤波器优选地是二阶滤波器；
第二滤波器仍然优选地是有限脉冲响应滤波器；
-第一SAR ADC模块包括：
+第一数模转换器，具有输入和输出；
+第一比较器，具有两个输入和一输出，一个输入连接到第一数模转换器的输出，并且另一个输入适于接收参考信号；以及
+第一逐次逼近寄存器逻辑单元，连接到第一比较器的输出，第一逐次逼近寄存器逻辑单元适于控制第一数模转换器；
第一数模转换器的输入形成第一SAR ADC模块的输入；
第一比较器的输出形成第一SAR ADC模块的输出；
-第二SAR ADC模块的输入连接到第一数模转换器的输出；
-第二SAR ADC模块包括：
+第二数模转换器，具有输入和输出；
+第二比较器，具有两个输入和一输出，一个输入连接到第二数模转换器的输出，并且另一个输入适于接收参考信号；以及
+第二逐次逼近寄存器逻辑单元，连接到第二比较器的输出，第二逐次逼近寄存器逻辑单元配置为控制第二数模转换器；
第二数模转换器的输入形成第二SAR ADC模块的输入；
第二比较器的输出形成第二SAR ADC模块的输出；
-复用模块包括数字消除逻辑单元，该数字消除逻辑单元适于将第一传递函数应用于第一数字信号并且将第二传递函数应用于第二数字信号，以便消除第一残余信号。
本发明的主题还是一种电子传感器，该电子传感器包括用于将模拟输入信号转换为数字输出信号的模数转换装置，该转换装置如上所定义。
【附图说明】
本发明将在阅读以下描述时更佳地理解，该以下描述仅以示例的方式并且参照附图来给出，附图中：
图1是包括根据本发明的模数转换装置的电子传感器的示意图，该转换装置包括第一NS-SAR ADC级和第二NS-SAR ADC级，第二NS-SAR ADC级以级联方式连接到第一NS-SARADC级，以便将第一NS-SAR ADC级的量化噪声馈送到第二NS-SAR ADC级中；该视图是也称为线性模型的框图的形式；
图2是与图1类似的视图，为时域行为模型的形式；
图3是一组两条曲线，各条曲线表示由模数转换装置递送的数字输出信号的模拟功率谱密度，第一曲线对应于图1的线性模型，并且第二曲线对应于图2的时域行为模型；以及
图4是一组两对曲线，各对曲线表示针对第二SAR ADC级的时域误差信号和相应地经滤波的误差信号，第一对曲线对应于图1的线性模型，并且第二对曲线对应于图2的时域行为模型。
【具体实施方式】
在以下描述中，NS代表噪声整形；SAR代表逐次逼近寄存器；并且ADC代表模数转换器或模数转换。由此，NS-SAR ADC代表噪声整形逐次逼近寄存器模数转换器或转换级。
在图1中，电子传感器8包括用于将模拟输入信号Vin(z)转换为数字输出信号Dout(z)的模数转换装置10。电子传感器8适于在各种应用中使用，诸如生物医学和/或仪器应用。
模数转换装置10被配置为将模拟输入信号Vin(z)转换为数字输出信号Dout(z)，并且包括用于接收模拟输入信号Vin(z)的输入端子12和用于发出数字输出信号Dout(z)的输出端子14。
模数转换装置10还包括：第一噪声整形逐次逼近寄存器模数转换级16；也称为第一NS-SAR ADC级；第二噪声整形逐次逼近寄存器模数转换级18，也称为第二NS-SAR ADC级，第二NS-SAR ADC级18以级联方式连接到第一NS-SAR ADC级16；以及复用模块20，该复用模块分别连接到第一NS-SAR ADC级16的输出和第二NS-SAR ADC级18的输出，复用模块20被配置为根据来自第一级NS-SAR ADC 16的第一数字信号D1(z)或者另外根据来自第二级NS-SAR ADC 18的第二数字信号D2(z)在输出端14处递送数字输出信号Dout(z)。
本领域技术人员将理解，术语“复用”通常指代将来自若干信道的信息或信号在单个信道上分组的动作。复用模块20于是应当被理解为能够在输出端子14处将来自若干信道的信号(即，来自NS-SAR ADC级16、18的信号)在一起分组的模块，复用模块20被配置为递送输出端子14处的数字输出信号Dout(z)，这根据来自第一NS-SAR ADC 16级的第一数字信号D1(z)，甚至另外根据来自第二NS-SAR ADC 18级的第二数字信号D2(z)，即，根据第一数字信号D1(z)和第二数字信号D2(z)的组合。
作为可选的补充，复用模块20被配置为在所递送的数字输出信号Dout(z)是第一数字信号D1(z)的第一操作模式M1或者所递送的数字输出信号Dout(z)是第一数字信号D1(z)和第二数字信号D2(z)的组合的第二操作模式M2下操作。
根据该可选的补充，转换装置10还包括选择模块22，该选择模块被配置为在复用模块20的第一操作模式M1和第二操作模式M2中选择操作模式。
第一NS-SAR ADC级16包括第一逐次逼近寄存器模数转换模块24，称为第一SARADC模块24，也表示为SAR_ADC1，该第一SAR ADC模块经由其输入26连接到输入端子12并且配置为经由其输出28递送第一数字信号D1(z)。
第一NS-SAR ADC级16还包括第一反馈模块30，该第一反馈模块配置为经由其输入32从第一SAR ADC模块24接收第一残余信号E1(z)，并且处理该信号并且经由其输出34将该信号注入回第一SAR ADC模块24的输入26处。
在图1的示例中，第一NS-SAR ADC级16包括第一加法器36，该第一加法器一方面连接到输入端子12和第一反馈模块30的输出34，并且另一方面连接到第一SAR ADC模块24的输入26。第一加法器36被配置为将由第一反馈模块30处理的信号，也表示为
Figure BDA0002850051390000071
加到模拟输入信号Vin(z)，并且将该信号之和
Figure BDA0002850051390000072
递送到第一SAR ADC模块24的输入26。
第二NS-SAR ADC级18包括第二逐次逼近寄存器模数转换模块28，称为第二SARADC模块38，也表示为SAR_ADC2，该第二SAR ADC模块经由其输入40连接到第一SAR ADC模块24以接收第一残余信号E1(z)，并且配置为经由其输出42递送第二数字信号D2(z)。
第二NS-SAR ADC级18还包括第二反馈模块44，该第二反馈模块配置为经由其输入46从第二SAR ADC模块38接收第二残余信号E2(z)，并且处理该信号并且经由其输出48将该信号注入回第二SAR ADC模块38的输入40处。
在图1的示例中，第二NS-SAR ADC级18包括第二加法器50，该第二加法器一方面连接到第一NS-SAR ADC级16和第二反馈模块44的输出48，并且另一方面连接到第二SAR ADC模块38的输入40。第二加法器50配置为将由第二反馈模块44处理的信号，也表示为
Figure BDA0002850051390000073
加到第一残余信号E1(z)，并且将该信号之和
Figure BDA0002850051390000074
递送到第二SAR ADC模块38的输入40。
复用模块20配置为根据第一数字信号D1(z)和第二数字信号D2(z)递送数字输出信号Dout(z)。复用模块20连接到第一SAR ADC模块24的输出28和第二SAR ADC模块38的输出42。
复用模块20优选地配置为递送第一数字信号D1(z)或第一数字信号D1(z)和第二数字信号D2(z)的组合，作为输出端子14处的数字输出信号Dout(z)。
复用模块20包括数字消除逻辑单元52，也表示为DCL，该数字消除逻辑单元适于将第一传递函数H1(z)应用于第一数字信号D1(z)，并且将第二传递函数H2(z)应用于第二数字信号D2(z)，如图2所示。数字消除逻辑单元52适于消除第一残余信号E1(z)。
在图2的示例中，第一SAR ADC模块24包括第一数模转换器54，也表示为C-DAC1，该第一数模转换器具有输入56和输出58。第一数模转换器54的输入56形成第一SAR ADC模块24的输入26。
本领域技术人员将观察到，形成执行模数转换功能的第一SAR ADC模块24的输入的输入56，是第一数模转换器54的输入，但不是其唯一输入。本领域技术人员于是将理解，输入56是与所述数模转换器54的附加输入相对应的模拟输入，而不是旨在接收用于转换为模拟信号的数字信号的数字输入，该附加输入本身对于SAR ADC模块是已知的。附加输入56被配置为接收用于标准化所述数字输入的参考电压。在图2的示例中，所述参考电压对应于由第一加法器36向第一SAR ADC模块24递送的信号，即对应于信号之和
Figure BDA0002850051390000081
第一SAR ADC模块24还包括具有两个输入62A、62B，即第一输入62A和第二输入62B，和输出64的第一比较器60。第一比较器60的一个输入，诸如第一输入62A，连接到第一数模转换器54的输出58，并且另一个输入，诸如第二输入62B，适于接收参考信号，诸如第一参考电压Vref1。第一比较器60的输出64形成第一SAR ADC模块24的输出28。
第一SAR ADC模块24还包括连接到第一比较器60的输出64的第一逐次逼近寄存器逻辑单元66，也称为第一SAR逻辑单元66并且表示为SAR1，第一SAR逻辑单元66适于控制第一数模转换器54。
第一反馈模块30包括第一滤波器68，该第一滤波器用于在将第一残余信号E1(z)作为第一滤波后的残余信号
Figure BDA0002850051390000082
注入回第一SAR ADC模块24的输入26之前对其进行滤波。
在图2的示例中，第二SAR ADC模块38包括第二数模转换器70，也表示为C-DAC2，该第二数模转换器具有输入72和输出74。第二数模转换器70的输入72形成第二SAR ADC模块38的输入40。
本领域技术人员将观察到，形成执行模数转换功能的第二SAR ADC模块58的输入的输入72，是第二数模转换器70的输入，但不是其唯一输入。本领域技术人员于是将理解，输入72是与所述数模转换器70的附加输入相对应的模拟输入，而不是旨在接收用于转换为模拟信号的数字信号的数字输入，该附加输入本身对于SAR ADC模块是已知的。附加输入72被配置为接收用于标准化所述数字输入的参考电压。在图2的示例中，所述参考电压对应于由第二加法器50向第二SAR ADC模块38递送的信号，即对应于信号之和
Figure BDA0002850051390000091
第二SAR ADC模块38还包括具有两个输入78A、78B，即第一输入78A和第二输入78B，和输出80的第二比较器76。第二比较器76的一个输入，诸如第一输入78A，连接到第二数模转换器70的输出74，并且另一个输入，诸如第二输入78B，适于接收参考信号，诸如第二参考电压Vref2。第二比较器76的输出80形成第二SAR ADC模块38的输出42。
第二SAR ADC模块38还包括连接到第二比较器76的输出80的第二逐次逼近寄存器逻辑单元82，也称为第二SAR逻辑单元82并且表示为SAR2，第二SAR逻辑单元82适于控制第二数模转换器70。
第二反馈模块44包括第二滤波器84，该第二滤波器用于在将第二残余信号E2(z)作为第二滤波后的残余信号
Figure BDA0002850051390000092
注入回第二SAR ADC模块38的输入40之前对其进行滤波。
数字消除逻辑单元52例如被配置为根据以下方程将第一传递函数H1(z)应用于第一数字信号D1(z)并且将第二传递函数H2(z)应用于第二数字信号D2(z)：
【公式1】
Dout(z)＝H1(z)·D1(z)+H2(z)·D2(z)
其中，Dout表示数字输出信号，
H1表示第一传递函数，
D1表示第一数字信号，
H2表示第二传递函数，并且
D2表示第二数字信号。
第一数字信号D1(z)例如验证以下方程：
【公式2】
D1(z)＝STF1(z)·Vin(z)+NTF1(z)·E1(z)
其中，D1表示第一数字信号，
STF1表示第一信号传递函数，
Vin表示模拟输入信号，
NTF1表示第一噪声传递函数，并且
E1表示第一残余信号。
第二数字信号D2(z)例如验证以下方程：
【公式3】
D2(z)＝STF2(z)·E1(z)+NTF2(z)·E2(z)
其中，D2表示第二数字信号，
STF2表示第二信号传递函数，
E1表示第一残余信号，
NTF2表示第二噪声传递函数，以及
E2表示第二残余信号。
根据上述方程(1)、(2)以及(3)，数字输出信号Dout(z)验证以凝聚方式书写的以下方程：
【公式4】
Dout(z)＝H1·[STF1·Vin(z)+NTF1·E1(z)]+H2·[STF2·E1(z)+NTF2·E2(z)]
从而产生以凝聚方式书写的以下方程：
【公式5】
Dout(z)＝H1·STF1·Vin(z)+[H1·NTF1+H2·STF2]·E1(z)+H2·NTF2·E2(z)
因此，根据方程(5)，验证以下方程，以便消除第一残余信号E1(z)：
【公式6】
H1(z)·NTF1(z)+H2(z)·STF2(z)＝0
在图2的示例中，表示为C-DAC1的第一数模转换器54包含第一电容器阵列86。
第一滤波器68优选是有限脉冲响应滤波器，也称为FIR滤波器，并相应地表示为FIR1。
第一滤波器68优选地是二阶滤波器。
第一噪声传递函数NTF1(z)通常验证以下方程：
【公式7】
NTF1(z)＝1-HF1(z)
其中，NTF1表示第一噪声传递函数，并且
HF1表示第一滤波器68的传递函数。
在图2的示例中，第一滤波器68优选地是二阶FIR滤波器。根据该示例，第一滤波器68包括用于将增益G1应用于第一残余信号E1(z)的第一增益单元88，连接到第一增益单元88的输出的、具有增益a1的第一第一级延迟单元90，连接到第一第一级延迟单元90的输出的、具有增益a2的第一第二级延迟单元92，以及连接到第一第一级延迟单元90和第一第二级延迟单元92的两个输出的第三加法器94。
根据该示例，第一滤波器68的传递函数验证以下方程：
【公式8】
HF1(z)＝G1·(a1z-1+a2z-2)
用于二阶噪声整形的理想第一噪声传递函数NTF1(z)验证了以下方程，该方程要求G1＝2、a1＝1和a2＝-0.5作为参数值：
【公式9】
NTF1(z)＝(1-z-1)2
在图2的示例中，表示为C-DAC2的第二数模转换器70包含第二电容器阵列96。
第二滤波器84优选是有限脉冲响应滤波器，也称为FIR滤波器，并相应地表示为FIR2。
第二滤波器84优选地是二阶滤波器。
第二噪声传递函数NTF2(z)通常验证以下方程：
【公式10】
NTF2(z)＝1-HF2(z)
其中，NTF2表示第二噪声传递函数，并且
HF2表示第二滤波器84的传递函数。
在图2的示例中，第二滤波器84优选地是二阶FIR滤波器。根据该示例，第二滤波器84包括用于将增益G2应用于第二残余信号E2(z)的第二增益单元98，连接到第二增益单元98的输出的、具有增益b1的第二第一级延迟单元100，连接到第二第一级延迟单元100的输出的、具有增益b2的第二第二级延迟单元102，以及连接到第二第一级延迟单元100和第二第二级延迟单元102的两个输出的第四加法器104。
根据该示例，第二滤波器84的传递函数验证以下方程：
【公式11】
HF2(z)＝G2·(b1z-1+b2z-2)
用于二阶噪声整形的理想第二噪声传递函数NTF2(z)验证了以下方程，该方程要求G2＝2、b1＝1和b2＝-0.5作为参数值：
【公式12】
NTF2(z)＝(1-z-1)2
假设第一信号传递函数STF1(z)和第二信号传递函数STF2(z)是理想的，并且验证了以下方程：
【公式13】
STF1(z)＝STF2(z)＝1
而且还考虑到第一传递函数H1(z)验证了以下方程：
【公式14】
H1(z)＝1
然后，上述方程(6)和(9)产生以下方程：
【公式15】
H2(z)＝-NTF1(z)＝-(1-z-1)2
因此，在该示例中，根据方程(5)、(6)以及(12)至(15)，数字输出信号Dout(z)验证以下方程：
【公式16】
Dout(z)＝Vin(z)-(1-z-1)4·E2(z)
由此，上述方程(16)证实了当各个反馈模块30、44包括用于在将相应残余信号E1(z)、E2(z)注入回相应SAR ADC模块24、38的输入之前对其进行滤波的相应二阶滤波器68、84时，根据本发明的模数转换装置10提供四阶噪声整形性能。
因此，与现有技术的模数转换装置相比，根据本发明的模数转换装置10允许获得改进的结果，如将在下文中鉴于图3和图4说明的。
图3是一组两条曲线200、210，即第一曲线200和第二曲线210，各条曲线200、210表示由模数转换装置10递送的数字输出信号Dout的模拟功率谱密度，第一曲线200对应于图1的线性模型，第二曲线210对应于图2的时域行为模型。
因此，图3示出了本发明的线性模型和行为模型的功率谱密度，并且证明了两种实现的类似结果。各个曲线200、210的80dB/Dec斜率进一步证明了根据本发明的模数转换装置10的四阶噪声整形性能。
图4是一组两对曲线300、310，即第一对300和第二对310，各对300、310表示第二NS-SAR ADC级18的时域误差信号和相应地滤波误差信号。第一对300对应于图1的线性模型，第二对310对应于图2的时域行为模型。
在图4中，根据图1的线性模型，第一对300包括表示时域误差信号的第三曲线300A和表示第二NS-SAR ADC级18的经滤波误差信号的第四曲线300B。类似地，根据图2的时域行为模型，第二对310包括表示时域误差信号的第五曲线310A和表示第二NS-SAR ADC级18的经滤波误差信号的第六曲线310B。
因此，图4比较了用于两种实现的第二NS-SAR ADC级18的时域误差信号。它还示出了滤波如何影响该误差。可以看出，它将一些噪声添加到模数转换装置10，但是它不是显著的并且不会破坏模数转换装置10的性能。
由此，与常规的噪声整形逐次逼近寄存器模数转换器相比，根据本发明的模数转换装置10提供了若干优点，如将在下文中说明的。
首先，根据本发明的模数转换装置10通过级联具有较低噪声整形阶数能力并且没有稳定性问题的NS-SAR ADC级16、18来获得较高的噪声整形阶数。
然后，不需要额外的电路元件来提取第一NS-SAR ADC级16中的误差信号以将其作为第二NS-SAR ADC级18的输入馈送。因此，模数转换装置10具有更简单的架构，因为在转换结束时，模拟误差信号E1(z)、E2(z)已经存在于相应的数模转换器54、70上，诸如在相应的电容器阵列86、96上。进一步地，诸如在第一电容器阵列86上的第一数模转换器54的模拟误差信号E1(z)可用作第二NS-SAR ADC级18的输入。
这也使得根据本发明的模数转换装置10比常规的MASH转换器更精确，因为去除了SAR ADC模块24、38的相应输出28、42(即量化器的输出)的数模转换，并且还因为去除了减法步骤。
进一步地，各个NS-SAR ADC级16、18提供具有特定分辨率的数字信号，即相应的第一数字信号D1(z)和第二数字信号D2(z)，使得模数转换装置10允许例如在数字消除逻辑52的输出处同时提供两种不同的分辨率，即与第一操作模式M1相对应的第一分辨率以及与第二操作模式M2相对应的第二分辨率，在该第一操作模式下，所递送的数字输出信号Dout(z)是第一数字信号D1(z)，在第二操作模式下，所递送的数字输出信号Dout(z)是第一数字信号D1(z)和第二数字信号D2(z)的组合。
根据本发明的模数转换装置10也提供使用不同NS-SAR ADC级16、18的组合、特别是经由选择模块22改变噪声整形阶数和分辨率的灵活性，该选择模块能够从复用器模块20的第一操作模式M1和第二操作模式M2中选择操作模式。因此，模数转换装置提供可重新配置的分辨率架构。
另外，对NS-SAR ADC级16、18中的反馈模块30、44的类型(诸如环路、环路滤波器或FIR滤波器)没有限制。
进一步地，通过误差反馈技术来执行噪声整形，并且根据本发明的模数转换装置10不再使用运算跨导放大器(OTA)。换言之，模数转换装置10优选地提供无OTA的拓扑。

Claims (13)

1.一种用于将模拟输入信号(Vin(z))转换为数字输出信号(Dout(z))的模数转换装置(10)，该模数转换装置包括：
-输入端子(12)，用于接收所述模拟输入信号(Vin(z))；
-输出端子(14)，用于发出所述数字输出信号(Dout(z))；
-第一逐次逼近寄存器模数转换模块(24)，称为第一SAR ADC模块(24)，经由其输入(26)连接到所述输入端子(12)并且配置为经由其输出(28)递送第一数字信号(D1(z))；
-第一反馈模块(30)，配置为从所述第一SAR ADC模块(24)接收第一残余信号(E1(z))，并且处理第一残余信号并将其注入回所述第一SAR ADC模块(24)的输入(26)；
-第二逐次逼近寄存器模数转换模块(38)，称为第二SAR ADC模块(38)，经由其输入(40)连接到所述第一SAR ADC模块(24)以接收所述第一残余信号(E1(z))，并且配置为经由其输出(42)递送第二数字信号(D2(z))；
-第二反馈模块(44)，配置为从所述第二SAR ADC模块(38)接收第二残余信号(E2(z))，并且处理第二残余信号并将其注入回所述第二SAR ADC模块(38)的输入(40)；以及
-复用模块(20)，连接到所述第一SAR ADC模块(24)的输出(28)和所述第二SAR ADC模块(38)的输出(42)，所述复用模块(20)配置为递送所述输出端子(14)处的所述数字输出信号(Dout(z))，并且
所述第一反馈模块(30)包括第一滤波器(68)，该第一滤波器(68)用于在将所述第一残余信号(E1(z))注入回所述第一SAR ADC模块(24)的输入(26)之前对该第一残余信号进行滤波。
2.根据权利要求1所述的转换装置(10)，其中，所述复用模块(20)配置为在所递送的数字输出信号(Dout(z))是所述第一数字信号(D1(z))的第一操作模式(M1)或所递送的数字输出信号(Dout(z))是所述第一数字信号(D1(z))和所述第二数字信号(D2(z))的组合的第二操作模式(M2)下操作。
3.根据权利要求2所述的转换装置(10)，其中，所述转换装置(10)还包括选择模块(22)，该选择模块用于在所述复用模块(20)的所述第一操作模式(M1)和所述第二操作模式(M2)中选择操作模式。
4.根据权利要求1所述的转换装置(10)，其中，所述第一滤波器(68)是二阶滤波器。
5.根据权利要求1所述的转换装置(10)，其中，所述第一滤波器(68)是有限脉冲响应滤波器(FIR1)。
6.根据权利要求1所述的转换装置(10)，其中，所述第二反馈模块(44)包括第二滤波器(84)，该第二滤波器用于在将所述第二残余信号(E2(z))注入回所述第二SAR ADC模块(38)的输入(40)之前对其进行滤波。
7.根据权利要求6所述的转换装置(10)，其中，所述第二滤波器(84)是二阶滤波器。
8.根据权利要求6所述的转换装置(10)，其中，所述第二滤波器(84)是有限脉冲响应滤波器(FIR2)。
9.根据权利要求1所述的转换装置(10)，其中，所述第一SAR ADC模块(24)包括：
-第一数模转换器(54)，具有输入(56)和输出(58)；
-第一比较器(60)，具有两个输入(62A、62B)和一输出(64)，一个输入(62A)连接到所述第一数模转换器(54)的输出(58)，并且另一个输入(62B)适于接收参考信号(Vref1)；以及
-第一逐次逼近寄存器逻辑单元(66)，连接到所述第一比较器(60)的输出(64)，所述第一逐次逼近寄存器逻辑单元(66)适于控制所述第一数模转换器(54)；
所述第一数模转换器(54)的输入(56)形成所述第一SAR ADC模块(24)的输入(26)；
所述第一比较器(60)的输出(64)形成所述第一SAR ADC模块(24)的输出(28)。
10.根据权利要求9所述的转换装置(10)，其中，所述第二SAR ADC模块(38)的输入(40)连接到所述第一数模转换器(54)的输出(58)。
11.根据权利要求1所述的转换装置(10)，其中，所述第二SAR ADC模块(38)包括：
-第二数模转换器(70)，具有输入(72)和输出(74)；
-第二比较器(76)，具有两个输入(78A、78B)和一输出(80)，一个输入(78A)连接到所述第二数模转换器(70)的输出(74)，并且另一个输入(78B)适于接收参考信号(Vref2)；以及
-第二逐次逼近寄存器逻辑单元(82)，连接到所述第二比较器(76)的输出(80)，所述第二逐次逼近寄存器逻辑单元(82)配置为控制所述第二数模转换器(70)；
所述第二数模转换器(70)的输入(72)形成所述第二SAR ADC模块(38)的输入(40)；
所述第二比较器(76)的输出(80)形成所述第二SAR ADC模块(38)的输出(42)。
12.根据权利要求1所述的转换装置(10)，其中，所述复用模块(20)包括数字消除逻辑单元(52)，该数字消除逻辑单元适于将第一传递函数(H1(z))应用于所述第一数字信号(D1(z))并且将第二传递函数(H2(z))应用于所述第二数字信号(D2(z))，以便消除所述第一残余信号(E1(z))。
13.一种电子传感器(8)，包括用于将模拟输入信号(Vin(z))转换为数字输出信号(Dout(z))的模数转换装置(10)，其中，所述模数转换装置(10)根据权利要求1所述。
CN202011542393.0A 2019-12-26 2020-12-22 模数转换装置及相关电子传感器 Pending CN113055016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1915610 2019-12-26
FR1915610A FR3105897B1 (fr) 2019-12-26 2019-12-26 Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé

Publications (1)

Publication Number Publication Date
CN113055016A true CN113055016A (zh) 2021-06-29

Family

ID=70456896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011542393.0A Pending CN113055016A (zh) 2019-12-26 2020-12-22 模数转换装置及相关电子传感器

Country Status (5)

Country Link
US (1) US11152950B2 (zh)
EP (1) EP3843277A1 (zh)
CN (1) CN113055016A (zh)
CA (1) CA3103601A1 (zh)
FR (1) FR3105897B1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113612477A (zh) * 2021-08-16 2021-11-05 人工智能与数字经济广东省实验室(广州) 一种四阶噪声整形逐次逼近模数转换器
WO2024087236A1 (zh) * 2022-10-29 2024-05-02 华为技术有限公司 一种模数转换器及信号处理装置
CN118232922A (zh) * 2024-05-22 2024-06-21 西安石油大学 一种MASH型离散时间Sigma Delta调制器电路及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023227270A1 (en) * 2022-05-24 2023-11-30 ams Sensors Germany GmbH Analog-to-digital converter and cascaded analog-to-digital converter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500645A (en) * 1994-03-14 1996-03-19 General Electric Company Analog-to-digital converters using multistage bandpass delta sigma modulators with arbitrary center frequency
EP1177634B1 (de) * 1999-05-05 2004-09-29 Infineon Technologies AG Sigma-delta-analog/digital-wandleranordnung
JP4209035B2 (ja) * 1999-05-28 2009-01-14 株式会社ルネサステクノロジ Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ
US6940436B2 (en) * 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7626525B2 (en) * 2007-05-03 2009-12-01 Texas Instruments Incorporated Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
US9197240B1 (en) * 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
US10141948B2 (en) * 2016-06-06 2018-11-27 Mediatek Inc. Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
US10110242B2 (en) 2016-12-27 2018-10-23 Mediatek Inc. Interleaving successive approximation analog-to-digital converter with noise shaping
KR102441025B1 (ko) * 2017-12-06 2022-09-05 삼성전자주식회사 반도체 장치 및 그 동작 방법
TWI650956B (zh) * 2017-12-12 2019-02-11 瑞昱半導體股份有限公司 連續漸近暫存器式量化器與連續時間三角積分調變器
US10547322B2 (en) * 2018-01-02 2020-01-28 Samsung Electronics Co., Ltd. Analog-digital converter having multiple feedback, and communication device including the analog-digital converter
US10790843B2 (en) * 2019-01-11 2020-09-29 Realtek Semiconductor Corporation Analog-to-digital converter device
US10979069B2 (en) * 2019-03-14 2021-04-13 Mediatek Inc. Delta-sigma modulator with truncation error compensation and associated method
JP2020155839A (ja) * 2019-03-18 2020-09-24 株式会社東芝 Ａｄ変換回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113612477A (zh) * 2021-08-16 2021-11-05 人工智能与数字经济广东省实验室(广州) 一种四阶噪声整形逐次逼近模数转换器
CN113612477B (zh) * 2021-08-16 2023-09-22 人工智能与数字经济广东省实验室(广州) 一种四阶噪声整形逐次逼近模数转换器
WO2024087236A1 (zh) * 2022-10-29 2024-05-02 华为技术有限公司 一种模数转换器及信号处理装置
CN118232922A (zh) * 2024-05-22 2024-06-21 西安石油大学 一种MASH型离散时间Sigma Delta调制器电路及方法
CN118232922B (zh) * 2024-05-22 2024-07-30 西安石油大学 一种MASH型离散时间Sigma Delta调制器电路及方法

Also Published As

Publication number Publication date
FR3105897B1 (fr) 2023-10-27
US20210203348A1 (en) 2021-07-01
CA3103601A1 (fr) 2021-06-26
US11152950B2 (en) 2021-10-19
FR3105897A1 (fr) 2021-07-02
EP3843277A1 (fr) 2021-06-30

Similar Documents

Publication Publication Date Title
CN113055016A (zh) 模数转换装置及相关电子传感器
US9654135B2 (en) AD converter including a capacitive DAC
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US10158369B2 (en) A/D converter
KR101140349B1 (ko) 다단 연속 근사 레지스터 아날로그 디지털 변환기
US7525464B2 (en) Sigma-delta modulator with DAC resolution less than ADC resolution
US7439889B2 (en) AD converter
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
US9900023B1 (en) Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter
JP3420750B1 (ja) 予測器を備えた再帰マルチビットアナログ−ディジタル変換器
JP6767715B2 (ja) Ａｄ変換器
CN110022157B (zh) 信号处理装置和δ-σ调制器
CN114421968A (zh) 增量型sigma delta模数转换方法、转换器及芯片
US9071263B2 (en) Multi-rate pipelined ADC structure
US6288663B1 (en) Pipelined analog-to-digital converter with relaxed inter-stage amplifier requirements
Akbari et al. OTA-free MASH 2–2 noise shaping SAR ADC: System and design considerations
US20040036641A1 (en) Procedure and device for analog-to-digital conversion
CN116112021A (zh) 一种基于改进型双采样技术的Sigma-Delta调制器
CN111697968A (zh) 信号处理系统及方法
JP2010056713A (ja) Δς型アナログデジタル変換器
JP3074301B2 (ja) 向上したオ―バサンプリングシグマ―デルタ変調器
US11916563B2 (en) Analog-to-digital converter, sensor processing circuit, and sensor system
KR102259493B1 (ko) 파이프라인 구조의 sar adc 기반의 대역통과 델타 시그마 adc 및 이를 이용한 아날로그 신호의 디지털 변환 방법
JP7466126B2 (ja) Ａｄコンバータ、センサ処理回路、及びセンサシステム
JP2005252940A (ja) アナログデジタル変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination