KR101859317B1 - 무선 주파수 통신들을 위한 신호 변조 - Google Patents

무선 주파수 통신들을 위한 신호 변조 Download PDF

Info

Publication number
KR101859317B1
KR101859317B1 KR1020167033982A KR20167033982A KR101859317B1 KR 101859317 B1 KR101859317 B1 KR 101859317B1 KR 1020167033982 A KR1020167033982 A KR 1020167033982A KR 20167033982 A KR20167033982 A KR 20167033982A KR 101859317 B1 KR101859317 B1 KR 101859317B1
Authority
KR
South Korea
Prior art keywords
signal
quantized
complex
state
pulse train
Prior art date
Application number
KR1020167033982A
Other languages
English (en)
Other versions
KR20170002556A (ko
Inventor
뤽 다르뚜와
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20170002556A publication Critical patent/KR20170002556A/ko
Application granted granted Critical
Publication of KR101859317B1 publication Critical patent/KR101859317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

신호 변조 디바이스는 동 위상 성분 신호 및 직교 위상 성분 신호를 포함하는 복소 입력 신호(106)를 수신하기 위한 입력, 오버샘플링 클록 레이트(F1)에서의 복소 입력 신호를 중간 신호(112)로 변조하기 위한 시그마-델타 변조기(110), 선택된 반송파 주파수(FC)에서 발진하는 위상 신호(61)를 생성하기 위한 수치 발진기(60) - 위상 신호는 유한 수의 양자화된 상태들을 취함 -, 및 중간 신호의 각각의 양자화된 복소 상태 및 위상 신호의 각각의 양자화된 상태에 대해 미리 정의된 양자화된 심볼을 포함하고, 양자화된 심볼(116)을 중간 신호(112)의 현재 양자화된 복소 상태 및 위상 신호(61)의 현재 양자화된 상태의 함수로서 선택하기 위해 각각의 오버샘플링 클록 주기(F1)에서 동작하는 심볼 매핑 테이블(114)을 포함한다.

Description

무선 주파수 통신들을 위한 신호 변조{SIGNAL MODULATION FOR RADIOFREQUENCY COMMUNICATIONS}
본 발명은 무선 주파수 통신들을 위한, 특히, 출력 신호를 무선 주파수 프론트 엔드(front-end), 특히, 스위칭 모드(switched-mode) 전력 증폭기에 제공하기 위한 신호 변조 디바이스들 및 방법들의 기술 분야에 관한 것이다.
스위칭 모드는 무선 주파수(RF) 전력 증폭기들에서 높은 전력 효율을 달성하기 위한 새로운 기술이다. 스위칭 모드는 전력 트랜지스터들이 완전히 도통 상태 또는 완전히 차단(shut-off) 상태 중 어느 하나에 있다는 것을 의미한다. 그 후, 출력에서의 필터는 종종 스위치 주파수의 원치 않는 고조파들 및 양자화 잡음을 제거하기 위해 필요하다.
대역 통과 RF 신호를 달성하는 방법은 RF 반송파 주파수의 4배에서 작동하는 대역 통과 시그마 델타 변조(band pass sigma delta modulation; BPSDM)를 사용하는 것이다. 이러한 방법에 기초한 개발들은 예를 들어 EP-A1-2330734 또는 EP-A1-2403136에 개시되어 있다. 그러나, 이러한 기술들은 반송파 주기당 4개의 펄스들을 생성하고, BPDSM을 포함하는 전체 디지털 체인을 가진 제약(constraint)들로 이어지고, 원하는 RF 반송파 주파수보다 높은 초고주파에서 작동하며, 이는 상당한 기술 제약들을 생성시킨다.
Craven P. "Toward the 24-bit DAC: novel noise-shaping topologies incorporating correction for the nonlinearity in a PWM output stage", J. Audio Eng. Soc, Vol. 41 , No 5. (XP000432100)은 고유한 PWM 비선형성의 디지털 시뮬레이션 및 피드백 또는 피드 포워드와 피드백의 조합을 통한 보정을 포함하는 비선형 노이즈 셰이퍼(Noise Shaper)를 개시한다.
WO-A1-2001/97384는 펄스에 따라(on a pulse by pulse basis) 바람직한 출력 신호와 실제 출력 신호의 차이를 측정함으로써 고전력 디지털 PWM 증폭기의 왜곡 및 잡음을 감소시키기 위한 방법들을 개시한다.
WO-A2-9215153은 펄스 변조기, 및 바람직한 신호 대역 내에서 에러의 영향을 감소시키기 위하여 이전 출력 값들의 에러에 따라 그에 입력된 신호를 수정하기 위한 수단을 포함하는 신호 변환기를 개시한다.
제1 목적에 따르면, 본 발명은 제1 오버샘플링 클록 레이트로 동작하는 변조 디바이스의 유한 수의 양자화된 복소 출력 상태들을 양자화된 심볼들에 매핑하기 위해 메모리에 심볼 매핑 테이블을 생성하기 위한 방법을 제공하며, 방법은,
반송파 주파수를 선택하는 단계,
제2 오버샘플링 클록 레이트에 대응하는 시간 단위(time-granularity)를 갖는 펄스열 세그먼트들의 초기 세트를 선택하는 단계,
반송파 주파수에서의 초기 세트의 펄스열 세그먼트들의 복소 에너지 계수를 결정하는 단계,
각각의 양자화된 복소 출력 상태가 서브세트의 펄스열 세그먼트에 고유하게 매핑되도록 하기 위해, 반송파 주파수에서의 복소 에너지 계수들이 변조 디바이스의 양자화된 복소 출력 상태들에 더 가까워지는 펄스열 세그먼트들의 서브세트를 선택하는 단계,
양자화된 복소 출력 상태에 매핑된 각각의 펄스열 세그먼트에 대해, 양자화된 복소 출력 상태에 연관된 메모리 어드레스에서 펄스열 세그먼트를 인코딩하는 양자화된 심볼을 기록하는 단계를 포함한다.
실시예들에 따르면, 이러한 방법들은 아래의 특징들 중 하나 이상을 포함할 수 있다.
실시예들에서, 방법은 추가로 메모리 내에 디지털 전치 왜곡(predistortion) 테이블을 생성하기 위한 것이고, 방법은 추가로
양자화된 복소 출력 상태에 매핑된 각각의 펄스열 세그먼트에 대해, 반송파 주파수에서의 펄스열 세그먼트의 복소 에너지 계수의 함수로서 복소 전치 왜곡 심볼을 결정하는 단계, 및
양자화된 복소 출력 상태에 연관된 메모리 어드레스에서 전치 왜곡 심볼을 기록하는 단계를 포함한다.
실시예들에서, 펄스열 세그먼트들의 서브세트를 선택하는 단계는,
변조 디바이스의 양자화된 복소 출력 상태와 각각의 펄스열 세그먼트의 복소 에너지 계수 사이의 복소 평면 거리를 계산하는 단계,
복소 평면 거리의 최소값을 산출하는 펄스열 세그먼트에 양자화된 복소 출력 상태를 매핑하는 단계, 및
임의의 양자화된 복소 출력 상태에 매핑되지 않는 펄스열 세그먼트들을 폐기하는 단계를 포함한다.
실시예들에서, 방법은 추가로
반송파 주파수에서 복소 에너지 계수들의 복소 성상도(complex constellation)의 중심을 결정하는 단계,
변조 디바이스의 양자화된 복소 출력 상태들로 이루어진 제2 성상도의 중심과 복소 성상도의 중심을 실질적으로 일치시키도록 복소수에 의해 복소 성상도를 오프셋하는 단계를 포함한다.
실시예들에서, 방법은 추가로
반송파 주파수에서 복소 에너지 계수들의 복소 성상도 내에 기하학적으로 내접되는(inscribed) 제1 원을 결정하는 단계, 및
변조 디바이스의 양자화된 복소 출력 상태들의 피크 에너지와 내접원의 반경을 실질적으로 동일시하도록 복소 성상도를 스케일링하는 단계를 포함한다.
실시예들에서, 펄스열 세그먼트들의 초기 세트를 선택하는 단계는
이진 워드 길이를 선택하는 단계, 및
선택된 이진 워드 길이를 갖는 이진 워드에 의해 고유하게 나타낼 수 있는 폭 변조 및/또는 위치 변조된 펄스열 세그먼트들의 세트를 구성하는 단계를 포함한다.
실시예들에서, 펄스열 세그먼트들의 초기 세트를 선택하는 단계는,
제약을 선택하는 단계, 및
제약을 충족시키는 폭 변조 및/또는 위치 변조된 펄스열 세그먼트들의 세트를 구성하는 단계를 포함한다.
이러한 초기 제약은 다양한 목적들을 충족시키기 위해 부과될 수 있다. 실시예들에서, 제1 오버샘플링 클록 레이트 초과의 반송파 주파수가 최대 전력 및 최소 양자화 잡음과 합성될 수 있도록 하기 위해, 제약은 반송파 주파수에서 제2 나이퀴스트 영역(Nyquist zone)에 위치된 펄스열 세그먼트들의 고조파를 강조하기 위해 펄스열 세그먼트들 미리 구성시키는 역할을 한다.
실시예들에서, 제약은 펄스열 세그먼트 당 고정된 수의 펄스, 특히 펄스열 세그먼트 당 하나의 펄스 또는 펄스열 세그먼트 당 두 개의 펄스들을 정의한다.
실시예들에서, 제약은 펄스열 세그먼트의 제1 절반과 제2 절반 사이의 논리적 관계를 정의하며, 특히 펄스열 세그먼트의 제1 절반과 제2 절반 사이의 동등(equality), 기호 대립(sign opposition) 또는 상보성(complementarity)을 정의한다.
실시예들에서, 제약은 펄스열 세그먼트의 제2 절반에 대한 고정 값을 정의한다.
실시예들에서, 펄스열 세그먼트들 내의 펄스들은 단일 레벨의 펄스들을 포함한다.
실시예들에서, 펄스열 세그먼트들 내의 펄스들은 다중 레벨 펄스들, 특히 제로 초과의 두 개 또는 세 개의 진폭 상태를 갖는 펄스들을 포함한다.
실시예들에서, 반송파 주파수에서 펄스열 세그먼트의 복소 에너지 계수를 결정하는 단계는 바람직한 반송파 주파수에서 펄스열 세그먼트의 이산 푸리에 변환의 포인트를 계산하는 단계를 포함한다.
실시예들에서, 반송파 주파수에서 펄스열 세그먼트의 복소 에너지 계수를 결정하는 단계는,
전자계를 방사하기 위한 무선 주파수 프론트 엔드에 펄스열 세그먼트를 공급하는 단계, 및
반송파 주파수에서 방사된 전자계의 에너지 함량을 측정하는 단계를 포함한다.
실시예에서, 본 발명은 또한 상술한 방법들에 의해 생성된 심볼 매핑 테이블과 디지털 전치 왜곡 테이블 중 적어도 하나를 포함하는 메모리를 제공한다.
실시예에서, 이러한 메모리를 사용하는 방법은,
제1 오버샘플링 클록 레이트에서 중간 신호를 수신하는 단계,
중간 신호의 현재 양자화된 복소 상태와 연관된 메모리 어드레스에서 심볼 매핑 테이블 내의 양자화된 심볼을 판독하는 단계,
중간 신호의 현재 양자화된 복소 상태와 연관된 메모리 어드레스에서 디지털 전치 왜곡 테이블 내의 전치 왜곡 심볼을 판독하는 단계,
양자화된 심볼에 의해 인코딩된 펄스열 세그먼트를 생성하는 단계, 및
전치 왜곡 심볼을 피드백 신호로서 시그마-델타 변조기에 제공하는 단계를 포함한다.
실시예들에 따르면, 이러한 방법들은 아래의 특징 중 하나 이상을 포함할 수 있다.
실시예에서, 생성된 펄스열 세그먼트는 다중 레벨 펄스들을 포함하고, 방법은,
다중 레벨 펄스열 세그먼트를 다중 브랜치 전력 증폭기 설계의 함수로서 복수의 병렬 단일 레벨 펄스열 세그먼트들로 변환하는 단계, 및
각각의 단일 레벨 펄스열 세그먼트들을 전력 증폭기의 대응하는 공급 브랜치에 공급하는 단계를 추가로 포함한다.
실시예에서, 다중 브랜치 전력 증폭기 설계는 2 방향 대칭 펄스 공급, 2 방향 비대칭 1:2 펄스 공급 도허티(Doherty) 또는 3 방향 대칭 펄스 공급 도허티 등일 수 있다.
본 발명의 제1 목적의 양태들은 반송파 주기 당 다수의 펄스들을 변화시키거나 주어진 반송파 주파수에 대한 펄스들의 최적화된 세트를 선택하기 위해 미리 계산된 코드북을 사용하여 펄스들의 임의의 선택들을 가능하게 하는 아이디어들에 기초한다. 본 발명의 제1 목적의 양태들은 사용되는 펄스들의 신중한 선택이 다양한 시스템 특징들 및 요구 사항들, 즉 클록 레이트 요구 사항들, 코딩 효율, 대역내 신호 대 잡음비, 드라이버들 및 전력 증폭기들의 용량성 손실들 등에 긍정적인 영향을 생성할 수 있다는 관찰에 기초한다.
제2 목적에 따르면, 본 발명은 출력 신호를 무선 주파수 프론트 엔드에 제공하기 위한 신호 변조 디바이스를 제공하며, 디바이스는,
동 위상 성분 신호 및 직교 위상 성분 신호를 포함하는 복소 입력 신호를 수신하기 위한 입력,
오버샘플링 클록 레이트에서의 복소 입력 신호를 중간 신호로 변조하기 위한 시그마-델타 변조기 - 중간 신호는 제1 유한 수의 양자화된 복소 상태들을 취함 -,
중간 신호의 양자화된 복소 상태들을 출력 신호의 펄스열 세그먼트를 인코딩하는 각각의 미리 정의된 양자화된 심볼들에 매핑하기 위한 심볼 매핑 테이블, 및
선택된 반송파 주파수에서 발진하는 위상 신호를 생성하기 위한 수치 발진기를 포함하고, 위상 신호는 제2 유한 수의 양자화된 상태들을 취하고, 심볼 매핑 테이블은 중간 신호의 각각의 양자화된 복소 상태 및 위상 신호의 각각의 양자화된 상태에 대해 미리 정의된 양자화된 심볼을 포함하고, 양자화된 심볼을 중간 신호의 현재 양자화된 복소 상태 및 위상 신호의 현재 양자화된 상태의 함수로서 선택하도록 각각의 오버샘플링 클록 주기에서 동작한다.
실시예들에 따르면, 이러한 신호 변조 디바이스들은 아래의 특징 중 하나 이상을 포함할 수 있다.
실시예들에서, 디바이스는 중간 신호의 양자화된 복소 상태들을 미리 정의된 전치 왜곡 심볼들에 매핑하기 위한 디지털 전치 왜곡 테이블, 및 전치 왜곡 심볼들을 시그마-델타 변조기에 제공하기 위한 피드백 루프를 추가로 포함한다.
실시예들에서, 디지털 전치 왜곡 테이블은 중간 신호의 각각의 양자화된 복소 상태 및 위상 신호의 각각의 양자화된 상태에 대해 미리 정의된 전치 왜곡 심볼을 포함하고, 전치 왜곡 심볼을 중간 신호의 현재 양자화된 복소 상태 및 위상 신호의 현재 양자화된 상태의 함수로서 선택하도록 각각의 오버샘플링 클록 주기에서 동작한다.
실시예들에서, 중간 신호의 복소 양자화된 상태 및 위상 신호의 양자화된 상태에 연관된 전치 왜곡 심볼은 반송파 주파수에서 대응하는 양자화된 심볼에 의해 인코딩된 펄스열 세그먼트의 에너지 계수 및 복소 위상 신호의 양자화된 상태에 대응하는 복소 위상 계수의 함수이다.
실시예들에서, 디바이스는 각각의 오버샘플링 클록 주기에서 선택된 양자화된 심볼을 수신하도록 배치된 펄스 발생기를 추가로 포함하고, 펄스 발생기는 펄스열 세그먼트를 수신된 양자화된 심볼의 함수로서 생성하도록 구성되고, 펄스 발생기는 제2 오버샘플링 클록 레이트에서 동작한다.
실시예들에서, 양자화된 심볼은 병렬 이진 시퀀스를 포함하고, 펄스 발생기는 제2 오버샘플링 클록 레이트에서 병렬 이진 시퀀스를 직렬화하도록 구성된 직렬화기를 포함한다.
실시예들에서, 위상 신호는 미리 정의된 수의 비트들, 예를 들어, 4 비트를 통해 코딩된다.
실시예들에서, 수치 발진기는 미리 정의된 수의 비트들을 통해 코딩되는 선택된 반송파 주파수를 정의하는 제어 신호와 제1 오버샘플링 클록 레이트에서의 클록 신호의 함수로서 동작하는 위상 누산기를 포함하고, 디바이스는 더 많은 수의 비트들을 통해 코딩되는 정제된 제어 신호를 필터링함으로써 미리 정의된 수의 비트들을 통해 코딩되는 제어 신호를 제공하도록 배치된 다단 저역 통과 노이즈 셰이핑 시그마 델타 필터를 추가로 포함한다.
실시예들에서, 디바이스는 제1 오버샘플링 클록 레이트에서 클록 신호를 제공하도록 배치된 레이트 조절 가능한 클록을 추가로 포함하고, 제1 오버샘플링 클록 레이트는 작은 조절 범위에 걸쳐 조절 가능하다.
실시예들에서, 심볼 매핑 테이블은 다음의 단계들:
제2 오버샘플링 클록 레이트에 대응하는 시간 단위를 갖는 펄스열 세그먼트들의 초기 세트를 선택하는 단계,
반송파 주파수에서 초기 세트의 펄스열 세그먼트들의 복소 에너지 계수를 결정하는 단계, 및
위상 신호의 각각의 양자화된 상태에 대해,
복소 위상 신호의 양자화된 상태에 대응하는 복소 위상 계수를 계산하는 단계, 및
중간 신호의 각각의 양자화된 복소 상태가 서브세트의 펄스열 세그먼트, 예를 들어 최적 피팅의(best fitting) 펄스열 세그먼트에 고유하게 매핑되도록 반송파 주파수에서의 복소 에너지 계수들이 복소 위상 계수를 곱한 중간 신호의 양자화된 복소 상태들에 더 가까워지는 펄스열 세그먼트들의 서브세트를 선택하는 단계,
양자화된 복소 출력 상태에 매핑된 각각의 펄스열 세그먼트에 대해, 위상 신호의 양자화된 상태와 조합된 중간 신호의 양자화된 복소 상태의 조합에 연관된 메모리 어드레스에서 펄스열 세그먼트를 인코딩하는 양자화된 심볼을 기록하는 단계를 실행함에 의해 획득된다.
제2 목적에 따르면, 본 발명은 또한 출력 신호를 무선 주파수 프론트 엔드에 제공하기 위한 신호 변조 방법을 제공하며, 방법은,
동 위상 성분 신호 및 직교 위상 성분 신호를 포함하는 복소 입력 신호를 수신하는 단계,
오버샘플링 클록 레이트에서의 복소 입력 신호를 중간 신호로 시그마-델타 변조하는 단계 - 중간 신호는 제1 유한 수의 양자화된 복소 상태들을 취함 -,
선택된 반송파 주파수에서 발진하는 위상 신호를 생성하는 단계 - 위상 신호는 제2 유한 수의 양자화된 상태들을 취함 -,
중간 신호의 현재 양자화된 복소 상태와 위상 신호의 현재 양자화된 상태의 함수로서 출력 신호의 펄스열 세그먼트를 인코딩하는 양자화된 심볼을 선택하기 위해 각각의 오버샘플링 클록 주기에서 심볼 매핑 테이블에 액세스하는 단계를 포함하고,
심볼 매핑 테이블은 중간 신호의 각각의 양자화된 복소 상태와 위상 신호의 각각의 양자화된 상태에 대해 미리 정의된 양자화된 심볼을 포함한다.
본 발명의 제2 목적의 양태들은 반송파 오버샘플링 비율의 선택을 가능하게 함으로써, 클록 레이트 요구 사항들을 제한하는 아이디어에 기초한다. 본 발명의 제2 목적의 양태들은 동일한 오버샘플링 클록 레이트보다 높은 반송파 주파수의 생성을 가능하게 하는 것이 전력 증폭기들 및 드라이버 체인들에 대한 제약을 완화하기 위해 펄스 밀도를 감소시키며, 따라서 게이트 커패시터들의 충전 및 방전 시에 전력 소비를 감소시킨다는 관찰에서 기인한다.
본 발명의 이들 및 다른 양태들은 예로서 도면들을 참조하여 아래에 설명되는 실시예들로부터 명백하고, 이들을 참조하여 설명될 것이다.
도 1은 디지털 통신들을 위한 무선 주파수 송신기의 기능도이다.
도 2는 도 1의 송신기에 사용될 수 있는 신호 변조 디바이스의 기능도이다.
도 3은 도 2의 변조 디바이스의 시그마 델타 변조기로 획득될 수 있는 복소 성상도를 도시한 그래프이다.
도 4는 도 2의 변조 디바이스의 심볼 매핑 테이블로 인코딩될 수 있는 펄스열 세그먼트들의 개략도이다.
도 5 및 도 6은 두 개의 상이한 반송파 주파수들에서 펄스열 세그먼트들의 미리 정의된 세트의 복소 성상도를 예시한다.
도 7은 트윈 펄스 제약을 충족시키는 펄스열 세그먼트들의 개략도이다.
도 8은 반송파 주파수에서 트윈 펄스 제약을 충족시키는 이중 펄스열 세그먼트들의 세트의 복소 에너지 성상도를 예시한다.
도 9는 P-0 제약을 충족시키는 펄스열 세그먼트들의 개략도이다.
도 10은 대칭 제약을 충족시키는 펄스열 세그먼트들의 개략도이다.
도 11은 대립성(oppositeness) 제약을 충족시키는 펄스열 세그먼트들의 개략도이다.
도 12는 상보성 제약을 충족시키는 펄스열 세그먼트들의 개략도이다.
도 13은 도 2의 변조 디바이스로 생성될 수 있는 PPWM 신호의 스펙트럼을 나타내는 그래프이다.
도 14는 실시예에서 도 2의 변조 디바이스에 의해 생성될 수 있는 3 레벨 펄스열을 나타내는 시간 도메인 그래프이다.
도 15는 실시예에서 도 2의 변조 디바이스에 의해 생성될 수 있는 4 레벨 펄스열을 나타내는 시간 도메인 그래프이다.
도 16은 다른 실시예에 따른 도 1의 송신기에 사용될 수 있는 신호 변조 디바이스의 기능도이다.
도 17은 다른 실시예에 따른 도 1의 송신기에 사용될 수 있는 신호 변조 디바이스의 개념도이다.
도 18은 도 17의 신호 변조 디바이스를 에뮬레이트하는 신호 변조 디바이스의 기능도이다.
도 19는 도 18의 신호 변조 디바이스의 수정된 실시예의 기능도이다.
도 20은 도 17 내지 19의 변조 디바이스들의 시그마 델타 변조기로 획득될 수 있는 복소 에너지 성상도를 나타내는 그래프이다.
도 21은 코드북 선택 방법의 흐름도이다.
무선 통신 네트워크들, 예를 들어 3G, 4G 및 그 이상에서 사용될 수 있는 스위칭 모드 전력 증폭기에 제공된 신호 변조 디바이스의 실시예들이 설명될 것이다. 이러한 네트워크에서 사용된 무선 반송파 주파수들은 기술적 및 지역적(regional) 스펙트럼 규제 제약과 통상적으로 700 MHz와 2.7 GHz의 사이의 범위 모두에 의존한다.
도 1을 참조하면, 디지털 RF 송신기가 개략적으로 도시된다. 디지털 RF 송신기는 디지털 변조 디바이스(1), 전력 증폭기(2), 대역 통과 출력 필터(3) 및 안테나(4)를 포함한다. 전력 증폭기(2), 대역 통과 출력 필터(3) 및 안테나(4)는 디지털 변조 디바이스(1)와는 대조적으로 무선 프론트 엔드(5)로 지칭될 수 있다.
변조 디바이스(1)는 각각 제1 오버샘플링 클록 레이트 F1 및 제2 오버샘플링 클록 레이트 F2에서 동작하는 두 개의 양자화기단(quantizer stage)들을 포함한다. 오버샘플링 클록 레이트들 F1과 F2 사이의 비율은
Figure 112016118844344-pct00001
로 나타내어질 것이다.
변조 디바이스(1)는 입력에서 복소 기저 대역 신호(6)를 수신한다. 기저 대역 신호(6)의 샘플링 레이트는 F0로 나타내어질 것이다. 샘플링 레이트 F0와 제1 오버샘플링 클록 레이트 F1 사이의 오버샘플링 비율은
Figure 112016118844344-pct00002
로 나타내어질 것이다.
구현에서, 기저 대역 신호(6)는 두 개의 병렬 스칼라 성분들, 즉 I로 나타내어진 동 위상 성분 및 Q로 나타내어진 직교 위상 성분으로서 수신될 수 있다. 다음에는, 복소 기저 대역 신호(6)에 적용되는 신호 처리 방법, 예를 들어 시그마 델타 변조가 설명될 것이다. 선형성에 의해, 통상의 기술자는 복소 신호의 시그마 델타 변조가 복소 신호를 구성하는 각각의 스칼라 성분에 대한 두 개의 병렬 시그마 델타 변조 프로세스로서 구현될 수 있다는 것을 이해할 것이다.
변조 디바이스(1)는 펄스들의 위치 및/또는 폭 및/또는 진폭에서의 기저 대역 신호(6)의 정보 내용을 인코딩하는 주파수 변환된 시간 도메인 펄스 신호(7)를 무선 프론트 엔드(5)에 전송한다.
도 2를 참조하면, BPSDM이 채용되는 변조 디바이스(1)의 실시예가 이제 설명될 것이다. 본 기술 분야에 공지된 바와 같이, 대역 통과 시그마 델타 변조기는, 해당 주파수 대역 외부의 양자화 잡음을 거부하면서, 유용한 정보 신호를 클린(clean) 대역폭으로도 알려진 해당 주파수 대역으로 주파수 변환하도록 동작한다. 이러한 변조기의 잡음 전달 함수는 도 13의 시뮬레이션 결과로 예시된 통상적인 노치 엔벨로프(notched envelope)를 갖는다. 클린 대역폭 외부에서 거부된 양자화 잡음은 대역 통과 출력 필터(3)에 의해 포스트 필터링될 수 있다.
간결함을 위해, 도 2의 대역 통과 시그마 델타 변조기(10)는 클린 대역폭이 RF 송신기의 선택된 반송파 주파수에서 중심이 되도록 설계된다는 것을 주목하기에 충분할 것이다. 반송파 주파수는 다음에는 FC로 나타내어질 것이다. BPSDM은 알려진 기술임에 따라, 통상의 기술자는 BPSDM 구현에 대한 추가의 정보를 위한 기술적 문헌으로 나타낸다. 에뮬레이트된 대역 통과 시그마 델타 변조기의 특정 실시예는 또한 본 명세서의 추가의 부분에서 설명될 것이다.
따라서, 도 2의 변조 디바이스는 기저 대역 신호(6)를 수신하고 처리하도록 배치되는 대역 통과 시그마 델타 변조기(10)를 포함한다. 대역 통과 시그마 델타 변조기(10)는 출력에서 중간 신호(12)를 전달하도록 오버샘플링 클록 레이트 F1에서 동작하는 제1 양자화기(11)를 포함한다. 예시로서, 오버샘플링 비율 M은 10과 30 사이일 수 있다. 대역 통과 시그마 델타 변조기(10)는 통상적으로 SDM 대역의 5%까지 약 60dB 이상의 신호 대 잡음비를 획득하기 위해 제3 또는 제4 차에 대한 통합 단계들을 포함할 수 있다.
따라서, 중간 신호(12)는 각각의 F1 클록 주기에서 주어진 복소 성상도(20) 내에서 양자화된 상태를 취하는 양자화된 복소 신호이다. 실시예에서, 중간 신호(12)의 양자화된 상태들은 6 비트들, 즉 I 성분에 대한 3 비트들 및 Q 성분에 대한 3 비트들에 걸쳐 코딩된 복소 상태들이다. 도 3은 본 실시예에서 중간 신호(12)의 양자화된 상태들의 복소 성상도(20)를 도시한다. 물론, 양자화기(11)는 양호한 또는 불량한 성상도를 산출하기 위해 상이한 수의 상태들을 생성할 수 있다.
그 다음, 랜덤 액세스 메모리(13)는 심볼 매핑 테이블(14) 및 디지털 전치 왜곡 테이블(15)을 저장하기 위해 제공된다. 심볼 매핑 테이블(14)은 메모리 어드레스에서 저장되고, 펄스 코드(16)로서도 알려진 양자화된 심볼을 전달하기 위해 중간 신호(12)의 현재 상태에 관련된 메모리 어드레스에서의 각각의 F1 클록 주기에서 액세스된다. 펄스 코드(16)는 각각의 F1 클록 주기에서 펄스 코드(16)를 수신할 시에 펄스 발생기(17)에 의해 시간 도메인 펄스 신호(7)로 생성되는 미리 정의된 펄스열 세그먼트를 인코딩한다. 생성될 수 있는 가장 짧은 펄스가 F2 클록 주기와 동일하도록 펄스 발생기(17)는 제2 오버샘플링 주파수 F2에서 동작한다.
실시예에서, 펄스 코드(16)는 오버샘플링 비율 N과 동일한 워드 길이를 가진 이진 워드이고, 펄스 발생기(17)는 펄스 코드(16), 즉 제2 오버샘플링 주파수 F2에서의 이진 진폭 코딩된 신호의 직렬화에 의해 단일 레벨의 펄스열 세그먼트(30)를 생성하는 직렬화기이다. 이러한 두 개의 펄스 코드들(16) 및 대응하는 펄스열 세그먼트들(30)의 예시는 도 4에 나타내어진다.
유사하게, 디지털 전치 왜곡 테이블(15)은 메모리 어드레스에서 저장되고, 복소 전력 계수(18)로서도 알려진 복소 전치 왜곡 심볼을 전달하기 위해 중간 신호(12)의 현재 상태에 관련된 메모리 어드레스에서의 각각의 F1 클록 주기에서 액세스된다. 복소 전력 계수(18)는 중간 신호(12)의 직접적 형태의 전치 왜곡의 역할을 하는 피드백 루프를 통해 대역 통과 시그마 델타 변조기(10)로 피드백된다.
상술한 기능에 따라, 심볼 매핑 테이블(14)이 갖추어져 있는 방식에 주로 의존하는 상당히 다양한 펄스열들이 생성될 수 있는 것으로 이해될 것이다. 심볼 매핑 테이블(14)은 시간 도메인 펄스 신호(7)가 궁극적으로 구성되는 펄스열 세그먼트들의 유한 세트를 미리 정의하는 펄스 코드북으로도 알려진 사전으로서 동작한다. 따라서, 상술한 시스템은 상당히 적응 가능하다. 특히, 펄스 코드북의 선택은 애플리케이션 케이스의 다수의 제약들 및 요구 사항들의 함수로서 최적화될 수 있다.
도 21을 참조하면, 펄스 코드북을 선택하고, 이에 따라 심볼 매핑 테이블(14) 및 디지털 전치 왜곡 테이블(15)을 갖추기 위한 방법이 설명될 것이다. 코드북의 선택은 중간 신호(12)의 모든 양자화된 복소 상태들 적절한 표현을 가능하게 하도록 의도된다. 다음에는, 중간 신호(12)는 일정한 엔벨로프 신호에 의해 제한되는 것으로 추정된다. 따라서, 중간 신호(12)의 양자화된 상태들은, 적어도 통계적으로 중요한 방식으로, 공칭 신호 전력을 나타내는 단일 원(unitary circle) 내에서 한정된다. 이러한 단일 원은 도 3에서 번호(21)로 도시되어 있다.
펄스 코드북 선택은 단계(40)에서 후보(candidate) 펄스열 세그먼트들의 초기 세트의 선택으로 시작하는 오프라인 프로세스이다. 이러한 초기 선택은 후보 펄스열 세그먼트들의 크거나 작은 초기 세트를 획득하기 위해 다소 까다로운 제약들을 고려할 수 있다.
고려될 수 있는 제약은 펄스 코드의 이진 워드 길이이다. 단일 레벨 펄스들에 의해, 실현 가능한 이진 워드 길이는 오버샘플링 비율 N과 거의 동일하다. 예시를 위해, 이진 워드 길이는 다음에서 오버샘플링 비율 N과 동일한 것으로 추정될 것이다.
워드 길이가 부과된 유일한 제약인 경우, 2N(2의 N 거듭제곱) 펄스열 세그먼트들의 초기 세트가 뒤따른다. 도 4는 N=8에 대한 이러한 두 개의 펄스열 세그먼트들(30)을 예시한다. 즉, 펄스열 세그먼트들(30)의 시간 길이는 F1 클록 주기이고, 펄스의 시간 단위는 F2 클록 주기이다. 펄스열 세그먼트의 정보는 펄스의 위치 및 폭이 모두 PPWM(Pulse Position and Width Modulation)으로 지칭되는 방식으로 인코딩된다.
후보 펄스열 세그먼트들의 초기 세트가 식별되면, 방법은 단계(41)에서 해당 FC의 RF 반송파 주파수에서 각각의 후보 펄스열 세그먼트의 복소 에너지를 계산하기 시작한다. 이러한 계산은 시간 도메인 펄스열 세그먼트의 직접 푸리에 변환을 통해 수행될 수 있다. 후보 펄스열 세그먼트들의 복소 성상도(25)가 획득된다. 이러한 성상도는 실시예에서 도 5 및 도 6에 예시되어 있다.
단계(42)에서, 선택적으로, 생성된 복소 성상도(25)는 복소 성상도(25)의 조밀한 부분을 중간 신호(12)의 양자화된 복소 상태들의 통계적으로 중요한 부분에 덧붙이도록 오프셋되고/되거나 스케일링된다. 복소 평면의 성상도의 오프셋은 방출된 RF 신호에 실질적으로 영향을 미치지 않는 펄스열 세그먼트의 연속파 성분을 변화시키는 것에 해당한다. 성상도의 스케일링은 펄스들의 피크 에너지를 변화시키는 것에 해당한다.
실시예에서, 단계(42)는 다음과 같이 구현될 수 있다: 원래의 복소 성상도(25)의 중심(27)은 복소 성상도(25)의 유용한 부분의 질량의 중심으로서 기하학적 고려를 통해 결정된다. 그 다음, 중심(27)은 복소 성상도(20)의 중심(22)과 일치하도록 오프셋된다. 그 다음, 복소 성상도(25)에 내접되는 최대 원(26)이 결정된다. 그 다음, 성상도(25)는 원(21)의 반경과 원(26)의 반경을 일치시키도록 스케일링된다. 이것은 SDM 루프 이득을 조절하고, 입력 I-Q 신호의 피크 에너지를 정의하는 것에 대응한다.
방법은 단계(43)로 진행하며, 단계(43)에서, 거리 최적화 방법이 성상도(25) 내에서 가장 가까운 매핑 심볼을 찾기 위해 적용되고 - 잠재적으로 성상도(20) 내의 각각의 복소 양자화된 상태에 대해 경우에 따라 오프셋되고/되거나 스케일링된다. 예를 들어, 복소 양자화된 상태가 성상도(20) 내에서 선택되고 나서, 성상도(25) 내의 각각의 포인트에 대한 이러한 상태의 복소 평면 거리가 계산되고, 이러한 거리를 최소화하는 성상도(25)의 성상도 포인트는 매핑 심볼로서 선택된다. 매핑이 주파수 도메인에서, 즉 반송파 주파수 FC에서의 샘플들의 에너지를 통해 설명되지만, 시간 도메인 신호들의 선택이 뒤따르고, 즉 후보 펄스열 세그먼트들의 서브세트가 반송파 주파수 FC에서의 복소 에너지가 중간 신호(12)의 양자화된 복소 상태들에 가장 가깝게 정합하는 이들 펄스열 세그먼트들로서 선택된다는 것이 주목되어야 한다. 최상의 정합 펄스열 세그먼트들과 중간 신호(12)의 복소 상태들 사이의 나머지 기약 부정합(irreducible mismatch)은 방법의 계통 오차(systematic error)로서 최종 양자화 잡음을 생성시킬 것이다. 그러나, 이러한 계통 오차의 레벨은 제어될 수 있다. 물론, 오버샘플링 비율 N이 높을수록, 계통 양자화 잡음은 액세스 가능한 코드북이 성장 파라미터 N으로 더 양호하게 되기 때문에 낮아진다.
단계(44)에서, 각각 선택된 펄스열 세그먼트에 대해, 반송파 주파수 FC에서의 복소 에너지는 중간 신호(12)의 대응하는 양자화된 복소 상태에 관련된 어드레스에서 전치 왜곡 테이블(15)에 저장되고, 펄스열 세그먼트를 인코딩하는 펄스 코드는 중간 신호(12)의 대응하는 양자화된 복소 상태에 관련된 어드레스에서 매핑 테이블(14)에 저장된다.
이제 초기 세트의 선택을 위한 단계(40)에서 사용될 수 있는 상이한 규칙들이 설명될 것이다.
전력 소비와 무선 프론트 엔드(5)에서의 필요한 증폭기 대역폭을 줄이기 위해 제1 클래스의 규칙들은 F1 클록 주기에서 신호 천이(signal transition)들의 수를 제한하는 것으로 이루어진다. 특히, 펄스열 세그먼트 당 펄스들의 수는 0-1 천이들의 수와 1-0 천이들의 수를 단일 펄스 제약으로도 알려진 펄스열 세그먼트 당 하나로 제한함으로써 이러한 방식의 하나로 제한될 수 있다. 예시로서, 37 펄스열 세그먼트들은 8 비트 펄스 코드들에 대한 256의 제약되지 않은 세트 내에서 단일 펄스 제약을 충족시킨다. 도 4는 단일 펄스 제약을 충족시키는 펄스 코드 00111100와 충족시키지 않는 펄스 코드 00010100를 나타낸다. 마찬가지로, 137 펄스열 세그먼트들은 16 비트 펄스 코드들에 대한 단일 펄스 제약을 충족시킨다.
단일 펄스 제약은 이러한 제약을 적용함으로써 획득된 복소 성상도(25)를 도시하는 도 5 및 도 6에 의해 추가로 예시된다. 이들 예들에서, 반송파 주파수 FC는 주파수 비율 =
Figure 112016118844344-pct00003
을 통해 정의된다. 성상도(25)의 원형, 및 따라서 원(26) 내의 가용 펄스열 세그먼트들의 수는 비율 R의 함수로서 변화하는 것이 관찰된다. 즉, R이 1/2에 더 가까울 때 원형이 향상된다.
도 7은 각각의 펄스가 N/2보다 낮은 길이를 갖는 펄스열 세그먼트 당 두 개의 펄스를 부과하고, 트윈 펄스 제약으로서도 알려진 상이한 선택 제약을 예시한다. 결과적으로, 반송파 주기 당 많은 펄스들의 대가로 많은 정보가 코딩된다. N=16의 경우, 372=1369 펄스열 세그먼트들의 초기 세트가 획득된다. 도 8은 대응하는 복소 성상도(25)를 도시한다.
선택 제약들은 또한 스펙트럼의 특정 부분들에서 생성된 신호를 강조하기 위해 시행될 수 있다. 이러한 제약들의 예시적인 실시예에서, 펄스열 세그먼트(30)는 두 개의 절반-세그먼트들(31 및 32)로 분할되고, 특정 규칙은 제2 절반(32)을 정의하는 데 적용된다.
도 9는 제2 절반(32)이 균일하게 제로인 경우, 즉 제2 절반(32)에서 펄스가 허용되지 않는 경우를 예시한다. 이러한 규칙은 저 전력에서의 펄스 밀도를 감소시키는 데, 예를 들어 6dB 백오프시키는 데 사용될 수 있다.
도 10은 제2 절반-세그먼트(32)가 제1 절반-세그먼트(31)의 중복인 경우를 예시한다. 이러한 규칙은 0.5F1 위에서 스펙트럼 잡음 및 이미지들을 감소시키는 데 사용될 수 있다.
실시예에서, 도 9 및 도 10에 예시된 규칙들로부터 생성된 코드북들은 신호 전력의 함수로서 부가적인 코드북 선택 단계를 수행하는 동일한 송신기 디바이스에 채용될 수 있다. 즉, 도 9의 코드북은 더 낮은 전력에서 사용되고, 도 10의 코드북은 더 높은 전력에서 사용된다. 이것은 도허티 효과와 유사하게 양호한 인코더 효율을 유지하면서 저전력에서 2만큼 반송파 주기 당 펄스들의 수를 감소시킬 것이다.
수정된 실시예에서, 도 9 및 도 10으로부터 생성된 두 성상도는 단계(40)에서 연결된다. 따라서, SDM 피드백 루프는 궁극적으로 입력 신호(6)의 평균 및 피크 에너지에 따라 하나의 코드북(도 9)에서 다른 코드북(도 10)으로 전환하도록 동작한다.
도 11은 제2 절반-세그먼트(32)가 제1 절반-세그먼트(31)의 반대인 경우를 예시한다. 이러한 규칙은 0 및 2*F1 주파수들, 즉 0 모듈로 2*F1 주변에서 스펙트럼 잡음 및 이미지들을 감소시키는 데 사용될 수 있다. 이것은 F1에 가까운 반송파 주파수 FC와 무선 프론트 엔드(5)에서 고역 통과 드라이버 체인을 적절히 선택한다. 사실상, AC 결합 드라이버 체인에서의 엔벨로프 재구성의 위험이 뒤따르지 않아 체인을 따라 클린 이진 펄스를 유지하는 데 도움을 주도록 잡음의 어떤 에너지도 DC에 가깝게 존재하지 않는다.
도 12는 제2 절반-세그먼트(32)가 제1 절반-세그먼트(31)의 상보인 경우를 예시한다. 이러한 규칙은 도 11과 유사한 조건들에서 사용될 수 있고, 인코더 효율을 향상시키기 위해 주파수 F1에서 적당한 PWM 반송파 억압을 추가로 제공한다. 이러한 필터링 효과는 제2 오버샘플링 클록 레이트 F2를 두 배로 한 대가로, 따라서 비율 N과 인자 K로서도 알려진 반송 주기당 펄스의 수를 두 배로 하게 된다.
양적 예들
4WCDMA 무선 송신은 컴퓨터에 의해 시뮬레이트되었다.
제1 시뮬레이션 결과에서, 파라미터들 및 결과들은 다음과 같다: FC=1.875GHz; M=2; F1=2GHz; N=16; F2=32GHz; K=3.04; ACLR=73.3dB; 필터링되지 않은 60dB ACLR 대역폭=88MHz; 최대 IBW= 60 MHz; DC 대 2*F1을 통해 필터링되지 않은 코딩 효율=85.1%; DC 대 2*F1을 통해 필터링된 코딩 효율=96.1%; 필터링된 60dB ACLR 대역폭=140MHz. 코드북은 제1 절반-세그먼트에서 단일 펄스 규칙과 함께 상보 규칙(도 12)에 의해 제약된다.
제2 시뮬레이션 결과에서, 수정된 파라미터들은 단지 다음과 같다: FC = 2.125GHz; M=0.9412. 결과들은 다음과 같이만 수정된다: K=2.73; ACLR=74dB; DC 대 2*F1을 통해 필터링된 코딩 효율=96.9%.
PPWM 성상도들은 입력 백오프를 향한 강력한 효율성 및 ACLR을 가능하게 하는 것으로 관찰된다. 효율성 및 ACLR은 제1 10dB 백오프를 통해 서서히 저하한다.
도 13는 FC=2.125GHz; F1=2GHz; N=32; F2=64GHz인 유사한 시뮬레이션 경우에서 획득된 펄스의 시간 도메인 신호(7)의 스펙트럼을 예시한다. 코드북은 제1 절반-세그먼트에서 단일 펄스 규칙과 함께 상보 규칙(도 12)에 의해 제약된다.
상술한 바에서, 단일 레벨 펄스열들에 대한 참조가 이루어졌다. 그러나, 유사한 매핑 및 코딩 방법들은 양자화된 펄스 레벨 차원이 부가되는 양호한 성상도, 즉 다중 레벨 펄스들을 포함하는 펄스열 세그먼트들에 적용 가능하다. 펄스들의 진폭 상태들의 수를 두 배로 하는 것은 성상도의 이차 팽창(quadratic expansion)을 생성시킬 것으로 이해될 것이다. 각각 병렬화된 단일 레벨 펄스열이 전체 전력의 부분만을 스위칭하기 위해 각각의 증폭기 브랜치를 구동하도록 이러한 다중 레벨 펄스열들은 특히 다중 레벨 펄스열이 궁극적으로 다수의 병렬 단일 레벨 펄스열들로 변환되는 다중 브랜치 전력 증폭기들을 구동하는 데 적합하다.
상술한 다중 레벨 원리의 실시예들은 도 14 및 도 15를 참조하여 설명될 것이다.
도 14에서, 시뮬레이션 결과는 2 방향 대칭 펄스 공급형 증폭기를 구동하는 데 적합한 3 레벨 펄스열을 나타낸다. 시뮬레이션 파라미터들은 다음과 같다: N=8; FC=2.125MHz; F1=2GHz; F2=16GHz. 두 개의 독립적 병렬 단일 레벨의 펄스 시퀀스들은 제1 절반-세그먼트의 단일 펄스 규칙과 함께 상보 규칙(도 12)에 의해 제약된 코드북으로 생성된다. 이들 파라미터들은 11 펄스열들의 코드북이 열 당 2 펄스들로 생성되는 것을 의미한다. 합산 결과는 3 상대 값들 -1; 0; +1을 취한 펄스열, 즉 생성된 코드북의 총 51 다중 레벨 펄스열들이다. 2 방향 대칭 펄스 공급형 증폭기는 3상 클래스 S 방식으로 실현될 수 있다.
진폭의 두 개의 브랜치들을 채용함으로써, 기존의 다중 브랜치 도허티 증폭기의 일부 속성은 검색될 수 있다. 다음의 예들은 2 방향 비대칭 1:2 펄스 공급 도허티 및 3 방향 대칭 펄스 공급 도허티를 모방한다.
2 방향 비대칭 1:2 펄스 공급 도허티 경우에, 두 개의 독립적 병렬 단일 레벨의 펄스 시퀀스들은 제1 절반-세그먼트의 단일 펄스 규칙과 함께 상보 규칙(도 12)에 의해 제약된 코드북으로 생성된다. 이들 파라미터들은 11 펄스열들의 코드북이 열 당 2 펄스들로 생성되는 것을 의미한다. 제2 시퀀스는 제1 시퀀스에 비해 두 배의 진폭을 갖는다. 따라서, 동일하지만 무상관된(de-correlated) 두 개의 펄스열 세그먼트 코드북들이 생성되고, 이들 코드북들의 각각은 두 개의 레벨들, 각각 0-1 및 0-2를 취한다. 합산 결과는 4 상대 값들 -1.5; -0.5; +0.5; +1.5를 취한 펄스열, 즉 생성된 코드북의 총 121 다중 레벨 펄스열들이다. 반송파 주기 당 최적의 평균 K=1.45 펄스가 관찰된다. 각각의 열을 전력 증폭기 브랜치에 공급함으로써, 비대칭 도허티가 에뮬레이트된다.
3 방향 대칭 펄스 공급 도허티 증폭기의 경우는 도 15에 예시된다. 동일한 코드북 및 성상도들은 이전의 2 방향 비대칭 경우에서와 같이 채용되며, 유일한 차이로서 전력 증폭기 공급 시에 채용된다는 것이다. 즉, 방식이 도허티 방법에서 3개의 동등한 브랜치를 사용한다. 초기 3 레벨의 펄스열은 동일한 클록 속도 F2=16GHz에서 3 이진 펄스열들로 변환된다. 하나의 주요 펄스 신호와 상부 및 하부 엔벨로프 피크에 대해 각각 작동하는 두 개의 동등한 피커들이 생성된다. 시뮬레이션의 다른 파라미터들은 N=8; FC=2.125MHz 및 F1=2GHz이다.
도 16은 디지털 필터링을 위한 부가적인 FIR 필터들을 포함하는 변조 디바이스(1)의 다른 실시예를 도시한다. 도 1 및 도 2와 동일하거나 유사한 소자들은 동일한 번호에 의해 명시된다.
전력 증폭기(2)는 6개의 작은 디바이스들과 핑거들(fingers)의 6개의 동등한 그룹들로 구성된다. 공간적 FIR 필터링은 최종 스테이지 트랜지스터들의 핑거들의 6개의 분산된 드라이버들(19) 상으로 매핑하는 낮은 양자화 및 제한된 수로 변조 디바이스(1)에 부가된다. 핑커들의 합산점, 즉 증폭기 드레인(9)은 필터 출력이다.
도면은 4개의 탭들과 6개의 동일한 핑거들을 가진 일례를 보여주며: 4개의 탭들[½ 1 1 ½]은 주기적인 주파수 응답을 생성하도록 이소 이격(iso-space)되며: 하나의 고조파는 PPWM 반송파와 SDM 이미지 모듈로 F1에 가까운 어떤 정지 대역들을 가진 FC 상으로 떨어진다.
탭 지연들(35)은 디지털 지연 트리(tree)들 및 탭 당 하나의 직렬화기에 의해 프로그램할 수 있다. 배치는 FC 및 IBW 타겟들 모두에 적응할 뿐만 아니라 증폭기의 기하학적 형상의 지연들과 핑거들 사이의 위상 불균형, 특히 큰 다이들 및 전력을 보상하는 프로그램 가능성(programmability)을 제공한다.
FIR 성능들은 동일한 전력 트랜지스터 다이 상에서 일반적으로 핑커들의 부정합보다 약간 더 많은 탭 핑거 이득 부정합, 예를 들어 20% 부정합만큼 높을 정도로 매우 견고하다. 필터 탭들(35)은 예를 들어 RX 대역 또는 인접한 TX 대역에서 SDM PPWM 잡음을 정리한다. 그러나, 그것은, 상쇄된 TX 잡음이 PA 최종 단 다이에서 소멸될 때, 인코더 효율을 증가시키지 않는다.
상술한 바에서, 전치 왜곡 테이블(15)에 저장되는 복소 에너지를 계산하기 위한 방법이 설명되었다. 실시예에서, 전치 왜곡 테이블(15)은 반송파 주파수 FC에서 선택된 펄스열 세그먼트들의 복소 에너지의 실험적 측정들을 통해 채워진다(populated). 이러한 측정들은 유한 천이 경사(finite transition slope)들, 드라이버들의 메모리 효과 등과 같은 무선 프론트 엔드(5)의 유추적 특성들(analogical properties)을 고려하는 장점들을 가져온다.
사실상, 무선 프론트 엔드(5)의 유추적 특성은 방사된 전자계의 스펙트럼이 펄스 발생기(17)의 출력 신호(7)의 스펙트럼과 약간 상이하도록 한다. 그러나, 전치 왜곡 피드백 루프의 더 나은 효율은 이상적인 디지털 표현(ideal digital representation) 보다는 안테나(4)에 의해 실제로 방사된 펄스 신호를 고려함으로써 획득될 수 있다. 이를 위해, 복소 에너지 계수(18)들은 실험적 측정들을 통해 결정되거나 정제될 수 있으며, 이는 다음과 같이 실시될 수 있다: 시그마 델타 변조기(10)는 적절한 측정 주기에 걸쳐 주어진 펄스열 세그먼트를 반복하도록 제어되며, 이 동안에 검출기는 반송파 주파수 FC에 대한 방사된 필드의 진폭 및 위상을 측정하기 위해 사용된다. 측정된 위상은 주어진 기준, 예를 들어, 반송파 주파수 FC에서 비-제로 에너지 및 측정 가능한 위상을 갖는 코드북의 임의의 펄스열에 대한 상대 위상이다. 에러 최소화를 위해, 기준 펄스는 바람직하게는 성상도의 주변에서도 알려진 반송파 주파수 FC에서 높은 에너지를 가진 펄스이어야 한다. 프로세스는 코드북의 모든 펄스열 세그먼트들에 대해 반복되고, 전치 왜곡 테이블(15)은 이에 따라 채워진다.
상술한 것이 특정 애플리케이션들에 대해 최적화된 특정 코드북들을 선택하기 위한 방법을 설명하지만, 테이블(14 및 15)은 또한 잘 알려진 코딩 방식들, 통상의 PWM 코딩 방식을 생성할 수 있도록 채워질 수 있다는 것이 주목되어야 한다. PWM 생성은 본 기술 분야에 잘 알려진 바와 같이, 이러한 대안은 추가로 상세하게 설명될 필요가 없다.
이제 도 17 및 도 18을 참조하면, 에뮬레이트된 대역 통과 시그마 델타 변조기의 실시예가 설명될 것이다. 도 2 및 도 3에서 상술한 것들과 유사한 기능을 갖는 소자들은 100씩 증가된 동일한 참조 번호로 명시된다.
도 17 및 도 18에서의 기본적 아이디어는, 해당 FC의 반송파 주파수에서의 두 개의 디지털 주파수 트랜스포지션(transposition)들, 즉 제1 양자화기(111)와 매핑 테이블(114) 사이에 위치된 제1 혼합기(70)에 의한 제1 디지털 트랜스포지션, 및 시그마 델타 변조기(110)의 피드백 루프에 위치된 제2 혼합기(71)에 의한 제2 디지털 트랜스포지션을 달성하기 위한 수치 제어 발진기(numerically controlled oscillator; NCO)(50)와 함께 저역 통과 시그마 델타 변조기(110)를 이용함으로써 대역 통과 시그마 델타 변조기를 에뮬레이트하는 것이다.
저역 통과 시그마 델타 변조기(110)는 폭이 오버샘플링 주파수 F1의 약 5%일 수 있는 DC(0Hz)에 중심을 둔 클린 대역폭을 가지며, 저주파 대역 외부의 양자화 잡음을 제거하도록 동작한다.
수치 제어 발진기(50)는 제어된 주파수에서 발진하는 사인 파형의 클록 이산 시간, 이산 값 표현을 생성하는 디지털 생성기이다. 도 17에서, NCO(50)는 오버샘플링 주파수 F1에서의 클록 신호와, 해당 FC의 반송파 주파수를 시행하도록 설정된 제어 신호를 수신한다. 즉, NCO(50)는 반송파 주파수 FC에서 발진하는 복소 사인 반송파의 순시 값에 근접하는 복소 디지털 숫자(51)를 각각의 F1 클록 주기에서 전달한다.
혼합기(70)는 상향 변환된 중간 신호(52)를 생성하기 위해 양자화기(111)에 의해 전달되는 양자화된 복소 중간 신호(112)를 복소 디지털 숫자(51)와 승산하는 복소 승산기이다. 출력 신호(51)가 유한 수의 비트들을 통해 코딩되기 때문에, 상향 변환된 중간 신호(52)는 또한 유한 수의 비트들을 통해 코딩되고, 상술한 바에서와 같이, 심볼 매핑 테이블(114) 및 디지털 전치 왜곡 테이블(115)에 액세스하는 데 사용될 수 있다. 그러나, 상술한 실시예들과의 차이는 상향 변환된 중간 신호(52)의 복소 양자화된 상태들의 수가 일반적으로 중간 신호(112)의 상태들의 수보다 훨씬 높을 것이라는 사실에 있다. 이러한 포인트는 도 20을 참조하여 예시될 것이다.
도 20에서, 중간 신호(112)의 복소 성상도는 중간 신호(12)의 것과 동일한 것으로 추정된다. 도 20은 실제로 혼합기(70)에서 복소수
Figure 112016118844344-pct00004
와 중간 신호(112)의 승산을 나타내기 위해 어떤 순시 위상 각
Figure 112016118844344-pct00005
만큼 도 3의 복소 성상도(20)를 회전시킴으로써 획득된 성상도(120)를 도시한다. 각각의 회전된 성상도(120)는 NCO 출력 신호(51)를 각각의 상이한 위상에 대해 획득될 것이라는 것이 주목되어야 한다.
따라서, 상술한 바에서와 동일한 방식으로 심볼 매핑 테이블(114) 및 디지털 전치 왜곡 테이블(115)을 이용하기 위해, 테이블의 크기가 위상 각
Figure 112016118844344-pct00006
의 이산 값들의 수와 같은 인수만큼 확장되도록 하는 테이블들은 각각 및 모든 가능한 회전된 성상도(120)에서 양자화기(111)의 각각의 양자화된 상태에 대해 채워져야 한다. 이러한 관찰은 오히려 제한된 수의 비트들, 예를 들어 4 비트들 또는 16 이산 값들을 통해 순시 위상을 코딩하는 것을 의미하며, 그렇지 않으면 메모리의 액세스 시간은 너무 길어지고, SDM 안정성을 방해할 수 있다.
디지털 전치 왜곡 테이블(115)이 회전된 성상도(120)로부터 유도된 복소 에너지 계수로 채워지기 때문에, 혼합기(71)는 SDM 변조기(110)로 피드백하기 전에 출력 신호(51)의 공액 값을 검색 계수에 곱하도록 연산해야 한다.
SDM 변조기(110)의 대역폭 및 피드백 루프의 안정성을 위태롭게 하는 큰 지연 없이 복소 혼합기들(70 및 71)이 해당 반송파 주파수, 예를 들어 몇몇 GHz로 실현될 수 없는 복소 디지털 승산기들이기 때문에 상술한 연산들은 오히려 개념도(conceptual view)이다. 도 18을 참조하면, 승산기들(70 및 71)의 동작들이 심볼 매핑 테이블(114) 및 디지털 전치 왜곡 테이블(115)에서 받아들이는(swallowed up) 미리 계산으로 대체되는 동일한 개념에 기초한 바람직한 실시예가 이제 설명될 것이다.
도 18에서, NCO(60)은 선택된 반송파 주파수 FC에서 발진하는 반송파의 순시 위상
Figure 112016118844344-pct00007
을 나타내는 시간 도메인 양자화된 신호(61)를 전달한다. 실시예에서, 양자화된 위상 신호(61)는 4 비트들을 통해 코딩된다. 포스트 양자화 혼합기(70)는 이제 디지털 국부 발진기의 양자화된 순시 위상을 나타내는 NCO 비트들, 예를 들어 4 비트들에 의해 펄스 코드 선택을 위해 제공하는 어드레스 필드를 증가시킴으로써 암시된다. 이러한 포인트는 다시 도 3과 도 20을 비교함으로써 더 잘 이해될 것이다.
도 3에서, 성상도(20)의 양자화된 상태는 6 비트 어드레스, 예를 들어 원형 상태(65)에 대한 어드레스 101101에 의해 고유하게 나타내어질 수 있다. 대조적으로, 도 20에서는, 위상 각
Figure 112016118844344-pct00008
의 각각의 이산 값에 대한 회전된 성상도(120)가 존재한다는 것을 명심하여, 성상도(120)의 양자화된 상태는 10 비트 어드레스, 예를 들어 원형 상태(165)에 대한 어드레스 101101//0001에 의해 고유하게 나타내어질 수 있다. 이것은 성분들 I 및 Q의 진폭과 순시 위상 각이 모두 개개의 상태를 정의하기 위해 조합될 필요가 있기 때문이다.
상술한 바를 고려하여, 도 21을 참조하여 설명된 코드북 선택 방법들은 아직도 각각 및 모든 회전된 성상도(120)로 테이블(114)을 채우는 데 사용될 수 있다. 결과적으로, 코드북 크기는 4 비트들을 통해 코딩된 위상 신호(61)에 대한 인수(16)만큼 확장될 것이다.
생성된 복소 에너지 계수들(118)에 관해서, 공액 인수
Figure 112016118844344-pct00009
에 의한 승산은 혼합기(71)를 채용하는 대신에 디지털 전치 왜곡 테이블(115)에 저장하기 전에 이루어져야 한다.
나머지의 경우, 메모리(113) 및 펄스 발생기(117)의 동작은 메모리(13) 및 펄스 발생기(17)의 것과 유사하고, 추가로 설명될 필요가 없다.
국부 발진기를 에뮬레이트하기 위한 상술한 방법은 저역 통과 SDM 변조기(110)의 클린 대역폭을 오버샘플링 클록 레이트 F1에 의해서만 제약되는 바람직한 RF 반송파 주파수 대역으로 시프트할 수 있다. 반송파 주파수가 0과 F1 사이의 어디서나 NCO(50 또는 60)에 의해 선택되도록 NCO(50 또는 60)는 스펙트럼 병진(spectrum translation)을 제어한다. 특정 대역 통과 펄스열들(도 12 참조)에 의해, 심지어 제2 나이퀴스트 영역이 선택될 수 있다.
결과적으로, 서브 GHz 셀룰러 대역들은 상위 대역(upper band)들과 동일한 순시 클린 대역폭, 예를 들어 2 GHz 및 동일한 SDM 클록 레이트 F1와 합성될 수 있다. 실시예에서, 레이트들 F1 및 F2에서의 고정된 클록들을 사용하면서 700 내지 2200 MHz를 커버하도록 구성되는 디지털 무선 송신기가 획득된다.
보다 나은 주파수 해상도를 위해, NCO 출력 신호(61)의 비트 수는 커야 한다. 예로서, F1=2GHz 클록에 대한 10MHz 단계는 8 비트들을 통해 위상을 코딩하는 것을 의미한다. 이러한 고속에서 액세스 시간 문제들을 일으킬 수 있는 매핑 테이블들에 대해 256의 팽창 인수가 뒤따른다. 따라서, 순시 위상 신호는 바람직하게는 3 또는 4 비트들로 제한된다.
도 19를 참조하면, 동일한 원리에 기초한 다른 실시예는 NCO 위상 신호(61)를 생성하는 MASH 잡음 정형(noise shaping) 필터(80)을 채용한다. 즉, NCO(60)의 제어 신호(63)는 안정성 문제가 없이 고속으로 파이프라인(pipeline)하기가 쉬운 MASH 델타 시그마 필터(80)로 이루어진 디더링(dithering) 엔진을 통해 전달된다. MASH 필터(80)는 예를 들어 7 비트들을 통해 코딩되는 정제된 반송파 주파수 값 FC를 수신하고, 제1 입력(81)에서의 최상위 비트들 및 제2 입력(82)에서의 최하위 비트들을 수신한다. 4차 필터가 도시되지만, 2차 또는 3차는 위상 및 주파수 스퍼(spur)들의 양호한 디더링을 위해 충분할 수 있다.
도 17 내지 19의 에뮬레이트된 대역 통과 시그마 델타 변조기의 장점은 완전한 SDM 구조가 해당 RF 반송파 주파수에서 기저 대역 입력 신호(6 또는 106)를 전치하는(transposing) 기능을 포함한다는 것이다. 도 2의 대역 통과 시그마 델타 변조기(10)는 상이하게 구성될 수 있다는 것이 주목되어야 한다. 그러나, 일부 대역 통과 시그마 델타 변조 방식들은 주파수 전치가 SDM 변조기를 입력하기 전에 수행될 것을 필요로 한다. 다시 말하면, 일부 고유 대역 통과 SDM 구조들은 기저 대역 신호(6)가 아니라, 반송파 주파수 FC에서 이러한 신호의 이미 전치된 버전으로서, 따라서 매우 높은 오버샘플링 레이트 F1를 요구하는 입력 신호(6)를 필요로 한다.
상술한 변조 디바이스는 예를 들어 ASIC와 같은 하드웨어 수단, 또는 하드웨어 및 소프트웨어 수단의 조합, 예를 들어 ASIC 및 FPGA, 또는 적어도 하나의 마이크로 프로세서 및 소프트웨어 모듈들을 내장한 적어도 하나의 메모리일 수 있다.
본 발명은 설명된 실시예들에 한정되지 않는다. 첨부된 청구 범위는 기재된 본 명세서에서 기본적 가르침에 속하는, 본 기술 분야의 통상의 기술자에게 발생될 수 있는 모든 수정 및 대안적 구성을 구현하는 것으로 해석되어야 한다.
동사 "포함하는"의 사용 및 이의 활용은 청구 범위에서 언급된 것과 다른 소자들 또는 단계들의 존재를 배제하지 않는다. 더욱이, 소자 또는 단계에 선행하는 관사 "a" 또는 "an"의 사용은 복수의 이러한 소자들 또는 단계들의 존재를 배제하지 않는다.
청구 범위에서, 괄호 사이에 배치된 임의의 참조 부호들은 청구항들의 범위를 제한하는 것으로 해석되지 않아야 한다.

Claims (10)

  1. 출력 신호(107)를 무선 주파수 프론트 엔드(5)에 제공하기 위한 신호 변조 디바이스로서,
    동 위상 성분 신호 및 직교 위상 성분 신호를 포함하는 복소 입력 신호(106)를 수신하기 위한 입력,
    제1 오버샘플링 클록 레이트(F1)에서의 상기 복소 입력 신호를 중간 신호(112)로 변조하기 위한 시그마-델타 변조기(110) - 상기 중간 신호는 제1 유한 수의 양자화된 복소 상태들을 취함 -,
    상기 중간 신호의 상기 양자화된 복소 상태들을 상기 출력 신호의 펄스열 세그먼트(pulse train segment)를 인코딩하는 각각의 미리 정의된 양자화된 심볼들(116)에 매핑하기 위한 심볼 매핑 테이블(114),
    선택된 반송파 주파수(FC)에서 발진하는 위상 신호(61)를 생성하기 위한 수치 발진기(60) - 상기 위상 신호는 제2 유한 수의 양자화된 상태들을 취하고,
    상기 심볼 매핑 테이블(114)은 상기 중간 신호의 각각의 양자화된 복소 상태 및 상기 위상 신호의 각각의 양자화된 상태에 대해 미리 정의된 양자화된 심볼을 포함하고, 양자화된 심볼(116)을 상기 중간 신호(112)의 현재 양자화된 복소 상태 및 상기 위상 신호(61)의 현재 양자화된 상태의 함수로서 선택하기 위해 각각의 오버샘플링 클록 주기에서 동작함 -, 및
    각각의 오버샘플링 클록 주기에서 선택된 상기 양자화된 심볼(116)을 수신하도록 배치된 펄스 발생기(117)
    를 포함하고, 상기 펄스 발생기는 상기 수신된 양자화된 심볼에 의해 인코딩된 상기 펄스열 세그먼트를 생성하도록 구성되고, 상기 생성된 펄스열 세그먼트는 상기 펄스열 세그먼트의 상기 펄스들의 위치, 폭 및 진폭 중 적어도 하나에서의 상기 복소 입력 신호(106)의 정보 내용을 인코딩하고, 상기 펄스 발생기(117)는 제2 오버샘플링 클록 레이트(F2)에서 동작하는, 신호 변조 디바이스.
  2. 제1항에 있어서,
    상기 중간 신호의 상기 양자화된 복소 상태들을 미리 정의된 전치 왜곡 심볼(118)들에 매핑하기 위한 디지털 전치 왜곡 테이블(115), 및
    상기 전치 왜곡 심볼(118)들을 상기 시그마-델타 변조기에 제공하기 위한 피드백 루프를 추가로 포함하는, 신호 변조 디바이스.
  3. 제2항에 있어서,
    상기 디지털 전치 왜곡 테이블(115)은 상기 중간 신호(112)의 각각의 양자화된 복소 상태 및 상기 위상 신호(61)의 각각의 양자화된 상태에 대해 미리 정의된 전치 왜곡 심볼을 포함하고, 전치 왜곡 심볼을 상기 중간 신호의 상기 현재 양자화된 복소 상태 및 상기 위상 신호의 상기 현재 양자화된 상태의 함수로서 선택하기 위해 각각의 오버샘플링 클록 주기에서 동작하는, 신호 변조 디바이스.
  4. 제2항 또는 제3항에 있어서,
    상기 중간 신호의 복소 양자화된 상태 및 상기 위상 신호의 양자화된 상태에 연관된 상기 전치 왜곡 심볼(118)은 상기 반송파 주파수(FC)에서 대응하는 양자화된 심볼에 의해 인코딩된 상기 펄스열 세그먼트의 주파수 도메인 복소 에너지 계수 및 상기 위상 신호(61)의 상기 양자화된 상태에 대응하는 복소 위상 계수의 함수인, 신호 변조 디바이스.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 양자화된 심볼(116)은 병렬 이진 시퀀스를 포함하고, 상기 펄스 발생기(117)는 상기 제2 오버샘플링 클록 레이트(F2)에서 상기 병렬 이진 시퀀스를 직렬화하도록 구성된 직렬화기를 포함하는, 신호 변조 디바이스.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 위상 신호(61)는 미리 정의된 수의 비트들, 예를 들어, 4 비트들을 통해 코딩되는, 신호 변조 디바이스.
  7. 제6항에 있어서,
    상기 수치 발진기(60)는 상기 미리 정의된 수의 비트들을 통해 코딩되는 상기 선택된 반송파 주파수를 정의하는 제어 신호(63)와 상기 제1 오버샘플링 클록 레이트(F1)에서의 클록 신호의 함수로서 동작하는 위상 누산기를 포함하고, 상기 디바이스는 더 많은 수의 비트들을 통해 코딩되는 정제된 제어 신호(81, 82)를 필터링함으로써 상기 미리 정의된 수의 비트들을 통해 코딩되는 상기 제어 신호(63)를 제공하도록 배치된 다단 저역 통과 노이즈 셰이핑 시그마 델타 필터(80)를 추가로 포함하는, 신호 변조 디바이스.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 오버샘플링 클록 레이트(F1)에서 클록 신호를 제공하도록 배치된 레이트 조절 가능한 클록을 추가로 포함하고, 상기 제1 오버샘플링 클록 레이트(F1)는 작은 조절 범위에 걸쳐 조절 가능한, 신호 변조 디바이스.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 심볼 매핑 테이블(114)은,
    제2 오버샘플링 클록 레이트(F2)에 대응하는 시간 단위(time-granularity)를 갖는 펄스열 세그먼트들의 초기 세트를 선택하는 단계,
    상기 반송파 주파수(FC)에서 상기 초기 세트의 상기 펄스열 세그먼트들의 주파수 도메인 복소 에너지 계수를 결정하는 단계, 및
    상기 위상 신호의 각각의 양자화된 상태에 대해,
    상기 위상 신호의 상기 양자화된 상태
    Figure 112018005804617-pct00010
    에 대응하는 복소 위상 계수를 계산하는 단계, 및
    상기 중간 신호의 각각의 양자화된 복소 상태가 상기 펄스열 세그먼트들의 서브세트의 펄스열 세그먼트에 고유하게 매핑되도록 하기 위해, 상기 반송파 주파수에서의 상기 주파수 도메인 복소 에너지 계수들이 상기 복소 위상 계수를 곱한 상기 중간 신호(112)의 상기 양자화된 복소 상태들에 매우 근접한 상기 펄스열 세그먼트들의 서브세트를 선택하는 단계,
    양자화된 복소 출력 상태가 매핑되는 각각의 펄스열 세그먼트에 대해, 상기 위상 신호(61)의 상기 양자화된 상태와 조합된 상기 중간 신호(112)의 상기 양자화된 복소 상태의 조합에 연관된 메모리 어드레스에서 상기 펄스열 세그먼트를 인코딩하는 양자화된 심볼을 기록하는 단계
    를 실행함으로써 획득되는, 신호 변조 디바이스.
  10. 출력 신호(107)를 무선 주파수 프론트 엔드(5)에 제공하기 위한 신호 변조 방법으로서,
    동 위상 성분 신호 및 직교 위상 성분 신호를 포함하는 복소 입력 신호(106)를 수신하는 단계,
    오버샘플링 클록 레이트(F1)에서의 상기 복소 입력 신호를 중간 신호(112)로 시그마-델타 변조하는 단계 - 상기 중간 신호는 제1 유한 수의 양자화된 복소 상태들을 취함 -,
    선택된 반송파 주파수(FC)에서 발진하는 위상 신호(61)를 생성하는 단계 - 상기 위상 신호는 제2 유한 수의 양자화된 상태들을 취함 -,
    상기 중간 신호(112)의 현재 양자화된 복소 상태와 상기 위상 신호(61)의 현재 양자화된 상태의 함수로서 상기 출력 신호의 펄스열 세그먼트를 인코딩하는 양자화된 심볼(116)을 선택하기 위해 각각의 오버샘플링 클록 주기에서 심볼 매핑 테이블(114)에 액세스하는 단계 - 상기 심볼 매핑 테이블(114)은 상기 중간 신호의 각각의 양자화된 복소 상태와 상기 위상 신호의 각각의 양자화된 상태에 대해 미리 정의된 양자화된 심볼을 포함함 -,
    제2 오버샘플링 클록 레이트(F2)에서 동작하는 펄스 발생기(117)로 상기 선택된 양자화된 심볼에 의해 인코딩된 상기 펄스열 세그먼트를 생성하는 단계
    를 포함하고, 상기 생성된 펄스열 세그먼트는 상기 펄스열 세그먼트의 상기 펄스들의 위치, 폭 및 진폭 중 적어도 하나에서의 상기 복소 입력 신호(106)의 정보 내용을 인코딩하는, 신호 변조 방법.
KR1020167033982A 2014-05-05 2014-05-05 무선 주파수 통신들을 위한 신호 변조 KR101859317B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/059048 WO2015169328A1 (en) 2014-05-05 2014-05-05 Signal modulation for radiofrequency communications

Publications (2)

Publication Number Publication Date
KR20170002556A KR20170002556A (ko) 2017-01-06
KR101859317B1 true KR101859317B1 (ko) 2018-06-28

Family

ID=50630809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033982A KR101859317B1 (ko) 2014-05-05 2014-05-05 무선 주파수 통신들을 위한 신호 변조

Country Status (4)

Country Link
US (1) US10038455B2 (ko)
JP (1) JP6271764B2 (ko)
KR (1) KR101859317B1 (ko)
WO (1) WO2015169328A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333474B2 (en) * 2014-05-19 2019-06-25 Skyworks Solutions, Inc. RF transceiver front end module with improved linearity
WO2015198092A1 (en) * 2014-06-23 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) Signal amplification and transmission based on complex delta sigma modulator
KR20170118913A (ko) * 2016-01-19 2017-10-25 후아웨이 테크놀러지 컴퍼니 리미티드 오차 보상 직접 디지털 변조 장치
EP3542461A4 (en) * 2016-11-21 2020-07-01 My Tech, LLC HIGHLY EFFICIENT AMPLIFIER ARCHITECTURE FOR HF APPLICATIONS
US10805058B2 (en) 2016-12-19 2020-10-13 Cable Television Laboratories, Inc. Systems and methods for mapping and demapping digitized signals for optical transmission
US10763963B2 (en) 2016-12-19 2020-09-01 Cable Television Laboratories, Inc System and methods for efficient digitization in hybrid fiber-coaxial networks
US10566994B2 (en) * 2016-12-19 2020-02-18 Cable Television Laboratories, Inc. System and methods for virtualizing delta sigma digitization
US10924068B2 (en) 2019-02-27 2021-02-16 Texas Instruments Incorporated Digital predistortion calibration
US11153129B1 (en) * 2020-06-01 2021-10-19 International Business Machines Corporation Feedforward equalizer with programmable roaming taps
KR20230079550A (ko) 2021-11-29 2023-06-07 연세대학교 산학협력단 임펄스무선통신시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992015153A2 (en) 1991-02-22 1992-09-03 B & W Loudspeakers Ltd Analogue and digital convertors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373334B1 (en) * 2000-06-12 2002-04-16 Cirrus Logic, Inc. Real time correction of a digital PWM amplifier
US6795004B2 (en) * 2001-09-28 2004-09-21 Sony Corporation Delta-sigma modulation apparatus and signal amplification apparatus
JP5167196B2 (ja) * 2009-05-14 2013-03-21 シャープ株式会社 信号補正装置、音声処理装置及びパルス増幅方法
JP5215273B2 (ja) * 2009-09-30 2013-06-19 Ｋｄｄｉ株式会社 Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
EP2330734A1 (en) 2009-11-25 2011-06-08 Alcatel Lucent Power amplifier apparatus comprising digital delta-sigma modulation and a pulse with modulator and method thereof
EP2403136B1 (en) 2010-06-29 2012-06-20 Alcatel Lucent Power amplifier chain implementing a sigma-delta modulator with digital predistortion feedback
US8755447B2 (en) * 2010-12-22 2014-06-17 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system
US9647866B2 (en) * 2011-04-21 2017-05-09 Mediatek Singapore Pte, Ltd. RF transmitter, integrated circuit device, wireless communication unit and method therefor
US9160379B2 (en) * 2012-03-22 2015-10-13 Nec Corporation Transmitter and transmitting method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992015153A2 (en) 1991-02-22 1992-09-03 B & W Loudspeakers Ltd Analogue and digital convertors

Also Published As

Publication number Publication date
WO2015169328A1 (en) 2015-11-12
KR20170002556A (ko) 2017-01-06
US20170317686A1 (en) 2017-11-02
US10038455B2 (en) 2018-07-31
JP6271764B2 (ja) 2018-01-31
JP2017521886A (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
KR101859317B1 (ko) 무선 주파수 통신들을 위한 신호 변조
KR101944205B1 (ko) 다중 대역 신호를 생성하는 시스템 및 방법
Dinis et al. A fully parallel architecture for designing frequency-agile and real-time reconfigurable FPGA-based RF digital transmitters
CN105814801A (zh) 发送机、用于数字rf发送机的功率编码器以及用于发送数据的方法
EP3062444B1 (en) Phase locked loop having fractional vco modulation
TW201340652A (zh) 用於傳送帶有自適應資料訊號邊緣的ａｓｋ射頻訊號之電路
US9166617B1 (en) Communication unit, digital band-pass sigma-delta modulator and method therefor
EP2728746B1 (en) Signal modulation for radiofrequency communications
Zheng et al. A 6-GHz MU-MIMO eight-element direct digital beamforming TX utilizing FIR H-bridge DAC
Zheng et al. A two-beam eight-element direct digital beamforming RF modulator in 40-nm CMOS
US11258410B2 (en) Apparatuses and methods for hybrid switched capacitor array power amplifiers
US9035812B2 (en) Method and apparatus for generating a band pass signal
US8792578B2 (en) Method and apparatus of switched amplification having improved efficiency
EP1976132A2 (en) System and method for digital modulation
TWI551050B (zh) 用於射頻通訊的脈衝序列片段的信號調變
TWI538451B (zh) 用於射頻通訊之訊號調變
EP2728745B1 (en) Signal modulation by pulse train segments for radiofrequency communications
WO2015165538A1 (en) Signal modulation by pulse train segments for radiofrequency communications
WO2023247597A1 (en) Amplifier
JP6177057B2 (ja) 無線通信用ｉｃ
EP2333959B1 (en) Look-up-table-based delta-sigma modulator
Gupta et al. A new multistage noise-shaping architecture
EP2541776A1 (en) Radio frequency modulators
Venkataraman A practical design methodology for an all-digital transmitter architecture via binary sequence search and a look-up table approach to modulation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right