JP2017521886A - 無線周波数通信のための信号変調 - Google Patents

無線周波数通信のための信号変調 Download PDF

Info

Publication number
JP2017521886A
JP2017521886A JP2016566813A JP2016566813A JP2017521886A JP 2017521886 A JP2017521886 A JP 2017521886A JP 2016566813 A JP2016566813 A JP 2016566813A JP 2016566813 A JP2016566813 A JP 2016566813A JP 2017521886 A JP2017521886 A JP 2017521886A
Authority
JP
Japan
Prior art keywords
signal
complex
quantized
state
pulse train
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016566813A
Other languages
English (en)
Other versions
JP6271764B2 (ja
Inventor
ダルトワ,ルーク
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2017521886A publication Critical patent/JP2017521886A/ja
Application granted granted Critical
Publication of JP6271764B2 publication Critical patent/JP6271764B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402Arrangements specific to bandpass modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402Arrangements specific to bandpass modulators
    • H03M3/41Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/045Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

信号変調装置は、同相成分信号及び直交位相成分信号を有する複素入力信号(106)を受信する入力部、オーバーサンプリングクロックレート(F1)で複素入力信号を中間信号(112)に変調するシグマデルタ変調器(110)、選択搬送周波数(FC)で発振する位相信号(61)を生成する数値発振器(60)であって、位相信号は量子化状態の有限数を採る数値発振器(60)、並びに中間信号の各量子化複素状態及び位相信号の各量子化状態に対する所定の量子化シンボルを備え、各オーバーサンプリングクロック周期(F1)で動作して中間信号(112)の現時点の量子化複素状態及び位相信号(61)の現時点の量子化状態についての関数として、量子化シンボル(116)を選択するシンボルマッピングテーブル(114)を備える。【選択図】 図18

Description

本発明は、無線周波数通信のための、具体的には無線周波数フロントエンド、特に、スイッチング式パワー増幅器に出力信号を供給するための、信号変調装置及び方法の技術分野に関する。
スイッチング式は、無線周波数(RF)パワー増幅器で高いパワー効率を実現するための新技術である。スイッチング式は、パワートランジスタが完全導通状態と完全遮断状態のいずれか一方であることを意味する。そして出力部のフィルタは、スイッチング周波数の不要な高調波及び量子化ノイズを除去するのに必要とされることが多い。
帯域通過RF信号を実現する方法は、RF搬送周波数の4倍で動作する帯域通過シグマデルタ変調(BPSDM)を利用することである。この方法に基づく開発が、例えばEP−A1−2330734又はEP−A1−2403136に開示されている。しかしながら、そのような技術は、1搬送周期に対して4つのパルスを生成するともにBPSDMを含む全デジタルチェーンを有するという制約をもたらし、必要とされるRF搬送周波数よりも非常に高い周波数で動作することから、非常に大きな技術的制約が生じてしまう。
J.Audio Eng.Soc.,Vol.41,No5.(XP000432100)の、Craven.P.“Toward the 24−bit DAC:novel noise−shaping topologies incorporating correction for the nonlinearity in a PWM output stage”では、非線形ノイズ整形器を開示しており、それはフィードバック又はフィードフォワードとフィードバックの組合せを介する固有のPWM非線形性及び補正のデジタルシミュレーションを含む。
WO−A1−2001/97384では、パルスにおける所望の出力信号と実際の出力信号との間の差異をパルスごとに測定することによって、高出力デジタルPWM増幅器の歪み及びノイズを低減する方法を開示している。
WO−A2−9215153では、パルス変調器、及びそれに対する出力の過去の値の誤差に応じて信号入力を修正するための手段を備え、所望の信号帯域内の誤差の影響を低減する信号変換器を開示している。
国際公開第WO2001/97384号 国際公開第WO1992/15153号
第1の目的によると、発明は、量子化シンボルに対する第1のオーバーサンプリングクロックレートで動作する変調装置について量子化複素出力状態の有限数をマッピングするために、メモリにシンボルマッピングテーブルを生成する方法を提供し、この方法は、搬送周波数を選択するステップと、第2のオーバーサンプリングクロックレートに対応する時間粒度を有するパルストレインセグメントの初期セットを選択するステップと、搬送周波数で初期セットのパルストレインセグメントの複素エネルギー係数を特定するステップと、搬送周波数の複素エネルギー係数が変調装置の量子化複素出力状態に非常に近似したパルストレインセグメントのサブセットを選択するステップであって、それにより各量子化複素出力状態がサブセットのパルストレインセグメントに対して一意的にマッピングされる、ステップと、量子化複素出力状態にマッピングされた各パルストレインセグメントに対して、量子化複素出力状態に対応するメモリアドレスに、パルストレインセグメントを符号化する量子化シンボルを記録するステップとを備える。
実施形態によると、このような方法は、以下の1以上の特徴を備えることができる。
実施形態では、方法はさらに、メモリにデジタルプレディストーションテーブルを生成するためのものであり、この方法は、量子化複素出力状態にマッピングされた各パルストレインセグメントに対して、その搬送周波数におけるパルストレインセグメントの複素エネルギー係数の関数として、複素プレディストーションシンボルを特定するステップ、及び量子化複素出力状態に対応するメモリアドレスにプレディストーションシンボルを記録するステップをさらに備える。
実施形態では、パルストレインセグメントのサブセットを選択するステップは、変調装置の量子化複素出力状態と各パルストレインセグメントの複素エネルギー係数との間の複素平面距離を演算するステップ、複素平面距離の最小値をもたらすパルストレインセグメントに、量子化複素出力状態をマッピングするステップ、及び量子化複素出力状態にマッピングされないパルストレインセグメントを破棄するステップを備える。
実施形態では、方法は、搬送周波数で複素エネルギー係数の複素コンステレーションの中心を特定するステップ、及び複素数によって複素コンステレーションをオフセットして、変調装置の量子化複素出力状態から生成される複素コンステレーションの中心を第2のコンステレーションの中心に実質的に整合させるステップをさらに備える。
実施形態では、方法は、搬送周波数において複素エネルギー係数の複素コンステレーション内で幾何学的に内接した第1の円を特定するステップ、及び変調装置の量子化複素出力状態のピークエネルギーと内接円の半径とを実質的に同一視するように複素コンステレーションをスケーリングするステップをさらに備える。
実施形態では、パルストレインセグメントの初期セットを選択するステップは、2進ワード長を選択すること、及び選択される2進ワード長を有する2進ワードによって一意的に表示され得る1組の幅変調型及び/又は位置変調型のパルストレインセグメントを構築することを備える。
実施形態では、パルストレインセグメントの初期セットを選択するステップは、制約を選択すること、及びその制約を満たす1組の幅変調型及び/又は位置変調型のパルストレインセグメントを構築することを備える。
そのような初期の制約は、種々の目的を満たすように課されることがある。実施形態では、制約は、搬送周波数で第2のナイキストゾーンに位置するパルストレインセグメントの高調波を強調するために、パルストレインセグメントを予め構成する役割を果たし、それにより、第1のオーバーサンプリングクロックレートよりも高い搬送周波数が、最大パワー及び最小量子化ノイズで合成され得る。
実施形態では、制約は、1つのパルストレインセグメント当たり一定数のパルス、特に1つのパルストレインセグメント当たり1つのパルス、又は1つのパルストレインセグメント当たり2つのパルスを定義する。
実施形態では、制約は、パルストレインセグメントの第1のハーフ部と第2のハーフ部との間の論理的関係を定義し、特にパルストレインセグメントの第1のハーフ部と第2のハーフ部との間の同等性、記号の対向性又は相補性を定義する。
実施形態では、制約は、パルストレインセグメントの第2のハーフ部に対して固定値を定義する。
実施形態では、パルストレインセグメントのパルスは、シングルレベルパルスを備える。
実施形態では、パルストレインセグメントのパルスは、マルチレベルパルス、特にゼロを超える2つ又は3つの振幅状態を有するパルスを備える。
実施形態では、搬送周波数でパルストレインセグメントの複素エネルギー係数を特定するステップは、所望の搬送周波数でパルストレインセグメントの離散フーリエ変換の点を演算することを備える。
実施形態では、搬送周波数でパルストレインセグメントの複素エネルギー係数を特定するステップは、電磁場を放射し、搬送周波数で放射された電磁場のエネルギー含有量を測定するために、パルストレインセグメントを無線周波数フロントエンドに供給することを備える。
一実施形態では、発明はまた、上記の方法によって生成されるシンボルマッピングテーブル及びデジタルプレディストーションテーブルのうちの少なくとも1つを有するメモリを提供する。
一実施形態では、そのようなメモリを利用する方法は、第1のオーバーサンプリングクロックレートで中間信号を受信するステップ、中間信号の現時点の量子化複素状態に対応するメモリアドレスでシンボルマッピングテーブルの量子化シンボルを読み出すステップ、中間信号の現時点の量子化複素状態に対応するメモリアドレスでデジタルプレディストーションテーブルのプレディストーションシンボルを読み出すステップ、その量子化シンボルで符号化されたパルストレインセグメントを生成するステップ、及び
シグマデルタ変調器にフィードバック信号としてプレディストーションシンボルを供給するステップを備える。
実施形態によると、このような方法は、以下の1以上の特徴を備えることができる。
一実施形態では、生成されるパルストレインセグメントはマルチレベルパルスを含み、方法は、マルチレベルパルストレインセグメントを多分岐パワー増幅器設計の関数として複数の並列シングルレベルパルストレインセグメントに変換し、各シングルレベルパルストレインセグメントをパワー増幅器の対応する饋電分岐に供給することをさらに備える。
実施形態では、多分岐パワー増幅器設計は、二方向対称性パルス供給、二方向非対称性1:2パルス供給ドハティ又は三方向対称性パルス供給ドハティなどであればよい。
発明の第1の目的の態様は、1搬送周期に対して多数のパルスを変動させ、又は所与の搬送周波数に対して最適化されたセットのパルスを選択するために、予め演算されたコードブックの利用を通じてパルスの任意な選択を可能とする発想に基づく。発明の第1の目的の態様は、利用されるパルスの慎重な選択によって、種々のシステムの特徴及び要求、すなわち、クロックレートの要求、符号化の効率、帯域中の信号対ノイズ比、ドライバとパワー増幅器の容量性損失などに、好影響を及ぼすことができるという知見に基づいている。
第2の目的によると、発明は、無線周波数フロントエンドに出力信号を供給するための信号変調装置を提供し、この装置は、同相成分信号及び直交位相成分信号を有する複素入力信号を受信するための入力部、オーバーサンプリングクロックレートの複素入力信号を、量子化複素状態の第1の有限数を採る中間信号に変調するためのシグマデルタ変調器、中間信号の量子化複素状態を、それぞれが出力信号のパルストレインセグメントを符号化する所定の量子化シンボルにマッピングするためのシンボルマッピングテーブル、及び選択搬送周波数で発振し、量子化状態の第2の有限数を採る位相信号を生成するための数値発振器を備え、シンボルマッピングテーブルは、中間信号の各量子化複素状態及び位相信号の各量子化状態に対して所定の量子化シンボルを有し、各オーバーサンプリングクロック周期で動作し、中間信号の現時点の量子化複素状態及び位相信号の現時点の量子化状態についての関数として量子化シンボルを選択する。
実施形態によると、そのような信号変調装置は、以下の1以上の特徴を備えることができる。
実施形態では、装置は、中間信号の量子化複素状態を所定のプレディストーションシンボルにマッピングするためのデジタルプレディストーションテーブル、及びプレディストーションシンボルをシグマデルタ変調器に供給するためのフィードバックループをさらに備える。
実施形態では、デジタルプレディストーションテーブルは、中間信号の各量子化複素状態及び位相信号の各量子化状態に対する所定のプレディストーションシンボルを有し、各オーバーサンプリングクロック周期で動作し、中間信号の現時点の量子化複素状態及び位相信号の現時点の量子化状態についての関数としてプレディストーションシンボルを選択する。
実施形態では、中間信号の複素量子化状態及び位相信号の量子化状態に対応するプレディストーションシンボルは、搬送周波数で対応する量子化シンボルによって符号化されたパルストレインセグメントのエネルギー係数、及び複素位相信号の量子化状態に対応する複素位相係数についての関数である。
実施形態では、装置は、各オーバーサンプリングクロック周期で選択される量子化シンボルを受信するように構成されたパルス発生器をさらに備え、パルス発生器は、受信した量子化シンボルの関数としてパルストレインセグメントを生成するのに適しており、第2のオーバーサンプリングクロックレートで動作する。
実施形態では、量子化シンボルは並列2進シーケンスを有し、パルス発生器は、第2のオーバーサンプリングクロックレートで並列2進シーケンスを直列化するのに適したシリアライザを備える。
実施形態では、位相信号は、所定のビット数で、例えば、4ビットで符号化される。
実施形態では、数値発振器は、所定のビット数で符号化され選択搬送周波数を定義する制御信号、及び第1のオーバーサンプリングクロックレートのクロック信号についての関数として動作する位相アキュムレータを備え、装置は、より高いビット数で符号化された正確な制御信号をフィルタ処理することによって、所定のビット数で符号化された制御信号を供給するように構成される、多段階ローパスノイズ整形シグマデルタフィルタをさらに備える。
実施形態では、装置は、第1のオーバーサンプリングクロックレートでクロック信号を供給するように構成されたレート調整可能なクロックをさらに備え、第1のオーバーサンプリングクロックレートは、狭い調整範囲で調整可能である。
実施形態では、シンボルマッピングテーブルは、
第2のオーバーサンプリングクロックレートに対応する時間粒度を有するパルストレインセグメントの初期セットを選択するステップ、
搬送周波数で初期セットのパルストレインセグメントの複素エネルギー係数を特定するステップ、
位相信号の各量子化状態に対して、
複素位相信号の量子化状態に対応する複素位相係数を演算するステップ、
搬送周波数で複素エネルギー係数が複素位相係数を乗じた中間信号の量子化複素出力状態に非常に近似したパルストレインセグメントのサブセットを選択するステップであって、それにより、中間信号の各量子化複素状態は、サブセットのパルストレインセグメントに、例えば、最も合致しているパルストレインセグメントに対して一意的にマッピングされる、ステップ、
量子化複素出力状態にマッピングされた各パルストレインセグメントに対して、結合された中間信号の量子化複素状態と位相信号の量子化状態との組合せに対応するメモリアドレスに、パルストレインセグメントを符号化する量子化シンボルを記録するステップを実行することによって取得される。
第2の目的によると、発明はまた、出力信号を無線周波数フロントエンドに供給するための信号変調方法を提供し、この方法は、
同相成分信号及び直交位相成分信号を有する複素入力信号を受信し、
オーバーサンプリングクロックレートで複素入力信号を量子化複素状態の第1の有限数を採る中間信号にシグマデルタ変調し、
選択搬送周波数で発振し量子化状態の第2の有限数を採る位相信号を生成し、
各オーバーサンプリングクロック周期でシンボルマッピングテーブルにアクセスし、中間信号の現時点の量子化複素状態及び位相信号の現時点の量子化状態についての関数として、出力信号のパルストレインセグメントを符号化している量子化シンボルを選択することを備え、
シンボルマッピングテーブルは、中間信号の各量子化複素状態及び位相信号の各量子化状態に対して所定の量子化シンボルを有する。
発明の第2の目的の態様は、搬送オーバーサンプリング比率を選択可能なアイデアに基づいており、それによってクロックレートの要求を制限する。発明の第2の目的の態様は、同じオーバーサンプリングクロックレートでより高い搬送周波数を生成可能とすることで、パルス密度を低減してパワー増幅器及びチェーンの制約を緩和し、したがって、それによってゲートキャパシタの充放電における消費電力を低下させるという所見から発している。
発明のこれら及びその他の態様は、図を参照し、例示として、以降に説明する実施形態から明らかとなり、解釈される。
図1は、デジタル通信のための無線周波数送信機の機能的表示である。 図2は、図1の送信機で使用され得る信号変調装置の機能的表示である。 図3は、図2の変調装置のシグマデルタ変調器で取得され得る複素コンステレーションを示すグラフである。 図4は、図2の変調装置のシンボルマッピングテーブルに符号化され得るパルストレインセグメントの概略的表示である。 図5及び図6は、2つの異なる搬送周波数における所定セットのパルストレインセグメントについての複素コンステレーションを図示する。 図5及び図6は、2つの異なる搬送周波数における所定セットのパルストレインセグメントについての複素コンステレーションを図示する。 図7は、2つのパルスの制約を満たすパルストレインセグメントの概略的表示である。 図8は、搬送周波数で2つのパルスの制約を満たすデュアルパルストレインセグメントの1組の複素エネルギーコンステレーションを図示している。 図9は、P−0の制約を満たすパルストレインセグメントの概略的表示である。 図10は、対称的制約を満たすパルストレインセグメントの概略的表示である。 図11は、対向する制約を満たすパルストレインセグメントの概略的表示である。 図12は、相補的制約を満たすパルストレインセグメントの概略的表示である。 図13は、図2の変調装置で生成され得るPPWM信号のスペクトルを示すグラフである。 図14は、一実施形態において図2の変調装置によって生成され得る3レベルパルストレインを示す時間ドメインのグラフである。 図15は、一実施形態において図2の変調装置によって生成され得る4レベルパルストレインを示す時間ドメインのグラフである。 図16は、別の実施形態による図1の送信機に利用することができる、信号変調装置の機能的表示である。 図17は、別の実施形態による図1の送信機に利用することができる、信号変調装置の概念的表示である。 図18は、図17の信号変調装置をエミュレートした信号変調装置の機能的表示である。 図19は、図18の信号変調装置の変形実施形態の機能的表示である。 図20は、図17−図19の変調装置のシグマデルタ変調器で取得され得る複素エネルギーコンステレーションを示すグラフである。 図21は、コードブック選択方法のフロー図である。
例えば、3G、4G及びそれ以上の無線通信ネットワークに利用することができるスイッチング式パワー増幅器が設けられた信号変調装置の実施形態を説明する。そのようなネットワークに利用される無線搬送周波数は、技術的及び領域的スペクトル規制の制約の双方に依存し、一般的に700MHz〜2.7GHzを範囲とする。
図1を参照して、デジタルRF送信機を概略的に図示する。デジタルRF送信機は、デジタル変調装置1、パワー増幅器2、帯域通過出力フィルタ3及びアンテナ4を備える。パワー増幅器2、帯域通過出力フィルタ3及びアンテナ4は、デジタル変調装置1と対比して無線フロントエンド5ということもある。
変調装置1は、第1のオーバーサンプリングクロックレートF1及び第2のオーバーサンプリングクロックレートF2でそれぞれ動作する2つの量子化器段階を備える。オーバーサンプリングクロックレートF1とF2の間の比率を、N=F2/F1で表記する。
変調装置1は、入力部で複素ベースバンド信号6を受信する。ベースバンド信号6のサンプリングレートをF0と表記する。サンプリングレートF0と第1のオーバーサンプリングクロックレートF1との間のオーバーサンプリング比率を、M=F1/F0で表記する。
実施例において、ベースバンド信号6は、2つの並列スカラー成分、すなわち、Iで表記する同相成分及びQで表記する直交位相成分として受信され得る。以下に、複素ベースバンド信号6、例えば、シグマデルタ変調に用いられる信号処理方法を説明する。線形性によって、複素信号のシグマデルタ変調が、複素信号を生成する各スカラー成分に対して2つの並列シグマデルタ変調プロセスとして実装され得ることは当業者には明らかである。
変調装置1は、パルスの位置、幅及び/又は振幅におけるベースバンド信号6の情報内容を符号化する周波数変換された時間ドメインパルス信号7を、無線フロントエンド5に送信する。
ここで、図2を参照して、BPSDMを用いる変調装置1の一実施形態を説明する。本技術分野で周知のように、帯域通過シグマデルタ変調器は、クリーンな帯域幅ともいわれる目的の周波数帯域に有用な情報信号を周波数変換するように動作し、その一方で目的の周波数帯域外の量子化ノイズを破棄する。そのような変調器のノイズ転送機能は、図13のシミュレーションの結果に示す標準的なノッチを備えたエンベロープを有する。クリーンな帯域幅外に破棄された量子化ノイズは、帯域通過出力フィルタ3によってポストフィルタ処理され得る。
簡潔にするために、図2の帯域通過シグマデルタ変調器10は、そのクリーンな帯域幅がRF送信機の選択搬送周波数の中心となるように設計されることに留意すれば十分である。搬送周波数を、以下にFCで表記する。BPSDMは周知の技術であるため、当業者はBPSDMの実施についてのさらなる情報を熟知している。エミュレートされた帯域通過シグマデルタ変調器の特定の実施形態を、本明細書の以降の部分でも説明する。
したがって、図2の変調装置は、ベースバンド信号6を受信及び処理するように構成された帯域通過シグマデルタ変調器10を備える。帯域通過シグマデルタ変調器10は、第1の量子化器11を備え、それはオーバーサンプリングクロックレートF1で動作して出力部で中間信号12を伝達する。図のように、オーバーサンプリング比率Mは10〜30となり得る。帯域通過シグマデルタ変調器10は、通常、第3又は第4次数の積分段階を含み、SDM帯域の最大で5%までにわたって約60dB以上の信号対ノイズ比を取得することができる。
したがって、中間信号12は、各F1クロック周期で所与の複素コンステレーション20内の量子化状態を採る量子化複素信号である。一実施形態では、中間信号12の量子化状態は、6ビットで、すなわち、I成分に対して3ビット及びQ成分に対して3ビットで符号化された複素状態である。図3は、この実施形態において、中間信号12の量子化状態の複素コンステレーション20を図示する。もちろん、量子化器11は、同様に異なる状態数を生成し、すなわち、より密又は疎なコンステレーションを生じることがある。
次に、ランダムアクセスメモリ13が設けられ、シンボルマッピングテーブル14及びデジタルプレディストーションテーブル15を記憶する。シンボルマッピングテーブル14は、中間信号12の現時点の状態に対応するメモリアドレスにおいて各F1クロック周期でアクセスされ、そのアドレスに記憶されパルスコード16ともいわれる量子化シンボルを伝達する。パルスコード16は、各F1クロック周期でパルスコード16を受信するのに応じて、パルス発生器17によって時間ドメインパルス化信号7として生成される所定のパルストレインセグメントを符号化する。パルス発生器17は第2のオーバーサンプリング周波数F2で動作し、それにより、生成され得る最短パルスはF2クロック周期と等しくなる。
一実施形態では、パルスコード16はオーバーサンプリング比率Nと等しいワード長を有する2進ワードであり、パルス発生器17は、パルスコード16の逐次化、すなわち、第2のオーバーサンプリング周波数F2の2進振幅符号化信号によって、シングルレベルパルストレインセグメント30を生成するシリアライザである。2つのそのようなパルスコード16及び対応するパルストレインセグメント30の表示を図4に示す。
同様にして、デジタルプレディストーションテーブル15は、中間信号12の現時点の状態に対応するメモリアドレスにおいて各F1クロック周期でアクセスされ、そのアドレスに記憶された複素パワー係数18ともいわれる複素プレディストーションシンボルを伝達する。複素パワー係数18は、フィードバックループを介して帯域通過シグマデルタ変調器10にフィードバックされ、中間信号12の直接形式プレディストーションとして作用する。
上記の機能により、非常に多様なパルストレインを生成することができ、それは多くの場合、シンボルマッピングテーブル14が取り込まれた形態に依存するということが分かる。シンボルマッピングテーブル14は、時間ドメインパルス化信号7が最終的に構成されるパルストレインセグメントの有限セットを予め定義する、パルスコードブックともいわれるディクショナリとして動作する。そのため、上記システムの適応性は高い。特に、パルスコードブックの選択は、適用事例の多数の制約及び要件の関数として最適化され得る。
図21を参照すると、パルスコードブックを選択し、それにしたがってシンボルマッピングテーブル14及びデジタルプレディストーションテーブル15を取り込むための方法を説明する。コードブックの選択は、中間信号12のすべての量子化複素状態の的確な表示を可能にすることを目的としている。以下では、中間信号12が一定のエンベロープ信号によって制限されていると仮定する。したがって、名目上の信号パワーを表す一元的な円内において少なくとも統計的に有意な形態で、中間信号12の量子化状態は限定される。そのような一元的な円を図3の数字21で図示する。
パルスコードブックの選択は、ステップ40の候補パルストレインセグメントの初期セットの選択によって開始するオフラインプロセスである。この初期の選択は、いくらか必要となる制約を考慮すればよく、すなわち、より大きい又はより小さい初期セットの候補パルストレインセグメントを取得することができる。
考慮される制約は、パルスコードの2進ワード長である。シングルレベルのパルスについて、実行可能な2進ワード長は最大でもオーバーサンプリング比率Nに等しい。説明の便宜上、以下では、2進ワード長はオーバーサンプリング比率Nに等しいと仮定する。
ワード長が、課される唯一の制約である場合、2(2パワーN)個のパルストレインセグメントの初期セットが結果として生じる。図4は、N=8に対する、2つのそのようなパルストレインセグメント30を図示する。つまり、パルストレインセグメント30の時間長はF1クロック周期であり、パルスの時間粒度はF2クロック周期である。パルストレインセグメントの情報は、パルスの位置と幅の両方においてパルス位置及び幅変調(PPWM)といわれる手法で符号化される。
候補パルストレインセグメントの初期セットが特定されると、この方法は、ステップ41では、対象FCのRF搬送周波数で各候補パルストレインセグメントの複素エネルギーを演算することに進む。この演算は、時間ドメインパルストレインセグメントの直接フーリエ変換によって実行され得る。候補パルストレインセグメントの複素コンステレーション25が得られる。そのようなコンステレーションを、一実施形態では図5及び6に図示する。
ステップ42では、任意に、結果として得られた複素コンステレーション25をオフセット及び/又はスケーリングし、複素コンステレーション25の高密度部分を、中間信号12の量子化複素状態の統計上有意な部分に重畳する。複素平面におけるコンステレーションをオフセットすることは、パルストレインセグメントの連続波成分を変動させることに相当し、これは放出されたRF信号には実質的な関係を有さない。コンステレーションのスケーリングは、パルスのピークエネルギーのバラつきに相当する。
一実施形態では、ステップ42が以下のように実施され得る。元の複素コンステレーション25の中心27は、複素コンステレーション25の有効部分の質量中心として幾何学的な検討を通じて特定される。その後、中心27をオフセットし、複素コンステレーション20の中心と整合させる。その後、複素コンステレーション25内で最大の内接円26を特定する。その後、コンステレーション25をスケーリングし、円26の半径を円21の半径と整合させる。これは、SDMループゲインを調整すること及びI−Q信号の入力ピークエネルギーを定義することに対応する。
方法は、距離最適化方法を適用するステップ43に進み、コンステレーション20内の各複素量子化状態に対して、−オフセット及び/又はスケーリングの可能性がある場合として−コンステレーション25内で最接近したマッピングシンボルを検索する。例えば、複素量子化状態がコンステレーション20内で選択され、その後、コンステレーション25の各ポイントに対するその状態の複素平面距離を演算し、その距離を最小化するコンステレーション25のコンステレーションポイントをマッピングシンボルとして選択する。マッピングを、周波数ドメインにおいて、すなわち、搬送周波数FCのサンプルのエネルギーを通じて説明するが、時間ドメイン信号の選択が結果として生じること、すなわち、候補パルストレインセグメントのサブセットは、搬送周波数FCの複素エネルギーが、中間信号12の量子化複素状態に最も近接して整合するそのパルストレインセグメントとして選択されることに留意すべきである。中間信号12の最も整合したパルストレインセグメントと複素状態との間の残余の既約の不整合によって、この方法のシステム上の誤差として最終的な量子化ノイズが生じる。しかしながら、そのシステム上の誤差のレベルは制御可能である。もちろん、オーバーサンプリング比率Nが高いほど、増大するパラメータNによって利用可能なコードブックはより豊富になるために、システム上の量子化ノイズは低下する。
ステップ44では、選択される各パルストレインセグメントに対して、搬送周波数FCの複素エネルギーが、中間信号12の対応する量子化複素状態に対応したアドレスでプレディストーションテーブル15に記憶され、パルストレインセグメントを符号化するパルスコードは、中間信号12の対応する量子化複素状態に対応したアドレスでマッピングテーブル14に記憶される。
ここで、初期セットの選択のためにステップ40で利用され得る異なる規則を説明する。
規則の第1のクラスは、無線フロントエンド5における消費電力及び必要とされる増幅器帯域幅を低減する目的で、F1クロック周期の信号遷移の数を限定することにある。特に、1パルストレインセグメント当たりのパルス数は、0−1遷移の数及び1−0遷移の数を、シングルパルスの制約ともいう1パルストレインセグメント当たり1つに限定することによって、この形態では1つに限定され得る。図示するように、37個のパルストレインセグメントは、8ビットのパルスコードに対して256個の無制約セット内でシングルパルスの制約を満たす。図4は、シングルパルスの制約を満たすパルスコード00111100、及びシングルパルスの制約を満たしていないパルスコード00010100を示す。同様にして、137個のパルストレインセグメントは、16ビットのパルスコードに対してシングルパルスの制約を満たす。
シングルパルスの制約を、この制約を適用することによって得られる複素コンステレーション25を示す図5及び6にさらに図示する。これらの例では、搬送周波数FCが周波数比率=FC/F1によって定義される。コンステレーション25の円形度、及びそれによる円26内の有効なパルストレインセグメントの数は、比率Rの関数として変動することが分かる。すなわち、Rが1/2に近づく場合、円形度は向上する。
図7は、異なる選択の制約、すなわち、N/2より短い長さの各パルスで1つのパルストレインセグメント当たり2つのパルスを課す、別名、ツインパルス制約を図示する。結果として、より多くの情報が、1搬送周期当たりより多くのパルスを費やして符号化される。N=16では、37=1369個のパルストレインセグメントの初期セットが得られる。図8は、対応する複素コンステレーション25を図示する。
選択の制約は、結果として生じるスペクトルの特定部分の信号を強調させることもできる。そのような制約の例示的実施形態では、パルストレインセグメント30が2つのハーフセグメント31及び32に分割され、その第2のハーフ部32を定義するのに特定の規則が適用される。
図9は、第2のハーフ部32が一様にゼロである、すなわち、第2のハーフ部32にはパルスがない場合を図示する。この規則を利用すると、低いパワー、例えば、6dBのバックオフでパルス密度を低減することができる。
図10は、第2のハーフセグメント32が第1のハーフセグメント31の複製である場合を図示する。この規則を利用すると、0.5F1を超えるスペクトルのノイズ及び画像を低減することができる。
一実施形態では、図9及び10に図示する規則の結果生じるコードブックを、信号パワーの関数として追加のコードブック選択ステップを実行する同じ送信機装置に用いることができる。すなわち、図9のコードブックが低パワーで利用され、図10のコードブックが高パワーで利用される。これによって、ドハティ効果と同様の良好な符号器効率を維持しながら、低パワーで1搬送周期当たりのパルス数を2だけ低下させることになる。
変形実施形態では、図9及び10から生じる双方のコンステレーションがステップ40で連結される。そのため、SDMフィードバックループは、入力信号6の平均及びピークエネルギーに依存して一方のコードブック(図9)から他方のコードブック(図10)へ切り替えるように最終的には動作する。
図11は、第2のハーフセグメント32が第1のハーフセグメント31の対向形である場合を図示する。この規則を利用すると、0及び2*F1の周波数付近の、すなわち、0モジュロ2*F1のスペクトルのノイズ及び画像を低減することができる。これは、無線フロントエンド5においてF1に接近した搬送周波数FC及び高域通過ドライバチェーンに対して適切な選択である。実際に、DCの近傍ではノイズのエネルギーは存在せず、それにより、ドライバチェーンに連結されたACにおいてエンベロープ再構築を引き続き生じる危険性がなく、チェーンに沿ってクリーンな2進パルスを維持するのに役立つ。
図12は、第2のハーフセグメント32が第1のハーフセグメント31の相補形である場合を図示する。この規則は、図11と同様の条件下で利用されることができ、さらに、周波数F1で適切なPWM搬送波抑制を与えて符号器の効率を向上させる。これらのフィルタ処理の効果は、第2のオーバーサンプリングクロックレートF2を倍増し、したがって、比率N、及び因子Kともいわれる1搬送周期当たりのパルス数を倍増することによって現れる。
定量的例示
4WCDMA無線送信が、コンピュータによってシミュレートされた。
第1のシミュレーション結果では、パラメータ及び結果は、FC=1.875GHz;M=2;F1=2GHz;N=16;F2=32GHz;K=3.04;ACLR=73.3dB;フィルタ未処理60dB ACLR帯域幅=88MHz:最大IBW=60MHz;DCから2*F1までのフィルタ未処理符号化効率=85.1%;DCから2*F1までのフィルタ処理符号化効率=96.1%;フィルタ処理60dB ACLR帯域幅=140MHzである。コードブックは、第1のハーフセグメントにおけるシングルパルス規則と併せて相補的規則(図12)によって制約される。
第2のシミュレーション結果では、変更パラメータは、FC=2.125GHz:M=0.9412だけである。結果は、K=2.73;ACLR=74dB;DCから2*F1までのフィルタ処理符号化効率=96.9%のように変更されるだけである。
PPWMコンステレーションは、入力バックオフに向かうロバストな効率及びACLRを可能とすることが分かる。効率及びACLRは、最初の10dBのバックオフにわたって徐々に低下する。
図13は、FC=2.125GHz;F1=2GHz;N=32;F2=64GHzである同様のシミュレーションの場合に得られるパルス時間ドメイン信号7のスペクトルを図示している。コードブックは、第1のハーフセグメントにおけるシングルパルス規則と併せて相補的規則(図12)によって制約される。
前述では、シングルレベルパルストレインを参照した。一方、同様のマッピング及び符号化の方法は、量子化パルスレベルの次元が追加された、より豊富なコンステレーション、すなわち、マルチレベルパルスを含むパルストレインセグメントに適用可能である。パルスの振幅状態数の倍増によってコンステレーションの2次拡張を引き起こすことが分かる。そのようなマルチレベルパルストレインは、マルチレベルパルストレインが最終的に複数の並列シングルレベルパルストレインに変換される多分岐パワー増幅器を駆動するのに特に適しており、それにより、各並列化シングルレベルパルストレインは、個々の増幅器の分岐を駆動して全パワーの一部だけを切り替える。
上記マルチレベル原理の実施形態を、図14及び15を参照して説明する。
図14では、シミュレーションの結果を、2方向対称性パルス供給タイプの増幅器を駆動するのに適した3レベルパルストレインについて示す。シミュレーションパラメータは、N=8;FC=2.125MHz;F1=2GHz;F2=16GHzである。2つの独立的並列シングルレベルパルスの配列は、第1のハーフセグメントにおけるシングルパルス規則と併せて相補的規則(図12)によって制約されるコードブックで生成される。これらのパラメータは、11個のパルストレインのコードブックが1トレイン当たり2個のパルスによって生成されることを意味している。加算された結果は、3個の相対値−1;0;+1を採り、すなわち、結果として生じるコードブックの51個のマルチレベルパルストレインの合計のパルストレインである。2方向対称性パルス供給タイプの増幅器は、3状態クラスのS手法で実現され得る。
増幅器に2つの分岐を用いることによって、旧来の多分岐ドハティ増幅器のいくつかの特性が取得され得る。以下の例で、2方向非対称1:2パルス供給ドハティ及び3方向対称性パルス供給ドハティを再現する。
2方向非対称1:2パルス供給ドハティの場合、2つの独立的並列シングルレベルパルスの配列は、第1のハーフセグメントにおけるシングルパルス規則と併せて相補的規則(図12)によって制約されるコードブックで生成される。これらのパラメータは、11個のパルストレインのコードブックが1トレイン当たり2個のパルスによって生成されることを意味している。第2の配列は、第1の配列と比べて2倍の振幅を有する。そのため、同じではあるが非相関的な2つのパルストレインセグメントコードブックは、それぞれ0−1及び0−2の2つのレベルを個々に採用して生成される。加算された結果は、4個の相対値−1.5;−0.5;+0.5;+1.5を採り、すなわち、結果として生じるコードブックの121個のマルチレベルパルストレインの合計のパルストレインである。1搬送周期当たり最適平均K=1.45のパルスが得られる。各トレインにパワー増幅器の分岐を供給することによって、非対称ドハティをエミュレートする。
3方向対称性パルス供給ドハティ増幅器の場合を図15に図示する。同じコードブック及びコンステレーションが、パワー増幅器の供給だけを相違点として、前述の2方向非対称の場合のように用いられる。すなわち、この手法はドハティに3個の均一な分岐を利用する。初期の3レベルパルストレインは、同一のクロック速度F2=16GHzで3個の2進パルストレインに変換される。これらは、上部及び下部のエンベロープピークに対してそれぞれ作用する1つの主要パルス化信号及び2つの均一ピークを結果として生じる。シミュレーションの他のパラメータは、N=8;FC=2.125MHz及びF1=2GHzである。
図16は、デジタルフィルタ処理のための追加のFIRフィルタを備える変調装置1の他の実施形態を示す。図1及び2のものと同一又は同様の要素を同じ番号で示す。
パワー増幅器2は、6個の均一グループのフィンガーを有する6個の小型ドライバ及びパワートランジスタで構成される。空間的FIRフィルタ処理は、低量子化及び有限数のタップによって変調装置1に加えられて、最終段階のトランジスタフィンガーの6個の分配されたドライバ19にマッピングする。フィンガーの加算点、すなわち、増幅器ドレイン9は、フィルタ出力部である。
図は、4個のタップ及び6個の同一のフィンガーを有する例を示し、4個のタップ[1/2 1 1 1/2]は周期的周波数応答を形成する等空間性であり、1つの調波は、PPWM搬送波及びSDM画像に近接するいくつかの阻止帯域によってFCにモジュロF1を低下させる。
タップ遅延35は、デジタル遅延ツリー及び1タップ当たり1つのシリアライザによってプログラムされ得る。配置構成によってプログラムの可能性をもたらし、FCとIBWの双方のターゲットに適合するだけでなく、増幅器の幾何学的遅延、及びフィンガー、特に大きなダイとパワーとの間の位相不均衡を補正する。
FIRの性能は、タップフィンガーゲインの不整合、例えば、20%の高さの不整合に対して非常にロバストであり、これは同じパワートランジスタのダイのフィンガー不整合より通常わずかに大きい。フィルタタップ35は、例えばRXバンドの又はTXバンド近傍のSDM PPWMノイズを一掃する。しかしながら、PA最終段階のダイにおいて打ち消されたTXノイズは単に放散されるので、符号器の効率は上がらない。
前述において、複素エネルギーを演算してプレディストーションテーブル15に記憶する方法を説明した。一実施形態では、プレディストーションテーブル15が、搬送周波数FCで選択パルストレインセグメントの複素エネルギーの実験測定値を通じて取り込まれる。そのような測定値は、有限遷移勾配、ドライバのメモリ効果などのような無線フロントエンド5のアナログ特性を考慮するという利点をもたらす。
実際には、無線フロントエンド5のアナログ特性によって、放出された電磁界のスペクトルは、パルス発生器17の出力信号7のスペクトルとはわずかに異なるようになる。しかしながら、プレディストーションフィードバックループのより高い効率を、その理想的なデジタル表示よりもアンテナ4で実際に放出されたパルス化信号を考慮することによって得ることができる。その目的のために、複素エネルギー係数18を実験測定値を通じて特定又は純化することができ、それは以下のように、シグマデルタ変調器10を制御して適当な測定周期にわたって所与のパルストレインセグメントを繰り返し、その間に検出器を用いて搬送周波数FCについてその放射界の振幅及び位相を測定することで実行され得る。測定された位相は、所与の基準に対する相対位相、例えば、搬送周波数FCでエネルギーがゼロでなく測定可能な位相を有するコードブックのいずれかのパルストレインである。誤差の最小化について、基準パルスは、好ましくはコンステレーションの周辺とも呼ばれる搬送周波数FCで、高エネルギーを有するものであることが好ましい。プロセスはコードブックのすべてのパルストレインセグメントに対して繰り返され、それによってプレディストーションテーブル15が取り込まれる。
前述で特定用途のために最適化された特定コードブックを選択する方法を説明したが、テーブル14及び15も取り込まれて、周知の符号化手法、例えば、従来のPWM符号化手法を生成できるということに留意すべきである。PWMの生成は本技術分野で周知であるため、この代替形態をさらに詳細に述べる必要はない。
ここで図17及び18を参照して、エミュレートされた帯域通過シグマデルタ変調器の一実施形態を説明する。図2及び3で前述したものと同様の機能を有する要素は、同じ符号を100だけ増加させたもので指定される。
図17及び18の基本的概念は、対象FCの搬送周波数において2つのデジタル周波数置換に対して、すなわち、第1の量子化器111とマッピングテーブル114の間に位置する第1のミキサ70による第1のデジタル置換、及びシグマデルタ変調器110のフィードバックループに位置する第2のミキサ71による第2のデジタル置換を有効化するために数値制御された発振器(NCO)50と共にローパスシグマデルタ変調器110を利用することによって、帯域通過シグマデルタ変調器をエミュレートすることである。
ローパスシグマデルタ変調器110は、幅がオーバーサンプリング周波数F1の約5%となり得るDC(0Hz)の中心にクリーンな帯域幅を有し、低周波数帯域外に量子化ノイズを破棄するように動作する。
数値制御された発振器50は、制御された周波数で発振する正弦波波形のクロック型離散時間の離散値表示を形成するデジタル発生器である。図17では、NCO50は、オーバーサンプリング周波数F1でクロック信号、及び対象FCの搬送周波数を課すように設定された制御信号を受信する。すなわち、NCO50は、各F1クロック周期において、搬送周波数FCで発振する複素正弦搬送波の瞬時値とほぼ等しい複素デジタル数51を伝達する。
ミキサ70は、量子化器111によって伝達される量子化複素中間信号112に複素デジタル数51を乗じて、アップコンバートされた中間信号52を生成する複素乗算器である。出力信号51は有限ビット数で符号化されるので、アップコンバートされた中間信号52も有限ビット数で符号化され、前述のように、シンボルマッピングテーブル114及びデジタルプレディストーションテーブル115にアクセスするのに使用され得る。一方、前述の実施形態との相違は、アップコンバートされた中間信号52の複素量子化状態数が一般的に中間信号112の状態数より大幅に大きいということにある。この点について図20を参照して説明する。
図20では、中間信号112の複素コンステレーションが中間信号12の複素コンステレーションと一致していると仮定する。図20は、ミキサ70で中間信号112の乗算を複素数e−iφkと表示するために、特定の瞬間的位相角−φで図3の複素コンステレーション20を回転することによって得られるコンステレーション120を実際に示している。個々の回転したコンステレーション120は、それぞれ異なる位相に対してNCO出力信号51が得られるということに留意すべきである。
そのため、前述と同じ形態でシンボルマッピングテーブル114及びデジタルプレディストーションテーブル115を利用するために、テーブルはそれぞれかつすべての可能な回転したコンステレーション120で量子化器111の各量子化状態に対して配置されなくてはならず、それによってテーブルのサイズは位相角φの離散値の数と等しい因子によって拡張されることになる。このことは、ある程度制限されたビット数、例えば、4ビット又は16個の離散値で瞬間的位相を符号化することを意味しており、そうでなければメモリアクセス時間が非常に長くなり、SDMの安定性を阻害し得る。
デジタルプレディストーションテーブル115は回転したコンステレーション120に由来する複素エネルギー係数に取り込まれるため、ミキサ71は、SDM変調器110にフィードバックする前に、検索された係数に出力信号51の共役値を乗じるように動作すべきである。
上記の動作は、複素ミキサ70及び71は、対象の搬送周波数、例えば、数GHzでは、SDM変調器110の帯域幅及びフィードバックループの安定性を損なう大幅な遅延なしには実現できない複素デジタル乗算器であることから、どちらかといえば概念的な視点である。図18を参照し、同じ概念に基づいて、乗算器70及び71の動作がシンボルマッピングテーブル114及びデジタルプレディストーションテーブル115に組み込まれているプレ演算に置き換えられた好ましい実施形態をここで説明する。
図18では、NCO60は、選択搬送周波数FCで発振する搬送波の瞬間的位相φを表す時間ドメイン量子化信号61を伝達する。一実施形態では、量子化位相信号61は、4ビットで符号化される。ポスト量子化器ミキサ70は、パルスコード選択に役立つアドレスフィールドを、デジタル局部発振器の量子化インスタント位相を表すNCOのビット、例えば、4ビットまで増加させることによって、ここで暗に示される。この点については、図3及び20を再度比較することでより良く理解される。
図3では、コンステレーション20の量子化状態を、6ビットアドレス、例えば、円形で示す状態65のアドレス101101で一意的に表すことができる。それに対して図20では、位相角φの各離散値に対して回転したコンステレーション120が存在することを留意して、コンステレーション120の量子化状態を、10ビットアドレス、例えば、円形で示す状態165のアドレス101101/0001で一意的に表すことができる。これは成分I及びQの振幅と瞬間的位相角との双方が結合されて個々の状態を定義すべきだからである。
上記を考慮し、図21を参照して説明するコードブック選択方法を用いて、テーブル114にさらにそれぞれのかつすべての回転したコンステレーション120を配置することができる。その結果、コードブックのサイズは4ビットで符号化された位相信号61の因子16で拡張される。
結果として生じる複素エネルギー係数118に関しては、ミキサ71を用いる代わりに、デジタルプレディストーションテーブル115に記憶する前に共役因子数eiφkを乗算する必要がある。
その他の件に関しては、メモリ113及びパルス発生器117の動作がメモリ13及びパルス発生器17の動作と同様であり、さらに説明する必要はない。
局部発振器をエミュレートする上記の方法は、ローパスSDM変調器110のクリーンな帯域幅を、オーバーサンプリングクロックレートF1で制約されるだけの所望のRF搬送周波数帯域にシフトさせることができる。NCO50又は60はスペクトル変換を制御し、それにより、搬送周波数が0とF1の間のいずれにおいてもNCO50又は60によって選択される。特殊な帯域通過パルストレインで(図12参照)第2のナイキストゾーンでも選択され得る。
その結果、サブGHzのセルラ帯域は、上側の帯域、例えば、2GHzと同じインスタントクリーン帯域幅及び同じSDMクロックレートF1で合成され得る。一実施形態では、レートF1及びF2の固定クロックを利用しながら700〜2200MHzをカバーするのに適したデジタル無線送信機が得られる。
より高い周波数分解能については、NCO出力信号61のビット数は、より大きくなくてはならない。例として、F1=2GHzのクロックに対する10MHzのステップは、位相を8ビットで符号化することを意味する。256の拡張因子は、そのような高速ではアクセス時間の問題を引き起こし得るマッピングテーブルをもたらす。そのため、インスタント位相信号は、好ましくは3又は4ビットに制限される。
図19を参照して、同じ原理に基づく他の実施形態は、MASHノイズ整形フィルタ80を用いてNCO位相信号61を生成する。すなわち、NCO60の制御信号63がMASHデルタシグマフィルタ80で作製されたディザリングエンジンを通じて伝達され、これは安定性に問題なく高速でパイプライン搬送することを容易とする。MASHフィルタ80は、例えば、7ビットで符号化された正確な搬送周波数の値FCを受信し、第1の入力部81で最上位ビットを、第2の入力部82で最下位ビットを受信する。第4次数のフィルタを示すが、位相及び周波数のスパーの良好なディザリングには第2又は第3次数でも十分な場合がある。
図17−図19のエミュレートされた帯域通過シグマデルタ変調器の効果は、完全なSDM構造体が対象のRF搬送周波数でベースバンド入力信号6又は106を置換する機能を含むことである。図2の帯域通過シグマデルタ変調器10を異なる形態で作製することができることに留意すべきである。一方、ある帯域通過シグマデルタ変調手法は、SDM変調器に入る前に周波数置換を実施する必要がある。言い換えると、ある在来の帯域通過SDM構造体は、ベースバンド信号6ではないが搬送周波数FCですでに置換されたものとしての入力信号6を必要とし、そのためさらに高いオーバーサンプリングレートF1を要求する。
前述の変調装置は、例えばASICのようなハードウェア手段、例えばASIC及びFPGAであるハードウェアとソフトウェア手段の組合せ、又はそこに位置するソフトウェアモジュールを備えた少なくとも1つのマイクロプロセッサ及び少なくとも1つのメモリであり得る。
発明は、説明した実施形態に限定されない。添付の特許請求の範囲は、当業者であれば想到できるすべての変形及び代替的構造を具現化するように解釈されるものであり、上記のここでの基本的教示の範囲内のものとなる。
動詞「備える」又は「含む」及びその活用形によって、特許請求の範囲に述べられる以外に存在する要素もステップも排除しない。さらに、要素又はステップの前にある冠詞「a」又は「an」によって、複数存在するそのような要素もステップも排除しない。
特許請求の範囲では、カッコの中のいずれの参照記号も特許請求の範囲を限定するように解釈されることはない。

Claims (10)

  1. 出力信号(107)を無線周波数フロントエンド(5)に供給するための信号変調装置であって、
    同相成分信号及び直交位相成分信号を有する複素入力信号(106)を受信するための入力部と、
    オーバーサンプリングクロックレート(F1)で前記複素入力信号を中間信号(112)に変調するためのシグマデルタ変調器(110)であって、前記中間信号が量子化複素状態の第1の有限数を採る、シグマデルタ変調器(110)と、
    前記中間信号の前記量子化複素状態を、それぞれが前記出力信号のパルストレインセグメントを符号化する所定の量子化シンボル(116)にマッピングするためのシンボルマッピングテーブル(114)と、
    選択搬送周波数(FC)で発振する位相信号(61)を生成するための数値発振器(60)であって、前記位相信号が量子化状態の第2の有限数を採る、数値発振器(60)と
    を備え、前記シンボルマッピングテーブル(114)が、前記中間信号の各量子化複素状態及び前記位相信号の各量子化状態に対する所定の量子化シンボルを有し、各オーバーサンプリングクロック周期(F1)で動作して、前記中間信号(112)の現時点の量子化複素状態及び前記位相信号(61)の現時点の量子化状態についての関数として量子化シンボル(116)を選択するものであり、
    さらに、
    各オーバーサンプリングクロック周期で選択される前記量子化シンボル(116)を受信するように構成されたパルス発生器(117)であって、前記パルス発生器が受信された前記量子化シンボルによって符号化される前記パルストレインセグメントを生成するのに適しており、生成された前記パルストレインセグメントが前記パルストレインセグメントの前記パルスの位置及び/又は幅及び振幅における前記複素入力信号(106)の情報内容を符号化し、第2のオーバーサンプリングクロックレート(F2)で動作するパルス発生器(117)と
    を備えた装置。
  2. 前記中間信号の前記量子化複素状態を所定のプレディストーションシンボル(118)にマッピングするためのデジタルプレディストーションテーブル(115)、及び
    前記プレディストーションシンボル(118)を前記シグマデルタ変調器に供給するためのフィードバックループをさらに備えた請求項1に記載の装置。
  3. 前記デジタルプレディストーションテーブル(115)が、前記中間信号(112)の各量子化複素状態及び前記位相信号(61)の各量子化状態に対する所定のプレディストーションシンボルを備え、各オーバーサンプリングクロック周期で動作して前記中間信号の現時点の前記量子化複素状態及び前記位相信号の現時点の前記量子化状態についての関数としてプレディストーションシンボルを選択する、請求項2に記載の装置。
  4. 前記中間信号の複素量子化状態及び前記位相信号の量子化状態に対応する前記プレディストーションシンボル(118)が、前記搬送周波数(FC)で対応する前記量子化シンボルによって符号化された前記パルストレインセグメントの周波数ドメイン複素エネルギー係数、及び前記複素位相信号(61)の前記量子化状態に対応する複素位相係数についての関数である、請求項2又は3に記載の装置。
  5. 前記量子化シンボル(116)が並列2進シーケンスからなり、前記パルス発生器(117)が、前記第2のオーバーサンプリングクロックレート(F2)で前記並列2進シーケンスをシリアライズするのに適したシリアライザを備える、請求項1から4のいずれか一項に記載の装置。
  6. 前記位相信号(61)が所定のビット数、例えば、4ビットで符号化される、請求項1から5のいずれか一項に記載の装置。
  7. 前記数値発振器(60)が、前記所定のビット数で符号化される前記選択搬送周波数を定義する制御信号(63)及び前記第1のオーバーサンプリングクロックレート(F1)のクロック信号についての関数として動作する位相アキュムレータを備え、より大きなビット数で符号化される正確な制御信号(81、82)をフィルタ処理することによって前記所定のビット数で符号化された前記制御信号(63)を供給するように構成されたマルチステージローパスノイズ整形シグマデルタフィルタ(80)をさらに備える、請求項6に記載の装置。
  8. 前記第1のオーバーサンプリングクロックレート(F1)でクロック信号を供給するように構成されたレート調整可能クロックであって、前記第1のオーバーサンプリングクロックレート(F1)が狭い調整範囲にわたって調整可能である、レート調整可能クロックをさらに備えた請求項1から7のいずれか一項に記載の装置。
  9. 前記シンボルマッピングテーブル(114)が、
    第2のオーバーサンプリングクロックレート(F2)に対応する時間粒度のパルストレインセグメントの初期セットを選択するステップと、
    前記搬送周波数(FC)で前記初期セットの前記パルストレインセグメントの周波数ドメイン複素エネルギー係数を特定するステップと、
    前記位相信号の各量子化状態に対して、
    前記複素位相信号の前記量子化状態(φ)に対応する複素位相係数を演算するステップと、
    前記搬送周波数で前記周波数ドメイン複素エネルギー係数が前記複素位相係数を乗じた前記中間信号(112)の前記量子化複素状態に非常に近似した前記パルストレインセグメントのサブセットを選択するステップであって、それにより、前記中間信号の各量子化複素状態が前記サブセットのパルストレインセグメントに対して一意的にマッピングされる、ステップと、
    量子化複素出力状態がマッピングされた各パルストレインセグメントに対して、前記位相信号(61)の前記量子化状態と結合した前記中間信号(112)の前記量子化複素状態の組合せに対応するメモリアドレスで前記パルストレインセグメントを符号化する量子化シンボルを記録するステップと
    を実行することによって得られる、請求項1から8のいずれか一項に記載の装置。
  10. 出力信号(107)を無線周波数フロントエンド(5)に供給するための信号変調方法であって、
    同相成分信号及び直交位相成分信号を有する複素入力信号(106)を受信するステップと、
    オーバーサンプリングクロックレート(F1)で前記複素入力信号を中間信号(112)にシグマデルタ変調するステップであって、前記中間信号が量子化複素状態の第1の有限数を採る、ステップと、
    選択搬送周波数(FC)で発振する位相信号(61)を生成するステップであって、前記位相信号が量子化状態の第2の有限数を採る、ステップと、
    各オーバーサンプリングクロック周期(F1)でシンボルマッピングテーブル(114)にアクセスし、前記中間信号(112)の現時点の量子化複素状態及び前記位相信号(61)の現時点の量子化状態についての関数として、前記出力信号のパルストレインセグメントを符号化する量子化シンボル(116)を選択するステップと
    を備え、前記シンボルマッピングテーブル(114)が、前記中間信号の各量子化複素状態及び前記位相信号の各量子化状態に対する所定の量子化シンボルを備え、
    さらに、
    第2のオーバーサンプリングクロックレート(F2)で動作するパルス発生器(117)で前記選択量子化シンボルによって符号化される前記パルストレインセグメントを生成するステップであって、前記生成されるパルストレインセグメントが、前記パルストレインセグメントの前記パルスの前記位置及び/又は幅及び振幅における前記複素入力信号(106)の前記情報内容を符号化する、ステップと
    を備える信号変調方法。
JP2016566813A 2014-05-05 2014-05-05 無線周波数通信のための信号変調 Expired - Fee Related JP6271764B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/059048 WO2015169328A1 (en) 2014-05-05 2014-05-05 Signal modulation for radiofrequency communications

Publications (2)

Publication Number Publication Date
JP2017521886A true JP2017521886A (ja) 2017-08-03
JP6271764B2 JP6271764B2 (ja) 2018-01-31

Family

ID=50630809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016566813A Expired - Fee Related JP6271764B2 (ja) 2014-05-05 2014-05-05 無線周波数通信のための信号変調

Country Status (4)

Country Link
US (1) US10038455B2 (ja)
JP (1) JP6271764B2 (ja)
KR (1) KR101859317B1 (ja)
WO (1) WO2015169328A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333474B2 (en) * 2014-05-19 2019-06-25 Skyworks Solutions, Inc. RF transceiver front end module with improved linearity
WO2015198092A1 (en) * 2014-06-23 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) Signal amplification and transmission based on complex delta sigma modulator
EP3275145B1 (en) * 2016-01-19 2019-09-11 Huawei Technologies Co., Ltd. Error-compensated direct digital modulation device
EP3542461B1 (en) * 2016-11-21 2024-07-31 Mixed-Signal Devices Inc. High efficiency power amplifier architectures for rf applications
US10566994B2 (en) * 2016-12-19 2020-02-18 Cable Television Laboratories, Inc. System and methods for virtualizing delta sigma digitization
US10805058B2 (en) 2016-12-19 2020-10-13 Cable Television Laboratories, Inc. Systems and methods for mapping and demapping digitized signals for optical transmission
US10763963B2 (en) 2016-12-19 2020-09-01 Cable Television Laboratories, Inc System and methods for efficient digitization in hybrid fiber-coaxial networks
US10924068B2 (en) 2019-02-27 2021-02-16 Texas Instruments Incorporated Digital predistortion calibration
US11153129B1 (en) * 2020-06-01 2021-10-19 International Business Machines Corporation Feedforward equalizer with programmable roaming taps
KR102694448B1 (ko) 2021-11-29 2024-08-09 연세대학교 산학협력단 임펄스무선통신시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097384A2 (en) * 2000-06-12 2001-12-20 Cirrus Logic, Inc. Real time correction of a digital pwm amplifier
WO2003030373A1 (fr) * 2001-09-28 2003-04-10 Sony Corporation Appareil de modulation delta-sigma et appareil d'amplification de signaux
JP2010268211A (ja) * 2009-05-14 2010-11-25 Sharp Corp 信号補正装置、音声処理装置及びパルス増幅方法
JP2011077741A (ja) * 2009-09-30 2011-04-14 Kddi Corp Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
EP2403136A1 (en) * 2010-06-29 2012-01-04 Alcatel Lucent Power amplifier chain implementing a sigma-delta modulator with digital predistortion feedback
US20120269291A1 (en) * 2011-04-21 2012-10-25 Hua Wang Rf transmitter, integrated circuit device, wireless communication unit and method therefor
WO2013140914A1 (ja) * 2012-03-22 2013-09-26 日本電気株式会社 送信機および送信方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9103777D0 (en) 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
EP2330734A1 (en) 2009-11-25 2011-06-08 Alcatel Lucent Power amplifier apparatus comprising digital delta-sigma modulation and a pulse with modulator and method thereof
US8755447B2 (en) * 2010-12-22 2014-06-17 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097384A2 (en) * 2000-06-12 2001-12-20 Cirrus Logic, Inc. Real time correction of a digital pwm amplifier
WO2003030373A1 (fr) * 2001-09-28 2003-04-10 Sony Corporation Appareil de modulation delta-sigma et appareil d'amplification de signaux
JP2010268211A (ja) * 2009-05-14 2010-11-25 Sharp Corp 信号補正装置、音声処理装置及びパルス増幅方法
JP2011077741A (ja) * 2009-09-30 2011-04-14 Kddi Corp Δς変換器の制御値に基づいて電力増幅器を制御する送信機、プログラム及び方法
EP2403136A1 (en) * 2010-06-29 2012-01-04 Alcatel Lucent Power amplifier chain implementing a sigma-delta modulator with digital predistortion feedback
US20120269291A1 (en) * 2011-04-21 2012-10-25 Hua Wang Rf transmitter, integrated circuit device, wireless communication unit and method therefor
WO2013140914A1 (ja) * 2012-03-22 2013-09-26 日本電気株式会社 送信機および送信方法

Also Published As

Publication number Publication date
US10038455B2 (en) 2018-07-31
WO2015169328A1 (en) 2015-11-12
KR101859317B1 (ko) 2018-06-28
US20170317686A1 (en) 2017-11-02
KR20170002556A (ko) 2017-01-06
JP6271764B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
JP6271764B2 (ja) 無線周波数通信のための信号変調
KR101944205B1 (ko) 다중 대역 신호를 생성하는 시스템 및 방법
CN105684301B (zh) 功率编码器和用于对数据进行调制的方法
EP3175552B1 (en) Power encoder and method for power encoding
US20110044404A1 (en) Digital modulator
TWI508502B (zh) 用於傳送帶有自適應資料訊號邊緣的ask射頻訊號之電路
US8953670B1 (en) Digital power encoder for direct digital-RF transmitter
TW201417544A (zh) 數位傳送器及其信號處理方法
US20180248724A1 (en) Delta-sigma modulator, transmitter, and integrator
EP2403136B1 (en) Power amplifier chain implementing a sigma-delta modulator with digital predistortion feedback
EP2728746B1 (en) Signal modulation for radiofrequency communications
Zheng et al. A two-beam eight-element direct digital beamforming RF modulator in 40-nm CMOS
US9035812B2 (en) Method and apparatus for generating a band pass signal
TWI551050B (zh) 用於射頻通訊的脈衝序列片段的信號調變
US8792578B2 (en) Method and apparatus of switched amplification having improved efficiency
JP6888023B2 (ja) デジタル増幅器用変調器
TWI538451B (zh) 用於射頻通訊之訊號調變
EP2728745B1 (en) Signal modulation by pulse train segments for radiofrequency communications
WO2015165538A1 (en) Signal modulation by pulse train segments for radiofrequency communications
WO2023247597A1 (en) Amplifier
EP3499728A1 (en) Digital power amplification circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees