CN102522993B - 非对称电流源阵列的开关序列的生成方法、装置及其应用 - Google Patents
非对称电流源阵列的开关序列的生成方法、装置及其应用 Download PDFInfo
- Publication number
- CN102522993B CN102522993B CN201110457915.1A CN201110457915A CN102522993B CN 102522993 B CN102522993 B CN 102522993B CN 201110457915 A CN201110457915 A CN 201110457915A CN 102522993 B CN102522993 B CN 102522993B
- Authority
- CN
- China
- Prior art keywords
- current source
- sequence
- inl
- current
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000009825 accumulation Methods 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 6
- 230000009897 systematic effect Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种非对称电流源阵列的开关序列的生成方法、装置及其应用,涉及电流型DAC技术领域。包括步骤:S1.初始化已分配开关序列号的电流源数M、该M个电流源误差总和INL_d、该M个电流源横坐标及纵坐标误差总和INL_dx、INL_dy均为0,计算二次误差分布下每个电流源的误差;S2.更新M及INL_d,将未分配开关序列号的电流源排序为向量VECTOR;S3.从VECTOR中选择多个电流源组成部分序列Ap={ak1,ak2,...,akp};S4.根据当前INL_d,为Ap中的电流源分配开关序列。本发明的方法、装置及其应用,可使电流误差的积累远小于当前的各种开关序列,提高电流型DAC的精度。
Description
技术领域
本发明涉及电流舵型数模转换器(Digital to Analog Converter,DAC)(简称电流型DAC)技术领域,尤其涉及一种非对称电流源阵列的开关序列的生成方法、装置及其应用。
背景技术
随着信号处理技术和通信技术的不断发展,数字信号和模拟信号之间的接口技术成为制约数模混合系统的瓶颈。为了满足高速高精度的数据转换要求,DAC和模数转换器(Analog to Digital Converter,ADC)需要达到尽可能高的速度和精度。在现代高速DAC中,电流型DAC成为广大工程师的首选结构,因为它可以直接驱动阻性负载,并且具有较快的速度。
常见的电流型DAC结构如图1所示,主要包括以下几个部分:输入数字信号译码模块(Decoder)、开关模块(Switches)、电流源阵列(Current Sources)。其中,输入数字信号译码模块用于将输入的数字信号进行译码和再处理,使得输出的信号可以直接作为开关模块的控制信号。开关模块在控制信号的作用下将电流源阵列输出的电流引导到正输出端IOUTP或者负输出端IOUTN,这两个输出端中的任一个输出都可以作为数模转换器的输出,也可以使用这两个输出端的差值作为数模转换器的输出。
在实现中,电流源阵列通常组成一个二维阵列,置于一块芯片上。阵列中,每一个电流源的电流大小通常设计成相同,输入的数字信号转换成温度计编码后的控制信号以控制每一个电流源的电流流向:或到正输出端,或到负输出端。常见的电流源阵列可以分为对称阵列和非对称阵列两种。如图2、图3所示为非对称的电流源阵列。图中每一个格子代表一个电流源。
在数模转换器工作时,随着输入数字信号越来越大,越来越多的电流源被引导到正输出端,从而使正输出端及差分输出时的输出电流跟随输入的变化也越来越大。在理想情况下,输出电流严格正比于输入的数字信号。但是在实现电路中,由于各种非理想因素的存在,电流源阵列中的每一个电流源的电流值都与其设计值存在一定的偏差。这种偏差分为两种,一种是随机偏差,即偏差的值的大小是随机的;另一种常称为系统偏差,或称系统匹配误差。电流型DAC的电流源一般由MOS管构成,这些MOS管被设计成具有完全相同的大小和形状,但是由于在芯片制造过程中的工艺偏差,造成这些理论上完全一致的MOS管实际上是有偏差的,这种偏差就称为器件失配,器件失配所造成的偏差即为系统匹配误差。这种系统偏差在芯片中以一次偏差和二次偏差为主。随着输出电流的增加,这种偏差不断地累积,从而影响数模转换器的精度。
积分非线性(即INL)是描述数模转换器的转换误差的一种指标,它描述的是数模转换器的实现输出值与理想输出值之间的偏差。INL越小,数模转换器的精度也就越高。因此,通常用INL来描述数模转换器的精度。
当前有很多方法减小INL。第一种思路是增加电流源阵列中电流源之间的匹配精度,即减小每一个电流源的电流大小与理想电流大小之间的偏差。这种思路的实现通常依赖于更先进的芯片制造工艺、更高的过驱动电压、更大的晶体管面积。在给定的芯片制造工艺下,过驱动电压的增加会减小数模转换器输出电压的幅度,而更大的晶体管面积会导致整个电流源阵列的面积过大并可能导致芯片中相距较远的电流源之间的电流值匹配精度更差。因此,第一种思路的效果很有限,即当前情况下依靠它实现高精度的数模转换器是很难的。第二种思路是使用校正技术和动态元件匹配技术。这种技术可以使数模转换器达到16比特的精度,但是增加了数模转换器的复杂度和设计难度。第三种思路是使用合适的开关序列(Switching sequence)。开关序列描述的是当数模转换器的输入不断增加时,电流源阵列中依次选通的次序。由于电流源阵列中的电流误差有正亦有负,合适的开关序列既可以避免正的误差的过度积累,也可以避免负的误差的过度积累。目前使用第三种思路可以使数模转换器的精度达到14比特,且实现方式相对于第二种思路更为简单。
目前已公开的开关序列主要有Row-Column、Q2Random Walk、GET、SPBR、以及美国专利US20050012650中所公开的开关序列等等。这些开关序列能够在一定程度上减小电流误差的积累,但是效果有限,相应的电流型DAC的精度不高。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:提供一种电流误差的积累远小于当前已经公开的各种开关序列,能够提高相应的电流型DAC精度的非对称电流源阵列的开关序列的生成方法、装置及其应用。
(二)技术方案
为解决上述问题,本发明提供了一种非对称电流源阵列的开关序列的生成方法,该方法包括步骤:
S1.在待驱动的非对称电流源阵列中,以所述待驱动的电流源阵列的中心为原点建立二维坐标系,初始化已分配开关序列号的电流源数M、所述M个已分配开关序列号的电流源的误差总和INL_d、所述M个已分配开关序列号的电流源的横坐标的误差总和INL_dx、与所述M个已分配开关序列号的电流源的纵坐标的误差总和INL_dy均为0,并计算出二次误差分布下每个电流源的误差,各电流源在所述坐标系中的坐标:(x1,y1),(x2,y2),(x3,y3),...,(xN,yN),其中,N为电流源总数;
S2.更新所述M以及INL_d,将未分配开关序列号的电流源按误差从大到小依次排序为向量VECTOR,即{a1,a2,a3,...,aN-M};
S3.从所述向量VECTOR中选择多个电流源组成一个部分序列Ap={ak1,ak2,...,akp},使所述序列Ap满足设定条件;
S4.根据当前的INL_d、INL_dx、以及INL_dy,为步骤S3所选择的所述序列Ap中的电流源分配开关序列。
优选地,在步骤S3中,所述设定条件为:
其中,BX为所有横坐标中积分非线性的理论下限的最大值,BY为所有纵坐标中积分非线性的理论下限的最大值,BXY=(BX+BY)/2,Δx为INL_dx和BX之间设定的允许差值,Δy为INL_dy和BY之间设定的允许差值,Δxy为|X(i)+Y(i)|和BXY之间、|X(i)+Y(i)|和BXY/2之间设定的允许差值。
优选地,步骤S4进一步包括:
S4.1将电流源ak1,ak2,...,akp分别赋予开关序列号M+1,M+2,...,M+p;
S4.2若存在未分配开关序列号的电流源,则执行步骤S4.3,否则流程结束;
S4.3若INL_d≥0,则从所述向量VECTOR中选择不在Ap中的电流误差值最小的电流源,并赋予其开关序列号M+p+1,继续执行步骤S4.4,否则,从所述向量VECTOR中选择不在Ap中的电流误差值最大的电流源,并赋予其开关序列号M+p+1,继续执行步骤S4.4;
S4.4若存在未分配开关序列号的电流源,则执行步骤S4.5,否则流程结束;
S4.5更新INL_dx和INL_dy;
S4.6若INL_d≥0,则从所述向量VECTOR中选择不在Ap中的电流误差值最大的电流源,并赋予其开关序列号M+p+2,继续执行步骤S4.7,否则,从所述向量VECTOR中选择不在Ap中的电流误差值最小的电流源,并赋予其开关序列号M+p+2,继续执行步骤S4.7;
S4.7若存在未分配开关序列号的电流源,则执行步骤S2,否则,流程结束。
本发明还提供了一种开关序列生成装置,该装置使用上述方法生成开关序列。
本发明还提供了一种电流型数模转换器,包括开关模块,所述开关模块为上述开关序列生成装置。
优选地,该装置还包括:与所述开关模块相连的非对称电流源阵列,所述电流源阵列的电流源由PMOS晶体管或NMOS晶体管构成。
(三)有益效果
本发明的方法、装置及其应用,能够根据选定的电流源阵列的版图形状,设定出合适的开关序列,减小电流源阵列中电流大小的系统匹配误差,可以使得电流误差的积累远小于当前的各种开关序列,从而提高相应的电流型DAC的精度。
附图说明
图1为典型的电流型DAC结构示意图;
图2为方形非对称的电流源阵列的开关阵列的生成结果;
图3为圆形非对称的电流源阵列的开关阵列的生成结果;
图4为依照本发明一种实施方式的非对称电流源阵列的开关序列的生成方法流程图;
图5为在二次分布的系统误差下当误差的分布中心点变化时本发明方法生成的开关序列与现有几种开关序列的积累的误差大小的比较;
图6为在一次分布的系统误差下当X方向和Y方向的误差分量大小发生变化时本发明方法生成的开关序列与现有几种开关序列的积累的误差大小的比较。
具体实施方式
本发明提出的非对称电流源阵列的开关序列的生成方法、装置及其应用,结合附图及实施例详细说明如下。
为进一步阐明本发明的原理,需说明的是:电流源阵列中每一个电流源都存在一定的误差。当给定一个横向坐标x和纵向坐标y时,误差可以记为ε(x,y)=a11x+a12y+a21x2+a22y2+a23xy+...,其中误差分量以一次项和二次项为主,且a21≈a22,而a23xy项基本可以忽略,故ε(x,y)≈a11x+a12y+a2(x2+y2)。当误差分布确定后,通过开关序列优化后的INL的理论下限是Max(abs(ε(x,y))/2。
在对称的电流源阵列中,每一个电流源被拆分成若干个设计电流值一样的较小的电流源,这几个电流源形成中心对称的排布方式。在对称的电流源阵列中,若只考虑一次项的电流分布误差,由于关于中心对称的任意两个电流源的误差刚好为一正一负,所以一次项的电流源误差累积为零。故对称的电流源阵列中只需要考虑如何消除二次项的电流源误差,即二次误差。另一方面,在对称阵列中,当二次误差的中心点变化时,它造成的积累的INL并不会变化。这是因为二次误差的中心点变化等效于引入了一次误差,而对称阵列能够消除所有的一次误差。所以,在生成电流源阵列的开关序列时,对对称的电流源阵列只需保证在某个具体的二次误差下积累的INL尽可能小即可。
与对称的电流源阵列的情况不同,非对称的电流源阵列的开关序列生成时还必须考虑电流源阵列误差分布中一次项系统误差造成的误差积累。这是因为在非对称的电流源阵列中,一次项的误差不能通过对称性来消除。但是,注意到,在任意一个一次和二次误差的组合下,整个电流源阵列中的误差分布可以表示为:
其中,A=a11-2a21x0,B=a12-2a22y0,C=-a21x0 2-a22y0 2,ε标准二次(x,y)指分布中心点在阵列中央的二次分布的误差。由此可见:
即:如果上式中的三项(INL标准二次、INLX方向、INLY方向)均得到严格的控制,那么整体的误差也能够得到严格的控制。本发明正是通过这种思路,利用上述对称的电流源阵列的开关序列生成方法来控制INL标准二次的大小,同时严格控制INLX方向和INLY方向的大小。
如图4所示,依照本发明一种实施方式的非对称电流源阵列的开关序列的生成方法包括步骤:
S1.在待驱动的电流源阵列中,以该待驱动的电流源阵列的中心为原点建立二维坐标系,初始化已分配开关序列号的电流源数M、M个已分配开关序列号的电流源的误差总和INL_d、M个已分配开关序列号的电流源的横坐标的误差总和INL_dx、与M个已分配开关序列号的电流源的纵坐标的误差总和INL_dy均为0,并给定某个均值为0的二次误差分布,计算每个电流源的误差,各电流源在坐标系中的坐标:(x1,y1),(x2,y2),(x3,y3).,(xN,yN),其中,N为电流源总数;
S2.更新M以及INL_d,将未分配开关序列号的电流源按误差从大到小依次排序为向量VECTOR,即{a1,a2,a3,...,aN-M};
S3.从向量VECTOR中选择多个电流源组成一个部分序列Ap={ak1,ak2,...,akp},使所述序列Ap满足设定条件;
S4.根据当前的INL_d、INL_dx、以及INL_dy,为步骤S3所选择的序列Ap中的电流源分配开关序列。
具体而言,在步骤S3中,设定条件为:
其中,BX为所有横坐标中INL的理论下限的最大值,BY为所有纵坐标中INL的理论下限的最大值,BXY=(BX+BY)/2,Δx为INL_dx和BX之间设定的允许差值,Δy为INL_dy和BY之间设定的允许差值,Δxy为|X(i)+Y(i)|和BXY之间、|X(i)+Y(i)|和BXY/2之间设定的允许差值。
通过第四、五个条件使得和得到严格的限制,第六个条件使得在线性误差分布ε(x,y)=Ax+By(其中A、B均不为零)下避免过大的误差。第四、五个条件中的INL_dx和INL_dy在每选定一下aki时均要更新。
在本实施方式的方法中,步骤S4进一步包括:
S4.1将电流源ak1,ak2,...,akp分别赋予开关序列号M+1,M+2,...,M+p;
S4.2若存在未分配开关序列号的电流源,则执行步骤S4.3,否则流程结束;
S4.3若INL_d≥0,则从向量VECTOR中选择不在Ap中的电流误差值最小(即负向最大)的电流源,并赋予其开关序列号M+p+1,继续执行步骤S4.4,否则,从向量VECTOR中选择不在Ap中的电流误差值最大(即正向最大)的电流源,并赋予其开关序列号M+p+1,继续执行步骤S4.4;
S4.4若存在未分配开关序列号的电流源,则执行步骤S4.5,否则流程结束;
S4.5更新INL_dx和INL_dy;
S4.6若INL_d≥0,则从向量VECTOR中选择不在Ap中的电流误差值最大(即正向最大)的电流源,并赋予其开关序列号M+p+2,继续执行步骤S4.7,否则,从向量VECTOR中选择不在Ap中的电流误差值最小(即负向最大)的电流源,并赋予其开关序列号M+p+2,继续执行步骤S4.7;
S4.7若存在未分配的开关序列号的电流源,则执行步骤S2,否则,流程结束。
本发明方法生成的完整的非对称阵列的样例如图2、图3所示。表1给出了本发明方法生成的非对称开关序列和现有的非对称开关序列的性能比较,图5给出了在二次分布的系统误差下,当误差的分布中心点变化时,现有几种开关序列的积累的误差大小的比较;图6给出了在一次分布的系统误差下,当X方向和Y方向的误差分量大小发生变化时,现有几种开关序列的积累的误差大小的比较。可见,本发明方法生成的非对称的开关序列所积累的误差要比当前最好的非对称开关序列积累的误差要小35.7%。
表1本发明提出的非对称开关序列和现有公开的非对称开关序列的性能比较
此外,本发明还提供了一种开关序列生成装置,该装置使用上述方法生成开关序列。
本发明进一步提供了一种电流型DAC,包括开关模块以及与开关模块相连的非对称电流源阵列,该开关模块即为上述开关序列生成装置。且该电流型DAC可为由PMOS晶体管构成电流源的拉电流(Source)型DAC,也可以为由NMOS晶体管构成电流源的灌电流(Sink)型DAC,PMOS与NMOS型电流源的种类为本领域技术人员所熟知,在此不作为对本发明的限制。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (4)
1.一种非对称电流源阵列的开关序列的生成方法,其特征在于,该方法包括步骤:
S1.在待驱动的非对称电流源阵列中,以所述待驱动的电流源阵列的中心为原点建立二维坐标系,初始化已分配开关序列号的电流源数M、所述M个已分配开关序列号的电流源的误差总和INL_d、所述M个已分配开关序列号的电流源的横坐标的误差总和INL_dx、与所述M个已分配开关序列号的电流源的纵坐标的误差总和INL_dy均为0,并计算出二次误差分布下每个电流源的误差,各电流源在所述坐标系中的坐标:(x1,y1),(x2,y2),(x3,y3),…,(xN,yN),其中,N为电流源总数;
S2.更新所述M以及INL_d,将未分配开关序列号的电流源按误差从大到小依次排序为向量VECTOR,即{a1,a2,a3,…,aN-M};
S3.从所述向量VECTOR中选择多个电流源组成一个部分序列Ap={ak1,ak2,…,akp},使所述序列Ap满足设定条件;
S4.根据当前的INL_d、INL_dx、以及INL_dy,为步骤S3所选择的所述序列Ap中的电流源分配开关序列;
在步骤S3中,所述设定条件为:
其中,BX为所有横坐标中积分非线性的理论下限的最大值,BY为所有纵坐标中积分非线性的理论下限的最大值,BXY=(BX+BY)/2,Δx为INL_dx和BX之间设定的允许差值,Δy为INL_dy和BY之间设定的允许差值,Δxy为|X(i)+Y(i)|和BXY之间设定的允许差值;其中,步骤S4进一步包括:
S4.1将电流源ak1,ak2,…,akp分别赋予开关序列号M+1,M+2,…,M+p;
S4.2若存在未分配开关序列号的电流源,则执行步骤S4.3,否则流程结束;
S4.3若INL_d≥0,则从所述向量VECTOR中选择不在Ap中的电流误差值最小的电流源,并赋予其开关序列号M+p+1,继续执行步骤S4.4,否则,从所述向量VECTOR中选择不在Ap中的电流误差值最大的电流源,并赋予其开关序列号M+p+1,继续执行步骤S4.4;
S4.4若存在未分配开关序列号的电流源,则执行步骤S4.5,否则流程结束;
S4.5更新INL_dx和INL_dy;
S4.6若INL_d≥0,则从所述向量VECTOR中选择不在Ap中的电流误差值最大的电流源,并赋予其开关序列号M+p+2,继续执行步骤S4.7,否则,从所述向量VECTOR中选择不在Ap中的电流误差值最小的电流源,并赋予其开关序列号M+p+2,继续执行步骤S4.7;
S4.7若存在未分配开关序列号的电流源,则执行步骤S2,否则,流程结束。
2.一种开关序列生成装置,其特征在于,该装置使用权利要求1所述的方法生成开关序列。
3.一种电流型数模转换器,包括开关模块,其特征在于,所述开关模块为权利要求2所述的开关序列生成装置。
4.如权利要求3所述的电流型数模转换器,其特征在于,该电流型数模转换器还包括:与所述开关模块相连的非对称电流源阵列,所述电流源阵列的电流源由PMOS晶体管或NMOS晶体管构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110457915.1A CN102522993B (zh) | 2011-12-30 | 2011-12-30 | 非对称电流源阵列的开关序列的生成方法、装置及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110457915.1A CN102522993B (zh) | 2011-12-30 | 2011-12-30 | 非对称电流源阵列的开关序列的生成方法、装置及其应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102522993A CN102522993A (zh) | 2012-06-27 |
CN102522993B true CN102522993B (zh) | 2014-06-04 |
Family
ID=46293807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110457915.1A Active CN102522993B (zh) | 2011-12-30 | 2011-12-30 | 非对称电流源阵列的开关序列的生成方法、装置及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102522993B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1351422A (zh) * | 2000-10-26 | 2002-05-29 | 富士通株式会社 | 分段电路 |
CN101494459A (zh) * | 2009-02-24 | 2009-07-29 | 苏州通创微芯有限公司 | 用于电流舵数模转换器的高匹配电流源布局 |
CN101800531A (zh) * | 2010-03-09 | 2010-08-11 | 清华大学 | 开关装置和具有其的电流型数模转换器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1467489B1 (en) * | 2003-04-07 | 2006-06-14 | STMicroelectronics S.r.l. | Method of generating a switching sequence for an unary array of conducting branches and a relative thermometrically decoded digital-to-analog converter |
KR20060135074A (ko) * | 2004-04-20 | 2006-12-28 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 디지털-아날로그 변환기에서의 에러 감소율 개선 방법 및디지털-아날로그 변환기 |
-
2011
- 2011-12-30 CN CN201110457915.1A patent/CN102522993B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1351422A (zh) * | 2000-10-26 | 2002-05-29 | 富士通株式会社 | 分段电路 |
CN101494459A (zh) * | 2009-02-24 | 2009-07-29 | 苏州通创微芯有限公司 | 用于电流舵数模转换器的高匹配电流源布局 |
CN101800531A (zh) * | 2010-03-09 | 2010-08-11 | 清华大学 | 开关装置和具有其的电流型数模转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN102522993A (zh) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0898374B1 (en) | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods | |
CN101494459B (zh) | 用于电流舵数模转换器的高匹配电流源电路 | |
CN103227642B (zh) | 逐次逼近寄存器模数转换器 | |
US8872686B2 (en) | Low glitch current digital-to-analog converter | |
US10873341B2 (en) | Capacitor array, successive approximation register analog-to-digital converter and capacitor array board | |
CN102130687B (zh) | 一种数模转换器的电流源开关阵列的序列排布方法 | |
CN109902325B (zh) | 一种dac电流源阵列的排列方式及共源电流源阵列版图 | |
US10511316B2 (en) | Method of linearizing the transfer characteristic by dynamic element matching | |
US9118346B2 (en) | Complementary switches in current switching digital to analog converters | |
CN104660264A (zh) | 具有带冗余位的非二进制电容阵列的模数转换器及芯片 | |
EP2710735A1 (en) | Compensated current cell to scale switching glitches in digital to analog convertors | |
CN101299610A (zh) | 一种10位电流舵结构的高速数模转换器 | |
CN105007677B (zh) | 用于amoled列驱动电路的数模转换电路及方法 | |
CN104065382A (zh) | 用于分段式电流舵dac的数字校准技术 | |
US20120280845A1 (en) | Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters | |
Alpert et al. | A 28GS/s 6b pseudo segmented current steering DAC in 90nm CMOS | |
CN101800531B (zh) | 开关装置和具有其的电流型数模转换器 | |
CN102522988B (zh) | 对称电流源阵列的开关序列的生成方法、装置及其应用 | |
CN102522993B (zh) | 非对称电流源阵列的开关序列的生成方法、装置及其应用 | |
Amini et al. | A novel online offset-cancellation mechanism in a low-power 6-bit 2GS/s flash-ADC | |
CN105897274B (zh) | 一种8位元高精度dac电流源阵列及其布局方法 | |
Chou et al. | A low-glitch binary-weighted DAC with delay compensation scheme | |
CN102638270B (zh) | 14位集成电路dac电流源阵列及其布局方法 | |
Croot et al. | On sharp transitions in making squares | |
CN106130550B (zh) | 一种10位元高精度dac电流源阵列及其布局方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |