JP2002164789A

JP2002164789A - セグメント化回路

Info

Publication number: JP2002164789A
Application number: JP2001302171A
Authority: JP
Inventors: Ian Juso Dedic; ジュソデディックイアン; Patel Sanjay Ashwin-Kumar Umedbhai; アシュウィン−クマルウメドブハイパテルサンジァイ
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-10-26
Filing date: 2001-09-28
Publication date: 2002-06-07
Anticipated expiration: 2021-09-28
Also published as: JP4326556B2; US20020084925A1; JP4243287B2; DE60119476T2; JP2006304372A; CN1320764C; KR100770226B1; JP2007028690A; CN1351422A; JP3902434B2; US6496129B2; DE60119476D1; KR20020032387A

Abstract

(57)【要約】【課題】従来、セグメント化混合信号回路における配
列された各セルの電流源の出力電流は、種々の原因に起
因して不均一になるという課題がある。【解決手段】ＤＡＣのような一連の動作サイクルを実
行する混合信号回路200は、協働してアナログ出力信号
を生成するｎ個の回路セグメント2_1,4₁〜2_n,4_n、１組の
ｎ個のセグメント制御信号T1〜Tnを発生させる制御信号
発生手段22、および、ｎ個のセグメント制御信号を少な
くとも２通りの順序でそれぞれ異なる時期にｎ個のセグ
メントに適用できるようにするモーフィング手段24を備
える。前記順序は、少なくとも１つの順序がセグメント
の中の起動順序位置１つ分より大きい分だけ次の順序と
異なるような順序であり、且つ、セグメント制御信号の
適用順序の変化により引き起こされたセグメント順序位
置の変化がセグメントの数ｎに相対する数および／また
は大きさにおいて制限されるような順序である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル／アナ
ログ変換器などのセグメント化回路に関する。

【０００２】

【従来の技術】添付図面の図１は、いわゆる“電流制御
（current-steering）”タイプの従来のディジタル／ア
ナログ変換器（ＤＡＣ）の各要素を示す。ＤＡＣ１
は、ｍビットのディジタル入力ワード（Ｄ１〜Ｄｍ）を
対応するアナログ出力信号へと変換すべく設計される。

【０００３】ＤＡＣ１は、複数個（ｎ）の同一の電流
源２₁〜２_nを包含し、ｎ＝２^m−１である。各電流源２
は、実質的に一定の電流Ｉを通過せしめる。ＤＡＣ１
は更に、ｎ個の電流源２₁〜２_nにそれぞれが対応する複
数の差動スイッチ回路４₁〜４_nも含む。各差動スイッチ
回路４は対応する電流源２に接続されると共に、その電
流源により生成された電流Ｉを、上記変換器の第１接続
ラインＡに接続された第１端子へと、または、上記変換
器の第２接続ラインＢに接続された第２端子へと切り換
える。

【０００４】各差動スイッチ回路４は、複数の制御信号
Ｔ１〜Ｔｎ（以下に説明される理由により“サモメタコ
ード化信号［thermometer-coded signal］”と呼ぶ）の
１つを受けると共に、関連信号の値に従って自らの第１
端子または第２端子を選択する。ＤＡＣ１の第１出力
電流Ｉ_Aは上記各差動スイッチ回路の各第１端子に供給
された電流の総和であり、且つ、ＤＡＣ１の第２出力
電流Ｉ_Bは上記各差動スイッチ回路の各第２端子に供給
された電流の総和である。

【０００５】上記アナログ出力信号は、ＤＡＣ１の第
１出力電流Ｉ_Aを抵抗Ｒに吸い込むことにより生成され
る電圧Ｖ_Aと、該変換器の第２出力電流Ｉ_Bを別の抵抗Ｒ
に吸い込むことにより生成される電圧Ｖ_Bとの間の電圧
差Ｖ_A−Ｖ_Bである。

【０００６】図１のＤＡＣにおいて、サモメタコード化
信号Ｔ１〜Ｔｎは、２進式サモメタデコーダ６により２
進入力ワードＤ１〜Ｄｍから導出される。該デコーダ６
は次のとおり作動する。

【０００７】２進入力ワードＤ１〜Ｄｍが最小値を有す
るとき、サモメタコード化信号Ｔ１〜Ｔｎは、差動スイ
ッチ回路４₁〜４_nの各々がそれらの第２端子を選択し、
それで、電流源２₁〜２_nの全てが第２接続ラインＢへと
接続されることになるような状態にある。この状態にお
いて、Ｖ_A＝０かつＶ_B＝ｎＩＲである。また、アナログ
出力信号Ｖ_A−Ｖ_B＝−ｎＩＲである。

【０００８】２進入力ワードＤ１〜Ｄｍの値が漸進的に
増加するとき、デコーダ６により生成されるサモメタコ
ード化信号Ｔ１〜Ｔｎは、（差動スイッチ回路４₁から
開始して）上記差動スイッチ回路の多くがそれぞれの第
１端子を選択するような状態にあり、このとき、自身の
第１端子を既に選択した差動スイッチ回路がその第２端
子に戻ることはない。２進入力ワードＤ１〜Ｄｍが値ｉ
を有するとき、最初のｉ個の差動スイッチ回路４₁〜４_i
はそれぞれの第１端子を選択するが、残りの（ｎ−ｉ）
個の差動スイッチ回路４_i+1〜４_nはそれぞれの第２端子
を選択する。アナログ出力信号Ｖ_A−Ｖ_Bは、（２ｉ−
ｎ）ＩＲに等しい。

【０００９】添付図面の図２は、３ビットの２進入力ワ
ードＤ１〜Ｄ３（すなわち、この例においてｍ＝３）に
対して生成されたサモメタコード化信号の一例を示す。
この場合、７個のサモメタコード化信号Ｔ１〜Ｔ７が必
要とされる（ｎ＝２^m−１＝７）。

【００１０】図２が示すとおり、２進式サモメタデコー
ダ６により生成されたサモメタコード化信号Ｔ１〜Ｔｎ
はいわゆるサモメタコード（thermometer code）に従う
が、ここで、ｒ次の信号Ｔｒが起動された（“１”に設
定された）とき、より低次の信号Ｔ１〜Ｔｒ−１も全て
起動されることは知られている。

【００１１】電流制御式のＤＡＣにおいてサモメタコー
ド化は一般的である、というのも、２進入力ワードが増
加するにつれ、既に第１接続ラインＡに切り換えられた
電流源が他のラインＢに切り換えられることなく更に多
くの電流源がラインＡへと切り換えられるからである。
従って、上記ＤＡＣの入力／出力特性は単調であると共
に、入力ワードにおける１の変化から生ずるグリッチイ
ンパルスは小さい。

【００１２】ところで、図１のアーキテクチャにおける
電流源２の個数および対応する差動スイッチ回路４の個
数が実に多く、特にｍ≧６のとき非常に多いことは理解
される。例えば、ｍ＝６のとき、ｎ＝６３であり、６３
個の電流源および６３個の差動スイッチ回路が必要とさ
れる。このような多数の電流源を扱うため、且つ、個々
の差動スイッチ回路に対して効率的にサモメタ信号を供
給できるようにするために、各電流源および各差動スイ
ッチ回路を２次元配列のセルとして配置し、各セルが１
個の電流源および協働する差動スイッチ回路を含むもの
とすることが提案されている。この配置構成を添付図面
の図３に示す。

【００１３】図３において、６４個のセルＣＬ_ijが８行
（ロウ）および８列（コラム）の８×８正方配列に配置
されている。図３において、各セルに適用された添字の
第１桁は該セルが位置する行を表し、添字の第２桁は該
セルが位置する列を表す。従って、セルＣＬ₁₈は行１、
列８のセルである。

【００１４】各セルＣＬ_ijは、それ自体の電流源２およ
びそれ自体の差動スイッチ回路４を含む。図１のＤＡＣ
と同様、上記配列の各セルのそれぞれの第１端子は上記
ＤＡＣの第１接続ラインＡに一体的に接続され、上記配
列の各セルのそれぞれの第２端子は上記ＤＡＣの第２接
続ラインＢに一体的に接続される。

【００１５】図３においてセルＣＬ_ijに割当てられた番
号は、各セルが起動（または、制御）されてそれぞれの
第２端子の選択からそれぞれの第１端子の選択へと変化
する順序を表す。起動順序は、上記配列における各セル
の物理的順序に従い、行１から開始してその行の各セル
を列の順に順次起動し、続いて行２以降を同様に起動す
る。

【００１６】

【発明が解決しようとする課題】図３の配列において生
ずる１つの問題は、上記配列の個々のセルの電流源２の
出力電流が均一であるのが望ましいにも拘わらず、実際
には、各セルの実際の出力電流が様々な原因から生ずる
不均一をこうむることである。

【００１７】添付図面の図４（ａ）に示すとおり、例え
ば、電源ラインに沿って電圧が低下すると、行または列
に沿って傾斜誤差（graded error）が生じ得る。この場
合、関連する行または列の最初の４個のセルにおける各
電流源は負の誤差を有するが、これは各セルが平均を下
回る出力電流を生成することを意味する。これらの負の
誤差は、関連する行または列の中心に向かって減少す
る。関連する行または列の残りのセル５〜８における各
電流源はそれぞれの正の誤差を有するが、これは各セル
が平均を上回る出力電流を生成することを意味する。こ
れらの正の誤差は、関連する行または列の中心から端に
向かって減少する。

【００１８】添付図面の図４（ｂ）に示すとおり、上記
配列を含むチップの内側に熱的分布があると、１つの行
または列の中に対称的誤差が生じ得る。この場合、行ま
たは列の端セル１、２、７および８における各電流源は
負の誤差を有するが、行または列の中央セル３〜６の各
電流源は正の誤差を有する。

【００１９】加えて、下に詳述する確率的誤差（random
error）などの他の種類の誤差もあり得る。上記セル配
列に対する最終誤差分布は、個々の誤差成分の全てを重
畳することにより生成される。

【００２０】図４（ａ）および図４（ｂ）に示された傾
斜誤差および対称的誤差は、蓄積されて大きな積分線形
誤差（integral linearity error：ＩＮＬ）に帰着し易
い。例えば、図４（ａ）に示された傾斜誤差分布が図３
に示されたセル配列の第１行内に存在すると仮定する。
この場合、セル１〜４が（それぞれの第２端子の選択か
らそれぞれの第１端子の選択へと変更されて）漸進的に
起動されるときに負の誤差が蓄積され、ディジタル入力
コードが４であるときには相当な負の合計誤差に達す
る。セル５〜８が順次起動されるときにのみ、これらの
セルに付随する正の誤差がセル１〜４に付随する大きな
負の誤差を相殺する。

【００２１】当然ながら、図４（ａ）に対応する傾斜誤
差が列１〜８の各々に沿って存在すると、状況は更に悪
化する。この場合、セル１〜８が漸進的に起動されるに
つれ、行１の８個のセルの各々に対して最大の負の誤差
（図４（ａ）における位置１における誤差）が生ずる。
同様に、行２において、図４（ａ）の位置２に対応する
負の誤差は８回分蓄積される。従って、入力コードが
（行１〜４における各セルの全てが起動された状態に対
応する）３２へと増加する時まで、蓄積される負の誤差
は実際に極めて大きい。

【００２２】図４（ｂ）に示された種類の対称的誤差の
蓄積によっても、同様の問題が生ずる。

【００２３】傾斜誤差および対称的誤差に依る不整合
（mismatch）は、上記セル配列において各セルが物理的
に配置されている順序とは異なる特殊な順序で各セルを
選択することにより減少され得る。特に、同時係属中の
本出願人の日本国特開平１１−２４３３３９号公報（英
国特許公開ＧＢ−Ａ−２３３３１９０号に対応）には、
いわゆる“魔法陣（magic square）”における番号の順
序に準じた特殊なセル選択順序が記述されているが、そ
の全体の内容をここで、言及することにより援用する。

【００２４】しかしながら、そのような特殊なセル選択
順序が採用された場合でも、個々のセグメントにより生
成されるそれぞれの電流間には必然的に不整合が残留す
る。これは、ＤＡＣの性能における非直線性を引き起こ
す。

【００２５】カリフォルニア州、サンディエゴ、１９９
９年３月１６〜１９日のデルタ−シグマデータ変換器講
座（Delta-Sigma Data Converters Lecture Course）に
おけるＪｅｓｐｅｒＳｔｅｅｎｓｇａａｒｄの“ＳＣ
デルタ−シグマＡＤＣの構造的な最適化およびスケーリ
ング（Structural Optimization and Scaling of SCDel
ta-Sigma ADCs）”と題した論文においては、ＤＡＣの
各要素間の不整合を整形（shape）するために要素（ま
たは、セグメント）回転を採用することが提案された。
該提案においては、データ依存（data-directed）の回
転量を使用して各要素を回転させる。同じ講座におい
て、“デルタ−シグマＡＤＣおよびＤＡＣ用の不整合整
形マルチビットＤＡＣ（Mismatch-Shaping Multibit DA
Cs for Delta-Sigma ADCs and DACs）”と題したＩａｎ
Ｇａｌｔｏｎの別の論文は、低周波から高周波へとノ
イズを移動させることによりノイズ形状を改善する不整
合整形技術（mismatch shaping technique）を開示して
いる。これらの技術では、ノイズは高い出力信号周波数
において周波数と共に急速に増加することから、有用な
結果を得るためには大きなオーバーサンプリング比率
（例えば、８または２５）が使用されねばならない。同
じ講座において、“ノイズ整形技術の独創的な応用（Un
conventional Applications of Noise-Shaping Techniq
ues）”と題したＢｏｂＡｄａｍｓによる更なる論文
は、歪みを整形済ノイズへと変換するためにシグマ−デ
ルタＤＡＣにおいて要素“スクランブリング”が採用で
きることを開示している。上記スクランブリングは、出
力信号の所望周波数範囲の内側および外側の両者におけ
る周波数スペクトル全体に渡り均一にノイズを分散させ
るというランダム式か、ノイズをＤＣから離間移動させ
るデータ依存式であってノイズの振幅が周波数と共に漸
進的に増加するというデータ依存式かのいずれかであり
得る。

【００２６】また、我々の同時係属中の欧州特許公開Ｅ
Ｐ−Ａ−１１００２０３号（我々の同時係属中の日本国
特願２０００−３４３２１６号に対応）において、ＤＡ
Ｃのセグメント間の不整合を整形してノイズを特別な関
係帯域から追い出すために、データ依存でない回転量だ
けセグメント回転を採用する技術が提案された。その全
体の内容をここで、言及することにより援用する。

【００２７】上記技術は、特定デバイスのセグメント源
における傾斜誤差、対称的誤差および確率的誤差により
生じさせられた問題を克服または緩和するために採用さ
れる。しかしながら、次に詳述するとおり、不規則な源
不整合のゆえに、あるデバイスから次のデバイスにかけ
て重大な性能変化が生じる問題は依然残る。

【００２８】添付図面の図５（ａ）は、バイポーラＤＡ
Ｃデバイスの一例においてアナログ出力信号が２進入力
信号Ｄ１〜Ｄｍと共にどのように変化するかを線Ｓで表
すグラフである。線Ｌ１は、そのようなデバイスにおい
てアナログ出力がディジタル入力を線の形で精確に追従
する理想的な入出力挙動を表す。上に述べたとおり、現
実のデバイスには、実際のアナログ出力信号を理想（線
Ｌ１）から逸脱させる様々な誤差が下記のとおり不可避
的に存在する。これを図に描いてみせるために誤差は誇
張されている。

【００２９】オフセット誤差があると、線Ｌ１で表され
た理想化出力信号が発生させられ、その結果、線Ｌ２で
表されたとおり、全てのディジタル入力値について一定
量Ｅ _Oのシフトアップが引き起こされる。利得誤差があ
ると、オフセット誤差の線Ｌ２が線Ｌ３で表されたとお
り量Ｅ_Gだけ回転させられるように応答曲線の勾配が変
えられる。最後に、源不整合から生じる確率的誤差など
の誤差が残留すると、実際のアナログ出力信号は、２進
入力信号の変化につれて変動する残留（確率的）誤差の
量Ｅ_Rだけ線Ｌ３だけ逸脱させられる。線Ｌ１、Ｌ２お
よびＬ３は、無論、上記関係を説明する目的で人為的に
描いたものであり、線Ｌ３は、ディジタル入力信号領域
の端においてアナログ出力信号の実際値（図５（ａ）中
のＡおよびＤ）を通るように引かれている。

【００３０】添付図面の図５（ｂ）は、図５（ａ）に対
応するプロットであるが、図５（ａ）中の線Ｓと線Ｌ３
の間の出力信号値の差がディジタル入力信号の変化につ
れてどのように推移するかを示す。すなわち、図５
（ｂ）は、図５（ａ）の実際の出力信号が直線性からど
の程度離脱するかを図形で表す。図５（ｂ）は、上に挙
げたオフセット誤差Ｅ_Oおよび利得誤差Ｅ_Gを計算に入れ
ていない。よって、図５（ｂ）のプロットが示すのは、
点ＡおよびＤにおいて線Ｓと一致するように引かれた線
Ｌ３で表された人為的直線性からの離脱であり、線Ｌ１
で表された理想的直線性からの離脱ではない。図５
（ｂ）のグラフはまた、線Ｓが線Ｌ３と交わる点Ｂおよ
びＣにおいてゼロに戻る。

【００３１】図５（ｂ）のような特定ＤＡＣデバイスに
関するプロット表現をここでは“伝達関数”と呼ぶ。水
平軸は、不連続の段階を刻みながら増大するディジタル
入力信号を表すので、伝達関数は実際には段階的に変化
する。

【００３２】伝達関数（非直線性誤差）Ｅを定義する方
程式は、図１のＤＡＣをより詳細に考慮することにより
導出することができる。ｎ個の電流源２₁〜２_nは同一の
電流Ｉを発生させるのが理想的であるが、実際には、電
流源は、正でも負でもゼロでもあり得るそれぞれ異なる
電流誤差ｅ₁〜ｅ_nを有することになる。図１のＤＡＣは
微分出力信号Ｉ_A〜Ｉ_Bを有し、ここで、ｘのディジタル
入力信号値（Ｄ１〜Ｄ３）について言えば、

【００３３】

【数１】

【００３４】で、関連誤差Ｅ（Ｉ_A）および（Ｉ_B）はそ
れぞれ式

【００３５】

【数２】

【００３６】により与えられ、これで、全誤差（Ｉ）は
式

【００３７】

【数３】

【００３８】により与えられる。

【００３９】この誤差E（Ｉ）に関する式において、図
５（ａ）に則して上に述べたオフセット誤差Ｅ_Oは無視
された。図５（ａ）に則して上に述べた利得誤差Ｅ
_Gも、誤差ｅ₁〜ｅ_nの平均μを考慮することにより上の
誤差E（Ｉ）に関する式から無くすことができる。すな
わち、

【００４０】

【数４】

【００４１】一デバイスに関する平均μの値がゼロでな
いと、図５（ａ）に則して上に述べた利得誤差Ｅ_Gが生
じる。なぜなら、どの電流源も、これが接続された線Ａ
またはＢに平均してμの誤差を与え、その結果、入出力
応答の傾き（Slope）全体に変化が生じることになるか
らである。利得誤差Ｅ_Gは、次のとおり、電流源誤差ｅ₁
の各々から平均誤差μを減算することにより誤差E
（Ｉ）に関する式から無くすことができる。

【００４２】線Ａに接続された電流源２₁〜２_xの誤差
（平均誤差μに相対する）の総和は次のとおりである。

【００４３】

【数５】

【００４４】同様に、線Ｂに接続された電流源２_x+1〜
２_nの誤差（平均誤差μに相対する）の総和は次のとお
りである。

【００４５】

【数６】

【００４６】よって、伝達関数Ｅは次のとおり表すこと
ができる。

【００４７】

【数７】

【００４８】ｘ＝０のとき、誤差ｅ₁〜ｅ_nの全てが、Ｅ
_A＝０を意味する線Ｂに接続される。定義によれば、線
Ｂの誤差ｅ₁〜ｅ_nの総和は単純に平均誤差μのｎ倍に等
しいので、Ｅ_Bもゼロである。よって、図５（ｂ）中の
点Ａで表されたとおり再びＥ＝０である。

【００４９】同様に、ｘ＝ｎのとき、誤差ｅ₁〜ｅ_nの全
てがＥ_B＝０を意味する線Ａに接続される。線Ａの誤差
ｅ₁〜ｅ_nの総和は定義によればｎμであるので、Ｅ_Aも
ゼロである。よって、図５（ｂ）中の点Ｄで表されたと
おり再びＥ＝０である。

【００５０】ｘの他の全ての値について、誤差は相異な
る組み合わせで線ＡおよびＢに接続され、その結果、伝
達関数Ｅは、常にゼロで始まりゼロで終わる“乱歩（ra
ndomwalk）”の形となり、中間の個々の点において正に
も負にもゼロにもなり得る。

【００５１】入力値がｘ−１からｘに変わると、電流源
２_xは、線Bに接続されていたのが線Ａに接続される形に
変わり、Ｅ_Aを（ｅ_x−μ）だけ大きくし、Ｅ_Bを（ｅ_x−
μ）だけ小さくする。よって、伝達関数Ｅの乱歩の刻み
幅は（ｅ_x−μ）である。

【００５２】従って、伝達関数Ｅは、特定ＤＡＣデバイ
スにとって、平均電流源誤差に相対する蓄積電流源誤差
とみなすことができる。ｘ＝０およびｘ＝ｎのときにＥ
をゼロとすると決めることは、単純に、線Ｌ３を図５
（ａ）中の点ＡおよびＤにおいて実際の出力信号値を通
るように引くと決めることと等価である。

【００５３】伝達関数は、その正確な形に従ってＤＡＣ
出力の望ましくない歪みの程度および影響を変えさせ
る。例えば、上向き（または、下向きに）単一の弧を描
く図６（ａ）に示す形の伝達関数であれば、出力信号に
望ましくない第２調波を生じさせることになる。また、
中間点またはその付近において誤差ゼロの軸を通過する
図６（ｂ）に示すＳ字形の伝達関数であれば、出力信号
に望ましくない第３調波を生じさせることになる。

【００５４】電流源誤差ｅ₁は、ガウス分布（すなわち
正規分布）に一致する。ＤＡＣデバイスが製造されると
き、製造されるデバイスの伝達関数Ｅは、電流源誤差の
ガウス分布に従って次に製造されるデバイスと違ってく
る。

【００５５】添付図面の図７（ａ）は、６例のＤＡＣの
伝達関数を示す。添付図面の図７（ｂ）に示すとおり、
個々のＤＡＣデバイスにおいて、電流源誤差はガウス分
布に一致し、電流源誤差分布は、一デバイスと次のデバ
イスの間で類似するが、デバイス間で若干の偏差があ
る。各デバイスの中のセグメントの数が多ければ多いほ
ど、デバイスの電流源誤差分布はデバイス間で類似する
が、誤差の配列（または、選択）の順序がデバイスごと
に異なるので、伝達関数はデバイスごとに異なるのがほ
とんど常である。

【００５６】伝達関数がデバイスごとに異なるという事
実の結果として、出力信号の歪みもまた、同じ入力信号
条件のもとでデバイスごとに異なることになる。例え
ば、出力信号として１００ＭＨｚ正弦波を発生させるＤ
ＡＣの場合、第２調波は、２００ＭＨｚにおいて、例え
ば、−５５ｄＢｃ（すなわち主信号に関連して５５ｄ
Ｂ）の代表的振幅を有する不連続音となろう。しかしな
がら、伝達関数は、上に述べたとおりデバイスごとに同
じでないので、この第２調波の振幅は、代表的にはデバ
イスごとに最大±１０ｄＢ変化することになる。デバイ
スの非直線性出力応答により生じさせられる他の歪み成
分も、デバイスごとに同様の振幅分変化することにな
る。

【００５７】このデバイスごとに代表的に数ｄＢどちら
かの側に性能が変化することは、デバイスにとって到達
し得る製造歩留まりの点で重要な意味を有する。

【００５８】デバイス製造の観点から、デバイス歩留ま
りと最低保証デバイス性能（例えば、関連の特定周波数
帯域における最小ＳＮ比）の間のトレードオフを評価す
る必要がある。デバイスごとに性能が変化することは、
最低性能として代表値より数ｄＢ悪い値を指定しなけれ
ばならないことを意味する。その１つの含意は、生産テ
ストと生産スクリーニングが必要とされることである。
最悪のデバイスを不合格とする若干の歩留まり損を斟酌
しても、指定値を下げなければならない。周知のデバイ
ス歩留まり曲線を基礎に置いて、例えば、“平均−２
σ”の数字（平均値から標準偏差σの２倍を減算するこ
とにより得られる）に基づいて最低ノイズ保証性能を見
積るならば、製造されたデバイスの約９７％が保証性能
を満たす、または上回る、すなわち歩留まりが９７％と
なることは知られている。

【００５９】もし、“平均−２σ”の数字を使用する代
わりに、製造者が更に緩やかな“平均−３σ”の数字に
基づいて保証性能を見積るならば、歩留まりは、例え
ば、９９．９％に上がり、単位コストを低くするが、当
然、見積られた性能も低くなり、消費者にとってデバイ
スの魅力は減退する。もし、製造者が更に厳しい“平均
−σ”の数字に基づいて保証性能を見積るならば、歩留
まりは約８４％に下がり、単位コストを高くするが、見
積られた性能は高くなり、消費者にとってデバイスは更
に魅力的となる。“平均−２σ”の数字は、消費者にと
って魅力的な性能レベルを与える一方、単位コストが経
済的となる程度に歩留まりを望ましい高さに保つ点で、
多くの場合、賢明なトレードオフである。

【００６０】それゆえ、製造者の観点からは、より良い
最低性能を製造者が指定できるようにするため、および
／または、所与の最低性能レベルに対してより高い歩留
まりを確保できるようにするために、デバイスごとに伝
達関数が異なることにより生じる性能変化を減じること
が望ましい。

【００６１】実際には、セグメント不整合により生じる
歪み成分に対して上記技術を使用することの効果を評価
することは困難である場合が多く、特定用途に適合する
ように最適のパラメータを選択するためには、或いは、
所望の効果が特定の１組のパラメータにより達成される
ことをテストするためには、経験に基づくチェックが望
まれるかもしれない。それゆえ、そのようなパラメータ
の経験的な選択または確認を容易にする手段を講じるこ
とが望ましい。

【００６２】

【課題を解決するための手段】本発明の第１の形態によ
れば、一連の動作サイクルを実行するように働く混合信
号回路であって、協働してアナログ出力信号を生成する
ｎ個の回路セグメント、前記各サイクルにおいて、ディ
ジタル入力信号に応じて、生成されたアナログ出力信号
に影響すべく前記セグメントのそれぞれに適用される１
組のｎ個のセグメント制御信号を発生させるように働く
制御信号発生手段、および、ｎ個のセグメント制御信号
を少なくとも２通りの順序でそれぞれ異なる時期にｎ個
のセグメントに適用できるようにするモーフィング（ｍ
ｏｒｐｈｉｎｇ）手段からなる混合信号回路が提供さ
れ、詳記すれば、前記順序は、少なくとも１つの順序が
セグメントの中の起動順序位置１つ分より大きい分だけ
次の順序と異なるような順序であり、且つ、セグメント
制御信号の適用順序の変化により引き起こされたセグメ
ント順序位置の変化が前記セグメントの数ｎに相対する
数および／または大きさにおいて制限されるような順序
である。

【００６３】本発明の第２の形態によれば、一連の動作
サイクルを実行するように働き、協働してアナログ出力
信号を生成するｎ個の回路セグメントからなる混合信号
回路において使用されるノイズ整形方法であって、前記
各サイクルにおいて、ディジタル入力信号に応じて、生
成されたアナログ出力信号に影響すべく前記セグメント
のそれぞれに適用されるｎ個１組のセグメント制御信号
を発生させる段階、および、ｎ個のセグメント制御信号
を少なくとも２通りの順序でそれぞれ異なる時期にｎ個
のセグメントに適用できるようにする段階からなるノイ
ズ整形方法が提供され、詳記すれば、前記順序は、少な
くとも１つの順序がセグメントの中の起動順序位置１つ
分より大きい分だけ次の順序と異なるような順序であ
り、且つ、セグメント制御信号の適用順序の変化により
引き起こされるセグメント順序位置の変化が前記セグメ
ントの数ｎに相対する数および／または大きさにおいて
制限されるような順序である。

【００６４】順序位置変化の数および／または大きさを
制限し得る方法は数通りある。

【００６５】セグメントの数という点では、一実施例に
おいて、順序の変化のたびに順序位置を変えられないセ
グメントが少なくとも１個存在する。もうひとつの実施
例では、順序の変化のたびに少なくともｎ／１６個のセ
グメントは順序位置を変えられない。他の実施例では、
変化するセグメントの数は更になお制限される。例え
ば、順序の変化のたびに最も多い場合でｎ／２個のセグ
メントが順序位置を変えるかもしれないし、或いは、最
も多い場合で１対のセグメントが順序位置を変えるかも
しれない。

【００６６】また、上記制限を、順序の変化によりその
都度引き起こされる順序位置の変化の全体幅で表現する
ことも可能である。例えば、或る順序から次の順序への
変化は各々、関連したセグメントの順序位置の変化（た
とえ、それが関連の順序の変化により引き起こされたも
のであっても）をｎ個のセグメント全部にわたって総和
することにより計算されたセグメント変化パラメータを
有するとみなしてよい。そうすれば、制限は、セグメン
ト変化パラメータの値で表現することができる。一実施
例において、順序変化と関連するセグメント変化パラメ
ータの値は各々ｎ²／４より小さく、より望ましくは各
々１６ｎより小さいかまたは１６ｎに等しく、更により
望ましくは各々なお２ｎより小さい。もうひとつの実施
例では、前記セグメント変化パラメータのサイクル当た
り平均値がｎ²／６４より小さく、より望ましくは１６
ｎより小さく、更により望ましくはなお２ｎより小さ
い。別の実施例では、セグメント変化パラメータのそれ
ぞれの最小値と最大値との差が前記セグメントの数ｎに
関連して制限される。例えば、差は１６ｎより小さくて
よく、より望ましくはなお２ｎより小さくてよい。それ
はゼロであってもよい。

【００６７】実際には、複雑さを抑えるために、どの１
サイクルにおいてもセグメント制御信号をセグメントに
適用する順序を所定の使用可能な複数の順序の中から選
択するのが望ましい。この所定の使用可能な順序の合計
数は、４より大きいのが望ましく、できればｎより大き
いのがより望ましい。使用可能な順序の数が多ければ多
いほど、伝達関数変動の減り方は大きい。

【００６８】前記所定の使用可能な順序は各々、所定の
順序の中から選択してよいが、望ましくは、ノイズ成分
の大きさを減じるために（その幅を広げる一方）、使用
可能な順序の各々をランダムベースまたは擬似ランダム
ベースで選択する。一実施例では、全体としてより制限
された順序位置変化を含む順序変化の方が、全体として
より大きい順序位置変化を含む順序変化より起こる頻度
は高い。このことは、セグメント変化パラメータの値の
変動に制限を加えておく上で助けとなる。もうひとつの
実施例では、所定の使用可能な順序は、全ての順序変化
が全体としてほぼ同じ順序位置変化を含む、すなわち、
ほぼ同じ値のセグメント変化パラメータを含むような順
序であり、全ての順序変化が平均してほぼ同じ頻度で実
行されるような順序である。

【００６９】回路を複雑にしすぎることなく、且つ、全
体の順序位置変化を大きくしすぎることなく、順序を変
える望ましい方法の１つは、予選択された１対以上のセ
グメントに属するセグメントのそれぞれの順序位置を入
れ替えることである。

【００７０】ノイズ成分がどの程度分散させられるか
は、所与の順序変化が反復される平均時間間隔によって
影響される。一実施例では、この平均時間間隔は少なく
とも０．１μｓである。

【００７１】ｎ個のセグメントは、ｍ組のセグメントグ
ループに再分してよく、ここで、ｍ≧２である。一実施
例では、ｎ＝１２８のとき、ｍ＝８または１６である。
グループが形成されたならば、同じグループの中での
み、セグメントの順序位置を変えてよく、例えば、入れ
替えてよい。この場合、順序位置を変えるセグメントの
数を制限するため、順序位置変化は一度にｍ組のグルー
プのうちｍ−１組以下のグループ、例えば、一度に１組
のグループにおいてしか許されない。セグメントが順序
を変えるときにｎ個の可能な順序位置の範囲全体にわた
って所望順序位置へ移動できるよう、同じグループに属
するセグメントの順序位置は、ｎ個の可能な順序位置の
範囲全体にわたって分散している（例えば、均一に）の
が望ましい。

【００７２】本発明の第３の形態によれば、各々、セグ
メント自体にとっての第１アナログ量を限定する第１ア
ナログ量限定手段を有し、且つ、セグメント自体にとっ
ての第２アナログ量を限定する第２アナログ量限定手段
も有し、当該セグメントにとっての前記第２アナログ量
が前記第１アナログ量より明らかに少ない複数の回路セ
グメント、前記第１アナログ量または前記第２アナログ
量を選択するアナログ量選択手段、および、回路セグメ
ントの複合体のそれぞれの選択されたアナログ量に基づ
いて複合アナログ量を生成するように働く複合手段から
なるセグメント化回路が提供される。

【００７３】本発明の第４の形態によれば、本発明の第
３の形態を採用するセグメント化回路は、一連の動作サ
イクルを実行するように働き、更に、前記各サイクルに
おいて、ディジタル入力信号に応じて、前記複合アナロ
グ量に影響すべく前記セグメントのそれぞれに適用され
る１組のセグメント制御信号を発生させるように働く制
御信号発生手段、および、セグメント制御信号を少なく
とも２通りの順序でそれぞれ異なる時期に前記セグメン
トに適用させ、それで、相異なるセグメントの前記第１
アナログ量相互間の不整合により生じた歪みを、予選択
された所望周波数のノイズ成分に変換させるノイズ整形
手段からなる。セグメント化回路をテストする方法は、
前記アナログ量選択手段に前記第２アナログ量を選択さ
せる段階、前記相異なる順序に影響すべく前記ノイズ整
形手段により使用される、前記ノイズ整形手段の動作パ
ラメータを設定する段階、および、前記複合アナログ量
から導出された信号において測定を行い、ノイズ成分の
当該信号の周波数スペクトルにおける位置を特定する段
階からなる。

【００７４】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を詳述する。

【００７５】図８は、本発明を具現するＤＡＣの構成お
よび動作に関する全般的説明に使用されるブロック図で
ある。以下、より詳細な特殊実施例について述べる。上
で論じた図１のＤＡＣの各要素と同一の、或いは、密接
に対応する図８のＤＡＣの各要素を同一参照番号で表
し、かかる各要素の記述を省略する。ここで、参照符号
２００は、ＤＡＣ（ディジタル／アナログ変換器）を示
している。

【００７６】図８のＤＡＣは、ディジタル回路部分ＤＣ
およびアナログ回路部分ＡＣを含む。アナログ回路部分
ＡＣは、図１のＤＡＣと同様に構成されており、各々が
定電流源２およびスイッチ４を有する複数のセグメント
（または、セル）を含む。各セグメントにおけるスイッ
チ４は、ディジタル回路部分ＤＣから該スイッチに供給
された個別に対応するサモメタコード化信号Ｔにより制
御される。

【００７７】図８のＤＡＣにおいて、ディジタル回路部
分ＤＣは、伝達関数モーフィング部ブロック２２および
モーフィング制御部２４を含む。図1の２進式サモメタ
デコーダ６は、この実施例では必要でない。なぜなら、
以下に詳細に述べるとおり、その機能が伝達関数モーフ
ィング部２２に効果的に組み込まれているからである。

【００７８】伝達関数モーフィング部２２は、２進入力
ワードＤ１〜Ｄｍを受信するｍ個の入力、およびディジ
タル回路部分ＤＣのサモメタコード化入力信号Ｔ１〜Ｔ
ｎのそれぞれ１つを発生させるｎ個の出力を有する。

【００７９】伝達関数モーフィング部２２はまた、モー
フィング制御部２４の出力からのモーフィング制御信号
Ｍを受信するために該出力に接続された制御入力も有す
る。

【００８０】次に、図８のＤＡＣの動作について述べ
る。ＤＡＣは、所定の動作周波数（サンプリング速度）
Ｆ_DACにて一連の動作サイクル（変換サイクル）を実施
する。Ｆ_DACは、例えば、１億サンプル／秒（１００Ｍ
サンプル／秒）である。

【００８１】各サイクルにおいて、伝達関数モーフィン
グ部２２は、当該サイクルにおいて使用すべきモーフィ
ング制御信号Ｍを受信し、外部から加えられた入力ワー
ドＤ１〜Ｄｍを該受信信号Ｍに従ってｎ個のサモメタコ
ード化信号（セグメント制御信号）Ｔ１〜Ｔｎに変換す
る。

【００８２】次に、伝達関数モーフィング部２２および
モーフィング制御部２４の動作について述べる。ここで
は、説明を簡潔にするために一例としてＤＡＣがセグメ
ントを８個しか持たない図を参照する。

【００８３】図９（ａ）は、各セグメントが図８に則し
て上に述べたとおりに構成されている８個のセグメント
Ｓ０〜Ｓ７のセットを示す概略図である。各セグメント
Ｓ_Lの中の電流源２は、これと関連する確率的電流源誤
差ｅ_iを有する電流Ｉを発生させ、それで、セグメント
Ｓ_iが（Ｉ＋ｅ_i）の電流を発生させることになる。図９
（ａ）の各セグメントの中に示してあるのが、セグメン
ト番号および当該セグメントと関連する確率的電流源誤
差である。

【００８４】図８のＤＡＣにおいては、図１の従来型Ｄ
ＡＣにおけると同様、２進入力ワードが増大するにつれ
て、セグメントは、漸進的にラインＢからラインＡに順
に切り換えられる、すなわち、当該セグメントの中の差
動スイッチ４_iが電流（Ｉ＋ｅ_i）をラインＢからライン
Ａに切り換える。但し、図８のＤＡＣにおいては、セグ
メントの順序を所定の時間間隔で、例えば、変換サイク
ルごとに伝達関数モーフィング部２２によって変えるこ
とができ、それで、ある変換サイクルではセグメントが
第１の所定の順序で切り替わり、別の変換サイクルでは
セグメントが、第１の順序と異なる第２の所定の順序で
切り替わることになる。

【００８５】セグメント順序は、モーフィング制御部２
４により、モーフィング制御信号を伝達関数モーフィン
グ部２２に加えることによって制御される。モーフィン
グ制御信号Ｍは、例えば、使用すべき絶対的順序を指示
するものであり得るし、或いは、順序を先行の変換サイ
クルに関連して如何に変えるべきかを指示するものでも
あり得る。各変換サイクルにおいて、伝達関数モーフィ
ング部２２は、受信した２進入力ワード（ディジタル入
力信号）Ｄ１〜Ｄｍをデコードし、サモメタコード化出
力信号Ｔ１〜Ｔｎをモーフィング制御信号Ｍに従って差
動スイッチ４に加え、それで、セグメントが当該信号に
より指示された順序で配列されるようにする。

【００８６】冒頭に述べたとおり、それぞれ対応する確
率的電流源誤差ｅ₀、ｅ₁、ｅ₂、ｅ₃、ｅ₄、ｅ₅、ｅ₆お
よびｅ₇は、切り替わりに際してそれが配列された順序
に従って伝達関数（非直線性誤差）に影響する。

【００８７】最初に、図９（ａ）自体に示すとおり、セ
グメントは最初、Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ
５、Ｓ６そして最後のＳ７の順にある。図９（ａ）に示
す最初のセグメント順から生じる伝達関数Ｅは、図１０
（ａ）に線Ｅ１で概略的に表されている。本例では、平
均誤差μに相対する誤差ｅ₀〜ｅ₇を次のとおり仮定す
る。ｅ₀＝μ＋１、ｅ₁＝μ＋１．５、ｅ₂＝μ−１、ｅ₃
＝μ−０．５、ｅ₄＝μ＋１、ｅ₅＝μ−３、ｅ₆＝μ−
０．５、ｅ₇＝μ＋１．５。図１０（ａ）から分かると
おり、入力信号値が負フルスケール（ＮＦＳ）から正フ
ルスケール（ＰＦＳ）へと増大するにつれて、セグメン
トは順に切り換えられ、蓄積誤差（伝達関数）は、切り
換えられるセグメントと関連する確率的電流源誤差（平
均誤差μに相対する）の２倍に相当する量ずつ逓増また
は逓減する。それで、例えば、セグメントＳ１が切り換
えられると、伝達関数は２（ｅ₁−μ）だけ変化するこ
とになる（本例では３の増）。セグメントＳ５が切り換
えられると、伝達関数は２（ｅ ₅−μ）だけ変化するこ
とになる（本例では６の減）。

【００８８】この図示された例の第１サイクルに関する
セグメントの順序を、図１１の表において“第１変換サ
イクル”と表記された２つの列の第１列にまとめて示
す。

【００８９】本例では、次の変換サイクルの前に、モー
フィング制御部２４が、元々の順序における順序位置と
比べてセグメントＳ１とＳ５を入れ替え、それで、セグ
メントが図９（ｂ）に示すとおりの新たな順序（第２の
順序）に切り換えられるようにすることを指示するモー
フィング制御信号Ｍを送信する。これは、図１１の表に
おいて“第２変換サイクル”と表記された２つの列の第
１列に示すとおり、確率的電流源誤差を選択する順序を
変える効果がある。確率的電流源誤差の選択の順序が変
えられると、図１０（ｂ）において線Ｅ２で表されると
おり、蓄積誤差（伝達関数Ｅ）の異なる“乱歩”が生じ
る結果となる。第２変換サイクルにおいて、セグメント
Ｓ５の大きい負の電流源誤差（ｅ₅＝μ−３）は、先行
サイクルにおけるよりはるかに早くに入力値の範囲内で
加えられ、その結果、早くにゼロを下回り、残りの入力
値範囲について負に留まる実質上異なるプロフィールと
なる。この点に関して、第２サイクルにおけるＤＡＣの
伝達関数Ｅ２は、図６（ａ）に則して上に述べた伝達関
数の形に類似するが、第１サイクルにおけるＤＡＣの伝
達関数Ｅ１は、図６（ｂ）に則して上に述べた伝達関数
の形の方により類似する。

【００９０】最後に、第３変換サイクルにおいて、モー
フィング制御部２４は、第２の順序における順序位置と
比べてセグメントＳ２とＳ４を図９（ｃ）に示すとおり
入れ替えることを指示するモーフィング制御信号Ｍを送
信する。これは再び、図１１の表において“第３変換サ
イクル”と表記された２つの列の第１列に示すとおり、
確率的電流源誤差を選択する順序を変える効果があり、
その結果、図１０（ｃ）において線Ｅ３で概略的に表さ
れた伝達関数が生じることになる。

【００９１】図１０（ａ）〜１０（ｃ）に描かれた３つ
の伝達関数Ｅ１〜Ｅ３は、３つの異なるサイクルのそれ
ぞれにおいて同じデバイスに関するものであるが、その
代わりに、各々同じ確率的電流源誤差分布を有するが、
異なる順序に配列された３つの異なるＤＡＣのそれぞれ
に関するものとみなすこともできよう。上に述べたとお
りセグメント順序を入れ替えることは、単一のＤＡＣの
伝達関数をある形から別の形に“モーフィング”する効
果がある。

【００９２】含む８つのセグメントが同じ確率的電流源
誤差セットを有するが、相異なる順序でチップ上に並べ
られた２つの別個のＤＡＣを考えてみよう。上に述べた
とおりのモーフィングが行われないと、２つのデバイス
の伝達関数は異なることになる。例えば、第１デバイス
が図９（ａ）に示す順序で選択された確率的電流源誤差
セットを有し、第２デバイスが図９（ｂ）に示す異なる
順序で選択された同じ確率的電流源誤差セットを有する
と仮定しよう。第１デバイスは図１０（ａ）に示す形の
伝達関数を有することになるが、第２デバイスの方は図
１０（ｂ）に示す形の伝達関数を有することになる。上
に述べたとおり、第１ＤＡＣの伝達関数が図６（ｂ）に
則して上に述べた伝達関数の形に類似する一方、第２Ｄ
ＡＣの伝達関数が図６（ａ）に則して上に述べた伝達関
数の形の方により類似することから、第２ＤＡＣの方が
第１ＤＡＣより大きい第２調波歪みを見せると期待して
よい。

【００９３】各デバイスにおいて上述の“モーフィン
グ”動作を、各ＤＡＣのセグメントが時間を越えて２通
り以上の順序で配列されるように行うことにより、ＤＡ
Ｃの伝達関数は時間を越えて２通り以上の形を有するよ
うに変化することになる。結果として、各ＤＡＣは、２
通り以上の形の平均に左右される有効伝達関数を有す
る。この平均化のために、２つのＤＡＣは、互いにより
類似した歪み動作を持ちたがろうとする。使用される異
なるセグメント順序の数が多ければ多いほど、歪み動作
の収束度は大きい。

【００９４】以上、伝達関数モーフィングの技術につい
て、図９（ａ）〜９（ｃ）および図１０（ａ）〜１０
（ｃ）に則して現実のＤＡＣに不可避的に存在する電流
源不整合との関連において述べた。かかる電流源不整合
は、各変換サイクルにおいて出力信号の振幅の誤差（従
ってまた出力信号の歪み）に関与する。事実、セグメン
トは、電流振幅不整合に加えて、遅延不整合とも関連す
る。遅延不整合の誤差は、伝達関数上のポイントポイン
トにおける水平偏差（垂直偏差よりむしろ）に関与する
ことにより、伝達関数の形を変えると考えることができ
る。モーフィング技術は、かかる遅延不整合（サンプリ
ング周波数の増大につれてより重大になる傾向がある）
による歪みを減じる点でも効果的である。

【００９５】セグメントの数が８個と少ないとき、確率
的電流源誤差の分布は、実際にデバイスごとにかなり変
わることになる。結果として、選択された２つのデバイ
スにとって、同じ確率的電流源誤差セットがちょうど述
べたとおりに出現することはありそうになく、従って、
モーフィング動作によって有効伝達関数が全体的に同じ
に見えるようにはならない。

【００９６】それでも、誤差はガウス分布から引き出さ
れるので、デバイス内のセグメントの数が増すにつれ
て、相異なるデバイスにおける電流源誤差の分布は漸進
的により類似することになる。こうなるのは、統計理論
において、母集団が平均値μ、標準偏差σを有する場
合、サンプル平均が、ほぼガウス分布の形の平均値μ、
標準偏差σ／√ｎの母集団を構成し（大きいｎに対し
て）、サンプル分散が平均値｛（ｎ−１）／ｎ｝σ２の
母集団を構成するからである。よって、ｎが大きいと、
分布は収束する。

【００９７】結果として、セグメントの数が多く（例え
ば、１６より多く、望ましくは１２８以上）、且つ、各
デバイスにおける伝達関数が当該デバイスにおける多数
の相異なる形（例えば、１６より多く、望ましくはｎ以
上）を通じてモーフィングされるとき、相異なるデバイ
スの有効伝達関数は酷似するように見える。これは、デ
バイスごとの性能変化を減じる効果があり、これは、上
に述べたとおり、所与の最低性能要求に対してデバイス
の製造歩留まりを向上させることへの効果、或いは、所
与の歩留まりに対して最低保証性能を向上させることへ
の効果という観点から達成することが望ましい。例え
ば、伝達関数が１２８通りの形にわたってモーフィング
されるならば、モーフィング前にデバイスごとに±１０
ｄＢの変化を見せていた特定の歪み成分が、モーフィン
グ後にはデバイスごとにその１／√１２８倍、すなわち
±１ｄＢの変化しか見せなくなることが期待できる。

【００９８】この効果は回転技術や上に述べた“魔法
陣”と異なることに注目されたい。セグメント選択順序
をサイクルごとに回転させると、これは、出発点（セグ
メントの出発順序位置）を伝達関数に沿ってシフトさせ
る効果がある反面、誤差を同じ順序で選択し続け、従っ
て、デバイスの伝達関数プロフィール全体を同じまま保
ち続けることになる。それゆえ、各デバイスが別のデバ
イスと異なる伝達関数を持ち続けることになる。“魔法
陣”技術では、セグメントは、チップ上に並べられる物
理的順序とたとえ異なっても、常に同じ順序で選択さ
れ、従って、特定の一デバイスの伝達関数は定まってお
り、伝達関数はデバイスごとに変動するということにな
る。

【００９９】モーフィングの効果は、デバイスごとに変
動する（例えば、±１０ｄＢずつ）離散的歪み成分（例
えば、調波歪み）を取出し、かかる成分を狭帯域ノイズ
的信号に同じ周波数で、但し、デバイスごとにはるかに
小さい変動幅で変えることである。残留する変動の幅
は、セグメントの数およびセグメントの再順序づけの仕
方によって異なるが、代表的には少なくとも１／１０以
下となる。例えば、１００ＭＨｚ正弦波を発生させるＤ
ＡＣの場合、第２調波は、例えば、代表的に−５５ｄＢ
ｃ（すなわち主信号に関連して５５ｄＢ）、但し、全て
のデバイスにわたって−４５ｄＢｃから−６５ｄＢｃま
での範囲内の振幅を有する２００ＭＨｚの離散音という
ことになろう。有効伝達関数が１μｓ周期の間に多くの
可能な形を通じてモーフィングされる場合、第２調波
は、約±｛１／（１μｓ）｝または±１ＭＨｚの周波数
広がり（すなわち±３ｄＢポイント）と、代表的に−５
５ｄＢｃ、全てのデバイスにわたって、例えば、−４５
ｄＢｃから−６５ｄＢｃまでの範囲内のエネルギを有す
る約２００ＭＨｚのノイズとして現れるであろう。

【０１００】伝達関数は、できれば相対的に徐々に変え
られるのが望ましい。なぜなら、伝達関数はそこで変調
されていき、それで歪み成分を周波数に拡散させていく
からである。伝達関数の変化が速すぎると、歪み成分は
所望信号帯域に早くに拡散してしまう。変化が遅すぎる
と、瞬時歪みが単純に時間を越えて徐々に変わっていく
だけのように見える。それゆえ、変化の速度はこの２つ
の極端の間であるのが望ましい。伝達関数の変化の刻み
幅が大きいと、出力信号の急ジャンプが生じ、今度はそ
こから広帯域のノイズが生じることになるので、これも
望ましくない。

【０１０１】モーフィングの速度が遅いことは、伝達関
数の変化が急であること、および／またはその刻み幅が
大きいこととは異なる。仮にそれが時たまでしかなく
（例えば、セグメントが図３の配列において象限ごとに
組み替えられるようなセグメント組み替えを使うことに
より）、それで歪みが広帯域ノイズに変えられるとして
も、異なることは異なる。なぜなら、モーフィングの速
度が遅いと、歪みは狭帯域にしか拡散しなくなるからで
ある。

【０１０２】次に、図８に則して上に述べた伝達関数モ
ーフィング部２２の可能な１つの構成を図１２に則して
説明する。

【０１０３】図１２に示す伝達関数モーフィング部１２
２は、８個のローカルデコーダ１２４₀〜１２４₇からな
る。各ローカルデコーダ１２４は２つの入力を有し、第
１が、図８に則して上に述べたモーフィング制御信号Ｍ
を受信するための入力、第２が、２進入力ワードＤ１〜
Ｄｍを受信するための入力である。各ローカルデコーダ
は、図８に示すｎ個のサモメタコード化出力信号（セグ
メント制御信号）Ｔ１〜Ｔｎの１つを出力する。

【０１０４】各ローカルデコーダ１２４は、２つの入力
を有する比較器１２６からなる。比較器１２６は、その
２つの入力において、ローカルデコーダの第２入力に加
えられた２進入力ワードＤ１〜Ｄｍと、後述のとおりモ
ーフィング制御信号から選択された、ローカルデコーダ
ごとに異なる一定数のビットを含むｍｏｒｐｈ−ｉｄ信
号とを受信し、自身のセグメントに関するサモメタコー
ド化信号Ｔを出力する。なお、本明細書では、図面にお
けるアンダーバーをハイフン（−）で記載している。

【０１０５】では、図１２に示すとおりの伝達関数モー
フィング部１２２を有するＤＡＣの動作について述べ
る。本例では、簡潔を旨としてセグメントの数ｎを８と
するが、適当な修正を加えれば、８個より多いセグメン
トを有するＤＡＣに同じ考えがたちどころに当てはまる
ことは明らかであろう。本例では、８個のセグメントが
あるので、２進入力ワードＤ１〜Ｄｍは、上に述べたｍ
ｏｒｐｈ−ｉｄ信号と同様、３ビット幅である。

【０１０６】図１２の、図１との比較から分かるとお
り、本例では、２進入力ワードＤ１〜Ｄｍをサモメタコ
ード化出力信号Ｔ１〜Ｔｎにデコードする動作は“グロ
ーバル”で（図１のデコーダ６のような集中２進式サモ
メタデコーダにより）なされるのでなく、代わりに、下
に詳述するとおり、ｎ個のセグメントの各々の内部にお
いてローカルで行われる。

【０１０７】８個のセグメントの各々に、値０〜７の中
から選択された１個の固有ＩＤ（ローカルＩＤ）が割り
当てられ（当該セグメントに加えられたｍｏｒｐｈ−ｉ
ｄ信号に従って）、この固有ＩＤが比較器１２６により
２進入力ワードＤ１〜Ｄｍと比較され、それで、当該セ
グメントについて差動スイッチ４の状態が特定されるこ
とになる。本例では、２進入力ワードがＩＤより大きい
場合、比較器の出力（Ｔ）はｈｉｇｈ（１）で、これに
より、スイッチ４は電流源２をラインＡに接続させられ
る（以下、“ＯＮ”状態と呼ぶ）。

【０１０８】このような不等号比較器（greater-than c
omparator）２６４が、上述のとおりの８個のセグメン
トの各々において使用されるとき、セグメントの１つ
（ＩＤ＝７に該当するセグメント）は、どのサイクルに
おいても常にＯＦＦ状態（Ｔ＝０）にある。というの
は、２進入力ワードは決して７より大きくなり得ないか
らである。ゼロオフセットを維持するために（スイッチ
ング回路の差動電流切換え特性を考慮した上で）、常に
ＯＮ状態（Ｔ＝１）に維持される特別“ダミー”セグメ
ントが含まれている。これは、７個だけセグメントを使
用するより好都合である。代わりに、不等号／等号比較
（greater-than-or-equal comparison）が比較器により
実行されたとすれば、セグメントの１つ（ＩＤ＝０に該
当するセグメント）が常にＯＮ状態（Ｔ＝１）にあるの
で、ゼロオフセットを達成するために特別“ダミー”セ
グメントを代わりにＯＦＦ状態（Ｔ＝０）に維持する必
要がある。

【０１０９】上に述べたとおり、セグメントは０から７
までの範囲内のＩＤを有する。従って、ＩＤが２進入力
ワードより小さい各セグメントは、１に設定されたサモ
メタコード化信号Ｔを有することになる。他の全てのセ
グメントは、０に設定されたサモメタコード化信号を有
することになる。従って、本例では、組をなす比較器２
６４が、図１のＤＡＣの２進式サモメタデコーダ６と同
じ基本機能を実行する。

【０１１０】かかる配置をもってすれば、各セグメント
に割り当てられたＩＤを単純にｍｏｒｐｈ−ｉｄ信号を
使って変えるだけで、セグメント選択の順序（セグメン
ト順序位置）を変えることが容易に可能となる。

【０１１１】変更可能なローカルＩＤを使って、何時で
も一度に８個のローカルデコーダ１２６の各々が、図１
３の表に示すとおりの組の中から選択された固有ＩＤを
自らに割り当てるのを確実にしなければならない。各Ｉ
Ｄは、Ｂ０、Ｂ１、Ｂ２とラベル付けしたビット（最下
位ビットから最上位ビットまで）を有する３ビット２進
数である。各ローカルデコーダに相異なるＩＤが割り当
てられるのを確実にする１つの方法は、単一の３ビット
マスタコードを維持し、変更し、かかる３つのビットを
その反転ビット共々、ローカルデコーダに向けてルーテ
ィングすることである。これら６個のビットがモーフィ
ング制御信号Ｍを形成する。すると、各ローカルデコー
ダは、これら６個のビットのうちちょうど３個を拾い出
し、それで、それ自体のｍｏｒｐｈ−ｉｄ信号を形成す
る。

【０１１２】図１４の表は、モーフィング制御信号Ｍの
６個のビットをローカルデコーダが８個のセグメントの
各々に対してどのように使用できるか、１つの道筋を示
す。例えば、セグメント０に対するｍｏｒｐｈ−ｉｄ
は、最上位から最下位に向かう順序のビット（Ｂ２、Ｂ
１、Ｂ０）からなる３ビットワードであるが、セグメン
ト５に対するｍｏｒｐｈ−ｉｄの方は、最上位から最下
位に向かう順序のビット（／Ｂ２、Ｂ１、／Ｂ０）から
なる３ビットワードである。なお、本明細書では、図面
におけるオーバーバーをスラッシュ（／）として記載す
る。マスタコードが、例えば、値０１１を有するとき、
セグメント０に対するｍｏｒｐｈ−ｉｄは０１１、セグ
メント５に対するｍｏｒｐｈ−ｉｄの方は１１０であ
る。このようにして、各ローカルデコーダに入力される
ｍｏｒｐｈ−ｉｄがそれぞれ固有であることが確実にさ
れる。また、セグメントのローカルＩＤの変更も、３ビ
ットマスタコードを更新するだけで足りるので、簡単に
できるようになる。

【０１１３】ところで、３個のビットとその反転ビット
（合計６個のビット）を各ローカルデコーダ１２６に向
けてルーティングすると上に述べたけれども、無論、３
個のビットだけを、その反転ビットなしで分配し、適当
なローカルデコーダの中に反転器を配設し、それで反転
信号をローカルで発生させようにすることも可能であ
る。但し、これは、各ローカルデコーダの回路が同じで
ないという望ましくない結果になろう。

【０１１４】セグメント選択順序は、サイクルごとに、
３ビットマスタコードを如何に更新するかに応じて多様
な仕方で変えることができる。マスタコードが毎サイク
ル単純に増分する（１１１の後に０００へと一巡する）
場合、セグメントの順序は回転する。これでは、伝達関
数モーフィングの効果は生まれそうにない。なぜなら、
上に示したとおり、順序が回転してできるのは、伝達関
数の基本形を変えることでなく、単にそれに沿って出発
位置を変えるだけのことだからである。

【０１１５】モーフィングを達成するために、マスタコ
ードの３個のビットＢ０、Ｂ１およびＢ２の１つのバイ
ナリ状態を、一サイクルからその次のサイクルへと変え
ることができる。これは、セグメントがそれぞれ異なる
位置でそのＩＤの順に配列され、セグメントの各対が特
定の位置でその順に入れ替えられるものとするとき、効
果がある。例えば、ビット０の状態が変えられると、次
の位置にあるセグメントが入れ替えられる。

【０１１６】０＜＝＞１２＜＝＞３４＜＝＞５６＜＝＞７１対のセグメントの両方により移動させられる距離（位
置変化）は１で、一度に４対が入れ替えられるから、合
計有効移動量は８ということになる。この合計有効移動
量を使って、各々の順序変化と関連するセグメント変化
パラメータ（ＳＣＰ）を限定することができる。これ
は、ｎ個のセグメント全部にわたって、順序変化により
生じさせられる順序位置の変化を総和することにより計
算される。これが、順序変化により生じさせられる順序
位置の全変化を測る尺度として役立つことになる。

【０１１７】ビットＢ１の状態が変えられると、次の位
置にあるセグメントが入れ替えられる。

【０１１８】０＜＝＞２１＜＝＞３４＜＝＞６５＜＝＞７この場合、１対のセグメントの両方により移動させられ
る距離は２で、一度に４対が入れ替えられるから、合計
有効移動量（ＳＣＰ）は１６である。

【０１１９】ビットＢ２の状態が変えられると、次の位
置にあるセグメントが入れ替えられる。

【０１２０】０＜＝＞４１＜＝＞５２＜＝＞６３＜＝＞７この場合、１対のセグメントの両方により移動させられ
る距離は４で、一度に４対が入れ替えられるから、合計
有効移動量（ＳＣＰ）は３２である。

【０１２１】これら３つの更新のうち１つをその都度無
作為に選ぶと、変換サイクル当たり平均合計有効移動量
（サイクル当たり平均ＳＣＰ）は、（変化×確率）＝８×（１／３）＋１６×（１／３）＋
３２×（１／３）＝５６／３＝１８．６７となる。

【０１２２】合計有効移動量（セグメント変化パラメー
タ）は、更新のたびに伝達関数に加えられる変化全体に
反映される。上に述べたとおり、伝達関数は、ある状態
から別の状態へ徐々にモーフィングされ、一度にあまり
に大きく変化しないのが望ましい。これは、順序変化に
より引き起こされるセグメント順序位置の平均的変化
を、セグメントの合計数ｎに相対する数および／または
大きさにおいて制限することにより達成できる。これ
は、ｎに関連してＳＣＰ値を制限することと等価であ
る。また、ＳＣＰの最大値と最小値との差も、ｎに関連
して制限するのが望ましい。例えば、上のケースではＳ
ＣＰの最大値と最小値は３２と８であるから、差（２
４）は３ｎである。例示的な値を以下の例において与え
る。

【０１２３】本例においてビットＢ２を変えると、全体
として３２（４ｎ）の比較的大きい変化が生じさせられ
る事実に鑑み、Ｂ２を変える頻度はできるだけ少ないの
が望ましい。

【０１２４】これを達成する１つの方途は、マスタコー
ドをその都度グレイスケールコードに従って更新するこ
とである。すなわち、例えば、０００→００１→０１１
→０１０→１１０→１１１→１０１→１００→１０１→
１１１等々の仕方で更新するのである。この場合、Ｂ２
が１６のサイクルにわたって２度変えられるのに対し、
Ｂ１は４度変えられ、Ｂ０は８度変えられるので、変換
サイクル当たり平均移動量が、今回は（変化×確率）＝
３２×（２／１６）＋１６×（４／１６）＋８×（８／
１６）＝１９２／１６＝１２となる（すなわち、この場
合、平均ＳＣＰは１．５ｎに制限される）。

【０１２５】しかしながら、この場合は、制限された１
組の伝達関数が規則的な間隔で繰り返される。そうなる
と、１６の変換サイクルのたびに同じ順序の伝達関数が
繰り返され、（Ｆ_CLK／１６）の繰り返し数（ここで、
Ｆ_CLKは変換サイクルの回数）が与えられることにな
り、この間隔で離散側波帯を発生させる結果となる。

【０１２６】ビットＢ０、Ｂ１およびＢ２の任意の１つ
のバイナリ状態をサイクルごとに変える上述の方法で
は、ビットＢ２に関わる変化が、４対のセグメントを一
度にセグメント全４個分の距離だけ移動させる。合計有
効移動量（ＳＣＰ）をセグメント８個分の合計に制限す
るためには、かかるＢ２変化を４つの別個の変化に分割
し、何時でも一度に１つだけ変化がなされるようにす
る、すなわち、（０＜＝＞４）、（１＜＝＞５）、（２
＜＝＞６）または（３＜＝＞７）の入れ替えが行われる
ようにすることが可能である。Ｂ０変化はすでに８個の
セグメントを合計有効移動量の分だけ移動させるので、
可能な選択肢は１つしかない。すなわち、（０＜＝＞１
＆２＜＝＞３＆４＜＝＞５＆６＜＝＞７）だけである。

【０１２７】これら７つの可能な変化を便宜上、次のと
おりラベル付けする。

【０１２８】Ｂ０：（０＜＝＞１＆２＜＝＞３＆４＜
＝＞５＆６＜＝＞７）Ｂ１ａ：（０＜＝＞２＆４＜＝＞６）Ｂ１ｂ：（１＜＝＞３＆５＜＝＞７）Ｂ２ａ：（０＜＝＞４）Ｂ２ｂ：（１＜＝＞５）Ｂ２ｃ：（２＜＝＞６）Ｂ２ｄ：（３＜＝＞７）これは、７ビットマスタコード（前のような３ビットマ
スタコードよりむしろ）を維持、更新することにより実
現でき、合わせて、上記７つの可能な変化は、７個のビ
ットのうち対応する１つのビット値を入れ替えることに
より達成できる。これを達成するために、ローカルＩＤ
は、図1５の表に示すとおり該７ビットマスタコードに
対応する。この表を図1３の表と比較すると、図1３のＢ
２の列はＢ２ａ、Ｂ２ｂ、Ｂ２ｃおよびＢ２ｄの４つの
列に分割されたことが分かる。これらがそれぞれ上述の
Ｂ２ａ、Ｂ２ｂ、Ｂ２ｃおよびＢ２ｄとラベル付けされ
た４つの変化に対応し、各列、１対のセグメントの２つ
の位置における１対の正反対の２進値だけを含み、この
２進値が反転したときに当該セグメントは入れ替えを要
求される。同様に、Ｂ１の列はＢ１ａおよびＢ１ｂの２
つの列に分割されており、これらがそれぞれ上述のＢ１
ａおよびＢ１ｂとラベル付けされた２つの変化に対応
し、各列、２対のセグメントの４つの位置における２対
の正反対の２進値だけを含み、この２進値が反転したと
きに当該セグメントは入れ替えを要求される。図１５の
Ｂ０の列は図１３のそれと同じである。

【０１２９】モーフィング制御信号Ｍは、今や、ローカ
ルデコーダ１２６に分配すべきビットを合計１４個有す
る（７個のビットＢ０、Ｂ１ａ、Ｂ１ｂ、Ｂ２ａ、Ｂ２
ｂ、Ｂ２ｃ、Ｂ２ｄとその反転ビット）。各ローカルデ
コーダは、３ビットｍｏｒｐｈ−ｉｄ信号を１個だけ要
求するので、図１６に示す表に従ってモーフィング制御
信号Ｍからビットを３個だけ拾い出す。

【０１３０】本例では、モーフィング制御部２４が、サ
イクルごとにモーフィング制御信号Ｍの７個のビットの
うち１個を無作為に入れ替える役割を果たし、変換サイ
クル当たりの平均移動量（平均ＳＣＰ）は今や８（ｎ）
と、より上位のビットＢ１およびＢ２の分割がないとき
の平均値１８．６７に比べられる。

【０１３１】７つの可能な変化のうち１つを無作為に選
択するこの動作は、できれば、７つの変化のうち１つを
選択する３ビット乱数を発生させることにより実現させ
るのが望ましい。この３ビット乱数は実際には８つの状
態を有するので、できれば、そのうち２つの状態を使っ
て、ビットＢ０の入れ替えにより表された変化を選択す
るのが望ましい。

【０１３２】上に述べたとおり、図１２に則して上に述
べた伝達関数モーフィング部１２２では、２進入力ワー
ドＤ１〜Ｄｍをサモメタコード化出力信号Ｔ１〜Ｔｎに
デコードする動作は“グローバル”で（図１のデコーダ
６のような集中２進式サモメタデコーダにより）なされ
るのでなく、代わりに、ｎ個のセグメントの各々の内部
においてローカルで行われる。また、図８の伝達関数モ
ーフィング部２２を他の異なる仕方で、例えば、先ず図
１のデコーダ６のような２進式サモメタデコーダを使っ
て１組のサモメタコード化信号を発生させ、次に該サモ
メタコード化信号の再順序づけを行い（例えば、バレル
シフタを使って）、それでセグメント制御信号Ｔ１〜Ｔ
ｎを生成することにより実現させることも可能であるこ
とが推察されよう。

【０１３３】最低のデバイス対デバイス偏差を達成する
ために、ＤＡＣにおけるセグメントの選択順序は、でき
るだけ多様な形の伝達係数が経過時間全体にわたって現
れるように全ての可能な順序にまたがって徐々に変えら
れるのが理想である。しかしながら、実際には、上記目
標を多数のセグメントについて達成するために全体とし
て複雑な（例えば、ゲート個数の点で）回路が必要とさ
れ、この複雑さが妨げとなり得る。そこで、一方の側
の、回路の複雑さが増したことと、他方の側の、セグメ
ント順序の合計数をカバー可能な限度内に制限すること
（従って、デバイス対デバイス偏差をモーフィングによ
り可能な限り減じること）との間で実質的な妥協を図ら
なければならない。

【０１３４】可能な妥協策の１つは、セグメントを幾つ
かのグループに分割し、個々のグループの内部だけでセ
グメントを入れ替えることである。各グループ内部のセ
グメントを伝達関数全体にわたって均一に分散するよう
に更に整列させることにより、良好なモーフィング性能
を獲得すると同時に回路全体の複雑さをかなり減じるこ
とがなお可能である。図１７は、１６個のセグメントＳ
０〜Ｓ１５の全体を、各々８個のセグメントからなる
“グループ０”と“グループ１”の２組のグループに分
割する一例を示す。ここでは、（Ｓ０、Ｓ２、Ｓ４、Ｓ
６、Ｓ８、Ｓ１０、Ｓ１２、Ｓ１４）がグループ０、
（Ｓ１、Ｓ３、Ｓ５、Ｓ７、Ｓ９、Ｓ１１、Ｓ１３、Ｓ
１５）がグループ１に属する。図示されたこれらセグメ
ントの位置は、伝達関数（選択順序）に関係しており、
必ずしもチップ上の物理的位置に一致するとは限らな
い。従って、一グループ内のセグメント全部を、たとえ
実際には伝達関数全体に分散させられたとしても、チッ
プ上で互いに近接して位置するように整列させることが
可能である（且つ、望ましい）。一グループ内のセグメ
ントが別グループ内のセグメントと入れ替えられること
は決してない。

【０１３５】グループの数を選ぶことが、もうひとつの
妥協策である。グループの数が増えれば、その分、直線
性（相異なるＤＡＣの間の整合性）は向上するが、グル
ープの数が減ると、クロックサイクルごとに位置を変え
るセグメントの数はその分少なくなるので、側波帯ノイ
ズが減少することになる。

【０１３６】図１２〜１６に則して上に述べた例では、
３ビットの２進データ入力ワードＤ１〜Ｄｍによりアド
レス指定されたセグメントが８個あった。各セグメント
のローカルデコーダが有する３ビットのローカルＩＤを
３ビットの２進データ入力ワードＤ１〜Ｄｍと比較し、
それで、サモメタコード化信号Ｔ１〜Ｔｎを導出した。
加えて、各セグメントと関連したローカルＩＤを様々な
仕方で入れ替え、セグメント順序が連続的に変化するよ
うにしてみた。図１２〜１６の配列は、次に述べるとお
り、１２８個のセグメントを有する、より実際的なＤＡ
Ｃの配列に容易に改変することができる。

【０１３７】１２８個のセグメントは、次のとおり、各
々８個のセグメントの１６のグループに分割することが
できる。

【０１３８】グループ０＝セグメント（０、１６・・・９６、１１２）グループ１＝セグメント（１、１７・・・９７、１１３）・・・グループ１４＝セグメント（１４、３０・・・１１０、１２６）グループ１５＝セグメント（１５、３１・・・１１１、１２７）この配列を使って、一グループの各要素（ｍｅｍｂｅ
ｒ）を、該グループのその隣接の要素から、伝達関数に
おいてセグメント１６個分の距離だけ分離させ、各グル
ープの要素を伝達関数全体にわたって均一に分散させ
る。各グループは、グループごとに定まっていて、且
つ、グループごとに異なる、当該グループの全ての要素
に共通の４個のＩＤビット（４個の最下位ビット）と、
当該グループの要素ごとに異なる３個のＩＤビット（３
個の最上位ビット）を有する。

【０１３９】ＤＡＣの中にアドレス指定すべきセグメン
トが１２８個あるので、７ビットデータ入力ワードＤ１
〜Ｄｍが必要となり、各セグメントのローカルデコーダ
は７ビットローカルＩＤを有する。特定の一グループの
要素のための前記７ビットローカルＩＤの４個の最下位
ビットは、該グループに固有の４ビット組み合わせＩＤ
にハード配線でき、該グループの各要素の方は、その要
素のためのローカルＩＤの３個の最上位ビットが提供さ
れるように、上に述べたとおり、１４ビットの変態転換
信号バスから３個の異なるビットを選択することができ
る。ここでマスタコードを変えると、一グループ内の要
素が互いに入れ替えられることになるが、それぞれ異な
るグループの属する要素が入れ替えられることにはなら
ない。

【０１４０】変換サイクルごとに実行される入れ替えの
合計回数（または、ＳＣＰ）を減らすためには、サイク
ルごとに１組だけグループを入れ替えるというのも望ま
しい。これは、グループの中から特定の変換サイクルに
おいてアクティブになる１つを選択する４ビット乱数を
発生させることにより達成できる。モーフィング制御信
号Ｍは、そこで当該サイクルにおいてアクティブになっ
たグループの要素を入れ替える働きをする。

【０１４１】図１８は、本発明のもうひとつの優先実施
例における図８の伝達関数モーフィング部２２の構成を
示す。ここで、は、次のとおり、各組１６個ずつ、８組
のグループに分割された合計１２８個のセグメントがあ
る。

【０１４２】グループ０＝セグメント（０、８・・・１１２、１２０）グループ１＝セグメント（１、９・・・１１３、１２１）・・・グループ６＝セグメント（６、１４・・・１１８、１２６）グループ７＝セグメント（７、１５・・・１１９、１２７）この配列を使って、一グループの各要素を、該グループ
のその隣接の要素から、伝達関数においてセグメント８
個分の距離だけ分離させ、各グループの要素を伝達関数
全体にわたって均一に分散させる。

【０１４３】図１８の伝達関数モーフィング部２２は、
グループイネーブルデコーダ８および８つのセグメント
グループ３０₀〜３０₇からなる。伝達関数モーフィング
部２２は、７ビット２進入力ワードＤ１〜Ｄｍ、４ビッ
ト“ｌｏｃａｌ−ｅｎ”信号および３ビット“ｇｌｏｂ
ａｌ−ｅｎ”信号を受信するための入力を有する。“ｌ
ｏｃａｌ−ｅｎ”信号および３ビット“ｇｌｏｂａｌ−
ｅｎ”信号は共に、図８に則して上に述べたモーフィン
グ制御信号Ｍからなる。各セグメントグループ３００
が、１２８個のサモメタコード化出力信号Ｔ１〜Ｔｎの
うち１６個を出力する。グループイネーブルデコーダ８
は、ｇｌｏｂａｌ−ｅｎ信号を受信するための入力、お
よび８ビットｇｒｏｕｐ−ｅｎ信号を送信するための出
力を有する。各セグメントグループ３００は、８ビット
ｇｒｏｕｐ−ｅｎ信号のビットのうち所定の１個を受信
するための入力、および２進入力ワードＤ１〜Ｄｍを受
信するための入力を有する。

【０１４４】ｌｏｃａｌ−ｅｎ信号およびｇｌｏｂａｌ
−ｅｎ信号は、変換サイクルごとに図８に示すモーフィ
ング制御部２４により発生させられる。ｇｌｏｂａｌ−
ｅｎ信号は、８つのセグメントグループ３０₀〜３０₇の
うち１つを、当該変換サイクルのために入れ替えられた
セグメント番号を付けて選択する３ビット乱数である。
選択されなかった全てのセグメントグループにおけるセ
グメントは、先行サイクルから続けてそのセグメント順
のまま留まる。グループイネーブルデコーダ４００は、
この３ビットｇｌｏｂａｌ−ｅｎ信号をデコードし、そ
れで１オブＮ８ビットｇｒｏｕｐ−ｅｎ信号、すなわ
ち、ｇｒｏｕｐ−ｅｎビットのうち異なる１個が３ビッ
トｇｌｏｂａｌ−ｅｎ信号の異なる値の各々に対して１
に設定された（残りのｇｒｏｕｐ−ｅｎビットが全て０
に設定された）８ビットｇｒｏｕｐ−ｅｎ信号を生成さ
せる。このｇｒｏｕｐ−ｅｎ信号の８個のビットは、８
つのセグメントグループ３０₀〜３０₇のそれぞれ異なる
グループに加えられる。

【０１４５】モーフィング制御部２４により発生させら
れたｌｏｃａｌ−ｅｎ信号は、１５通りの可能なセグメ
ント入れ替えのうち１つを、当該変換サイクルにおいて
選択されたセグメントグループ３００の中のセグメント
で実行すべく選択する４ビット乱数である。ｌｏｃａｌ
−ｅｎ信号は１６通りの状態を有するので、そのうち２
つが、１５通りの可能なセグメント入れ替えのうち同じ
１つを選択する。以下、これについて詳述する。

【０１４６】図１９は、セグメントグループ３０₀〜３
０₇の構成をより詳細に示す。各セグメントグループ３
００は、１６個のセグメントデコーダ３４₀〜３４₁₅、
および該セグメントデコーダ３４₀〜３４₁₅の全部の間
で共有される単一のグループデコーダ３２からなる。グ
ループデコーダ３２は、上に述べたｌｏｃａｌ−ｅｎ信
号とｇｌｏｂａｌ−ｅｎ信号を受信するための入力、お
よび２進入力データワードＤ１〜Ｄｍの３個の最下位ビ
ットを受信するための入力を有する。グループデコーダ
３２はまた、グループ内部の１６個のセグメント全部の
ローカルＩＤの３個の最下位ビットを表す３ビットｇｒ
ｏｕｐ−ｉｄ信号を受信するための入力も有する。グル
ープデコーダ３２はまた、単一ビット“ｃｏｍｐ”出力
および３０ビットｍｏｒｐｈ−ｉｄ−ｂｕｓ出力も有す
る。各セグメントデコーダ３４は、２進入力データワー
ドＤ１〜Ｄｍの４個の最上位ビットを受信するための入
力、更にグループデコーダ３２から出力されたｃｏｍｐ
信号およびｍｏｒｐｈ−ｉｄ−ｂｕｓ信号の選択された
ビットを受信するための入力、およびサモメタコード化
出力信号Ｔの１つを出力する単一ビット出力を有する。

【０１４７】では、グループデコーダ３２およびセグメ
ントデコーダ３４の構成および動作について図２０〜２
２に則して詳細に述べる。グループデコーダ３２は、図
２１（ａ）により詳細に示すＬＳＢデコーダ３２１、お
よび図２１（ｂ）により詳細に示すモーフィング信号デ
コーダ３２５からなる。ＬＳＢデコーダ３２１は、比較
器３２２とラッチ３２３を備え、モーフィング信号デコ
ーダ３２５の方は、スワップセレクタ３２６と１組のＤ
形フリッププロップ３２７からなる。各セグメントデコ
ーダ３４は、比較器３４２とラッチ３４４からなる。

【０１４８】ＬＳＢデコーダ３２１の比較器３２２は、
２進入力ワードＤ１〜Ｄｍの３個の最下位ビットを当該
グループ固有の３ビットグループＩＤ“ｇｒｏｕｐ−ｉ
ｄ”と比較する。この比較の結果がラッチ３２３により
ラッチされ、“ｃｏｍｐ”信号として出力され、該セグ
メントデコーダ３４₀〜３４₁₅の各々の比較器３４２に
通される。セグメントデコーダ３４の比較器３４２は、
そこで最上位ビットについて同様の動作を実行し、最下
位ビットの比較の結果“ｃｏｍｐ”を使って、２進入力
ワードＤ１〜Ｄｍの４個の最上位ビットを当該グループ
固有の４ビットグループＩＤ“ｍｏｒｐｈ−ｉｄ”と比
較する。このセグメントデコーダ３４で実行された比較
の結果が、当該セグメントのための差動スイッチ４を制
御するサモメタコード化信号Ｔを表す。

【０１４９】図１２に則して上に述べた、セグメントが
グループに分割されなかった例では、ローカルデコーダ
１２４の各々の比較器１２６は、２進入力ワードＤ１〜
Ｄｍのｍ個のビット全部をｍｏｒｐｈ−ｉｄ信号のｍ個
のビット全部と比較した。この例では、ローカルデコー
ダにより実行される演算は、グループデコーダ３２のＬ
ＳＢデコーダ３２１により実行される最下位ビットに関
する演算と、セグメントデコーダ３４により実行される
最上位ビットに関する演算とに分割される。ＬＳＢデコ
ーダ３２１は、２進入力ワードＤ１〜Ｄｍの３個の最下
位ビットと、セグメントＩＤの３個の最下位ビット（ｇ
ｒｏｕｐ−ｉｄ）のみを使用する。最下位ビット加算器
３２２から最上位ビット加算器３４２にキャリービット
“ｃｏｍｐ”を通信することが要求される。

【０１５０】この２段階比較プロセスが本質的でないこ
とは推察されよう。セグメントごとに単一の７ビット比
較が実行される、すなわち、一グループ内の全てのセグ
メントに共通して、ｍｏｒｐｈ−ｉｄビットのうち４個
の最上位ビットを比較し、ｇｒｏｕｐ−ｉｄビットのう
ち３個の最下位ビットを比較するという形で実行される
ことがあってもよかろう。しかしながら、３個の最下位
ビットを比較するための回路は一グループ内の全てのセ
グメントの間で共有でき、セグメントデコーダの各々に
配設すべき４ビット比較器を１個しか必要としないの
で、２段階プロセスを使用するのは望ましいことであ
る。加えて、２段階プロセスであれば、ローカルデコー
ダにより実行される演算をパイプライン方式で処理でき
る、すなわち、ある変換サイクルからの演算がその隣接
のサイクルからの演算とオーバラップする形で処理でき
ることになる。これは、我々の同時係属中の欧州特許公
開ＥＰ−Ａ−１１００２０３号（我々の同時係属中の日
本国特願２０００−３４３２１６号に対応）に詳述され
ているとおりである。

【０１５１】では、各セグメントＩＤ（または、ｍｏｒ
ｐｈ−ｉｄ）の４個の最上位ビットを発生させるプロセ
スについて図２１（ｂ）、２３および２４に則して詳述
する。上に述べたとおり、モーフィング制御部２４から
発生させられ、モーフィング信号デコーダ３２５により
受信されたｌｏｃａｌ−ｅｎ信号は、１５通りの可能な
セグメント入れ替えのうち１つを、当該変換サイクルに
おいて無作為グループ選択信号ｇｒｏｕｐ−ｅｎにより
選択されたセグメントグループ３００の中のセグメント
で実行すべく選択する４ビット乱数である。図１２に則
して上に述べた、一グループ内にセグメントが８個だけ
の例では、７通りの可能な入れ替えのうち１つが３ビッ
ト乱数により無作為に選択され、７ビットマスタコード
のビットのうち１つのバイナリ状態を入れ替えることに
より達成された。これと等価の機能が、本例におけるモ
ーフィング信号デコーダ３２５により実行されるのであ
る。

【０１５２】この場合は、一グループ内に４ビットｍｏ
ｒｐｈ−ｉｄを必要とするセグメントが１６個ある。４
ビットマスタコードのビットＢ３、Ｂ２、Ｂ１およびＢ
０のうち１つのバイナリ状態を変えることにより入れ替
え動作が行われると、次の入れ替えが生じることになろ
う。

【０１５３】Ｂ０：（０２４６８ＡＣＥ）＜＝＞（１３
５７９ＢＤＦ）Ｂ１：（０１４５８９ＣＤ）＜＝＞（２３６７ＡＢＥ
Ｆ）Ｂ２：（０１２３８９ＡＢ）＜＝＞（４５６７ＣＤＥ
Ｆ）Ｂ３：（０１２３４５６７）＜＝＞（８９ＡＢＣＤＥ
Ｆ）ここで、各グループの要素は、１６進法で要素０、１、
２、・・・、９、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆと表記され
る。例えば、グループ０では、要素０がセグメント０、
要素１がセグメント８、要素Ｅがセグメント１１２、そ
して要素Ｆがセグメント１２０である。

【０１５４】上記入れ替えの都度、一グループ内の要素
により移動させられる合計距離は、Ｂ０、Ｂ１、Ｂ２お
よびＢ３の入れ替えに対してそれぞれ１６、３２、６４
および１２８である。一グループの各要素は実際には隣
接要素からセグメント８個分だけ分離しているので、上
記数字は、それぞれセグメント１２８（ｎ）個分、２５
６（２ｎ）個分、５１２（４ｎ）個分および１０２４
（８ｎ）個分の平均合計有効移動量（ＳＣＰ）を表す。
伝達関数に関して生じさせられる合計変化を制限するた
めに、上記変化は、上に述べたのと同様の仕方で下記小
区分に分割される。

【０１５５】Ｂ０：（０２４６８ＡＣＥ）＜＝＞（１
３５７９ＢＤＦ）Ｂ１ａ：（０４８Ｃ）＜＝＞（２６ＡＥ）Ｂ１ｂ：（１５９Ｄ）＜＝＞（３７ＢＦ）Ｂ２ａ：（０８）＜＝＞（４Ｃ）Ｂ２ｂ：（１９）＜＝＞（５Ｄ）Ｂ２ｃ：（２Ａ）＜＝＞（６Ｅ）Ｂ２ｄ：（３Ｂ）＜＝＞（７Ｆ）Ｂ３ａ：（０）＜＝＞（８）Ｂ３ｂ：（１）＜＝＞（９）Ｂ３ｃ：（２）＜＝＞（Ａ）Ｂ３ｄ：（３）＜＝＞（Ｂ）Ｂ３ｅ：（４）＜＝＞（Ｃ）Ｂ３ｆ：（５）＜＝＞（Ｄ）Ｂ３ｇ：（６）＜＝＞（Ｅ）Ｂ３ｈ：（７）＜＝＞（Ｆ）かかる変化の各々に対する合計移動量は、１６の要素の
合計である。各要素がセグメント８個分だけ分離してい
るので、変化ごとの合計有効移動量（ＳＣＰ）は１６×
セグメント８個分、すなわちセグメント１２８個分であ
る。よって、本例では、サイクル当たり平均ＳＣＰはｎ
に制限される。

【０１５６】変換サイクルごとに更新される上記マスタ
コードは、本例では、図２１（ｂ）の１組１５個のＤ形
フリッププロップ３２７の１５のＱ出力により表されて
いる。１５のＱ出力は、１５の／Ｑ出力と共に、セグメ
ントデコーダ３４に供給される３０ビットｍｏｒｐｈ−
ｉｄ−ｂｕｓ信号を形成する。各セグメントデコーダ
が、ｍｏｒｐｈ−ｉｄ−ｂｕｓ信号からの特異な１組４
個のビットを使って、図２３の表にまとめたとおりの独
自の４ビットｍｏｒｐｈ−ｉｄ信号を形成する。

【０１５７】４ビットｌｏｃａｌ−ｅｎ信号は、上記１
５通りの入れ替えのうち１つを、特定の変換サイクルに
おいて実行すべき選択する。入れ替えは、当該サイクル
において当該グループにとってｈｉｇｈのｇｒｏｕｐ−
ｅｎ信号が存在する場合にのみ実行される。ｌｏｃａｌ
−ｅｎ信号は１６通りの状態を有するので、そのうち２
つが、１５通りの可能なセグメント入れ替えのうち同じ
１つを選択する。モーフィング信号デコーダ３２５のス
ワップセレクタ３２６は、ビットの１つを入れ替えるべ
く選択するｈｉｇｈビットをもって、図２４の表に従っ
て１オブＮ１５ビット中間デコード信号を発生させる。
本例では、“Ｂ０”入れ替えは、ｌｏｃａｌ−ｅｎ値が
００００および０００１の両方の場合に実行される。ｇ
ｒｏｕｐ−ｅｎが０に設定されているとき、入れ替えは
行われない。

【０１５８】１組のＤ形フリッププロップ３２７の／Ｑ
出力は、それぞれＤ入力としてフリッププロップに送り
返される。これにより、出力は、フリッププロップがク
ロックされるたびにトグル式に切り換えられる。但し、
１５ビット中間デコード信号によりイネーブル状態に置
かれるフリッププロップは１つだけであるから、１５ビ
ットマスタコードのビットのうち、変換サイクルごとに
切り換えられるのは１つだけである。

【０１５９】各々８通りの入れ替えが可能なグループを
１６組（または、これと等価で、各々１６通りの入れ替
えが可能なグループを８組）使用した場合、所与の同一
の入れ替えを反復するためには（平均）１２８クロック
サイクル分のインターバルを要する。これは、各歪み成
分を約±（Ｆ_CLK／１２８）の帯域にわたるノイズ拡散
に変える効果があり、従って、各ノイズ帯域は６２４Ｍ
ｓ／ｓにおいて約１０ＭＨｚの幅（または、±５ＭＨ
ｚ）である。Ｆ_CLKおよび平均入れ替え反復インターバ
ルの適正値を選択することにより、各歪み成分に集中さ
せられたノイズ帯域は、所望信号帯域にまで広がらない
ように幅を制限することができる。

【０１６０】一実施例では、ノイズ拡散は実際にはこれ
の半分であり、従って、各ノイズ帯域は６２４Ｍｓ／ｓ
において約５ＭＨｚの幅（または、±２．５ＭＨｚ）で
ある。これが達成されているのは、ＤＡＣが２つのデコ
ーダ回路ブロック ―― 一方は奇数番目の変換サイクル
において入力信号をデコードするのに使用される“奇
数”ブロック、他方は偶数番目の変換サイクルにおいて
入力信号をデコードするのに使用される“偶数”ブロッ
ク ―― を備えているからである。これにより、“奇
数”ブロックと“偶数”ブロックは各々、ＤＡＣ更新速
度の半分の速度でクロックされる。これは、我々の同時
係属中の日本国特開２００１−１４４６１７号公報（英
国特許公開ＧＢ−Ａ−２３５６３０１号に対応）に詳述
されているとおりである。

【０１６１】グレイコード更新方式の使用との関連にお
いて上に述べたとおり、同一セットの伝達係数が１６サ
イクルごとに反復されれば、これは、離散側波帯を（Ｆ
_CLK／１６）の間隔で発生させる効果がある。それでも
なお、伝達係数のセットが変われば、ノイズはほぼ上記
帯域幅を越えて拡散する。ノイズ帯域幅の広がりが大き
すぎれば、セグメントの入れ替えられる速度は低下し、
モーフィングはもっとゆっくり起こるようになる。セグ
メント順序をサイクルごとに変える必要がなくなるか
ら、サイクルによっては（例えば、１つおきに）セグメ
ント順序変化のないサイクルとすることができる。

【０１６２】セグメント８個のグループ１６組の代わり
にセグメント１６個のグループ８組の使用を選択するこ
とは、レイアウトを考慮する以上やむを得ない部分があ
る。各グループが１行１６要素のレイアウトで、一端に
グループロジックが設けられる。ブロック全体が“奇
数”ロジックと“偶数”ロジックについて二重に編成さ
れるので、このレイアウトは、２組のグループの間の共
通ロジックを入れて、総計１６×１６アレイとなる。各
要素（ローカルデコーダ、約２００ゲート）がほぼ正方
形（相互接続を最小限に抑える上で最良の形）であるか
ら、トップレベルのレイアウトがほぼ正方形ということ
になる。

【０１６３】上述のモーフィング技術は、また、我々の
同時係属中の欧州特許公開ＥＰ−Ａ−１１００２０３号
（我々の同時係属中の日本国特願２０００−３４３２１
６号に対応）に詳述されたセグメント回転技術と組み合
わせて使用することもできる。その全体の内容をここ
で、言及することにより援用する。

【０１６４】図２５（ａ）〜（ｃ）に概略的に示すとお
り、回転技術では、セグメントを、変換サイクルごとに
一定個数分ｒ（回転量）だけ回転させる。例えば、図２
５（ａ）に示す順序のセグメントは、末尾から先頭に戻
って一巡する形で３個分の量ｒ回転させた。更に３個分
回転させると、セグメントは、図２５（ｃ）に示すとお
りの順序になる。これは、伝達関数の形を実際に変える
ことなく伝達関数の出発位置をシフトさせる効果があ
る。

【０１６５】セグメント回転の機能は、変換サイクルご
とに回転量ｒを、セグメントと関連するｇｒｏｕｐ−ｉ
ｄとｍｏｒｐｈ−ｉｄの組み合わせにより作り上げられ
たセグメントの完全なローカルＩＤに加算することによ
り、図１８〜２４に則して上に述べたモーフィング回路
に組み入れることができる。これは、グループデコーダ
３２のＬＳＢデコーダ３２５内の比較器３２２による比
較動作が実行される前に回転量ｒの３個の最下位ビット
をｇｒｏｕｐ−ｉｄ値に加算し、セグメントデコーダ３
４の比較器３４２による比較動作の前に回転量ｒの４個
の最上位ビットをもｒｐｈ−ｉｄ値に加算することによ
り達成できる。最下位ビット加算器からのキャリービッ
トが、最上位ビット加算器にも通信されることになろ
う。

【０１６６】モーフィングを回転と組み合わせて適用す
ると、そのモーフィングにより、回転後になお存在する
デバイス対デバイス偏差は除去され、回転の結果生じる
スペクトル内の離散音も除去される。これは、ノイズフ
ロアの平滑度を改善するのに依然使用できるが、以前は
回転量の無作為拡散を必要とした。それが、このモーフ
ィングを使用すれば、もはや必要でなくなるのである。

【０１６７】チャネルが互いに１００〜２００ｋＨｚず
つ間隔をかけたＧＳＭ通信システムを例に取ると、ノイ
ズを少なくともチャネル１つ分の幅だけ拡散させるのが
望ましい。拡散はまた、回転により発生されられた歪み
成分が拡散するとしてもその目標位置からさほど離れな
い、代表的には当該帯域から５ＭＨｚ以上離れない程度
に小幅であるのが望ましい。モーフィングの結果生じる
拡散の幅は代表的には±２．５ＭＨｚ程度であるから、
回転成分は当該帯域の中まで拡散しない。

【０１６８】次に、セグメント化アーキテクチャを有す
る回路、特にセグメント化ディジタル／アナログ変換器
（ＤＡＣ）に関する本発明の第３の形態について述べ
る。

【０１６９】上に述べたとおり、我々の同時係属中の欧
州特許公開ＥＰ−Ａ−１１００２０３号（我々の同時係
属中の日本国特願２０００−３４３２１６号に対応）
は、デバイス非直線性により生じさせられた歪み成分
を、所望信号帯域の外側に（帯域外れで）現れるように
周波数に移転させて行う“ノイズ整形”技術について述
べている。これは、セグメントの選択される順序を回転
させ、加えて、出力の中に離散音が現れないように小幅
の無作為拡散を回転量に加えることにより達成される。
本発明の第３の形態は、歪みの所望の位置替えを達成す
るための適当なパラメータ値の選択と確認を容易にする
回路に関するものであるが、より一般的には、下に述べ
るとおりの他の場面に適用することができる。

【０１７０】図２６は、本発明の第３の形態が適用でき
るＤＡＣの一部を示す。図２６のＤＡＣは、ディジタル
回路部分およびアナログ回路部分を含む。アナログ回路
部分は複数のセグメント（または、セル）を包含し、各
セグメントが定電流源２およびスイッチ４を有する。各
セグメントにおけるスイッチ４は、ディジタル回路部分
ＤＣから該スイッチに供給された個別に対応するサモメ
タコード化信号ＯＴにより制御される。ここで、参照符
号２００は、ＤＡＣを示している。

【０１７１】図２７は、図２６のセグメントの１つにお
ける定電流源２およびスイッチ４の構成をより詳細に示
す。定電流トランジスタ１０が、電位Ｖ_pcsに維持され
るゲートを有し、当該セグメントにおいて定電流Ｉを発
生させる働きをする。カスケードトランジスタが、電位
Ｖ_pcascに維持されるゲートを有し、回路使用中の電圧
変動から定電流トランジスタ１０を遮蔽する働きをす
る。これら２つのトランジスタが共に図２６の個別電流
源２を作り上げる。第１および第２のトランジスタ３０
および４０が、図２６のセグメントの個別の差動スイッ
チ回路４を作り上げる。これら第１および第２のトラン
ジスタ３０および４０を駆動するのに適した回路が、我
々の同時係属中の日本国特開２００１−１４４５９４号
公報（英国特許公開ＧＢ−Ａ−２３５６３０４号に対
応）に記述されている。その全体の内容をここで、言及
することにより援用する。トランジスタ３０および４０
のそれぞれのドレインは、図２６の差動スイッチ回路の
第１および第２の端子にそれぞれ対応する出力ノードＯ
ＵＴＡおよびＯＵＴＢに接続されている。

【０１７２】図２６のＤＡＣにおいて、ディジタル回路
部分は、２進式サモメタデコーダ６に加えて、セグメン
ト回転部２２および回転制御部２４を含む。セグメント
回転部２２は、１組のサモメタコード化入力信号Ｔ１〜
Ｔｎを受信するｎ個の入力を有する。該サモメタコード
化入力信号Ｔ１〜Ｔｎは、ＤＡＣに加えられた２進入力
ワードＤ１〜Ｄｍをベースとして２進式サモメタデコー
ダ６により生成される。

【０１７３】セグメント回転部２２はまた、ディジタル
回路ＤＣのサモメタコード化出力信号ＯＴ１〜ＯＴｎの
各々１つを発生させるｎ個の出力を有する。セグメント
回転部２２はまた、回転制御部２４の出力に接続され
た、そこから回転量ｒを受信するための制御入力を有す
る。回転制御部２４は、外部から加えられた制御信号Ｍ
ＥＡＮ（平均）およびＳＰＲＥＡＤ（拡散）をそれぞれ
受信するための第１および第２の入力を有する。

【０１７４】ＤＡＣは、所定の動作周波数（サンプリン
グ速度）Ｆ_DACにて一連の動作サイクル（変換サイク
ル）を実行する。Ｆ_DACは、例えば、毎秒１億サンプル
（１００Ｍｓａｍｐｌｅｓ／ｓ）である。

【０１７５】各サイクルにおいて、２進式サモメタデコ
ーダ６は、外部から加えられた入力ワードＤ１〜Ｄｍを
ｎ個のサモメタコード化信号ＩＴ１〜ＩＴｎに変換す
る。各サイクルにおいてまた、セグメント回転ブロック
２２は、当該サイクルにおいて使用すべき回転量ｒの値
を受信し、この受信したｒ値に従いサモメタコード化入
力信号ＩＴ１〜ＩＴｎからｎ個のサモメタコード化出力
信号ＯＴ１〜ＯＴｎを導出する。

【０１７６】セグメントの回転の効果は、図２８〜図３
０に則して説明することができる。各プロットは、ＤＣ
から、ＤＡＣサンプリング速度Ｆ_DACの１／２の周波数
までの周波数範囲全体にわたって、図２６のＤＡＣの出
力信号（Ｖ_A−Ｖ_B）の信号／ノイズ比（ＳＮＲ）を示し
ている。各プロットにおいて、垂直軸上に表されたＳＮ
ＲはｄＢ単位で測定され、水平軸上に表された周波数は
サンプリング速度Ｆ_DA _Cの比として測定されている。本
例では、セグメントの数ｎは６４と仮定する。

【０１７７】各例において、約０．３Ｆ_DAC〜０．５Ｆ
_DAC（ナイキスト周波数）の広幅ノイズピークの在るこ
とが分かるであろう。この広幅のノイズピークは、量子
化誤差（quantisation error）の影響を除去するために
高域フィルタ処理ディザ（high-pass-filtered dithe
r）を入力データＤ１〜Ｄｍに加えたことの結果であ
る。本説明のためには、この広幅ノイズピークを無視す
ることができる。

【０１７８】本例では、ＤＡＣが、その出力にて４個の
“トーン（tones）”Ｔ、すなわち４個の異なる周波数
成分からなる出力信号を合成するのに使用されるものと
する。これら４個のトーンは、０．０９Ｆ_DAC近辺の周
波数を中心としている。各トーンＴは、ＤＡＣのフルス
ケール出力振幅ＦＳにおける−１３ｄＢのピーク振幅を
有する。ところで、本例において出力信号を４個のトー
ンからなるものと仮定するのは、複数のトーンの方が出
力スペクトル内のノイズ成分を識別し易くなるからであ
る。

【０１７９】図２８は、一サイクルから次のサイクルま
でセグメント回転が実行されないとき、すなわち、各サ
イクルにおいてｒ＝０であるときの出力信号周波数スペ
クトルを示す。ＤＣから０．３Ｆ_DACまでの周波数範囲
における平均ノイズレベルが約−９０ｄＢであるのに、
４個のトーンＴの近傍の周波数のところに多数の有意な
相互変調積Ｍの存在することが分かる。これらの相互変
調積Ｍは、セグメント不整合の結果である。

【０１８０】図２９は、各サイクルにおいて回転量ｒ＝
１が使用されるときの出力信号周波数スペクトルを示
す。この場合、トーンＴの近傍の相互変調積Ｍは今や存
在しないことが分かる。但し、代わりに、上記出力信号
周波数スペクトルは周波数間隔Δｆ＝Ｆ_DAC／ｎ（本例
では＝０．０１５６Ｆ_DAC）にて１〜１９と表示された
周波数成分を含む。これらの周波数成分は、一サイクル
から次のサイクルへのセグメント回転の結果として上記
出力信号周波数スペクトル内に存在する。以下、これを
“回転成分（rotation component）”と呼ぶ。

【０１８１】第１回転成分（成分１）は周波数ｒΔｆを
有する。第２回転成分（成分２）は周波数２ｒΔｆを有
し、第３回転成分以上の高次の回転成分は、周波数が３
ｒΔｆ、４ｒΔｆ等々である。

【０１８２】平均すると、各回転成分は次数が高くなる
ほど大きさが減少する。但し、例えば、図２９から分か
るとおり、平均して期待される処とは逆に、成分１およ
び２は成分３より大きくない。これは単に、図２９の特
定プロットにとって統計的変動である。

【０１８３】図２９のプロットにおけるとおり回転量ｒ
＝１であるとき、最上位側成分（most significant com
ponent）１〜１０は全て、ＤＣ〜０．１６Ｆ_DACの周波
数の帯域内に包含される。これは、上記成分の全てが上
記ＤＡＣの出力信号周波数の所望範囲内であることを意
味する。例えば、オーバーサンプリング×４が使用され
るシステムでは、出力信号周波数の所望範囲はＤＣ〜
０．１２５Ｆ_DACである。

【０１８４】図３０は、各サイクルにおいて回転量ｒ＝
２１であるときの出力信号周波数スペクトルを示す。回
転成分１〜１９は、今や図２９に示したのと実に異なる
位置にきている。第１回転成分（成分１）は、周波数２
１Δｆの位置にある。周波数２ｒΔｆ（＝４２Δｆ）を
有するはずの成分２は、周波数２２Δｆの位置にマッピ
ングされている。このマッピングが生じるのは、４２Δ
ｆがナイキスト周波数（ｎ／２）Δｆ（＝３２Δｆ）を
＋１０Δｆだけ超えていて、それで該成分が（ｎ／２−
１０）Δｆ＝２２Δｆにマッピングされるからである。
同様に、成分３はΔｆにマッピングされている（これ
は、３ｒΔｆ（＝６３Δｆ）がナイキスト周波数を＋３
１Δｆだけ超えていて、それで該成分が（ｎ／２−３
１）Δｆ＝Δｆにマッピングされるからである）。成分
４は２０Δｆにマッピングされる（４ｒΔｆ＝８４Δｆ
がナイキスト周波数を＋５２Δｆだけ超えていて、それ
で−２０Δｆにマッピングされ、０より小さいこちらが
今度は＋２０Δｆにマッピングされるのである）。より
高次の成分も同様にマッピングされる。

【０１８５】図３０から分かるとおり、１０個の低次成
分１〜１０のうち、成分３、６および９のみが今やＤＣ
〜０．１２５Ｆ_DACの所望範囲内に包含される。上記所
望周波数範囲内には幾つかの高次成分（成分１２、１５
および１８）が追加的に存在するが、これらの高次成分
の有意性は限られている。ところで、図３０における成
分１８の相対的に大きいサイズ（他の成分と比較して）
もまた、統計的変動である。平均して、成分１８は、大
きさが図３０に示したより小さいであろう。

【０１８６】回転量ｒの非整数値は、回転量に小幅の無
作為拡散を施し、これを一サイクルから次のサイクルへ
と変えていくことにより達成することができ、これもま
た、ノイズフロアを平滑化する効果がある。デバイスの
ノイズ整形特性は、図２６の回転制御部２４に外部から
加えられた上述の制御信号ＭＥＡＮおよびＳＰＲＥＡＤ
を使って設定される。

【０１８７】回転制御パラメータＭＥＡＮおよびＳＰＲ
ＥＡＤを適宜選択することによって回転成分を適当な
“帯域外れ”位置に移動させることができるが、かかる
選択動作はＤＡＣの特定用途のために実行できることが
必要である。回転量ｒを系統的に選択するための若干の
グラフィック技術が我々の同時係属中の欧州特許公開Ｅ
Ｐ−Ａ−１１００２０３号（我々の同時係属中の日本国
特願２０００−３４３２１６号に対応）に記述されてい
るが、このような技術を使用する場合でも、このような
技術により到達した回転制御パラメータ値が回転成分を
予測周波数位置に移動させる点で有効であることを確認
できるのが望ましい。また、モーフィングを併用するこ
となく回転を利用すると、デバイス対デバイス偏差が生
じ、これが、グラフィック技術により提案された回転制
御パラメータの二者択一の選択肢の間のように、一方の
選択肢が他方より良いという意味にもなり得る。また、
例えば、モーフィング（本発明の第１の形態におけると
おりの）を回転と併用するときは、上記グラフィック技
術を使用することなく回転制御パラメータを選択できる
ようにするのが望ましい。

【０１８８】ＤＡＣにおいて実際の測定がテスト段階で
製造者により、または、販売後のＤＡＣのユーザにより
実行し得ると考えていいかも知れない。つまり、適当な
入力信号（すなわち所期の用途にとって代表的な）をＤ
ＡＣに加え、出力信号スペクトル内のノイズ成分を測定
するのである。回転制御パラメータＭＥＡＮおよびＳＰ
ＲＥＡＤを変えることにより、回転成分を周波数スペク
トル内の適当な帯域外れ位置に移動させることができよ
う。あるいは、グラフィック技術により到達した回転制
御パラメータ値をチェックし、回転成分が予測された帯
域外れ位置に移動したことを確認することができよう。
このような測定を使って図２８〜図３０に示すのと同様
のプロットを作成できれば有利であろうが、実際のとこ
ろ、図２８〜図３０のような明瞭且つ容易に解釈できる
プロットをこのような測定により作成することは不可能
である。事実、図２８〜図３０のプロットは、測定によ
り作成されたのでなく、ＤＡＣの一モデルをベースとす
るコンピュータシミュレーションにより作成されたもの
で、該モデルでは、相異なるセグメントにおいて図２６
の電流源２（図２７のトランジスタ１０および２０）が
標準偏差σ＝１．７％の不整合を有すると仮定した。こ
の標準偏差σの数字は、出力信号スペクトル内のノイズ
成分を強調してバックグラウンドノイズから区別できる
ようにするために人為的に大きくされたものである。

【０１８９】実際には、０．０６〜０．１７％の標準偏
差σが以前のＤＡＣにおいて達成されていた。標準偏差
σの値がこのように低いと、ノイズ成分をバックグラウ
ンドノイズから区別することが難しく、実際のところエ
ンドユーザによって時間の浪費であり、従って、ＤＡＣ
自体で実行された実際の測定に基づいて個々に望まれる
ノイズプロフィールを達成する上で適当なＭＥＡＮおよ
びＳＰＲＥＡＤの値を選択することは難しい。

【０１９０】図３１に示すとおり、本発明の第３の実施
形態は、各セグメントにおいて２つの別個の電流源を使
用する。すなわち、チップのテストとセットアップの間
に使用されるテスト電流源と、チップの実動作の間に使
用すべき主電流源である。主電流源は、図２７に則して
上に述べたとおりの２個のＰＭＯＳＦＥＴトランジス
タ１０および２０からなる。テスト電流源も、２個のＰ
ＭＯＳＦＥＴトランジスタ１５および２５からなる
が、下に述べるとおり、サイズがそれぞれ対応する主電
流源のトランジスタ１０および２０と異なる。

【０１９１】これら２つの電流源の一方だけが何時でも
動作可の状態にあるので、例えば、主電流源が選択され
ると、整合度の高い動作電流Ｉが発生させられ、トラン
ジスタ３０および４０により形成された差動スイッチに
供給されることになり、テスト電流源が選択されると、
整合度の低いテスト電流Ｉ_testが発生させられ、該差動
スイッチに供給されることになる。相異なるセグメント
に関する整合度の高い動作電流Ｉの標準偏差σ_hmは、相
異なるセグメントに関する整合度の低いテスト電流Ｉ
_testの標準偏差σ_pmより、例えば、１０倍良好である。
例えば、σ_hmは０．１７％以下（例えば、０．０６％）
であり、σ_pmは１．７％以上（例えば、２％）である。
主電流源を選択するかテスト電流源を選択するかは、ス
イッチＳＷ３およびＳＷ４に加えられる信号ＴＥＳＴ
と、スイッチＳＷ１およびＳＷ２に加えられる信号／Ｔ
ＥＳＴ（ＴＥＳＴの反転信号）により制御される。ＴＥ
ＳＴ信号は、外部からデバイスの入力端子を介してデバ
イスに加えられてよい。

【０１９２】ＴＥＳＴがｌｏｗのとき、スイッチＳＷ１
はＯＮ、スイッチＳＷ２はＯＦＦで、主カスケードトラ
ンジスタ２０のゲートをＡＮＡＬＯＧＶＤＤに接続さ
せ、それで該トランジスタをＯＦＦにする。スイッチＳ
Ｗ３はＯＦＦ、スイッチＳＷ４はＯＮで、テストカスケ
ードバイアス電圧Ｖ_pcasctestをテストカスケードトラ
ンジスタ２５のゲートに通過させ、それで該トランジス
タをＯＮにする。これで、整合度の低いテスト電流Ｉ
_testが差動ＤＡＣスイッチに供給されるよう選択され
る。

【０１９３】ＴＥＳＴがｈｉｇｈのとき、スイッチＳＷ
１はＯＦＦ、スイッチＳＷ２はＯＮで、主カスケードバ
イアス電圧Ｖ_pcascを主カスケードトランジスタ２０の
ゲートに通過させ、それで該トランジスタをＯＮにす
る。スイッチＳＷ３はＯＮ、スイッチＳＷ４はＯＦＦ
で、テストカスケードトランジスタ２５のゲートをＡＮ
ＡＬＯＧＶＤＤに接続させ、それで該トランジスタを
ＯＦＦにする。これで、整合度の高いテスト電流Ｉが差
動ＤＡＣスイッチに供給されるよう選択される。

【０１９４】一実施態様において、主電流源トランジス
タ１０の幅は、テスト電流源トランジスタ１５の幅の約
３０倍である。主電流源トランジスタ１０の長さも、テ
スト電流源トランジスタ１５の長さの約３０倍である。
例えば、主電流源トランジスタ１０の相対寸法は、幅２
４０、長さ１５であってよく、テスト電流源トランジス
タ１５の相対寸法は、幅８、長さ１／２であってよい。
トランジスタ１５の幅／長さ比をトランジスタ１０のそ
れに等しくすることにより、バイアス電位Ｖ_pc _sとＶ
_pcstestは同じであってよい。

【０１９５】この場合、ＩとＩ_testは両方とも約１６０
μＡである。トランジスタ１０の幅／長さ比とトランジ
スタ１５のそれは同じであるが、トランジスタ１０のゲ
ートはトランジスタ１５のそれの９００倍である。電流
の不整合度は１／√（ゲート面積）に比例するので、そ
れにより、トランジスタ１０の不整合度はトランジスタ
１５のそれの１／３０で、３０ｄＢ低いということにな
る。

【０１９６】よって、テスト電流源を選択することは、
バックグラウンドノイズを超えて相当のノイズ成分を強
調することになり、それゆえ、製造者がデバイスのテス
トに使用する上で、および／または、エンドユーザがエ
ンドユーザ自身が目論む特定用途に向けてデバイスをセ
ットアップするのに使用する上で該ノイズ成分を実際に
測定し、位置決めすることが容易となる。電流源を使っ
てノイズ成分を周波数スペクトル内に位置決めし終わっ
たら、テスト動作またはセットアップ動作を完了させる
ために、或いは、該ノイズ成分がデバイス（主電流源を
使用する）の通常動作と干渉しないことを確認するため
に、該ノイズ成分が再び通常動作に備えて下げられるよ
うに主電流源を元どおり切り換えることができる。テス
ト電流源を選択するとき、ノイズ成分の周波数位置は容
易に特定できるので、主電流源を元どおり切り換え、現
在よりはるかに小さいノイズ成分さえもチェックできる
ようにするとき、同じ周波数位置を慎重に吟味すること
ができる。

【０１９７】主電流源およびテスト電流源の物理的レイ
アウトは、動作電流Ｉの不整合がある程度テスト電流Ｉ
_testの不整合と相関するように選択するのが有利であ
る。そうすることにより、モーフィング動作を確実に最
適化することが、或いは、主電源と十分密接な相関関係
を有するテスト電源においてなされた測定に基づき、特
に“最良の”伝達関数を選択することさえも、可能にな
るかもしれない。主電源の不整合とテスト電源の不整合
の間に全く、或いは、ほとんど相関関係が存在しなくて
も、回転成分は、その相対的大きさが主電源とテスト電
源の間のように異なるかもしれないとはいえ、なお同じ
周波数にマッピングされよう。

【０１９８】以上、本発明の第３の形態について、セグ
メント化混合信号回路に関連して述べたが、かかるセグ
メント化混合信号回路は、セグメント回転技術を実行す
るように働くが、本発明の第３の形態に関連して上に述
べたとおりのセグメントモーフィング技術を実行するよ
うには働かない回路である。当業者であれば、本発明の
第３の形態の技術が、セグメントモーフィングのみを、
或いは、セグメント回転とセグメントモーフィングとの
組み合わせを実行するように働くセグメント化混合信号
回路に適用できることは、容易に理解されよう。整合度
の低い電流源を選択できることは、デバイスのテストま
たはチューニングまたは適正な動作パラメータの選択を
容易にするために歪みの影響を誇張するのが望ましいど
んなセグメント化混合信号回路においても有用であり得
る。

【０１９９】本発明の第３の形態がまた、他のタイプの
セグメント化回路、例えば、セグメントの各々が上に述
べたとおりの電流以外のアナログ量を限定する形のセグ
メント化回路にも適用できることは、理解されよう。ア
ナログ量は、例えば、電圧、キャパシタンスまたは抵抗
であってよく、各セグメントは、当該セグメントに関し
てアナログ量を明確な仕方で限定する第１の部分と、当
該セグメントに関してアナログ量をやや不明確な仕方で
限定する第２の部分を有するものであってよく、当該セ
グメントに関して選択された実際のアナログ量はかかる
2つの部分の間で選択可能であってよかろう。本発明の
第３の形態はまた、選択された混合信号回路以外のセグ
メント化回路、例えば、純然たるアナログ回路にも適用
できる。この場合、セグメントは、ディジタル信号より
むしろアナログ信号に従って制御されることになろう。

【０２００】また、本発明の全ての形態が微分出力信号
を生成しない混合信号回路にも適用できることは、理解
されよう。その電流をあるラインから別のラインに切り
換える代わりに、各セグメントは、単にその電流を入り
切りするだけ、或いは、その大きさを他の何らかに仕方
でディジタル入力信号に従って変えるだけであってよ
い。

【０２０１】（付記１）一連の動作サイクルを実行す
るように働く混合信号回路であって、協働してアナログ
出力信号を生成するｎ個の回路セグメント、前記各サイ
クルにおいて、ディジタル入力信号に応じて、生成され
たアナログ出力信号に影響すべく前記セグメントのそれ
ぞれに適用される１組のｎ個のセグメント制御信号を発
生させるように働く制御信号発生手段、および、前記ｎ
個のセグメント制御信号を少なくとも２通りの順序でそ
れぞれ異なる時期に前記ｎ個のセグメントに適用できる
ようにするモーフィング手段を備え、前記順序が、少な
くとも１つの順序が前記セグメントの中の起動順序位置
１つ分より大きい分だけ次の順序と異なるような順序で
あり、且つ、前記セグメント制御信号の適用順序の変化
により引き起こされたセグメント順序位置の変化が前記
セグメントの数ｎに相対する数および／または大きさに
おいて制限されるような順序であることを特徴とする混
合信号回路。

【０２０２】（付記２）付記１に記載の混合信号回路
において、順序の変化のたびに順序位置を変えられない
セグメントが少なくとも１個存在することを特徴とする
混合信号回路。

【０２０３】（付記３）付記１に記載の混合信号回路
において、順序の変化のたびに少なくともｎ／１６個の
セグメントは順序位置を変えられないことを特徴とする
混合信号回路。

【０２０４】（付記４）付記１に記載の混合信号回路
において、順序の変化のたびに最も多い場合でｎ／２個
のセグメントが順序位置を変えることを特徴とする混合
信号回路。

【０２０５】（付記５）付記１に記載の混合信号回路
において、順序の変化のたびに最も多い場合で１対のセ
グメントが順序位置を変えることを特徴とする混合信号
回路。

【０２０６】（付記６）付記１〜５のいずれか１項に
記載の混合信号回路において、或る順序から次の順序へ
の変化が各々、たとえ、それが関連の順序の変化により
引き起こされたものであっても関連したセグメントの順
序位置の変化をｎ個のセグメント全部にわたって総和す
ることにより計算されたセグメント変化パラメータを有
し、前記順序変化と関連するそれぞれのセグメント変化
パラメータの値が各々ｎ²／４より小さいことを特徴と
する混合信号回路。

【０２０７】（付記７）付記１〜５のいずれか１項に
記載の混合信号回路において、或る順序から次の順序へ
の変化が各々、たとえ、それが関連の順序の変化により
引き起こされたものであっても関連したセグメントの順
序位置の変化をｎ個のセグメント全部にわたって総和す
ることにより計算されたセグメント変化パラメータを有
し、前記順序変化と関連するそれぞれのセグメント変化
パラメータの値が各々１６ｎより小さいかまたは１６ｎ
に等しいことを特徴とする混合信号回路。

【０２０８】（付記８）付記１〜５のいずれか１項に
記載の混合信号回路において、或る順序から次の順序へ
の変化が各々、たとえ、それが関連の順序の変化により
引き起こされたものであっても関連したセグメントの順
序位置の変化をｎ個のセグメント全部にわたって総和す
ることにより計算されたセグメント変化パラメータを有
し、前記順序変化と関連するそれぞれのセグメント変化
パラメータの値が各々２ｎより小さいことを特徴とする
混合信号回路。

【０２０９】（付記９）付記１〜８のいずれか１項に
記載の混合信号回路において、或る順序から次の順序へ
の変化が各々、たとえ、それが関連の順序の変化により
引き起こされたものであっても関連したセグメントの順
序位置の変化をｎ個のセグメント全部にわたって総和す
ることにより計算されたセグメント変化パラメータを有
し、前記セグメント変化パラメータのサイクル当たり平
均値がｎ²／６４より小さいことを特徴とする混合信号
回路。

【０２１０】（付記１０）付記１〜８のいずれか１項
に記載の混合信号回路において、或る順序から次の順序
への変化が各々、たとえ、それが関連の順序の変化によ
り引き起こされたものであっても関連したセグメントの
順序位置の変化をｎ個のセグメント全部にわたって総和
することにより計算されたセグメント変化パラメータを
有し、前記セグメント変化パラメータのサイクル当たり
平均値が１６ｎより小さいことを特徴とする混合信号回
路。

【０２１１】（付記１１）付記１〜８のいずれか１項
に記載の混合信号回路において、或る順序から次の順序
への変化が各々、たとえ、それが関連の順序の変化によ
り引き起こされたものであっても関連したセグメントの
順序位置の変化をｎ個のセグメント全部にわたって総和
することにより計算されたセグメント変化パラメータを
有し、前記セグメント変化パラメータのサイクル当たり
平均値が２ｎより小さいことを特徴とする混合信号回
路。

【０２１２】（付記１２）付記１〜１１のいずれか１
項に記載の混合信号回路において、或る順序から次の順
序への変化が各々、たとえ、それが関連の順序の変化に
より引き起こされたものであっても関連したセグメント
の順序位置の変化をｎ個のセグメント全部にわたって総
和することにより計算されたセグメント変化パラメータ
を有し、セグメント変化パラメータのそれぞれの最小値
と最大値との差が前記セグメントの数ｎに関連して制限
されることを特徴とする混合信号回路。

【０２１３】（付記１３）付記１〜１２のいずれか１
項に記載の混合信号回路において、前記モーフィング手
段が、どの１サイクルにおいても前記セグメント制御信
号を前記セグメントに適用する順序が所定の使用可能な
複数の順序の中から選択されるように働くことを特徴と
する混合信号回路。

【０２１４】（付記１４）付記１３に記載の混合信号
回路において、前記所定の使用可能な順序の合計数が４
より大きいことを特徴とする混合信号回路。

【０２１５】（付記１５）付記１３に記載の混合信号
回路において、前記所定の使用可能な順序の合計数が前
記セグメントの数ｎより大きいまたはｎに等しいことを
特徴とする混合信号回路。

【０２１６】（付記１６）付記１３〜１５のいずれか
１項に記載の混合信号回路において、前記所定の使用可
能な順序の各々がランダムベースまたは擬似ランダムベ
ースで選択されることを特徴とする混合信号回路。

【０２１７】（付記１７）付記１３〜１５のいずれか
１項に記載の混合信号回路において、全体としてより制
限された順序位置変化を含む順序変化の方が、全体とし
てより大きい順序位置変化を含む順序変化より、起こる
頻度が高いことを特徴とする混合信号回路。

【０２１８】（付記１８）付記１３〜１６のいずれか
１項に記載の混合信号回路において、前記所定の使用可
能な順序は、全ての順序変化が全体としてほぼ同じ順序
位置変化を含むような順序であり、全ての順序変化が平
均してほぼ同じ頻度で実行されるような順序であること
を特徴とする混合信号回路。

【０２１９】（付記１９）付記１〜１８のいずれか１
項に記載の混合信号回路において、前記順序変化が、予
選択された１対以上のセグメントに属するセグメントの
それぞれの順序位置を入れ替えることを含むことを特徴
とする混合信号回路。

【０２２０】（付記２０）付記１〜１９のいずれか１
項に記載の混合信号回路において、所与の順序変化が反
復される平均時間間隔が少なくとも０．１μｓであるこ
とを特徴とする混合信号回路。

【０２２１】（付記２１）付記１〜２０のいずれか１
項に記載の混合信号回路において、前記モーフィング手
段が、ｎ個のセグメントをｍ組のセグメントグループに
再分するように働き、ここで、ｍ≧２、且つ、同じグル
ープに属するセグメントの順序位置を変えるように働く
ことを特徴とする混合信号回路。

【０２２２】（付記２２）付記２１に記載の混合信号
回路において、順序位置変化が、前記モーフィング手段
により、何時でも一度に前記ｍ組のグループのうちｍ−
１組以下のグループにおいて許されることを特徴とする
混合信号回路。

【０２２３】（付記２３）付記２１に記載の混合信号
回路において、順序位置変化が、前記モーフィング手段
により、何時でも一度に１組のグループにおいてしか許
されないことを特徴とする混合信号回路。

【０２２４】（付記２４）付記２１〜２３のいずれか
１項に記載の混合信号回路において、ｎ＝１２８、およ
び、ｍ＝８または１６であることを特徴とする混合信号
回路。

【０２２５】（付記２５）付記２１〜２４のいずれか
１項に記載の混合信号回路において、同じグループに属
するセグメントの順序位置が、ｎ個の可能な順序位置の
範囲全体にわたって分散していることを特徴とする混合
信号回路。

【０２２６】（付記２６）付記１〜２５のいずれか１
項に記載の混合信号回路において、各セグメントに対応
し、前記ディジタル入力信号およびＩＤ信号を受信でき
るように接続され、その対応するセグメントに加えられ
たセグメント制御信号の論理状態を、前記ディジタル入
力信号と前記ＩＤ信号との比較の結果に応じて設定する
ように働くデコーダ回路、および、相異なるセグメント
のデコーダ回路により受信されたそれぞれのＩＤ信号
を、前記順序変化を引き起こすべく変化させるように働
く前記モーフィング手段を有することを特徴とする混合
信号回路。

【０２２７】（付記２７）付記２１〜２５のいずれか
１項に添付されたものとして読まれるときの付記２６に
記載の混合信号回路において、同じセグメントグループ
に属するセグメントに対応するデコーダ回路の部分々々
が共有されていることを特徴とする混合信号回路。

【０２２８】（付記２８）付記１〜２７のいずれか１
項に記載の混合信号回路において、更に、前記各サイク
ルにおいて先行サイクルと比較してセグメントｒ個分だ
け前記順序位置を回転させるように働くセグメント回転
手段を備え、ここで、ｒが当該サイクルに関して設定さ
れた回転量であることを特徴とする混合信号回路。

【０２２９】（付記２９）一連の動作サイクルを実行
するように働き、協働してアナログ出力信号を生成する
ｎ個の回路セグメントからなる混合信号回路において使
用されるノイズ整形方法であって、前記各サイクルにお
いて、ディジタル入力信号に応じて、生成されたアナロ
グ出力信号に影響すべく前記セグメントのそれぞれに適
用されるｎ個１組のセグメント制御信号を発生させる段
階、およびｎ個のセグメント制御信号を少なくとも２通
りの順序でそれぞれ異なる時期にｎ個のセグメントに適
用できるようにする段階を備え、前記順序が、少なくと
も１つの順序がセグメントの中の起動順序位置１つ分よ
り大きい分だけ次の順序と異なるような順序であり、且
つ、セグメント制御信号の適用順序の変化により引き起
こされるセグメント順序位置の変化が前記セグメントの
数ｎに相対する数および／または大きさにおいて制限さ
れるような順序であることを特徴とするノイズ整形方
法。

【０２３０】（付記３０）セグメント化回路であっ
て、各々がセグメント自体にとっての第１アナログ量を
限定する第１アナログ量限定手段を有し、且つ、セグメ
ント自体にとっての第２アナログ量を限定する第２アナ
ログ量限定手段も有し、当該セグメントにとっての前記
第２アナログ量が前記第１アナログ量より明らかに少な
い複数の回路セグメント、前記第１アナログ量または前
記第２アナログ量を選択するアナログ量選択手段、およ
び、前記回路セグメントの複合体のそれぞれの選択され
たアナログ量に基づいて複合アナログ量を生成するよう
に働く複合手段を備えることを特徴とするセグメント化
回路。

【０２３１】（付記３１）付記３０に記載のセグメン
ト化回路において、各個回路セグメントにとって前記第
１アナログ量が前記第２アナログ量とほぼ同じであるこ
とを特徴とするセグメント化回路。

【０２３２】（付記３２）付記３０または３１に記載
のセグメント化回路において、前記第１アナログ量が全
ての回路セグメントにとってほぼ同じであり、前記第２
アナログ量が全ての回路セグメントにとってほぼ同じで
あることを特徴とするセグメント化回路。

【０２３３】（付記３３）付記３２に記載のセグメン
ト化回路において、前記第１アナログ量の標準偏差が前
記第２アナログ量の標準偏差より小さいことを特徴とす
るセグメント化回路。

【０２３４】（付記３４）付記３０〜３３のいずれか
１項に記載のセグメント化回路において、前記第１アナ
ログ量および第２アナログ量が各々電流であることを特
徴とするセグメント化回路。

【０２３５】（付記３５）付記３４に記載のセグメン
ト化回路において、前記第１アナログ量および第２アナ
ログ量を限定する手段がそれぞれ前記電流をソース化ま
たはシンク化するための定電流電界効果トランジスタを
含み、前記第１アナログ量限定手段における前記定電流
トランジスタが、前記第２アナログ量限定手段における
前記定電流トランジスタより大きいゲート面積を有する
ことを特徴とするセグメント化回路。

【０２３６】（付記３６）付記３５に記載のセグメン
ト化回路において、前記第１アナログ量限定手段におけ
る前記定電流トランジスタが、前記第２アナログ量限定
手段における前記定電流トランジスタとほぼ同等の幅／
長さ比を有することを特徴とするセグメント化回路。

【０２３７】（付記３７）付記３０〜３６のいずれか
１項に記載のセグメント化回路において、前記アナログ
量選択手段が、前記第１アナログ量または前記第２アナ
ログ量を、回路に外部から加えられた制御信号に応じて
選択することを特徴とするセグメント化回路。

【０２３８】（付記３８）付記３０〜３７のいずれか
１項に記載の、一連の動作サイクルを実行するように働
くセグメント化回路において、更に、前記各サイクルに
おいて、ディジタル入力信号に応じて、前記複合アナロ
グ量に影響すべく前記セグメントのそれぞれに適用され
る１組のセグメント制御信号を発生させるように働く制
御信号発生手段、および、前記セグメント制御信号を少
なくとも２通りの順序でそれぞれ異なる時期に前記セグ
メントに適用させ、それにより相異なるセグメントの前
記第１アナログ量相互間の不整合により生じた歪みを、
予選択された所望周波数のノイズ成分に変換させるノイ
ズ整形手段を備えることを特徴とするセグメント化回
路。

【０２３９】（付記３９）付記３８に記載のセグメン
ト化回路において、前記ノイズ整形手段が、前記各サイ
クルにおいて先行サイクルと比較してセグメントｒ個分
だけそれぞれの順序位置を回転させるように働くセグメ
ント回転手段を備え、ここで、ｒが当該サイクルに関し
て設定された回転量であることを特徴とするセグメント
化回路。

【０２４０】（付記４０）付記３８または３９に記載
のセグメント化回路において、前記ノイズ整形手段が、
前記相異なる順序を、少なくとも１つの順序がセグメン
トの中の起動順序位置１つ分より大きい分だけ次の順序
と異なるように、且つ、平均してサイクルごとに、セグ
メント制御信号の適用順序の変化により引き起こされる
セグメント順序位置の変化がセグメントの合計数に相対
する数および／または大きさにおいて制限されるように
設定することを特徴とするセグメント化回路。

【０２４１】（付記４１）付記３８〜４０のいずれか
１項に記載のセグメント化回路を試験する方法であっ
て、前記アナログ量選択手段に前記第２アナログ量を選
択させる段階、前記相異なる順序に影響すべく前記ノイ
ズ整形手段により使用される前記ノイズ整形手段の動作
パラメータを設定する段階、および、前記複合アナログ
量から導出された信号において測定を行い、前記ノイズ
成分の当該信号の周波数スペクトルにおける位置を特定
する段階を備えることを特徴とするセグメント化回路試
験方法。

【０２４２】

【発明の効果】以上、詳述したように、本発明によれ
ば、ディジタル／アナログ変換器などのセグメント化混
合信号回路におけるノイズ整形を改善することができ
る。

【図面の簡単な説明】

【図１】上で論じたもので、前に考慮された電流制御式
ＤＡＣの各要素を示す図である。

【図２】上で論じたもので、図１のＤＡＣにおいて２進
入力ワードから如何にしてサモメタコード化制御信号が
導出されるかに関する説明に使用される表を示す図であ
る。

【図３】上で論じたもので、ＤＡＣにおいて使用すべく
前に考慮されたセル配列回路の各要素を示す図である。

【図４】上で論じたもので、図３のセル配列回路におけ
る傾斜誤差および対称的誤差の発生に関する説明に使用
される概略図である。

【図５】上で論じたもので、図１および図３のセル配列
回路における確率的誤差の発生に関する説明に使用され
るグラフ示す図である。

【図６】上で論じたもので、デバイス伝達関数の２つの
例を示す図である。

【図７】上で論じたもので、デバイスからデバイスへの
伝達関数の変化に関する説明に使用されるグラフを示す
図である。

【図８】本発明を具現するＤＡＣの動作に関する説明に
使用されるブロック図である。

【図９】本発明の一実施例におけるセグメントの入れ替
えを示す概略図である。

【図１０】図９のセグメント配列の対応する伝達関数を
示す概略図である。

【図１１】図８および９に則して描かれたセグメントの
順序および確率的誤差の順序をまとめた表を示す図であ
る。

【図１２】本発明の一実施例における伝達関数モーフィ
ング部の一例を示すブロック図である。

【図１３】８個の固有のローカルセグメントＩＤと関連
するビットの表を示す図である。

【図１４】図１３のＩＤに従ってセグメントのローカル
モーフィングＩＤ入力をモーフィングＩＤ信号バスに接
続するときの接続配列の表を示す図である。

【図１５】８個の固有のローカルセグメントＩＤを７つ
の可能な変化形態に再分したときの関連ビットの表を示
す図である。

【図１６】図１５のＩＤに従ってセグメントのローカル
モーフィングＩＤ入力をモーフィングＩＤ信号バスに接
続するときの接続配列の表を示す図である。

【図１７】セグメントを別個のセグメントグループに分
割する仕方を示すブロック図である。

【図１８】本発明の他の実施例における伝達関数モーフ
ィング部の一例を示すブロック図である。

【図１９】図１８に示す一セグメントグループの構成を
示すブロック図である。

【図２０】図１９に示したグループデコーダの構成を示
すブロック図である。

【図２１】図１９に示すグループデコーダの構成の詳細
を示すブロック図である。

【図２２】図１９に示すセグメントデコーダの構成を示
すブロック図である。

【図２３】セグメントのローカルモーフィングＩＤ入力
をモーフィングＩＤ信号バスに接続するときの接続配列
の表を示す図である。

【図２４】如何にして中間デコードビットがモーフィン
グ信号から導出されるかの表を示す図である。

【図２５】セグメントの回転を示す概略図である。

【図２６】先に考慮されたＤＡＣの各要素を示すブロッ
ク図である。

【図２７】図２６のＤＡＣにおけるセグメント各要素の
構成をより詳細に示す図である。

【図２８】セグメントに回転を与えることの影響の図解
に使用されるＤＡＣの出力周波数スペクトルのシミュレ
ーションプロットを示す図である。

【図２９】セグメントに回転を与えることの影響の図解
に使用されるＤＡＣの出力周波数スペクトルのシミュレ
ーションプロットを示す図である。

【図３０】セグメントに回転を与えることの影響の図解
に使用されるＤＡＣの出力周波数スペクトルのシミュレ
ーションプロットを示す図である。

【図３１】本発明の第３の形態を具現するＤＡＣにおけ
る図２６のセグメント各要素の構成をより詳細に示す図
である。

【符号の説明】

１，２００…ディジタル／アナログ変換器（ＤＡＣ）２…定電流源２₁〜２_n…電流源（回路セグメント）４₁〜４_n…差動スイッチ回路（回路セグメント）６…２進式サモメタデコーダ１２…ロウデコーダ１４…コラムデコーダ１６…ローカルデコーダ２２…セグメント回転部２４…回転制御部３２…グループデコーダ３４，３４₀〜３４₁₅…セグメントデコーダ１２２…伝達関数モーフィング部１２４₀〜１２４₇…ローカルデコーダ３００，３０₀〜３０₇…セグメントグループ３２１…ＬＳＢデコーダ３２５…モーフィング信号デコーダ３２２，３４２…比較器３２２３２３，３４４…ラッチ３２６…スワップセレクタ３２７…Ｄ形フリッププロップ４００…グループイネーブルデコーダ

───────────────────────────────────────────────────── フロントページの続き (72)発明者サンジァイアシュウィン−クマルウメドブハイパテルイギリス国，バークシャーアールジー１８エイチエー，リーディング，スワンシーロード 68 Ｆターム(参考） 5J022 AB06 BA02 BA03 BA08 CC02 CD03 CF04 CF07

Claims

【特許請求の範囲】

【請求項１】一連の動作サイクルを実行するように働
く混合信号回路であって、協働してアナログ出力信号を生成するｎ個の回路セグメ
ント、前記各サイクルにおいて、ディジタル入力信号に応じ
て、生成されたアナログ出力信号に影響すべく前記セグ
メントのそれぞれに適用される１組のｎ個のセグメント
制御信号を発生させるように働く制御信号発生手段、お
よび、前記ｎ個のセグメント制御信号を少なくとも２通りの順
序でそれぞれ異なる時期に前記ｎ個のセグメントに適用
できるようにするモーフィング手段を備え、前記順序
が、少なくとも１つの順序が前記セグメントの中の起動
順序位置１つ分より大きい分だけ次の順序と異なるよう
な順序であり、且つ、前記セグメント制御信号の適用順
序の変化により引き起こされたセグメント順序位置の変
化が前記セグメントの数ｎに相対する数および／または
大きさにおいて制限されるような順序であることを特徴
とする混合信号回路。
【請求項２】請求項１に記載の混合信号回路におい
て、或る順序から次の順序への変化が各々、たとえ、そ
れが関連の順序の変化により引き起こされたものであっ
ても関連したセグメントの順序位置の変化をｎ個のセグ
メント全部にわたって総和することにより計算されたセ
グメント変化パラメータを有し、セグメント変化パラメ
ータのそれぞれの最小値と最大値との差が前記セグメン
トの数ｎに関連して制限されることを特徴とする混合信
号回路。
【請求項３】請求項１または２に記載の混合信号回路
において、前記モーフィング手段が、どの１サイクルに
おいても前記セグメント制御信号を前記セグメントに適
用する順序が所定の使用可能な複数の順序の中から選択
されるように働くことを特徴とする混合信号回路。
【請求項４】請求項１〜３のいずれか１項に記載の混
合信号回路において、前記モーフィング手段が、ｎ個の
セグメントをｍ組のセグメントグループに再分するよう
に働き、ここで、ｍ≧２、且つ、同じグループに属する
セグメントの順序位置を変えるように働くことを特徴と
する混合信号回路。
【請求項５】請求項１〜４のいずれか１項に記載の混
合信号回路において、各セグメントに対応し、前記ディ
ジタル入力信号およびＩＤ信号を受信できるように接続
され、その対応するセグメントに加えられたセグメント
制御信号の論理状態を、前記ディジタル入力信号と前記
ＩＤ信号との比較の結果に応じて設定するように働くデ
コーダ回路、および、相異なるセグメントのデコーダ回路により受信されたそ
れぞれのＩＤ信号を、前記順序変化を引き起こすべく変
化させるように働く前記モーフィング手段を有すること
を特徴とする混合信号回路。
【請求項６】請求項１〜５のいずれか１項に記載の混
合信号回路において、更に、前記各サイクルにおいて先
行サイクルと比較してセグメントｒ個分だけ前記順序位
置を回転させるように働くセグメント回転手段を備え、
ここで、ｒが当該サイクルに関して設定された回転量で
あることを特徴とする混合信号回路。
【請求項７】一連の動作サイクルを実行するように働
き、協働してアナログ出力信号を生成するｎ個の回路セ
グメントからなる混合信号回路において使用されるノイ
ズ整形方法であって、前記各サイクルにおいて、ディジタル入力信号に応じ
て、生成されたアナログ出力信号に影響すべく前記セグ
メントのそれぞれに適用されるｎ個１組のセグメント制
御信号を発生させる段階、およびｎ個のセグメント制御
信号を少なくとも２通りの順序でそれぞれ異なる時期に
ｎ個のセグメントに適用できるようにする段階を備え、
前記順序が、少なくとも１つの順序がセグメントの中の
起動順序位置１つ分より大きい分だけ次の順序と異なる
ような順序であり、且つ、セグメント制御信号の適用順
序の変化により引き起こされるセグメント順序位置の変
化が前記セグメントの数ｎに相対する数および／または
大きさにおいて制限されるような順序であることを特徴
とするノイズ整形方法。
【請求項８】セグメント化回路であって、各々がセグメント自体にとっての第１アナログ量を限定
する第１アナログ量限定手段を有し、且つ、セグメント
自体にとっての第２アナログ量を限定する第２アナログ
量限定手段も有し、当該セグメントにとっての前記第２
アナログ量が前記第１アナログ量より明らかに少ない複
数の回路セグメント、前記第１アナログ量または前記第２アナログ量を選択す
るアナログ量選択手段、および、前記回路セグメントの複合体のそれぞれの選択されたア
ナログ量に基づいて複合アナログ量を生成するように働
く複合手段を備えることを特徴とするセグメント化回
路。
【請求項９】請求項８に記載の、一連の動作サイクル
を実行するように働くセグメント化回路において、更
に、前記各サイクルにおいて、ディジタル入力信号に応じ
て、前記複合アナログ量に影響すべく前記セグメントの
それぞれに適用される１組のセグメント制御信号を発生
させるように働く制御信号発生手段、および、前記セグメント制御信号を少なくとも２通りの順序でそ
れぞれ異なる時期に前記セグメントに適用させ、それに
より相異なるセグメントの前記第１アナログ量相互間の
不整合により生じた歪みを、予選択された所望周波数の
ノイズ成分に変換させるノイズ整形手段を備えることを
特徴とするセグメント化回路。
【請求項１０】請求項９に記載のセグメント化回路を
試験する方法であって、前記アナログ量選択手段に前記第２アナログ量を選択さ
せる段階、前記相異なる順序に影響すべく前記ノイズ整形手段によ
り使用される前記ノイズ整形手段の動作パラメータを設
定する段階、および、前記複合アナログ量から導出された信号において測定を
行い、前記ノイズ成分の当該信号の周波数スペクトルに
おける位置を特定する段階を備えることを特徴とするセ
グメント化回路試験方法。