JP5568752B2 - 選択装置 - Google Patents

選択装置 Download PDF

Info

Publication number
JP5568752B2
JP5568752B2 JP2011510759A JP2011510759A JP5568752B2 JP 5568752 B2 JP5568752 B2 JP 5568752B2 JP 2011510759 A JP2011510759 A JP 2011510759A JP 2011510759 A JP2011510759 A JP 2011510759A JP 5568752 B2 JP5568752 B2 JP 5568752B2
Authority
JP
Japan
Prior art keywords
selection
output
selection signal
unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011510759A
Other languages
English (en)
Other versions
JPWO2011070810A1 (ja
Inventor
彰 安田
淳一 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trigence Semiconductor Inc
Original Assignee
Trigence Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trigence Semiconductor Inc filed Critical Trigence Semiconductor Inc
Priority to JP2011510759A priority Critical patent/JP5568752B2/ja
Publication of JPWO2011070810A1 publication Critical patent/JPWO2011070810A1/ja
Application granted granted Critical
Publication of JP5568752B2 publication Critical patent/JP5568752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2420/00—Details of connection covered by H04R, not provided for in its groups
    • H04R2420/03—Connection circuits to selectively connect loudspeakers or headphones to amplifiers

Description

本発明は、デジタル/アナログ（Ｄ／Ａ）変換器での複数の電流源や電圧源の出力を選択する選択装置に係る。本発明は、特に、複数のデジタル信号により駆動される複数のコイル（ユニット）を用いてデジタル信号をアナログ音声に変換するデジタルスピーカシステムに用いられる選択装置に関する。
一般にＤ／Ａ変換器を構成する場合、Ｄ／Ａ変換器からのデジタル出力信号に対応する電流出力を得るためにｎ個の単位セル（Ｕ）が選択される。これにより、出力（Ｙ）はＹ＝Ｕ×ｎとなりデジタルアナログ変換が行なわれる。単位セルを電流源（ＩＵ）とした場合は、出力電流Ｙ＝ＩＵ×ｎであり、単位セルを電圧源（ＶＵ）とした場合は、出力電圧Ｙ＝ＶＵ×ｎとなる。
しかしながら、一般には単位セルを構成している電流源や電圧源は製造のばらつきなどによる影響等を原因として、出力の値（電流値や電圧値など）に誤差を持っている。単位セルの持つ各々の誤差をεiとすれば出力Ｙは次の式として表現できる。

つまり出力Ｙを表現する式には誤差項が含まれる。この誤差の為にＤ／Ａ変換器の性能の目安である微分直線誤差（ＤＮＬ）はＤＮＬ＝εiになる。したがって、単位セルの製造
バラつきなどの程度がＤ／Ａ変換の変換精度を決定してしまう問題があった。
このような問題を克服する為に、単位セルを入力に依らずに選択するダイナミックエレメントマッチング法（以下「誤差拡散技術」と呼ぶ）が提案されている。例えば、"Delta-Sigma Data Converters" IEEE Press 1997 ISBN 0-7803-1045-4の8.8.3節に誤差拡散回路
の動作原理が述べられている。
単位セルに誤差があると、値として０の出力（０値の出力）を行なう際に加算器で誤差が相殺されずに残る。この誤差が上述したようにＤＮＬを悪化させる。そこで、誤差拡散技術ではＤ／Ａ変換器と単位セルの間に挿入した選択装置が用いられる。選択装置により、選択装置への入力が同じであっても、単位セルの選択方法を変えることで誤差を平滑化する。ここに「選択」とは単位セルに対して、所定の値での出力を命令する信号を出力することである。また、単位セルに対して０値の出力を行なうよう命令する信号を出力することを、「その単位セルを選択しない」という場合がある。また、選択信号により０以外の値の出力が命令される単位セルを「選択された単位セル」という場合がある。
選択装置が単位セルを選択するアルゴリズムとしてランダムに選択を変える方法や選択されてないセルを順番に選択する方法等が提案されている。オーバーサンプリング技術を用いて、Ｄ／Ａ変換で必要な周波数（バンド幅）よりも早く誤差を平滑化できれば、誤差をＤ／Ａ変換器の出力に必要な周波数領域よりも高い周波数領域に移動することが出来る。
特開平９−１８６６０１号公報には複数の単位セルを駆動する信号を選択装置に入力して、単位セルの使用の有無を一回以上積分する回路からの出力により制御することで、単位
セルの使用頻度を積分しその積分結果を一定に保つように選択装置を制御する方法が提案されている。
例えば３値の選択信号（−１,０,１）を使って単位セルを選択する回路に従来の選択装置を用いた誤差拡散技術の動作を以下に説明する。なお、選択信号は、選択信号が出力される単位セルに、その出力を命令する信号である。また「選択信号（−１，０，１）」などと記した場合、単位セルには選択信号により、負の値である−１の値に対応する出力、０値の出力、正の値である１の値に対応する出力のいずれかが命令される。また、この場合、−１，０，１のいずれかの値に対応する出力が命令されるので、３値の選択信号という場合がある。なお、単位セルに０値の出力が命令される場合には、単位セルが動作せず信号などの出力がされない場合も含まれる。
図１を使い３値の選択信号（−１,０,１）を使った誤差拡散法の動作を簡単に説明する。誤差拡散を行うＤ／Ａ変換器は、デジタル信号Ｘ(301)とＤ／Ａ変換器(302)とＤ／Ａ変換器(302)からの複数のデジタル選択信号Ｄｎ(303)と選択装置(304)と選択装置(304)からの選択信号Ｓｎ(305)と複数の単位セル(306)と単位セルからの複数の出力Ｙｍ（307）とＹｍを加算する加算器(308)から構成される。デジタル選択信号Ｄｎは、単位セル(306)の出力の値を加算器(308)により合計した結果を表わす。
表１に、Ｄ／Ａ変換器(302)からのデジタル選択信号Ｄｎ(303)の真理値表（表１の左側）と単位セルの出力信号Ｙｍ(307)の真理値表（表１の右側）を示す。Ｄ／Ａ変換器の出力は２値の温度計コードであり、単位セルでは２値の温度計コードの２ビット分を使って３値の選択信号に対応する以下のような重み付けをしている。

ここでi＝(１〜ｎ/２),j＝(ｎ/２＋１〜ｎ)である。
図１、表１に示したように４個（ｍ＝４）の単位セルがある場合、出力Ｙは−４,−３,−２,−１,０,１,２,３,４の（２ｍ＋１＝９）値をとることが可能になる。例えば０を出力する場合は８つの単位セルの内の４つを０で選択すれば０を出力することが可能になる。
このような図１、表１に示したように３値などの多値の選択信号を用いたＤ／Ａ変換器は、単位セルの数を、出力Ｙの取りうる値の数よりも少なくすることが可能である。従ってＤ／Ａ変換器を構成する為に必要な単位ユニット数が減り、必要な回路規模や部品点数や実装に必要となる面積等を減少させることが出来るので消費電力の削減が可能となる。
特開平９−１８６６０１号公報 WO2007/135928A1
"Delta-Sigma Data Converters" IEEE Press 1997 ISBN 0-7803-1045-4
しかしながら、３値などの多値の選択信号（−１,０,１）を使った従来の選択装置には以下のような問題がある。
例えば、加算器による単位セルの出力の合計が０となるべきとき、３値の選択信号（−１,０,１）が用いられる場合には、８つの単位セルには、０値の出力が命令される。言い換えると、８つの単位セルを一つも選択しないことで、合計として０を出力する。オーバーサンプリングＤ／Ａ変換器では０近傍の値を出力する場合は、８つの単位セルの内の１つを選択する状態と８つの単位セルの内をどれも選択しない状態との時間平均により、０近傍の値を出力する。つまり、選択信号のうち、−１、１が出力される頻度が小さくなる。言い換えると、３値の選択信号（−１,０,１）の場合、Ｙ＝０近傍の値の出力を行なうには、０でない選択信号の出力の頻度が小さくなる。これにより、単位セルを選択する個数が少なくなる。
図２には、３値の選択信号（−１,０,１）が用いられる場合に、時間方向で単位セルＹｍが選択される様子を、選択装置が用いられない場合（ａ）と用いられる場合（ｂ）とを比較して示している。
図２の例ではＤ／Ａ変換器は０近傍の信号つまり４個の中から０個もしくは１個を交代で選ぶように選択信号を出力している。図に示したように選択装置からの選択信号も同じように４個の中から０個もしくは１個を交代で選ぶような選択信号を出力している。両方の場合において、同じ個数の単位セルが選択される、選択装置が用いられない場合には、Ｄ／Ａ変換器からの選択信号が常に同じ単位セルを選択するのに対して、選択装置が用いられる場合には、選択装置からの選択信号は選択する単位セルが時間と共に変わっている。図２において、選択装置が用いられる場合、選択されてないセルを順番に選択するアルゴリズムを用いている。このため、最初は入力と同じ（0001）が選択され、次の時間では（0000）が選ばれ、その次の時間でも（0000）が選ばれるので、全ての単位セルが均等に出力することになるには時間がかかる。
上述したように、誤差拡散技術では毎度単位セルの選択の方法を変えることで全ての単位セルを均等に利用することで誤差を平滑化している。従って単位セルを均等に使うのに必要な時間が長くなると、誤差拡散の効果が弱まり単位セルの誤差の影響が排除出来なくなる。
以上説明したように、３値の選択信号（−１,０,１）を使って単位セルを選択する選択装置に誤差拡散技術を用いた場合は、単位セルの数を、出力の取りうる値の数よりも少なく
することが可能でるので、Ｄ／Ａ変換器を構成する為に必要な単位ユニット数が減り、必要な回路規模や部品点数、半導体で実現する場合の必要面積等を減少させることが出来ると共に消費電力も削減できる。しかし、Ｄ／Ａ変換器からの選択信号によって、単位セルの出力の合計を０近傍の値にしようとすると選択装置からの選択信号により選択される単位セルの数が小さくなる。このために誤差を平滑化する時間が長くなり誤差拡散の効果が弱まるという問題があった。
特に、WO2007/135928A1には、デジタル音声信号を入力し複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のコイル（ユニット）とを用いて、デジタル信号をアナログ音声に直接変換するデジタルスピーカシステムが提案されている。このデジタルスピーカシステムを実現するためには、なるべく少ないコイルで必要なＳＮＲを確保する為に３値の選択信号（−１,０,１）を使って単位セルを選択することが好ましい。また機構部品であるコイルの製造誤差は、半導体等の電子部品に比べて大きくばらつき誤差を無視できないでの十分な誤差拡散の効果を得る選択装置がデジタルスピーカシステムの実現に必要である。
本発明は、３値の選択信号（−１,０,１）を用いる場合に、単位セルを選択する選択装置に誤差拡散技術を用いるとき、特にＤ／Ａ変換器からの選択信号により選択される単位セルの出力の合計が０近傍にしようとすると選択装置からの選択信号により選択される単位セルの数が小さくなることを解決することを目的の一つとする。また、選択信号により選択される単位セルの数が小さくなることにより、誤差を平滑化する時間が長くなり、誤差拡散の効果が弱まるという問題を解決することを目的の一つとする。
本発明の一実施形態として、デジタル選択信号を取得する取得部と、０値の出力を命令されることが可能な複数の単位セルそれぞれに選択信号を出力する出力部とを有し、前記選択信号は前記単位セルに前記選択信号に対応する値の出力を命令し、前記複数の単位セルに出力される選択信号が命令する出力の値の合計は前記デジタル選択信号に対応して決まる値であり、前記デジタル選択信号に対応する出力が０値であれば、０でないＮ値の出力を命令する選択信号が出力される単位セルが存在することを特徴とする選択装置を提供する。ここに「０値の出力」とは、値が０となる出力をいう。また、「０でないＮ値の出力」とは、値が０でない出力をいい、出力を測定した結果がＮという数値として表わされることをいう。
本発明によれば、３値の選択信号（−１,０,１）を用いて単位セルを選択する選択装置に誤差拡散技術を用いた場合に、０の値あるいは０の値の近傍を出力するときに、誤差拡散の効果が弱まることを防止できる。また本発明では、３値の選択信号（−１,０,１）を用い、単位セル数が２値の出力をする場合に比べて、単位セルの数を半減出来る。
３値の選択装置を用いた従来例のＤ／Ａ変換器の構成図。 ３値の選択信号を用いた従来例のＤ／Ａ変換器で使われる選択装置の動作原理を説明する図。 ３値の選択信号を用いた本発明の一実施形態に係るＤ／Ａ変換器で使われる選択装置の動作原理を説明する図。 従来例での３値の選択信号で０を選択する選択装置の動作と本発明での３値の選択信号で０を選択する選択装置の動作との比較図。 本発明の第１の実施例に係る選択装置を用いるＤ／Ａ変換装置の構成図。 本発明の第２の実施例に係る選択装置を用いるＤ／Ａ変換装置の構成図。 本発明の実施例に係る選択装置に使われる変換テーブル回路図。 本発明の第３の実施例の選択装置の構成図。 本発明の第４の実施例に係る選択装置を用いるデジタルスピーカ装置の構成図。 本発明の実施例に係る３値の選択信号で０を選択する選択装置の動作原理を説明する図。 本発明の実施例に係る３値の選択信号で０を選択する選択装置の動作原理を説明する図。 本発明の第５の実施例に係る選択装置を使ったデジタルスピーカ装置の構成図。 本発明の第６の実施例に係る選択装置の構成図。 本発明の一実施形態に係る２値の選択装置を用いたＤ／Ａ変換器の構成図。 本発明の一実施形態に係る２値の選択装置を用いたＤ／Ａ変換器で使われる選択装置の動作原理を説明する図。 本発明の第７の実施例に係る選択装置の構成図。 本発明の一実施形態に係る選択装置の選択回路の構成図。 本発明の一実施形態に係る選択装置の選択回路の構成図。 本発明の一実施形態に係る選択装置の選択回路の構成図。 本発明の一実施形態に係る選択装置の選択回路の構成図。 本発明の一実施形態に係る選択装置の選択回路の構成図。
以下、図面を参照しながら本発明の動作原理を実施形態として説明する。なお、本発明は以下に説明される実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲において、種々の変形を加えて実施することが可能である。例えば、以下の説明では、主に３値の選択信号が用いられる場合について説明されるが、本発明は３値の選択信号には限定されることはなく、一般の多値の選択信号を用いる場合にも実施することができる。
図３は、本発明による実施形態の一つとして、３値の選択信号（−１,０,１）を使った場合における単位セルＹｍの選択の時間方向の選択の様子と、本発明の選択装置が用いられない場合（ａ）と本発明の選択装置が用いられる場合（ｂ）とにおける単位セルＹｍの選択の時間方向の選択の様子とを比較する図である。
この例ではＤ／Ａ変換器は０近傍の信号つまり４個の中から０個もしくは１個を交代で選ぶように選択信号を出力している。選ばれない選択セルには、０の値を出力するように選択信号が出力される。一方、本発明の選択装置からの選択信号は、単位セルの出力の合計が０となるときに４個の中から０個の単位セルを選ぶ（どの単位セルも選択されない）のではなくて、２個の単位セルに、＋１と−１を出力する命令を行なう選択信号を出力している。２個の単位セルがそれぞれ＋１と−１とに対応する出力を行なうと、これらの出力は、は加算回路で相殺されるので０に相当する値が出力される。なお、＋１を出力する命令を行なう選択信号を「＋１値の出力を命令する選択信号」ということがある。同様に−１を出力する命令を行なう選択信号を「−１値の出力を命令する選択信号」ということがある。
このように単位セルの出力の合計が０となるときに４個の中から０個を選ぶ（どの単位セルも選択されない）のでは無くて２個の単位セルに＋１と−１を出力する命令を行なう選択信号を選択装置が出力する。このようにすることにより、誤差を平滑化する時間が長くならず誤差拡散の効果を損なうことがない。
従来例の選択装置では、選択信号に入力される信号（例えば、デジタル選択信号という）により、単位セルの出力の合計が０となるように命令された場合には、４個の中から０個を選ぶことしかしない。言い換えると、全ての単位セルが０の値を出力するように選択信号が出力される。しかし、本発明の選択装置では＋１と−１とに相当する出力を行なうように単位セルに命令を行なうことで、加算の結果０の値が出力されるところに特徴の一つがある。また、それぞれの単位セルに＋２と−２とのそれぞれに相当する出力を行なうように命令を行なうこともできる。さらに２つの単位セルに＋１に相当する出力を行なうように命令を行ない、１つの単位セルに−２に相当する出力を行なうように命令を行なうこともできる。一般的には、正値に相当する出力を行なうように命令された単位セルの出力の合計値と、負値に相当する出力を行なうように命令された単位セルの出力の合計値と、の和が０になるようにすることが本発明の特徴の一つである。
図４には、単位セルの出力の合計が０となる場合に、選択装置が出力する信号の組み合わせについて、従来例を（ａ）として示し、本発明の一実施形態による例を（ｂ）として示し、比較している。本発明の一実施形態に係る選択装置によれば選択信号により０でな出力が命令される単位セルの数が増えていることが分かる。尚、上述の説明では単位セルの出力の合計が０となる場合に関してだけ説明しているが、０以外の合計の出力、即ちｍ個の単位セルの内ｍ−２個以下を選択して出力が行なわれる場合に対しても本発明の一実施形態は有効である。ｍ−２個以上を選択して出力が行なわれる場合には、選択される単位セルの数が多く、３値の選択信号（−１,０,１）を使って単位セルを選択する場合でも誤差拡散の効果が損なわれることは無いので問題にならない。
図５に本発明の選択装置(700)を利用したＤ／Ａ変換器の第１の実施例を示す。デジタル
信号Ｘ(701)をＤ／Ａ変換器(702)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(703)を変換テーブル回路(710)に入力し複数の第２のデジタル選択信号Ｆｎ(711)を得る。第２のデジタル信号を選択装置(704)に入力して選択装置(704)からの複数の選択信号Ｓｎ(705)を得る。複数の選択信号Ｓｎ(705)が複数の単位セル(706)を選択し、単位セルの複数の出力Ｙｍ（707）を加算器(708)で合算して出力信号Ｙを得る。
表２に、Ｄ／Ａ変換器からの複数の第１のデジタル選択信号Ｄｎと、変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎと、単位セルの出力信号Ｙｍの真理値表を示す。第１のデジタル選択信号Ｄｎの真理値表は表２の左に、第２のデジタル選択信号Ｆｎの真理値表は表２の中央に、単位セルの出力信号Ｙｍの真理値表は表２の右に示す。

変換テーブル回路にＤｎ＝(00000000)が入力された場合にＦｎ＝(00011000)を出力することで、単位セルの出力の合計が０となるときに、４個の単位セルの中から０個を選ぶのでは無くて２個の単位セルが＋１と−１とに相当する出力をするように命令するように選択信号を出力することが出来る。
本発明の選択装置(700)に示したように従来の選択装置の前段に任意の変換テーブル回路
を設けることにより本発明の効果の一つを得ることが出来る。
図６に本発明の一実施形態に係る選択装置(800)を利用したＤ／Ａ変換器の第２の実施例を示す。デジタル信号Ｘ(801)をＤ／Ａ変換器(802)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(803)を変換テーブル回路(810)に入力し複数の第２のデジタル選択信号Ｆｎ(811)を得る。第２のデジタル信号を選択装置(804)に入力して選択装置(804)からの複数の選択信号Ｓｎ(805)を得る。複数の選択信号Ｓｎ(805)が複数の単位セル(806)を選択し、単位セルの複数の出力Ｙｍ（807）を加算器(808)で合算して出力信号Ｙを得る。変換テーブル回路(810)には順序制御回路(820)からの制御信号(821)が入力されている。
第２の実施例の変換テーブル回路(810)には複数の変換表が組み込まれており、順序制御回路(820)からの制御信号(821)により複数の変換表の内の一つが選択される。順序制御回路をカウンター回路で構成すれば、複数の変換表から順番に一意の変換表を選択するように構成出来る。順序制御回路はランダム信号発生回路等の任意の順序回路で構成することが出来る。
表３に、第２の実施例のＤ／Ａ変換器での、第１のデジタル選択信号Ｄｎと、変換テーブル回路からの第２のデジタル選択信号Ｆｎと、単位セルの出力信号Ｙｍの真理値表を示す。第１のデジタル選択信号Ｄｎの真理値表は表３の左に、第２のデジタル選択信号Ｆｎの真理値表は表３の中央に、単位セルの出力信号Ｙｍの真理値表は表３の右に示す。変換テーブル回路はＤｎ＝(00000000)が入力された場合にＦｎ＝(00011000)とＦｎ＝(00111100)の２種類の信号が選択出来る。選択装置が０を出力するときに４個の中から０個を選ぶのでは無くて２個の単位セルが＋１と−１になるように選択信号を出力するか、４個の単位セルが＋１＋１と−１−１になるように選択信号を出力するかを順序制御回路からの制御信号により選択する。
表３では、変換テーブル回路はＤｎ＝(00000000)に対して複数種類、例えば２種類の出力Ｆｎ＝(00011000)とＦｎ＝(00111100)を持つ例を示しているが、任意のＤｎに対して複数のＦｎを対応させても良い。また、従来例のＤｎ＝(00000000)に対して出力Ｆｎ＝(00000000)を対応させても良い。出力Ｆｎ＝(00000000)では選択される単位セルがないので、選択セルで消費される電力が小さくなる特徴がある。従来例のＤｎ＝(00000000)に対して適当な頻度で出力Ｆｎ＝(00000000)を出力することで選択セルでの消費電力と誤差拡散効果を最適化することが可能になる。
図７に本発明の変換テーブル回路(900)の実施例を示す。本実施例の変換テーブル回路はＤｎ＝(00000000)に対して出力Ｆｎ＝(00011000)出力する。Ｄｎが(00000000)であることを検出する回路（901）と検出回路からの信号を受けてＦｎ＝(00011000)を出力するセット回路(902)から構成される。本実施例以外にも任意の論理回路やメモリ回路もしくは加減算回路が変換テーブル回路に利用出来る。
図８に本発明の第３の実施例を示す。第１のデジタル選択信号Ｄｎ(1001)と、変換テーブル回路(1002)からの複数の第２のデジタル選択信号Ｆｎ(1003)があり、第２のデジタル選択信号Ｆｎが選択回路(1004)に入力される。選択回路からの３値の選択信号Ｓｎ(1005)は、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1010a,1010b)により、選択信号による単位セルの使用頻度を計算して、選択の頻度の小さい順に単位セルを選択するように選択回路を動作させる。変換テーブル回路(1002)には順序制御回路(1020)からの制御信号(1021)が入力されている。
本発明の実施例は、第１〜３の実施例に限定されることはない。例えば、Ｄ／Ａ変換器と誤差拡散用の選択回路との間に任意の変換テーブル回路を配置して、０を出力する代わりに偶数個の単位セルが＋１と−１を出力するように、選択信号を出力する選択装置を構成することもできる。このとき、＋１を出力する単位セルの数と−１を出力する単位セルの数とは等しくなる。
本発明の実施例として示した第１〜３の実施例では、一般的なＤ／Ａ変換器の例を用いているが。Ｄ／Ａ変換器の具体的な例として、デジタルスピーカシステムを採用することができる。例えば、WO2007/135928A1に提案されているように、デジタル音声信号を入力し複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のコイル（ユニット）を用いてデジタル信号をアナログ音声に直接変換するデジタルスピーカシステム用の選択装置にも本発明の一実施形態を応用することができる。少ないコイルで必要なＳＮＲを確保する為に３値の選択信号を使ってコイルを駆動するデジタルスピーカシステム用の選択装置にも本発明を用いることができる。
図９に本発明の選択装置(1100)を利用したデジタルスピーカシステムの第４の実施例を示す。デジタル信号Ｘ(1101)をＤ／Ａ変換器(1102)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(1103)を変換テーブル回路(1110)に入力し複数の第２のデジタル選択信号Ｆｎ(1111)を得る。第２のデジタル信号を選択装置(1104)に入力して選択装置(1104)からの複数の選択信号Ｓｎ(1105)を得る。複数の選択信号Ｓｎ(1105)が複数の単位セル(1106)を選択し、単位セルの複数の出力Ｙｍ（1107）を複数のコイル（ユニット）からなるスピーカ装置(1108)で合算して出力信号Ｙを得る。変換テーブル回路(1110)には順序制御回路(1120)からの制御信号(1111)が入力されている。
図１０に本発明の選択装置の第２の動作例を示す。図１０は３値の選択信号（−１,０,１）を使った場合の単位セルＹｍの選択の時間方向の選択の様子を、本発明の一実施形態に係る選択装置が用いられない場合（ａ）と用いられる場合（ｂ）とを比較したものである。
上述の説明と同じく、図１０に示す本発明の一実施形態に係る選択装置が用いられない場合と用いられる場合とでは、単位セルの出力の合計により０近傍の信号が出力されている。つまり４個の単位セルの中から０個もしくは１個を交代で選択する選択信号を出力している。本発明の一実施形態に係る選択装置の第２の動作例では、選択信号は、単位セルの出力の合計が０となるときに４個の単位セルの中から０個を選択するのではなくて、一度＋１を出力するように命令した後にもう一度０を出力するときに−１を出力するように命令する選択信号を出力するように動作する。本発明の一実施形態に係る選択装置の第１の動作例では、一度に＋１と−１が出力されるような選択信号を出力しているのに対して、本発明の選択装置の第２の動作例では、時系列に＋１と−１を出力するように単位セルに命令がされることで０を出力する。＋１と−１は加算回路で時系列的に相殺されるので０が出力される。すなわち、時間平均を取ることにより、単位セルの出力の合計が０となる。
本発明の一実施形態に係る選択装置の第１の動作例と同じく、０を出力するときに４個の単位セルの中から０個を選ぶのでは無くて時系列に１個の単位セルが＋１と−１になるように選択装置が選択信号を出力すれば、誤差を平滑化する時間が長くならず誤差拡散の効果を損なうことがない。
図１１に本発明の一実施形態に係る選択装置の第３の動作例を示す。図１１は３値の選択信号（−１,０,１）を使った場合の単位セルＹｍの選択の時間方向の選択の様子を、本発明の一実施形態に係る選択装置が用いられない場合（ａ）と用いられる場合（ｂ）とを比較するものである。
上述の説明と同じく、図１１においてもＤ／Ａ変換器は０近傍の信号つまり４個の単位セルの中から０個もしくは１個を交代で選ぶように選択信号を出力している。本発明の一実施形態に係る選択装置の第３の動作例では、選択信号は０を出力するときに４個の単位セルの中から０個を選ぶのではなくて、一度＋１（−１）を出力するように単位セルに命令した後でもう一度０を出力するときに−２（＋２）を出力するように単位セルに命令し、さらにもう一度０を出力するときに＋１（−１）を出力するように単位セルに命令するように動作する。本発明の一実施形態に係る選択装置の第１の動作例では、例えば、一度に＋１と−１のそれぞれが偶数個の単位セルにより出力されるような選択信号を出力しているのに対して、本発明の一実施形態に係る選択装置の第２の動作例では、１または複数の単位セルが時系列に＋１と−２と＋１を出力することで０を出力する。＋１と−２と＋１は加算回路で時系列的に相殺されるので０が出力される。この場合でも単位セルの出力の合計の時間平均を計算すると０になる。
本発明の一実施形態に係る選択装置の第１の動作例と同じく、０を出力するときに４個の単位セルの中から０個を選ぶのでは無くて時系列に単位セルの出力が＋１と−２と＋１になるように選択装置が選択信号を出力すれば、誤差を平滑化する時間が長くならず誤差拡散の効果を損なうことがない。
図１２に本発明の一実施形態に係る選択装置(1400)を利用したデジタルスピーカシステムの第５の実施例を示す。デジタル信号Ｘ(1401)をＤ／Ａ変換器(1402)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(1403)を変換テーブル回路(1410)に入力し複数の第２のデジタル選択信号Ｆｎ(1411)を得る。第２のデジタル信号を選択装置(1404)に入力して選択装置(1404)からの複数の選択信号Ｓｎ(1405)を得る。複数の選択信号Ｓｎ(1405)が複数の単位セル(1406)を選択し、単位セルの複数の出力Ｙｍ（1407）を複数のコイル（ユニット）からなるスピーカ装置(1408)で合算して出力信号Ｙを得る。変換テーブル回路(1410)には順序制御回路(1420)からの制御信号(1421)が入力されている。前記制御信号(1411)は少なくとも一つ以上の遅延素子(1430)を含む回路に入力され、その出力信号(1431)により順序制御回路(1420)に帰還がかけられている。
図１２に示したようにＭＡＰ回路(1410)の制御情報を、遅延装置を介して順序制御回路に帰還することで、上述の選択装置の第２や第３の動作例にあるような時系列で出力値を相殺する回路を実現出来る。
図１３に本発明の一実施形態に係る選択装置の第６の実施例を示す。第１のデジタル選択信号Ｄｎ(1501)と、変換テーブル回路(1502)からの複数の第２のデジタル選択信号Ｆｎ(1503)があり、第２のデジタル選択信号Ｆｎが選択回路(1504)に入力される。選択回路からの３値の選択信号Ｓｎ(1505)は、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1510a,1510b)により、選択信号による単位セルの選択の頻度を計算して、選択の頻度の小さい順に単位セルを選択するように選択回路を動作させる。変換テーブル回路(1502)には順序制御回路(1520)からの制御信号(1521)が入力されており、前記積分回路の内部状態値（1521）も順序制御回路(1520)に入力されている。
このように積分回路の内部状態値を順序制御回路に入力することで、選択回路の内部状態に応じて順序制御回路の動作を適応的に制御することが可能になる。つまり、選択回路を制御している積分器の内部状態が不安定（誤差を平滑化する時間が長くなる）になる場合に適応的にＭＡＰ回路(1502)を動作させて選択回路を安定に動作させることが可能になる。これにより、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。
図１４は、本発明の別の実施形態に係る選択装置に用いられる誤差拡散回路の動作を簡単に説明する。誤差拡散を行なうＤ／Ａ変換器は、デジタル信号Ｘ(101)とＤ／Ａ変換器(102)とＤ／Ａ変換器からの複数のデジタル選択信号Ｄｎ(103)と選択装置(104)と選択装置からの選択信号Ｓｎ(105)と複数の単位セル(106)と単位セルからの複数の出力Ｙｎ（107）とＹｎを加算する加算器(108)から構成される。
表４に、Ｄ／Ａ変換器からのデジタル選択信号Ｄｎ(103)の真理値表（表４の左側）と単位セルの出力信号Ｙｎ(107)の真理値表（表４の右側）を示す。表４に示したようにＤ／Ａ変換器の出力は温度計コードである。なお、単位セルは２値の選択信号に対しては、表５のような重み付けをしている。

図１４、表４に示したように８個（ｎ＝８）の単位セルがある場合、出力Ｙは−４,−３,−２,−１,０,１,２,３,４の（ｎ＋１＝９）値をとることが可能になる。例えば０を出力する場合は８つの単位セルの内の４つに＋０.５を出力するように命令して、残りの４つの単位セル‐０.５を出力するように命令すれば加算器で−２と＋２が相殺されて０を出力することが可能になる。
図１５には、単位セルＹｎの選択の時間方向の選択の様子を、誤差拡散用の選択装置を入れない場合と入れた場合で比較している。図１５の例ではＤ／Ａ変換器は０近傍の信号が出力されるように、つまり８個の中から４個もしくは５個を交代で選ぶように選択信号を出力している。図に示したように選択装置からの選択信号も同じように８個の中から４個もしくは５個を交代で選ぶような選択信号を出力している。両者とも同じ個数の単位セルを選択する信号であるが、Ｄ／Ａ変換器からの選択信号が常に同じ単位セルを選択するのに対して、選択装置からの選択信号は選択する単位セルが時間と共に変わっている。図１５の(b)では選択されてないセルを順番に選択するアルゴリズムを用いているので最初は入力と同じ（00011111）が選択された次の時間では（11100001）その次の時間では（00011110）のように選択されるセルが変わり、短い時間の間に全ての単位セルが均等に使われるので誤差が平滑化される。
以上、単位セルが２値の選択信号に対して（‐０.５,＋０.５）の重み付けをした例で動作を説明したが、それ以外の重み付けをした場合でも同様の効果を得るのは言うまでもない。例えば（０,１）の重み付けをした場合はＹ＝０,１,２,３,４,５,６,７,８の（ｎ＋１＝９）値をとることが可能になるので、例えば４を出力する場合は８つの単位セルの内の４つを１で選択して、残りの４つの単位セルを０で選択すれば４を出力できる（‐０.５,＋０.５）の場合と同じく４を出力する度に８つの単位セルの内の４つを選択する方法を順次変えていくことで誤差拡散技術を利用出来る。
図１６に本発明の一実施形態に係る選択装置の第７の実施例を示す。第１のデジタル選択信号Ｄｎ(1603)と、変換テーブル回路(1610)からの複数の第２のデジタル選択信号Ｆｎ(1611)がある。複数の第２のデジタル選択信号Ｆｎ(1611)は、プラス側の選択回路(1604a)とマイナス側の選択回路(1604b)に入力される。ここで、「プラス側の選択回路」とは、プラス値の出力を行わせる単位セルを選択する回路である。例えば、プラス側の選択回路(1604a)は、選択信号として０または１を出力する。同様に、「マイナス側の選択回路」とは、マイナス値の出力を行わせる単位セルを選択する回路である。例えば、マイナス側の選択回路(1604a)は、選択信号として０または−１を出力する。また、プラス側の選択回路に入力される第２のデジタル選択信号を、「プラス側の第２のデジタル選択信号」といい、マイナス側の選択回路に入力される第２のデジタル選択信号を、「マイナス側の第２のデジタル選択信号」という。また、プラス側の選択回路が出力する信号を「プラス側の選択信号」といい、マイナス側の選択回路が出力する信号を「マイナス側の選択信号」という。
なお、以下の説明において、変換テーブル回路(1610)が使用する真理値表（デジタル信号Ｘ(1610)と第２のデジタル選択信号(1611)の値との関係を定めるデータ）は、上述の第１の実施例から第６の実施例において使用されるものに限定はされない。任意の真理値表を使用することができる。
２つの選択回路(1604a,1604b)が全体として出力する３値の選択信号Ｓｎ(1605a,1605b)は、選択信号による単位セルの選択の頻度を計算して出力される。このとき、プラス側の選択器(1604a)、マイナス側の選択器(1604b)それぞれは、選択の頻度の小さい順に単位セルを選択するように動作する。また、変換テーブル回路(1602)には順序制御回路(1620)からの制御信号(1621)が入力されている。
このように第２のデジタル選択信号Ｆｎのプラス側とマイナス側とを別々の選択回路に入力することで、プラス側のセルを選ぶ場合の誤差を平滑化する動作とマイナス側のセルを選ぶ場合の誤差を平滑化する動作とを、独立に安定して動作させることが可能になる。これにより、誤差を平滑化する時間と消費電力の関係を最適化することが可能になる。
図１７に本発明の一実施形態において用いられる選択回路(1700)の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎ(1701)があり、第２のデジタル選択信号Ｆｎが選択回路(1702)に入力される。選択回路が出力する３値の選択信号Ｓｎ(1705)は、遅延素子と加算器で構成された少なくとも２つ以上の積分回路を有する回路に入力される。第１の積分回路(1705)からの出力信号(1707)を第２の積分回路(1706)に入力して選択信号Ｓｎ(1705)を積算する。この積算の結果により単位セルの使用頻度が表わされる。第２の積分回路(1706)からの出力信号(1708)をソート回路(1710)に入力することで選択頻度の小さい順に単位セルを選択する信号(1703)を生成して選択回路を制御している。
図１８に本発明の一実施形態において用いられる選択回路(1800)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側(1801a)とマイナス側(1801b)とに分けられている、プラス側の第２のデジタル選択信号(1801a)は選択回路(1802a)に入力され選択信号Ｓｎ(1804a)が出力される。選択信号Ｓｎは遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1805a,1806a)に順次入力され、積分回路(1806a)の出力はソート回路(1810a)に入力される。ソート回路(1810a)は、選択頻度の小さい順にプラス値を出力する単位セルを選択する信号(1803a)を発生して選択回路(1802a)を制御している。またマイナス側の第２のデジタル選択信号(1801b)は選択回路(1802b)に入力され選択信号Ｓｎ(1804b)が出力される。選択信号Ｓｎは遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1805b,1806b)に順次入力され、積分回路(1806b)の出力はソート回路(1810b)に入力される。ソート回路（1810b）は、選択頻度の小さい順にマイナス値を出力する単位セルを選択する信号(1803b)を発生して選択回路を制御している。プラス側第２のデジタル選択信号とマイナス側第２のデジタル選択信号とを別々の選択回路に入れることで、プラス値を出力する単位セルを選ぶ場合の誤差を平滑化する動作とマイナス値を出力する単位セルを選ぶ場合の誤差を平滑化する動作とを独立に安定して動作させることが可能になり、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。
図１９に本発明の一実施形態において用いられる選択回路(1900)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側の第２選択信号(1901a)とマイナス側の選択信号(1901b)とに分けられている、プラス側の第２のデジタル選択信号(1901a)は選択回路(1902a)に入力され選択信号Ｓｎ(1905a)が出力される。マイナス側の第２のデジタル選択信号(1901b)は選択回路(1902b)に入力され選択信号Ｓｎ(1905b)が出力される。プラス側の選択回路(1902a)とマイナス側の選択回路(1902b)とが出力する選択信号Ｓｎは加算器(1905)により加算された後に、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1906,1907)に順次入力される。積分回路(1907)の出力はソート回路(1908)に入力される。ソート回路(1908)は、選択頻度の小さい順にプラス側の単位セルを選択する信号(1903a)とマイナス側の単位セルを選択する信号(1903b)を発生してそれぞれの選択回路を制御している。本実施例では、プラス側の選択回路からの信号とマイナス側の選択回路からの信号とを加算器で加算することで、必要な積分回路の数を減らせることが可能になる。また別々の選択回路があることから、プラス側の単位セルを選ぶ場合の誤差を平滑化する動作とマイナス側の単位セルを選ぶ場合の誤差を平滑化する動作とを独立に安定して動作させることが可能になり、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。
図２０に本発明の一実施形態において用いられる選択回路(2000)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側のデジタル選択信号(2001a)とマイナス側のデジタル選択信号(2001b)とに分けられ、それぞれ選択回路に入力される。プラス側の第２のデジタル選択信号(2001a)は選択回路(2002a)に入力され選択信号Ｓｎ(2005a)が出力される。マイナス側の第２のデジタル選択信号(2001b)は選択回路(2002b)に入力され選択信号Ｓｎ(2005b)が出力される。プラス側とマイナス側との選択信号Ｓｎは加算器(2005a)により加算された後に、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(2006a,2007a)に順次入力される。積分回路(2007a)の出力はソート回路(2008a)に入力される。ソート回路(2008a)は、選択頻度の小さい順にプラス側の単位セルを選択する信号(2003a)を発生して選択回路(2002a)を制御する。同様にプラス側とマイナス側との選択信号Ｓｎは加算器(2005b)により加算された後に、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(2006b,2007b)に順次入力される。積分回路(2007b)の出力はソート回路(2008b)に入力される。ソート回路(2008b)は、選択頻度の小さい順にマイナス側の単位セルを選択する信号(2003b)を発生して選択回路(2002b)を制御する。プラス側とマイナス側との選択回路からの信号を加算器で加算をする際に加算係数を独立に選び、加算係数による重み付けを行なって加算をすることで、誤差拡散の動作の最適化をすることが可能になる。また別々の選択回路があることから、プラス側の単位セルを選ぶ場合の誤差を平滑化する動作とマイナス側の単位セルを選ぶ場合の誤差を平滑化する動作とを独立に安定して動作させることが可能になり、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。
本発明の一実施形態においては、以上の実施例にあるように、ソート回路を用いて選択頻度の小さい順に単位セルを選択する信号を発生して選択回路が制御される。ただし、本発明の一実施形態においては、ソート回路を用いることに限定されることはなく、ソート回路に代って任意のアルゴリズムに従った論理回路も利用することが可能である。
図２１に本発明の一実施形態において用いられる選択回路(2100)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側の第２のデジタル選択信号(2101a)とマイナス側の第２のデジタル選択信号(2101b)とに分けられ、プラス側の第２のデジタル選択信号(2101a)は選択回路(2102a)に入力され選択信号Ｓｎ(2105a)が出力される。マイナス側の第２のデジタル選択信号(2101b)は選択回路(2102b)に入力され選択信号Ｓｎ(2105b)が出力される。プラス側とマイナス側との選択信号Ｓｎは加算器(2105)により加算された後に、遅延素子と加算器で構成された少なくとも３つ以上の積分回路(2106,2107,2108)に順次入力される。積分回路(2108)の出力は論理回路(2109)に入力され、論理回路のアルゴリズムに応じてプラス側の単位セルを選択する信号(2103a)とマイナス側の単位セルを選択する信号(2103b)が発生される。信号(2103a)と信号(2103b)とによりそれぞれの選択回路が制御される。本実施例では、少なくとも３つ以上の積分回路を用いて選択情報をフィルター計算している。３つ以上の積分回路を用いることで、時間あたりの素子の選択の個数に関わらず安定した誤差拡散の効果を得ることが可能になるので、本発明を、マルチユニットを使ったデジタルスピーカ装置へ応用することが可能になる。
以上の説明においては、デジタル選択信号を取得する取得部（例えば、変換テーブル回路(710)）と、０値の出力を命令されることが可能な複数の単位セルそれぞれに選択信号を出力する出力部（例えば、選択回路(704)）とを有し、デジタル選択信号は、単位セルに選択信号に対応する値の出力を命令する信号であり、複数の単位セルに出力される選択信号の値の合計はデジタル選択信号に対応して決まる値であり、デジタル選択信号に対応する出力が０値であれば、０でないＮ値の出力を命令する選択信号が出力される単位セルが存在する選択装置が開示された。ここに、選択信号は、３値信号（１、０、−１）、５値信号（２、１、０、−１、−２）などの多値信号であってもよい。
また、単位セルの出力に誤差がないと仮定した場合に、プラス値の出力を命令する選択信号が出力される単位セルの出力の合計値と、マイナス値の出力を命令する選択信号が出力される単位セルの出力の合計値と、の加算（「加算」には、時間平均を求めることも含み得る）の結果が０値となるようにすることができる。
また、デジタル選択信号に対応する出力が０値でなければ、プラス値の出力を命令する選択信号が出力される単位セルと、マイナス値の出力を命令する選択信号が出力される単位セルとが存在し、プラス値の出力を命令する選択信号が出力される単位セルの出力の合計値と、マイナス値の出力を命令する選択信号が出力される単位セルの出力の合計値とが、デジタル選択信号に対応する出力の値となるようにすることもできる。
また、デジタル選択信号を取得する取得部（例えば、変換テーブル回路(1610)）と、複数の単位セルそれぞれに選択信号を出力する出力部（例えば、選択回路(1604a,1604b)）とを有し、出力部は、プラス値を出力する第１の選択回路（例えば、選択回路(1604a)）とマイナス値を出力する第２の選択回路（例えば、選択回路(1604b)）とを有する選択装置が開示された。
また、その選択装置は、第１の選択回路が出力する選択信号を積算する第１の積分部（例えば、積分回路(1805a,1806a)）と、第２の選択回路が出力する選択信号を積算する第２の積分部（例えば、積分回路(1805b,1806b)）とを有してもよい。この場合、第１の選択回路は、第１の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択し、第２の選択回路は第２の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択することができる。
また、第１の積分部は、第１の選択回路が出力する選択信号と第２の選択回路が出力する選択信号とを加算係数により重み付けした和を積算するようになっていてもよい。また、第２の積分部も、第２の選択回路が出力する選択信号と第１の選択回路が出力する選択信号とを加算係数により重み付けした和を積算するようになっていてもよい。このとき、第１の積分部が用いる加算係数と第２の積分部が用いる加算係数とは同じである必要はない。
また、選択装置は、２つの積分部を備える必要はなく、１つの積分部（第３の積分部）を備えていてもよい。この場合、第３の積分部は、第１の選択回路が出力する選択信号と第２の選択回路が出力する選択信号との和を積算する。そして、第１の選択回路と第２の選択回路とのそれぞれは、第３の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択する。
なお、第１の積分部、第２の積分部、第３の積分部は、積分回路を１つ、２つ、あるいは３つ以上備えることができる。積分回路が２つ以上備わる場合には、図１７、図２１に示されるように、積分回路が直列に接続することができる。

Claims (12)

  1. デジタル選択信号を取得する取得部と、
    ０値の出力を命令されることが可能な複数の単位セルそれぞれに選択信号を出力する出力部とを有し、
    前記選択信号は前記単位セルに前記選択信号に対応する値の出力を命令し、
    前記複数の単位セルに出力される選択信号が命令する出力の値の合計は前記デジタル選択信号に対応して決まる値であり、
    前記複数の単位セルに出力される選択信号が前記複数の単位セルに動作させる出力の値の時間平均が前記デジタル選択信号に対応して決まる値であり、
    前記デジタル選択信号に対応する出力が０値であれば、０でないＮ値の出力を命令する選択信号が出力される単位セルが存在することを特徴とする選択装置。
  2. 前記デジタル選択信号に対応する出力が０値であれば、０でない任意のＮ値の出力を命令する選択信号が出力される単位セルの数と、−Ｎ値の出力を命令する選択信号が出力される単位セルとが同数となることを特徴とする請求項１に記載の選択装置。
  3. 前記出力部は、
    前記デジタル選択信号に応じて０値以外の出力を命令する単位セルの数を出力する変換部と
    前記変換部により出力された単位セルの数に応じて選択信号を出力する選択部とを有し、
    前記デジタル選択信号に対応する出力が０値であれば、前記変換部により出力された単位セルの数は２以上であることを特徴とする請求項１に記載の選択装置。
  4. 前記変換部は、０値に対応するデジタル選択信号に対して２種以上の単位セルの数から選択を行なうことを特徴とする請求項３に記載の選択装置。
  5. 前記選択部は、前記選択信号による前記単位セルの選択の頻度を求め、選択の頻度の小さい順に、０でないＮ値の出力を命令する選択信号を出力する単位セルを決定することを特徴とする請求項３に記載の選択装置。
  6. 前記選択信号は、前記単位セルに１、０又は−１のいずれかの値の出力を命令することを特徴とする請求項１に記載の選択装置。
  7. 前記デジタル選択信号はデジタル音声信号であり、前記単位セルはボイスコイルを駆動する駆動回路であり、前記選択信号は、前記単位セルにより駆動されるボイスコイルに流れる電流の有無及び極性を表わすことを特徴とする請求項１に記載の選択装置。
  8. 前記出力部は、プラス値を出力する単位セルの選択信号を出力する第１の選択回路とマイナス値を出力する単位セルの選択信号を出力する第２の選択回路とを有する請求項１に記載の選択装置。
  9. 前記第１の選択回路が出力する選択信号を積算する第１の積分部と、
    前記第２の選択回路が出力する選択信号を積算する第２の積分部とを有し、
    前記第１の選択回路は前記第１の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択し、前記第２の選択回路は前記第２の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択することを特徴とする請求項８に記載の選択装置。
  10. 前記第１の積分部と前記第２の積分部とのそれぞれは、第１の選択回路が出力する選択信号と前記第２の選択回路が出力する選択信号とを加算係数により重み付けした和を積算する請求項９に記載の選択装置。
  11. 前記第１の選択回路が出力する選択信号と前記第２の選択回路が出力する選択信号との和を積算する第３の積分部を有し、
    前記前記第１の選択回路と前記第２の選択回路は、前記第３の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択することを特徴とする請求項８に記載の選択装置。
  12. 前記第３の積分部は、３つ以上の積分回路を有する請求項１１に記載の選択装置。
JP2011510759A 2009-12-09 2010-05-31 選択装置 Expired - Fee Related JP5568752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011510759A JP5568752B2 (ja) 2009-12-09 2010-05-31 選択装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009279805 2009-12-09
JP2009279805 2009-12-09
JP2011510759A JP5568752B2 (ja) 2009-12-09 2010-05-31 選択装置
PCT/JP2010/059211 WO2011070810A1 (ja) 2009-12-09 2010-05-31 選択装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014115496A Division JP5738458B2 (ja) 2009-12-09 2014-06-04 選択装置

Publications (2)

Publication Number Publication Date
JPWO2011070810A1 JPWO2011070810A1 (ja) 2013-04-22
JP5568752B2 true JP5568752B2 (ja) 2014-08-13

Family

ID=44145365

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011510759A Expired - Fee Related JP5568752B2 (ja) 2009-12-09 2010-05-31 選択装置
JP2014115496A Expired - Fee Related JP5738458B2 (ja) 2009-12-09 2014-06-04 選択装置
JP2015088654A Expired - Fee Related JP5945618B2 (ja) 2009-12-09 2015-04-23 選択装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014115496A Expired - Fee Related JP5738458B2 (ja) 2009-12-09 2014-06-04 選択装置
JP2015088654A Expired - Fee Related JP5945618B2 (ja) 2009-12-09 2015-04-23 選択装置

Country Status (6)

Country Link
US (2) US9300310B2 (ja)
EP (1) EP2391014B1 (ja)
JP (3) JP5568752B2 (ja)
KR (1) KR101615400B1 (ja)
CN (2) CN102474266B (ja)
WO (1) WO2011070810A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542909B (zh) 2006-05-21 2012-05-30 株式会社特瑞君思半导体 数字模拟变换装置
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
EP2744223B1 (en) * 2011-08-12 2018-11-14 Trigence Semiconductor, Inc. Drive circuit
US8842032B2 (en) * 2012-11-30 2014-09-23 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique
CN104581589B (zh) * 2014-12-31 2018-01-02 苏州上声电子有限公司 基于三态编码的通道状态选取方法和装置
KR102563736B1 (ko) * 2016-04-08 2023-08-08 삼성디스플레이 주식회사 터치 스크린 및 이를 구비하는 표시 장치
WO2017179219A1 (ja) 2016-04-12 2017-10-19 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ駆動装置、スピーカ装置およびプログラム
KR20180050123A (ko) 2016-11-04 2018-05-14 삼성전자주식회사 평면형 마그넷 스피커
JPWO2019069466A1 (ja) 2017-10-06 2020-09-10 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ駆動装置、スピーカ装置およびプログラム
CN111567064A (zh) 2018-01-04 2020-08-21 株式会社特瑞君思半导体 扬声器驱动装置、扬声器装置以及程序

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186601A (ja) * 1995-12-28 1997-07-15 Toshiba Corp 選択装置
JPH10276093A (ja) * 1997-03-28 1998-10-13 Sony Corp Ｄ／ａ変換器
JPH11122110A (ja) * 1997-10-15 1999-04-30 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JP2003513502A (ja) * 1999-10-27 2003-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタル−アナログ・コンバータ
WO2007135928A1 (ja) * 2006-05-21 2007-11-29 Trigence Semiconductor, Inc. デジタルアナログ変換装置

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2008121A (en) 1933-02-14 1935-07-16 Fred C Armbruster Portable beverage dispenser
JPS5648698A (en) 1979-09-28 1981-05-01 Hitachi Ltd Sound generation circuit
JPS573498A (en) 1980-06-06 1982-01-08 Mitsubishi Electric Corp Multiway speaker device
JPS57138293A (en) 1981-02-20 1982-08-26 Pioneer Electronic Corp Dynamic speaker system
JPS58127795A (ja) 1982-01-25 1983-07-29 Yushiro Do Brazil Ind Chem Ltd 水性作動流体原液
NL8303186A (nl) 1983-09-15 1985-04-01 Philips Nv Luidsprekersysteem en een luidspreker te gebruiken in een luidspreker voor het omzetten van een in n bits gedigitaliseerd electrisch signaal in een akoestisch signaal.
NL8303185A (nl) 1983-09-15 1985-04-01 Philips Nv Hybried luidsprekersysteem eventueel met een of meer korrektieketens.
JPH02121497A (ja) 1988-10-31 1990-05-09 Victor Co Of Japan Ltd デジタルスピーカユニツト及びその駆動装置
JPH0748914B2 (ja) 1989-08-05 1995-05-24 松下電器産業株式会社 デジタルプリアンプ
JPH03216025A (ja) 1990-01-22 1991-09-24 Nec Corp 並列直列変換器
JPH05199575A (ja) 1990-12-25 1993-08-06 Sakai Shoji Kk スピーカ装置
JPH04355599A (ja) 1991-05-31 1992-12-09 Matsushita Electric Ind Co Ltd ディジタルスピーカ
JP2828543B2 (ja) 1991-08-02 1998-11-25 シャープ株式会社 スピーカ駆動回路
JP2683310B2 (ja) 1991-11-20 1997-11-26 シャープ株式会社 スピーカ駆動回路
US5347587A (en) 1991-11-20 1994-09-13 Sharp Kabushiki Kaisha Speaker driving device
JP3123286B2 (ja) 1993-02-18 2001-01-09 ソニー株式会社 ディジタル信号処理装置又は方法、及び記録媒体
JP2880372B2 (ja) 1993-05-18 1999-04-05 シャープ株式会社 スピーカ駆動装置
US5404142A (en) 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
JP2945570B2 (ja) 1993-10-29 1999-09-06 シャープ株式会社 信号処理装置
JP3469326B2 (ja) * 1994-08-16 2003-11-25 バー−ブラウン・コーポレーション デジタル−アナログ変換器
JPH0865791A (ja) 1994-08-25 1996-03-08 Fujitsu Ten Ltd スピーカのボイスコイル
US5872532A (en) * 1994-09-30 1999-02-16 Kabushiki Kaisha Toshiba Selection apparatus
JP3367800B2 (ja) 1994-09-30 2003-01-20 株式会社東芝 選択装置およびこれを用いたａ／ｄ変換器並びにｄ／ａ変換器
GB9506725D0 (en) 1995-03-31 1995-05-24 Hooley Anthony Improvements in or relating to loudspeakers
JPH0918660A (ja) 1995-06-27 1997-01-17 Ricoh Co Ltd 原稿読取装置
JP3185963B2 (ja) 1995-07-28 2001-07-11 日本電信電話株式会社 スピーカ駆動回路
JPH1051888A (ja) 1996-05-28 1998-02-20 Sony Corp スピーカ装置および音声再生システム
JPH1013986A (ja) 1996-06-18 1998-01-16 Sony Corp スピーカ装置
US6216052B1 (en) 1996-10-23 2001-04-10 Advanced Micro Devices, Inc. Noise elimination in a USB codec
JPH10145887A (ja) * 1996-11-07 1998-05-29 Sony Corp スピーカ装置
JPH10276490A (ja) 1997-03-31 1998-10-13 Sony Corp 音響変換器
CA2286978A1 (en) 1997-04-18 1998-10-29 Jesper Steensgaard-Madsen Oversampled digital-to-analog converter based on nonlinear separation and linear recombination
US6243472B1 (en) 1997-09-17 2001-06-05 Frank Albert Bilan Fully integrated amplified loudspeaker
JP3369448B2 (ja) 1997-09-29 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
JP4221792B2 (ja) 1998-01-09 2009-02-12 ソニー株式会社 スピーカ装置及びオーディオ信号送信装置
US6492761B1 (en) 1998-01-20 2002-12-10 Ericsson Inc. Digital piezoelectric transducers and methods
JP3369503B2 (ja) 1998-03-10 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
JP2000078015A (ja) 1998-09-02 2000-03-14 Asahi Kasei Microsystems Kk マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器
JP3232457B2 (ja) 1999-02-05 2001-11-26 日本プレシジョン・サーキッツ株式会社 デルタシグマ方式ｄ／ａ変換器
JP3516878B2 (ja) 1999-03-16 2004-04-05 シャープ株式会社 Δς変調を用いるスイッチング増幅器
GB2349756B (en) 1999-05-06 2003-05-14 Sony Uk Ltd Signal processors
EP1063866B1 (en) 1999-05-28 2008-11-26 Texas Instruments Inc. Digital loudspeaker
JP2000341794A (ja) 1999-05-28 2000-12-08 Nec Viewtechnology Ltd 密閉箱型直接放射平面スピーカ
JP3789685B2 (ja) 1999-07-02 2006-06-28 富士通株式会社 マイクロホンアレイ装置
JP3340404B2 (ja) 1999-07-23 2002-11-05 株式会社 デジアン・テクノロジー Ｄ／ａ変換器
JP5306565B2 (ja) 1999-09-29 2013-10-02 ヤマハ株式会社 音響指向方法および装置
US20040223622A1 (en) 1999-12-01 2004-11-11 Lindemann Eric Lee Digital wireless loudspeaker system
US6531973B2 (en) 2000-09-11 2003-03-11 Broadcom Corporation Sigma-delta digital-to-analog converter
DE60119476T2 (de) 2000-10-26 2006-11-23 Fujitsu Ltd., Kawasaki Segmentierte Schaltungsanordnung
JP2002216026A (ja) 2000-11-17 2002-08-02 Sony Corp 情報通信システム、エージェント端末、情報配信システム、エージェントプログラムが記憶された記憶媒体、エージェントアクセスプログラムが記憶された記憶媒体、専用処理プログラムが記憶された記憶媒体、エージェントプログラム、エージェントアクセスプログラム、及び、専用処理プログラム
US7058463B1 (en) 2000-12-29 2006-06-06 Nokia Corporation Method and apparatus for implementing a class D driver and speaker system
JP2002374170A (ja) 2001-06-12 2002-12-26 Nippon Precision Circuits Inc １ビットｄ／ａ変換器
AU2002331624A1 (en) 2001-08-17 2003-03-03 Carnegie Mellon University Method and apparatus for reconstruction of soundwaves from digital signals
US6697004B1 (en) 2001-10-01 2004-02-24 Silicon Wave, Inc. Partial mismatch-shaping digital-to-analog converter
JP2003157972A (ja) 2001-11-21 2003-05-30 Sharp Corp 無機ｅｌ素子およびその製造方法
EP1449404B1 (en) 2001-11-30 2006-08-30 Sonion A/S A high efficiency driver for miniature loudspeakers
US6983052B2 (en) 2001-12-29 2006-01-03 Alpine Electronics, Inc Vehicle power amplifier and voltage supply thereof
US6606044B2 (en) 2002-01-02 2003-08-12 Motorola, Inc. Method and apparatus for generating a pulse width modulated signal
JP2003216163A (ja) 2002-01-21 2003-07-30 Denso Corp 騒音制御装置
WO2003063158A2 (en) 2002-01-23 2003-07-31 Koninklijke Philips Electronics N.V. Mixing system for mixing oversampled digital audio signals
GB0203895D0 (en) 2002-02-19 2002-04-03 1 Ltd Compact surround-sound system
US7483540B2 (en) 2002-03-25 2009-01-27 Bose Corporation Automatic audio system equalizing
US6563448B1 (en) 2002-04-29 2003-05-13 Texas Instruments Incorporated Flexible sample rate converter for multimedia digital-to-analog conversion in a wireless telephone
KR20030086896A (ko) 2002-05-03 2003-11-12 톰슨 라이센싱 소시에떼 아노님 온도계 코드 디지털-오디오 변환기
EP1504367A4 (en) 2002-05-09 2009-04-08 Netstreams Llc AUDIO NETWORK DISTRIBUTION SYSTEM
CN1388729A (zh) 2002-07-01 2003-01-01 斯贝克电子（嘉善）有限公司 双对称磁路双音圈双定心支片扬声器
US6738003B2 (en) 2002-07-08 2004-05-18 Cirrus Logic, Inc. Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same
US6940343B2 (en) 2002-08-14 2005-09-06 Ami Semiconductor, Inc. Amplifier
US6738004B2 (en) 2002-08-15 2004-05-18 Cirrus Logic, Inc. Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator
DE60318093T2 (de) 2002-10-29 2008-11-06 Sharp K.K. Einrichtung zur digitalen signalverarbeitung und audiosignalwiedergabeeinrichtung
US6853325B2 (en) 2002-12-27 2005-02-08 Renesas Technology Corp. Pulse width modulation digital amplifier
JP4326933B2 (ja) 2002-12-27 2009-09-09 株式会社ルネサステクノロジ デジタルアンプ
US20050031151A1 (en) 2003-04-30 2005-02-10 Louis Melillo Speaker with adjustable voice coil impedance
US7053700B2 (en) 2003-06-02 2006-05-30 Nortel Networks Limited High-efficiency amplifier and method
US7058464B2 (en) 2003-07-17 2006-06-06 Ess Technology, Inc. Device and method for signal processing
US6885330B2 (en) 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
US6940436B2 (en) 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
CN100581032C (zh) 2003-12-01 2010-01-13 音频专用集成电路公司 具有电压泵的麦克风
US7193548B2 (en) 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
EP1596625A1 (en) 2004-05-11 2005-11-16 AKG Acoustics GmbH Circuit for the control of a loudspeaker
US7792311B1 (en) 2004-05-15 2010-09-07 Sonos, Inc., Method and apparatus for automatically enabling subwoofer channel audio based on detection of subwoofer device
KR20050112363A (ko) 2004-05-25 2005-11-30 삼성전자주식회사 표시 장치
US6930625B1 (en) 2004-06-04 2005-08-16 Realtek Semiconductor Corp Multi-thread parallel processing sigma-delta ADC
US7378903B2 (en) 2004-06-07 2008-05-27 Sonos, Inc. System and method for minimizing DC offset in outputs of audio power amplifiers
JP3970266B2 (ja) 2004-06-23 2007-09-05 株式会社半導体理工学研究センター 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機
JP3819010B2 (ja) 2004-06-30 2006-09-06 日本テキサス・インスツルメンツ株式会社 デジタルエンコーダ、および、それに用いたデジタルアナログ変換器
JP2006067008A (ja) 2004-08-24 2006-03-09 Yamaha Corp スピーカ
JP4568572B2 (ja) 2004-10-07 2010-10-27 ローム株式会社 音声信号出力回路、および音声出力を発生する電子機器
TWI253055B (en) 2004-10-11 2006-04-11 Sunplus Technology Co Ltd Sound playing device using sigma-delta pulse width modulation
US7653447B2 (en) 2004-12-30 2010-01-26 Mondo Systems, Inc. Integrated audio video signal processing system using centralized processing of signals
US8880205B2 (en) 2004-12-30 2014-11-04 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US7825986B2 (en) 2004-12-30 2010-11-02 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals and other peripheral device
DE602005018012D1 (de) 2005-02-10 2010-01-14 St Microelectronics Srl Dynamikbereichsverbesserung eines Multibit-Analog-Digital-Wandlers
TWI278186B (en) * 2005-02-17 2007-04-01 Via Tech Inc Method and related apparatus for digital/analogue conversion
JP2006303618A (ja) 2005-04-15 2006-11-02 Hosiden Corp スピーカ駆動システム
US7079063B1 (en) * 2005-04-18 2006-07-18 Analog Devices, Inc. System and method for tri-level logic data shuffling for oversampling data conversion
JP2006319535A (ja) 2005-05-11 2006-11-24 Yamaha Corp 音響再生装置
JP2006339852A (ja) 2005-05-31 2006-12-14 Toshiba Corp 情報処理装置およびモジュール選択方法
JP4483707B2 (ja) 2005-06-01 2010-06-16 船井電機株式会社 ディスクローダ内蔵型テレビ、ディスク有無表示装置
US7317413B2 (en) 2005-06-23 2008-01-08 Ying Lau Lee Multi-channel digital to analog (D/A) conversion
US20070032895A1 (en) 2005-07-29 2007-02-08 Fawad Nackvi Loudspeaker with demonstration mode
JP4859925B2 (ja) 2005-08-30 2012-01-25 エルジー エレクトロニクス インコーポレイティド オーディオ信号デコーディング方法及びその装置
WO2007028094A1 (en) 2005-09-02 2007-03-08 Harman International Industries, Incorporated Self-calibrating loudspeaker
KR100622078B1 (ko) 2005-11-21 2006-09-13 주식회사 솔리토닉스 초지향성 스피커 시스템 및 신호처리 방법
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
US8385561B2 (en) 2006-03-13 2013-02-26 F. Davis Merrey Digital power link audio distribution system and components thereof
JP4887875B2 (ja) * 2006-04-06 2012-02-29 日本テキサス・インスツルメンツ株式会社 ダイナミック・エレメント・マッチング方法及び装置
GB2437772B8 (en) 2006-04-12 2008-09-17 Wolfson Microelectronics Plc Digital circuit arrangements for ambient noise-reduction.
KR101359059B1 (ko) 2006-05-22 2014-02-05 오디오 픽셀즈 리미티드 다이렉트 디지털 스피커의 음량 및 음색 제어 장치 및 그 제어 방법
US7492297B2 (en) 2006-08-11 2009-02-17 Realtek Semiconductor Corp. Digital-to-analog converter and method thereof
US8392366B2 (en) 2006-08-29 2013-03-05 Microsoft Corporation Changing number of machines running distributed hyperlink database
JP4844306B2 (ja) 2006-09-07 2011-12-28 ヤマハ株式会社 アレイスピーカ装置
US8553808B2 (en) * 2006-12-13 2013-10-08 Motorola Mobility Llc Method and apparatus for detecting the presence of a signal in a frequency band using non-uniform sampling
TWI333335B (en) * 2006-12-18 2010-11-11 Ind Tech Res Inst Analog to digital converting system
JP5143748B2 (ja) 2006-12-27 2013-02-13 シャープ株式会社 Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置
JP4805177B2 (ja) 2007-01-31 2011-11-02 シャープ株式会社 ディジタルアンプ、および、ディジタルアンプの制御方法
JP4882773B2 (ja) 2007-02-05 2012-02-22 ソニー株式会社 信号処理装置、信号処理方法
JP5439707B2 (ja) 2007-03-02 2014-03-12 ソニー株式会社 信号処理装置、信号処理方法
CN101933226B (zh) 2008-01-29 2014-01-08 亚德诺半导体股份有限公司 可抑制干扰信号的信号调理器
US7656337B2 (en) * 2008-03-31 2010-02-02 Linear Technology Corporation Method and system for bit polarization coding
US7710300B2 (en) 2008-04-03 2010-05-04 Broadcom Corporation Segmented data shuffler apparatus for a digital to analog converter (DAC)
WO2009127086A1 (en) 2008-04-18 2009-10-22 Zoran Corporation Audio signal amplifier for karaoke player
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
JP5324308B2 (ja) 2009-04-30 2013-10-23 三菱鉛筆株式会社 スピーカユニット
US8687838B2 (en) 2009-03-11 2014-04-01 Mitsubishi Pencil Company, Limited Speaker unit
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8098718B2 (en) 2009-07-01 2012-01-17 Qualcomm Incorporated Apparatus and methods for digital-to-analog conversion with vector quantization
CN101986721B (zh) 2010-10-22 2014-07-09 苏州上声电子有限公司 全数字式扬声器装置
JP2012227589A (ja) 2011-04-15 2012-11-15 Clarion Co Ltd デジタルスピーカーシステム
JP2012227598A (ja) 2011-04-15 2012-11-15 Ricoh Co Ltd 画像処理装置、画像形成装置、画像処理方法、画像処理プログラム及び記録媒体
CN103167380B (zh) 2011-12-13 2015-09-09 中国科学院声学研究所 一种数字化超指向性扬声器系统
JP2013157972A (ja) 2012-02-01 2013-08-15 Onkyo Corp デジタルスピーカー装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186601A (ja) * 1995-12-28 1997-07-15 Toshiba Corp 選択装置
JPH10276093A (ja) * 1997-03-28 1998-10-13 Sony Corp Ｄ／ａ変換器
JPH11122110A (ja) * 1997-10-15 1999-04-30 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JP2003513502A (ja) * 1999-10-27 2003-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタル−アナログ・コンバータ
WO2007135928A1 (ja) * 2006-05-21 2007-11-29 Trigence Semiconductor, Inc. デジタルアナログ変換装置

Also Published As

Publication number Publication date
EP2391014B1 (en) 2017-12-27
CN102474266A (zh) 2012-05-23
JP2014187711A (ja) 2014-10-02
EP2391014A1 (en) 2011-11-30
JP5945618B2 (ja) 2016-07-05
KR20120099809A (ko) 2012-09-12
US9300310B2 (en) 2016-03-29
US9735796B2 (en) 2017-08-15
JP5738458B2 (ja) 2015-06-24
JP2015165697A (ja) 2015-09-17
CN104901693B (zh) 2018-07-10
CN104901693A (zh) 2015-09-09
JPWO2011070810A1 (ja) 2013-04-22
CN102474266B (zh) 2015-06-24
US20160036459A1 (en) 2016-02-04
EP2391014A4 (en) 2014-01-08
US20120057727A1 (en) 2012-03-08
WO2011070810A1 (ja) 2011-06-16
KR101615400B1 (ko) 2016-04-25

Similar Documents

Publication Publication Date Title
JP5945618B2 (ja) 選択装置
EP1803223B1 (en) Analog-to-digital converter with reduced average input current and reduced average reference current
JP6111662B2 (ja) アナログ／デジタル変換器
CN102142840B (zh) 折叠模数转换器
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
CN103973307A (zh) 逐次比较型ad转换器以及逐次比较型ad转换方法
US7088277B2 (en) Analog-to-digital converter having cyclic configuration
JP4684028B2 (ja) パイプラインａ／ｄ変換器
CN103975524B (zh) 异步开关模式电源
JP2007037147A (ja) 多用途電流加算を用いたデジタル／アナログ変換方法及びシステム
JP3850359B2 (ja) Ａ／ｄ変換器、及びその制御方法
JP4442703B2 (ja) サンプルホールド回路、マルチプライングｄ／ａコンバータおよびａ／ｄコンバータ
US20080238737A1 (en) Reference voltage shifting technique for optimizing snr performance in pipeline adcs with respect to input signal
KR101840698B1 (ko) 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법
JPH04235418A (ja) Ａｄ変換器
KR20090061134A (ko) 데이터 가중 평균화 알고리즘을 이용하는 디급 오디오증폭기
JP4093976B2 (ja) アナログデジタル変換器
JP2010226357A (ja) Ａ／ｄ変換器およびその制御方法
CN101615908B (zh) 模数转换器
JP2006333102A (ja) アナログ・デジタル変換回路及びアナログ・デジタル変換器
JPH11112350A (ja) Δς方式ａｄ変換装置
KR20140015048A (ko) 저전압 구동용 ｄｃ／ｄｃ 변압기가 내장된 아날로그 디지털 변환기
JP2014057183A (ja) パイプライン型ａ／ｄコンバータ
US20050052302A1 (en) AD conversion method
Spetla Split cyclic analog to digital converter using a nonlinear gain stage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140528

R150 Certificate of patent or registration of utility model

Ref document number: 5568752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees